JP3254795B2 - 表示画面のスクロール制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴディスプレ
イ、液晶ディスプレイ等の表示画面をスクロールさせる
ための表示画面のスクロール制御装置に関する。

【０００２】

【従来の技術】ゲーム機器等では、各種の場面毎に背景
画面が変わることがあり、このような場合には、場面の
切り替えの度に表示画面をスクロールして切り替えるこ
とがある。また、複数の画面を連続的に移動させるよう
な場合にもスクロールの手法が用いられる。

【０００３】従来、このような表示画面のスクロールを
実現するため、例えば図１０に示すように、画像メモリ
（ＶＲＡＭ）の表示開始アドレスＩＡを順次ずらしてい
くことにより、ＶＲＡＭ空間における表示エリアを移動
させることが行われている。なお、図１０（ａ）は、同
一ページを繰り返しスクロールさせるノーマルスクロー
ルモード、図１０（ｂ）は、複数のページをスクロール
させる複数ページスクロールモードを示している。複数
ページをスクロールさせる場合、スクロールを円滑に行
うには、スクロールによって表示されるページ数分の画
像情報を予め画像メモリに記憶しておく必要がある。

【０００４】

【発明が解決しようとする課題】しかしながら、表示さ
れる画面数は、使用するソフトウェアによって異なるた
め、全てのソフトウェアに対応させるべく多数の画面分
の画像メモリを設けようとすると、画像メモリの容量が
膨大になるという問題点がある。

【０００５】この発明はこのような問題点を解決するた
めになされたもので、スクロールの対象となる表示画面
のページ数に拘らず、１画面分の容量の画像メモリでス
クロール制御を行うことが可能な表示画面のスクロール
制御装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、１つの表示
画面を構成する複数の領域のそれぞれに対応させてその
領域のパターン名を記憶した画像メモリと、前記画像メ
モリに対し表示開始アドレスを供給すると共にスクロー
ル時には前記表示開始アドレスを順次更新する表示開始
アドレス供給手段と、前記表示開始アドレスを初期値と
して前記画像メモリの読み出しアドレスを順次更新しな
がら前記画像メモリに供給する画像メモリアドレス供給
手段と、表示画面のページアドレスを供給すると共に前
記画像メモリアドレス供給手段から供給される読み出し
アドレスが前記画像メモリの最終アドレスに達したら前
記ページアドレスを更新するページアドレス供給手段
と、前記表示画面の各領域の表示パターンを複数画面分
記憶すると共に前記画像メモリから出力されるパターン
名と前記ページアドレス供給手段から出力されるページ
アドレスとをアドレスとして入力し指定されたページの
指定されたパターンを出力する着脱可能なパターンジェ
ネレータとを具備してなることを特徴とする。

【０００７】

【作用】この発明によれば、画像メモリには表示画面の
データそのものが記憶されるのではなく、表示画面を複
数の領域に分割したときの各領域のパターン名が記憶さ
れ、表示画面の実際の画像データは、パターンジェネレ
ータに前記領域毎のパターンとして記憶される。そし
て、表示されるパターンは、ページアドレスと各領域の
パターン名とによって特定され、パターンジェネレータ
から読み出される。

【０００８】スクロール時には、画像メモリに対する表
示開始アドレスを順次更新することにより、表示エリア
を移動させる。この際、表示画面が２つのページにまた
がることがあるが、この場合には、パターンジェネレー
タに対するページアドレスのみが更新され、画像メモリ
に記憶されたパターン名は変更されない。このため、画
像メモリには、１画面分のパターン名のみを記憶すれば
よく、スクロール時にはパターン名を繰り返し読み出せ
ば良い。画像メモリから読み出されるパターン名が同一
であってもページ番号が異なるとパターンジェネレータ
からは異なるパターンが読み出されるので、結局、各ペ
ージに対応した表示画面が読み出され、複数ページのス
クロールが実現されることになる。

【０００９】この発明によれば、表示画面数は、着脱可
能なパターンジェネレータによって決定することがで
き、画像メモリには、常に１表示画面分のデータのみを
格納すればよいので、表示数が異なる種々のソフトウェ
アに柔軟に対処することができると共に画像メモリの容
量を削減することができる。

【００１０】

【実施例】以下、添付の図面を参照してこの発明の実施
例に係る表示装置について説明する。図１は、この表示
装置の要部を示すブロック図である。この装置は、シス
テム全体をコントロールするＣＰＵ１と、このＣＰＵ１
によって制御されＣＲＴディスプレイ２の表示制御を行
う表示制御回路３と、この表示制御回路３からアクセス
されて表示パターンを出力するパターンジェネレータ
（ＲＯＭテーブル）４とを備えている。表示制御回路３
には、２つのレジスタ１１，１２が設けられている。レ
ジスタ１１は、後述するＶＲＡＭ１５の表示開始アドレ
スＩＡをセットするためのもので、ＣＰＵ１による書替
機能と併せて表示開始アドレス供給手段を構成する。レ
ジスタ１２は、表示すべきページを指定する表示開始ペ
ージアドレスＩＰＡをセットするためのものである。

【００１１】レジスタ１１にセットされた表示開始アド
レスＩＡは、フルアダー１３に供給されている。フルア
ダー１３は、タイミングジェネレータ１４から供給され
る垂直表示位置情報ＶＤとレジスタ１１にセットされた
表示開始アドレスＩＡとを加算して、その加算結果をＶ
ＲＡＭ１５の上位アドレスとして供給する。タイミング
ジェネレータ１４から供給される水平表示位置情報ＨＤ
は、ＶＲＡＭ１５の下位アドレスとして供給されてい
る。これらフルアダー１３及びタイミングジェネレータ
１４は、画像メモリアドレス供給手段を構成している。

【００１２】ＶＲＡＭ１５は、画像メモリであり、１表
示画面内の各領域のパターン名を各領域に対応させて記
憶する。即ち、１つのページの表示画面は、図２に示す
ように例えば８×８ドットからなる複数の領域Ａに分割
される。ＶＲＡＭ１５には、図３に示すように、各領域
Ａに表示されるドットパターンを特定する例えば８ビッ
トからなるパターン名ＰＮ＃が各領域Ａと対応して記憶
される。ＶＲＡＭ１５から出力されるパターン名ＰＮ＃
はパターンジェネレータ４の下位アドレスとして供給さ
れている。

【００１３】一方、レジスタ１２にセットされた表示開
始ページアドレスＩＰＡは、ハーフアダー１６に供給さ
れている。ハーフアダー１６は、レジスタ１２と共にペ
ージアドレス供給手段を構成するもので、レジスタ１２
から供給される表示開始ページアドレスＩＰＡと、フル
アダー１３のキャリービットＣＢとを加算する。この加
算出力は、複数ページスクロールモード用のページアド
レスＰＡ２としてマルチプレクサ１７の一方の入力に供
給されている。マルチプレクサ１７の他方の入力には、
ノーマルスクロール用のページアドレスＰＡ１（レジス
タ１２の出力ＩＰＡ）が供給されている。マルチプレク
サ１７は、スクロールモード切替ビットＰＡＯＤに基づ
いて、これらページアドレスＰＡ１，ＰＡ２の何れか一
方を選択する。マルチプレクサ１７から出力されるペー
ジアドレスＰＡは、パターンジェネレータ４の上位アド
レスとして供給されている。

【００１４】パターンジェネレータ４には、図４に示す
ように、各ページの各領域Ａの８×８ドットのパターン
が記憶されている。パターンジェネレータ４は、例えば
３ビットのページアドレスＰＡと３ビットのベースアド
レスＢＡと８ビットのパターン名ＰＮ＃からなるＲＯＭ
アドレスに基づいて、指定されたページで且つ指定され
た領域のドットパターンを出力する。このパターンジェ
ネレータ４は、例えばＩＣソケット等に装着されるか、
ＩＣカードに組み込まれる等の方法により、表示制御回
路３に対して着脱可能となっている。これにより、使用
するソフトウェアに応じて選択可能となっている。

【００１５】パターンジェネレータ４から読み出された
ドットパターンは、カラーパレット回路１８によりＲＧ
Ｂの各表示色に変換され、ＤＡ変換器１９でアナログ信
号に変換されたのちＣＲＴディスプレイ２に供給されて
表示に供される。

【００１６】次に、上記のように構成された表示装置の
動作について説明する。まず、通常の表示動作時では、
レジスタ１１に表示開始アドレスＩＡとして“０”がセ
ットされ、レジスタ１２には、現在表示されているペー
ジのページアドレスＩＰＡがセットされる。タイミング
ジェネレータ１４は、垂直表示ライン数ＶＤを順次出力
すると共に、垂直表示ライン数ＶＤが１つインクリメン
トされる間に水平表示ドット数ＨＤを順次出力する。こ
れに応じてＶＲＡＭ１５からは、指定されたパターン名
ＰＮ＃が順次読み出される。レジスタ１１には、“０”
がセットされているので、フルアダー１３からはキャリ
ービットＣＢは出力されず、ページアドレスＰＡも変化
しない。したがって、パターンジェネレータ４からは、
ページアドレスＰＡによって指定されたページの領域
（０，０）から領域（６３，３１）までのパターンが読
み出され、ＣＲＴディスプレイ２には１枚の表示画面が
表示される。

【００１７】次に、表示画面のスクロール動作について
説明する。図５は、１つの表示画面をスクロールさせる
ノーマルスクロールモード時の制御フローを示すフロー
チャートである。まず、ノーマルスクロール時には、ス
クロールモード切替ビットＰＡＯＤを“０”にして、マ
ルチプレクサ１７をページアドレスＰＡ１の選択モード
にする（Ｓ１）。次にレジスタ１２に表示開始ページア
ドレスＩＰＡをセットし（Ｓ２）、レジスタ１１に表示
開始アドレスＩＡをセットする（Ｓ３）。そして、スク
ロール速度に応じた一定時間だけタイマーを働かせ、表
示動作を行わせ（Ｓ４）、表示開始アドレスＩＡを更新
する（Ｓ５）。一定時間の表示（Ｓ４）と表示アドレス
ＩＡの更新（Ｓ５）とは、スクロール停止まで繰返され
る。これにより、図６に示すように、ページアドレスＰ
Ａ１で指定されたページのノーマルスクロールが可能に
なる。

【００１８】図７は、複数ページスクロール時の動作を
示すフローチャートである。まず、スクロールモード切
替ビットＰＡＯＤを“１”にして、マルチプレクサ１７
をページアドレスＰＡ２の選択モードにする（Ｓ１
１）。次にレジスタ１２に表示開始ページアドレスＩＰ
Ａをセットし（Ｓ１２）、レジスタ１１に表示開始アド
レスＩＡをセットする（Ｓ１３）。そして、スクロール
速度に応じた一定時間だけタイマーを働かせ、表示動作
を行わせ（Ｓ１４）、表示開始アドレスＩＡを更新する
（Ｓ１５）。このモードでは、タイミングジェネレータ
１４から出力される垂直表示位置情報ＶＤと表示開始ア
ドレスＩＡとの加算結果がオーバーフローすると、キャ
リービットＣＢがハーフアダー１６に供給されるので、
表示されるページアドレスＰＡ２がインクリメントさ
れ、表示されるページが切り替わる。その結果、図８に
示すように、次のページの表示画面が続いて現われる。
一定時間表示（Ｓ１４）と表示アドレスＩＡの更新（Ｓ
１５）とは、スクロール停止まで繰返されるが、この過
程で表示開始アドレスＩＡがＶＲＡＭ１５のアドレスの
最大値を越えた場合には（Ｓ１６）、表示開始ページア
ドレスＩＰＡが更新される（Ｓ１７）。これにより、次
のページの表示画面が続いて現われることになる。ＶＲ
ＡＭ１５から読み出されるパターン名ＰＮ＃は、ページ
が切り替わっても単に繰り返し読み出されるだけとな
る。

【００１９】以上のように、この表示装置によれば、複
数ページのスクロールに際しても、ＶＲＡＭ１５には、
１表示画面分のデータを記憶すればよく、ＶＲＡＭ１５
の容量を削減することができる。なお、表示するパター
ンを変更する場合には、パターンジェネレータ４を交換
すればよい。また、パターンジェネレータ４に記憶され
るパターンは、上記の例では、各ページにつき６４×３
２パターンであるが、これはあくまで最大値であって、
パターンジェネレータ４の各ページのパターンとして６
４×３２パターンの全てを記憶しておく必要はない。

【００２０】例えば、図９（ａ）に示す表示画面は、Ｐ
１，Ｐ２，Ｐ３の３つのパターンの領域で構成されてい
る。また、図９（ｂ）に示す表示画面は、Ｐ４，Ｐ５の
２つのパターンの領域で構成されている。図９（ａ）に
示す表示画面をページ０、図９（ｂ）に示す表示画面を
ページ１とすると、図９（ｃ）に示すように各ページに
つき＃１〜＃６の６種類のパターンを用意し、ＶＲＡＭ
１５に図９（ｃ）に示すような形でパターン名を記憶し
ておけば、ページ０及びページ１の表示画面をそれぞれ
６つのパターンのみで作成することができる。これによ
り、パターンジェネレータ４の記憶容量を大幅に削減す
ることができる。この例は、きわめて単純な例である
が、一般的には全表示画面を通してパターンの組合せが
共通する領域を同一パターン名に集約していく操作を行
うことにより、パターンジェネレータ４の容量を削減す
ることができる。

【００２１】また、画像メモリやページのアドレス生成
の手段としては、カウンタ等の他の手段を用いてもよい
ことはいうまでもない。

【００２２】

【発明の効果】以上述べたように、この発明によれば、
表示画面のパターンは着脱可能なパターンジェネレータ
によって決定することができ、画像メモリには、常に１
表示画面分のデータのみを格納すればよいので、表示数
が異なる種々のソフトウェアに柔軟に対処することがで
きると共に画像メモリの容量を削減することができると
いう効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施例に係る表示装置の構成を示
すブロック図である。

【図２】 同装置における表示画面と分割領域とは関係
を示す図である。

【図３】 同装置におけるＶＲＡＭの格納データを示す
図である。

【図４】 同装置におけるパターンジェネレータの構成
を示す図である。

【図５】 同装置におけるノーマルスクロールモードの
動作を示すフローチャートである。

【図６】 同ノーマルスクロールの動作を説明するため
の図である。

【図７】 同装置における複数ページスクロールモード
の動作を示すフローチャートである。

【図８】 同複数ページスクロールモードの動作を説明
するための図である。

【図９】 同装置におけるパターンジェネレータのパタ
ーン登録方法を説明するための図である。

【図１０】 従来のスクロール方法を説明するための図
である。

【符号の説明】

１…ＣＰＵ、２…ＣＲＴディスプレイ、３…表示制御回
路、４…パターンジェネレータ、１１，１２…レジス
タ、１３…フルアダー、１４…タイミングジェネレー
タ、１５…ＶＲＡＭ、１６…ハーフアダー、１７…マル
チプレクサ、１８…カラーパレット、１９…ＤＡ変換
器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 １つの表示画面を構成する複数の領域の
   それぞれに対応させてその領域のパターン名を記憶した
   画像メモリと、 前記画像メモリに対し表示開始アドレスを供給すると共
   にスクロール時には前記表示開始アドレスを順次更新す
   る表示開始アドレス供給手段と、 前記表示開始アドレスを初期値として前記画像メモリの
   読み出しアドレスを順次更新しながら前記画像メモリに
   供給する画像メモリアドレス供給手段と、 表示画面のページアドレスを供給すると共に前記画像メ
   モリアドレス供給手段から供給される読み出しアドレス
   が前記画像メモリの最終アドレスに達したら前記ページ
   アドレスを更新するページアドレス供給手段と、 前記表示画面の各領域の表示パターンを複数画面分記憶
   すると共に前記画像メモリから出力されるパターン名と
   前記ページアドレス供給手段から出力されるページアド
   レスとをアドレスとして入力し指定されたページの指定
   されたパターンを出力する着脱可能なパターンジェネレ
   ータとを具備してなることを特徴とする表示画面のスク
   ロール制御装置。