JP3192297B2 - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JP3192297B2 JP3192297B2 JP27652793A JP27652793A JP3192297B2 JP 3192297 B2 JP3192297 B2 JP 3192297B2 JP 27652793 A JP27652793 A JP 27652793A JP 27652793 A JP27652793 A JP 27652793A JP 3192297 B2 JP3192297 B2 JP 3192297B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- voltage
- driving
- pen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0237—Switching ON and OFF the backlight within one frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Position Input By Displaying (AREA)
Description
【0001】
【産業上の利用分野】この発明は座標入力装置に関し、
特に、静電容量方式や電磁誘導方式のタブレットなどの
バックライトを有するような座標入力装置に関する。
特に、静電容量方式や電磁誘導方式のタブレットなどの
バックライトを有するような座標入力装置に関する。
【0002】
【従来の技術】図7は座標入力が可能な従来の日本語ワ
ードプロセッサの外観図であり、図8は図7に示した表
示ユニット部の構成を示す斜視図である。
ードプロセッサの外観図であり、図8は図7に示した表
示ユニット部の構成を示す斜視図である。
【0003】図7において、日本語ワードプロセッサ
は、下キャビネット1と上キャビネット2とを含み、下
キャビネット1にはフロッピーディスクドライブ3が設
けられており、上キャビネット2は表示ユニット4とプ
リンタ5とペン6とキーボード7とテンキー用受光部8
とが設けられている。ペン6は表示ユニット4上の座標
位置を検出するものである。
は、下キャビネット1と上キャビネット2とを含み、下
キャビネット1にはフロッピーディスクドライブ3が設
けられており、上キャビネット2は表示ユニット4とプ
リンタ5とペン6とキーボード7とテンキー用受光部8
とが設けられている。ペン6は表示ユニット4上の座標
位置を検出するものである。
【0004】表示ユニット4は、図8に示すように、ペ
ン6を収納可能な表示用キャビネット41と液晶ユニッ
ト42とバックライトユニット43とを含む。バックラ
イトユニット43の上下にはランプホルダ44,44′
が設けられており、これらのランプホルダ44と44′
との間には導光板45が設けられ、バックライトユニッ
ト43の左側にはインバータ46が設けられている。イ
ンバータ46は高圧電圧を発振し、ランプホルダ44に
よって保持されているランプ(図示せず)を駆動し、ラ
ンプからの光が導光板45によって液晶ユニット42の
下から照射される。
ン6を収納可能な表示用キャビネット41と液晶ユニッ
ト42とバックライトユニット43とを含む。バックラ
イトユニット43の上下にはランプホルダ44,44′
が設けられており、これらのランプホルダ44と44′
との間には導光板45が設けられ、バックライトユニッ
ト43の左側にはインバータ46が設けられている。イ
ンバータ46は高圧電圧を発振し、ランプホルダ44に
よって保持されているランプ(図示せず)を駆動し、ラ
ンプからの光が導光板45によって液晶ユニット42の
下から照射される。
【0005】図9は図8に示した表示ユニットを駆動す
るとともに、ペンで示された座標位置を検出するための
座標入力装置のブロック図であり、図10は図9に示し
た回路における液晶ユニットの表示期間と座標検出期間
を示すタイミングチャートである。
るとともに、ペンで示された座標位置を検出するための
座標入力装置のブロック図であり、図10は図9に示し
た回路における液晶ユニットの表示期間と座標検出期間
を示すタイミングチャートである。
【0006】次に、座標入力装置の電気的構成について
説明する。図9において、液晶ユニット42はコモン電
極Y1〜Yn(以下、Yと称す)とセグメント電極X1
〜Xm(以下、Xと称す)との間に液晶層を介在させて
構成されており、各コモン電極Yと各セグメント電極X
とが交差する部分の液晶層が各画素となっている。コモ
ン電極Y1〜Ynはコモン駆動回路22によって駆動さ
れ、セグメント電極Xはセグメント駆動回路23によっ
て駆動される。コモン駆動回路22とセグメント駆動回
路23は切換回路24を介して表示制御回路25と位置
検出制御回路26とに接続されている。切換回路24は
制御回路27によって切換制御され、表示期間には表示
制御回路25からの出力を駆動回路22,23に出力
し、位置検出期間には位置検出制御回路26からの出力
を駆動回路22,23に出力する。
説明する。図9において、液晶ユニット42はコモン電
極Y1〜Yn(以下、Yと称す)とセグメント電極X1
〜Xm(以下、Xと称す)との間に液晶層を介在させて
構成されており、各コモン電極Yと各セグメント電極X
とが交差する部分の液晶層が各画素となっている。コモ
ン電極Y1〜Ynはコモン駆動回路22によって駆動さ
れ、セグメント電極Xはセグメント駆動回路23によっ
て駆動される。コモン駆動回路22とセグメント駆動回
路23は切換回路24を介して表示制御回路25と位置
検出制御回路26とに接続されている。切換回路24は
制御回路27によって切換制御され、表示期間には表示
制御回路25からの出力を駆動回路22,23に出力
し、位置検出期間には位置検出制御回路26からの出力
を駆動回路22,23に出力する。
【0007】表示期間では表示制御回路25はスタート
信号S,反転信号M,クロックCP1,CP2,表示デ
ータD0〜D3をそれぞれ出力する。クロックCP1は
1行分の画素を走査する走査期間を周期とするクロック
であり、切換回路24を介してコモン駆動回路22とセ
グメント駆動回路23とに入力される。また、スタート
信号Sはコモン電極Yの表示のための走査期間の開始を
示す信号であり、切換回路24を介して出力され、コモ
ン駆動回路22に前記クロックCP1に同期して入力さ
れる。
信号S,反転信号M,クロックCP1,CP2,表示デ
ータD0〜D3をそれぞれ出力する。クロックCP1は
1行分の画素を走査する走査期間を周期とするクロック
であり、切換回路24を介してコモン駆動回路22とセ
グメント駆動回路23とに入力される。また、スタート
信号Sはコモン電極Yの表示のための走査期間の開始を
示す信号であり、切換回路24を介して出力され、コモ
ン駆動回路22に前記クロックCP1に同期して入力さ
れる。
【0008】クロックCP1のシフトに応じて、そのシ
フト位置に対応するコモン駆動回路22の出力端子から
コモン電極Yに駆動信号が出力される。この駆動信号
は、電源回路32から供給されるバイアス電圧V0〜V
5に基づいて作成される。クロックCP2は、1列分の
画素を走査する走査期間を複数に分割した期間を1周期
とするクロックであり、切換回路24を介して出力さ
れ、セグメント駆動回路23に入力される。
フト位置に対応するコモン駆動回路22の出力端子から
コモン電極Yに駆動信号が出力される。この駆動信号
は、電源回路32から供給されるバイアス電圧V0〜V
5に基づいて作成される。クロックCP2は、1列分の
画素を走査する走査期間を複数に分割した期間を1周期
とするクロックであり、切換回路24を介して出力さ
れ、セグメント駆動回路23に入力される。
【0009】表示データD0〜D3は、切換回路24を
介して出力され、セグメント駆動回路23に入力され、
セグメント駆動回路23内部のレジスタに順次取込まれ
る。1行分の画素に対応する表示データが取込まれる
と、クロックCP1のタイミングで、これらの表示デー
タがラッチされ、各表示データに対応する駆動信号がセ
グメント駆動回路23の出力端子からセグメント電極X
に出力される。この駆動信号も、電源回路32から供給
されるバイアス電圧V0〜V5に基づいて作成される。
なお、反転信号Mは液晶に印加する電圧の極性を周期的
に反転させて、液晶の電気分解による劣化を防止するた
めの信号である。
介して出力され、セグメント駆動回路23に入力され、
セグメント駆動回路23内部のレジスタに順次取込まれ
る。1行分の画素に対応する表示データが取込まれる
と、クロックCP1のタイミングで、これらの表示デー
タがラッチされ、各表示データに対応する駆動信号がセ
グメント駆動回路23の出力端子からセグメント電極X
に出力される。この駆動信号も、電源回路32から供給
されるバイアス電圧V0〜V5に基づいて作成される。
なお、反転信号Mは液晶に印加する電圧の極性を周期的
に反転させて、液晶の電気分解による劣化を防止するた
めの信号である。
【0010】コモン駆動回路22およびセグメント駆動
回路23の動作によって、液晶パネル42の画素はその
行順序に従って駆動され、表示データに対応する画素が
液晶パネル42に表示される。
回路23の動作によって、液晶パネル42の画素はその
行順序に従って駆動され、表示データに対応する画素が
液晶パネル42に表示される。
【0011】一方、座標検出期間では、位置検出制御回
路16がスタート信号Sd,反転信号Md,クロックC
P1d,CP2dおよび駆動データD0d〜D3dをそ
れぞれ出力する。クロックCP1dは1行分のコモン電
極Yを走査する走査期間を周期とするクロックであり、
切換回路24を介してコモン駆動回路22とセグメント
駆動回路23とに入力される。また、スタート信号Sd
は、コモン電極Yの走査の開始を指示する信号であり、
切換回路24を介して出力され、コモン駆動回路22に
クロックCP1dに同期して入力される。クロックCP
1dのシフトに応じて、そのシフト位置に対応するコモ
ン駆動回路22の出力端子からコモン電極Yに走査信号
が出力される。この走査信号は電源回路32から供給さ
れるバイアス電圧V0〜V5に基づいて作成される。
路16がスタート信号Sd,反転信号Md,クロックC
P1d,CP2dおよび駆動データD0d〜D3dをそ
れぞれ出力する。クロックCP1dは1行分のコモン電
極Yを走査する走査期間を周期とするクロックであり、
切換回路24を介してコモン駆動回路22とセグメント
駆動回路23とに入力される。また、スタート信号Sd
は、コモン電極Yの走査の開始を指示する信号であり、
切換回路24を介して出力され、コモン駆動回路22に
クロックCP1dに同期して入力される。クロックCP
1dのシフトに応じて、そのシフト位置に対応するコモ
ン駆動回路22の出力端子からコモン電極Yに走査信号
が出力される。この走査信号は電源回路32から供給さ
れるバイアス電圧V0〜V5に基づいて作成される。
【0012】クロックCP2dでは、1列分のセグメン
ト電極Xを走査する走査期間を周期とするクロックであ
り、切換回路24から出力されてセグメント駆動回路2
3に入力される。駆動データD0d〜D3dは、切換回
路24を介して出力され、セグメント駆動回路23に入
力され、セグメント駆動回路23内部のレジスタに順次
取込まれる。1行分のセグメント電極Xに対応する駆動
データが取込まれると、クロックCP1dのタイミング
で、これらの駆動データがラッチされ、各駆動データに
対応する駆動信号がセグメント駆動回路23の出力端子
からセグメント電極Xに入力される。この駆動信号も電
源回路32から供給されるバイアス電圧V0〜V5に基
づいて作成される。なお、反転信号Mdは、液晶に印加
する電圧の極性を周期的に反転させて液晶の電気分解に
よる劣化を防止するための信号である。
ト電極Xを走査する走査期間を周期とするクロックであ
り、切換回路24から出力されてセグメント駆動回路2
3に入力される。駆動データD0d〜D3dは、切換回
路24を介して出力され、セグメント駆動回路23に入
力され、セグメント駆動回路23内部のレジスタに順次
取込まれる。1行分のセグメント電極Xに対応する駆動
データが取込まれると、クロックCP1dのタイミング
で、これらの駆動データがラッチされ、各駆動データに
対応する駆動信号がセグメント駆動回路23の出力端子
からセグメント電極Xに入力される。この駆動信号も電
源回路32から供給されるバイアス電圧V0〜V5に基
づいて作成される。なお、反転信号Mdは、液晶に印加
する電圧の極性を周期的に反転させて液晶の電気分解に
よる劣化を防止するための信号である。
【0013】液晶パネル42の表面に位置検出ペン6を
接近させると、検出ペン6の先端部に設けられている電
極と電圧が印加された電極X,Yとの間の浮遊容量によ
って、検出ペン6の電極に電圧が誘起する。この検出ペ
ン6に誘起した電圧はアンプ29によって増幅され、X
座標検出回路30とY座標検出回路31とに与えられ
る。X座標検出回路30およびY座標検出回路31は、
検出ペン28の誘起電圧の発生タイミングと制御回路2
7からのタイミング信号とに基づいて、それぞれX座標
およびY座標を算出する。
接近させると、検出ペン6の先端部に設けられている電
極と電圧が印加された電極X,Yとの間の浮遊容量によ
って、検出ペン6の電極に電圧が誘起する。この検出ペ
ン6に誘起した電圧はアンプ29によって増幅され、X
座標検出回路30とY座標検出回路31とに与えられ
る。X座標検出回路30およびY座標検出回路31は、
検出ペン28の誘起電圧の発生タイミングと制御回路2
7からのタイミング信号とに基づいて、それぞれX座標
およびY座標を算出する。
【0014】図11はペンによる座標検出動作を説明す
るための図である。図9で説明したように、検出ペン6
の先端部にはインピーダンスの高い検出電極が設けられ
ており、検出ペン6を検出パネル面である表示面に接近
させると、図11(a)に示すように、パネルと検出ペ
ン6の両電極間に微小容量を形成し、パネルの電極にパ
ルス電圧を印加すると、検出ペンの電極には静電誘導に
より図11(b)に示すような微小電圧が誘起される。
この誘導電圧は、検出ペン真下の電極に走査電圧が印加
された時点でピーク値を示すので、表示電極群の端部よ
り順次走査電圧を印加し、ピーク値に達するまでのタイ
ミングを算出することにより、ペンの位置がわかる。
るための図である。図9で説明したように、検出ペン6
の先端部にはインピーダンスの高い検出電極が設けられ
ており、検出ペン6を検出パネル面である表示面に接近
させると、図11(a)に示すように、パネルと検出ペ
ン6の両電極間に微小容量を形成し、パネルの電極にパ
ルス電圧を印加すると、検出ペンの電極には静電誘導に
より図11(b)に示すような微小電圧が誘起される。
この誘導電圧は、検出ペン真下の電極に走査電圧が印加
された時点でピーク値を示すので、表示電極群の端部よ
り順次走査電圧を印加し、ピーク値に達するまでのタイ
ミングを算出することにより、ペンの位置がわかる。
【0015】
【発明が解決しようとする課題】ところで、バックライ
トユニット43のランプホルダ44によって保持されて
いるランプはインバータ46によって駆動されるが、イ
ンバータ46で発生された高圧電圧や、そのノイズが配
線やランプの高電圧端子から回り込んで検出ペン6の先
端部がそれをノイズとして拾ってしまい、座標検出に誤
動作を生じるおそれがある。このような誤動作を防止す
るために、図12に示すように、ランプホルダ44の外
側の斜線で示す部分に導電性塗料を塗ってシールドした
り、ランプ47の高電圧側で表示素子側をシールド板4
8で囲ったりして、検出ペン6の先端でノイズを拾って
しまうのを防止していた。さらに、検出ペン6とランプ
29を接続するケーブルにはシールドを施している。
トユニット43のランプホルダ44によって保持されて
いるランプはインバータ46によって駆動されるが、イ
ンバータ46で発生された高圧電圧や、そのノイズが配
線やランプの高電圧端子から回り込んで検出ペン6の先
端部がそれをノイズとして拾ってしまい、座標検出に誤
動作を生じるおそれがある。このような誤動作を防止す
るために、図12に示すように、ランプホルダ44の外
側の斜線で示す部分に導電性塗料を塗ってシールドした
り、ランプ47の高電圧側で表示素子側をシールド板4
8で囲ったりして、検出ペン6の先端でノイズを拾って
しまうのを防止していた。さらに、検出ペン6とランプ
29を接続するケーブルにはシールドを施している。
【0016】しかしながら、上述のごとく、ランプホル
ダ44やインバータ46をシールド板で囲っても完全な
シールドをすることは困難であり、シールドするための
コストも高くなってしまう。
ダ44やインバータ46をシールド板で囲っても完全な
シールドをすることは困難であり、シールドするための
コストも高くなってしまう。
【0017】それゆえに、この発明の主たる目的は、座
標検出時にバックライトの点灯を止めて、ノイズ源を元
から断つことにより、S/Nを高めることのできるよう
な座標入力装置を提供することである。
標検出時にバックライトの点灯を止めて、ノイズ源を元
から断つことにより、S/Nを高めることのできるよう
な座標入力装置を提供することである。
【0018】
【課題を解決するための手段】請求項1に係る発明は、
互いに直交する複数のセグメント電極と複数のコモン電
極との間に液晶層を介在させた液晶パネルと、液晶パネ
ルを一様に照射するための光源と、光源を駆動するため
のインバータ電源と、セグメント電極およびコモン電極
を駆動する電極駆動手段と、画像を複数フレームで表示
し、各フレームに設けた表示期間に電極駆動手段を制御
して液晶パネルに画像を表示させる表示制御手段と、セ
グメント電極およびコモン電極と静電的に結合する位置
検出ペンと、各フレーム内の表示期間を除いた非表示期
間にインバータ電源による光源の駆動を停止させる光源
駆動停止手段と、位置検出ペンが誘導電圧を検出したと
き、各フレーム内の表示期間を除いた非表示期間に電極
駆動手段を制御して、順次走査電圧を印加する位置検出
制御手段と、位置検出ペンに誘起する誘導電圧と電極へ
の走査電圧の印加タイミングとに基づいて、座標を算出
する座標算出手段とを備えて構成される。
互いに直交する複数のセグメント電極と複数のコモン電
極との間に液晶層を介在させた液晶パネルと、液晶パネ
ルを一様に照射するための光源と、光源を駆動するため
のインバータ電源と、セグメント電極およびコモン電極
を駆動する電極駆動手段と、画像を複数フレームで表示
し、各フレームに設けた表示期間に電極駆動手段を制御
して液晶パネルに画像を表示させる表示制御手段と、セ
グメント電極およびコモン電極と静電的に結合する位置
検出ペンと、各フレーム内の表示期間を除いた非表示期
間にインバータ電源による光源の駆動を停止させる光源
駆動停止手段と、位置検出ペンが誘導電圧を検出したと
き、各フレーム内の表示期間を除いた非表示期間に電極
駆動手段を制御して、順次走査電圧を印加する位置検出
制御手段と、位置検出ペンに誘起する誘導電圧と電極へ
の走査電圧の印加タイミングとに基づいて、座標を算出
する座標算出手段とを備えて構成される。
【0019】
【0020】請求項2に係る発明は、請求項1の発明と
同様にして、液晶パネルと光源とインバータ電源と電極
駆動手段と表示制御手段と位置検出ペンと位置検出制御
手段と座標算出手段とを含むとともに、各フレーム内の
表示期間を除いた非表示期間にインバータ電源の発振電
圧を低下させる電圧低下手段を備えて構成される。
同様にして、液晶パネルと光源とインバータ電源と電極
駆動手段と表示制御手段と位置検出ペンと位置検出制御
手段と座標算出手段とを含むとともに、各フレーム内の
表示期間を除いた非表示期間にインバータ電源の発振電
圧を低下させる電圧低下手段を備えて構成される。
【0021】
【作用】この発明に係る座標入力装置は、位置検出ペン
が誘導電圧を検出したとき、各フレーム内の表示期間を
除いた非表示期間だけインバータ電源による光源の駆動
を停止させるかあるいは発振電圧を低下させることによ
り、インバータ電源からのノイズが回り込んで位置検出
ペンに混入しないようにすることにより、S/Nを高め
ることができる。
が誘導電圧を検出したとき、各フレーム内の表示期間を
除いた非表示期間だけインバータ電源による光源の駆動
を停止させるかあるいは発振電圧を低下させることによ
り、インバータ電源からのノイズが回り込んで位置検出
ペンに混入しないようにすることにより、S/Nを高め
ることができる。
【0022】
【実施例】図1はこの発明の一実施例のインバータの回
路図である。この図1に示した実施例は、タブレット座
標検出期間の間だけインバータの発振を停止するように
したものである。
路図である。この図1に示した実施例は、タブレット座
標検出期間の間だけインバータの発振を停止するように
したものである。
【0023】図1において、コネクタCN1には直流電
圧V1が与えられる端子と接地端子GNDとタブレット
座標検出期間を示す信号DETが与えられる端子とを含
む。直流電圧V1はヒューズF1の一端とコンデンサC
1の一端とトランジスタQ2のエミッタと抵抗R5の一
端と抵抗R7を介してトランジスタQ5のベースに与え
られる。コンデンサC1の他端は接地され、抵抗R5の
他端はトランジスタQ2のベースに接続されるととも
に、抵抗R6を介してトランジスタQ5のコレクタに接
続される。トランジスタQ5のエミッタは接地され、ト
ランジスタQ2のコレクタはダイオードD1を介して接
地されるとともに、コイルL1とヒューズTF1を介し
てトランスT1の端子3と抵抗R9,R10のそれぞれ
の一端に接続される。トランジスタQ5のベースは抵抗
R8を介して接地される。抵抗R9の他端はトランジス
タQ3のベースとトランスT1の端子5に接続され、抵
抗R10の他端はトランジスタQ4のベースとトランス
T1の端子1に接続されている。トランジスタQ3のコ
レクタはトランスT1の端子2に接続され、トランジス
タQ3のエミッタとトランジスタQ4のコレクタは接地
され、トランジスタQ3のコレクタとQ4のエミッタと
の間にはコンデンサC4が接続される。
圧V1が与えられる端子と接地端子GNDとタブレット
座標検出期間を示す信号DETが与えられる端子とを含
む。直流電圧V1はヒューズF1の一端とコンデンサC
1の一端とトランジスタQ2のエミッタと抵抗R5の一
端と抵抗R7を介してトランジスタQ5のベースに与え
られる。コンデンサC1の他端は接地され、抵抗R5の
他端はトランジスタQ2のベースに接続されるととも
に、抵抗R6を介してトランジスタQ5のコレクタに接
続される。トランジスタQ5のエミッタは接地され、ト
ランジスタQ2のコレクタはダイオードD1を介して接
地されるとともに、コイルL1とヒューズTF1を介し
てトランスT1の端子3と抵抗R9,R10のそれぞれ
の一端に接続される。トランジスタQ5のベースは抵抗
R8を介して接地される。抵抗R9の他端はトランジス
タQ3のベースとトランスT1の端子5に接続され、抵
抗R10の他端はトランジスタQ4のベースとトランス
T1の端子1に接続されている。トランジスタQ3のコ
レクタはトランスT1の端子2に接続され、トランジス
タQ3のエミッタとトランジスタQ4のコレクタは接地
され、トランジスタQ3のコレクタとQ4のエミッタと
の間にはコンデンサC4が接続される。
【0024】さらに、コネクタCN1に与えられた信号
DETは抵抗R1を介してトランジスタQ1のベースに
与えられる。トランジスタQ1のベースは抵抗R2を介
して接地され、トランジスタQ1のエミッタは接地さ
れ、トランジスタQ1のコレクタはトランジスタQ5の
ベースに接続される。
DETは抵抗R1を介してトランジスタQ1のベースに
与えられる。トランジスタQ1のベースは抵抗R2を介
して接地され、トランジスタQ1のエミッタは接地さ
れ、トランジスタQ1のコレクタはトランジスタQ5の
ベースに接続される。
【0025】トランスT1の二次側の一方の端子7はコ
ンデンサC5を介してコネクタCN2の端子に接続さ
れ、この端子から発振電圧V2が出力される。また、ト
ランスT1の二次側の他方の端子9が接地され、コネク
タCN2のGND端子に接続される。
ンデンサC5を介してコネクタCN2の端子に接続さ
れ、この端子から発振電圧V2が出力される。また、ト
ランスT1の二次側の他方の端子9が接地され、コネク
タCN2のGND端子に接続される。
【0026】図2および図3は図1の動作を説明するた
めのタイムチャートである。図3に示すように、N番目
フレームの表示期間において信号DETは「L」レベル
となっており、この信号DETは抵抗R1を介してトラ
ンジスタQ1のベースに与えられ、トランジスタQ1は
オフとなる。直流電圧V1は抵抗R7とR8とによって
分圧され、その分圧電圧がトランジスタQ5のベースに
与えられ、このトランジスタQ2がオンする。さらに、
直流電圧V1がコイルL1,ヒューズTF1から抵抗R
9,R10を介してそれぞれトランジスタQ3,Q4の
各ベースに与えられ、これらのトランジスタQ3,Q4
とコンデンサC4とトランスT1の作用によりオン,オ
フし、発振動作を開始して、トランスT1の二次側から
図2(b)に示すような発振電圧V2が出力される。
めのタイムチャートである。図3に示すように、N番目
フレームの表示期間において信号DETは「L」レベル
となっており、この信号DETは抵抗R1を介してトラ
ンジスタQ1のベースに与えられ、トランジスタQ1は
オフとなる。直流電圧V1は抵抗R7とR8とによって
分圧され、その分圧電圧がトランジスタQ5のベースに
与えられ、このトランジスタQ2がオンする。さらに、
直流電圧V1がコイルL1,ヒューズTF1から抵抗R
9,R10を介してそれぞれトランジスタQ3,Q4の
各ベースに与えられ、これらのトランジスタQ3,Q4
とコンデンサC4とトランスT1の作用によりオン,オ
フし、発振動作を開始して、トランスT1の二次側から
図2(b)に示すような発振電圧V2が出力される。
【0027】図2(a)に示すように、タブレット座標
検出期間に信号DETが「H」レベルになると、トラン
ジスタQ1がオンし、トランジスタQ5のベースが接地
電位になり、トランジスタQ5がオフする。このため、
トランジスタQ2のベース電位が高くなるため、このト
ランジスタQ2がオフする。トランジスタQ3,Q4は
直流電圧V1が与えられなくなるため、発振を停止す
る。このように、タブレット座標検出期間は、インバー
タが発振動作を停止するため、ランプは点灯を停止する
ので、検出ペン46の先端にノイズが混入するのを防止
できる。そして、図3に示すように、N+1番目のフレ
ームの表示期間において、信号DETが再び「L」レベ
ルになって、インバータが発振動作を開始する。
検出期間に信号DETが「H」レベルになると、トラン
ジスタQ1がオンし、トランジスタQ5のベースが接地
電位になり、トランジスタQ5がオフする。このため、
トランジスタQ2のベース電位が高くなるため、このト
ランジスタQ2がオフする。トランジスタQ3,Q4は
直流電圧V1が与えられなくなるため、発振を停止す
る。このように、タブレット座標検出期間は、インバー
タが発振動作を停止するため、ランプは点灯を停止する
ので、検出ペン46の先端にノイズが混入するのを防止
できる。そして、図3に示すように、N+1番目のフレ
ームの表示期間において、信号DETが再び「L」レベ
ルになって、インバータが発振動作を開始する。
【0028】図4はこの発明の他の実施例のブロック図
であり、図5は図4の動作を説明するためのタイムチャ
ートである。
であり、図5は図4の動作を説明するためのタイムチャ
ートである。
【0029】図4に示した実施例は、ペン6が液晶パネ
ル42に近接し、かつ図1の実施例と同様にして、タブ
レット座標検出期間の間だけインバータの発振を停止す
るようにしたものである。ペン6が液晶パネル42に近
接したことを検出するのは、次のようにして行なわれ
る。すなわち、前述の図9の従来例で説明したように、
液晶パネル42は液晶の劣化を防止するために、各表示
ドットに加わる電圧を交流化して、図5(a)に示すM
信号によって切換えており、この電圧をペン6によって
図5(b)に示すスパイクノイズとして検出し、そのス
パイクノイズが検出されたとき、ペン6が液晶パネル4
2に近接したものと判断する。このため、ペン6の出力
はX座標検出回路30とY座標検出回路31とに与えら
れるとともに、全波整流回路51にも与えられる。全波
整流回路51はペン6によって検出されたスパイクノイ
ズを図5(d)に示すように全波整流し、ゲート回路5
2,53に与える。ゲート回路52には、図5(c)に
示すCPF信号が与えられ、ゲート回路53にはインバ
ータ54で反転されたCPF信号が与えられる。CPF
信号は図5(c)に示すように、M信号に同期し、1.
1msecの周期で60μsec幅だけ「H」レベルと
なる信号である。ゲート回路52はCPF信号の60μ
secだけ「H」レベルになる期間だけ開かれてスパイ
クノイズを積分回路55に出力し、ゲート回路53はC
PF信号が「L」レベルになる期間だけ開かれてスパイ
クノイズを積分回路56に与える。積分回路55は全波
整流されたスパイクノイズをM−期間で積分し、積分回
路56は全波整流されたスパイクノイズをM+期間で積
分し、それぞれの積分出力をヒステリシスコンパレータ
57に与える。ヒステリシスコンパレータ57はM+期
間の積分値がM−期間の積分値に比べてある一定以上大
きくなると、その出力を「L」レベルから「H」レベル
にして、ペン6が液晶パネル42に近接したことを示す
PR信号を出力する。このPR信号はAND回路58に
与えられ、図1で説明したDET信号との論理積が求め
られる。すなわち、AND回路58はペン6が液晶パネ
ル42に近接してPR信号が「H」レベルになりかつD
ET信号が「H」レベルになれば、図1に示したインバ
ータの発振を停止させる。
ル42に近接し、かつ図1の実施例と同様にして、タブ
レット座標検出期間の間だけインバータの発振を停止す
るようにしたものである。ペン6が液晶パネル42に近
接したことを検出するのは、次のようにして行なわれ
る。すなわち、前述の図9の従来例で説明したように、
液晶パネル42は液晶の劣化を防止するために、各表示
ドットに加わる電圧を交流化して、図5(a)に示すM
信号によって切換えており、この電圧をペン6によって
図5(b)に示すスパイクノイズとして検出し、そのス
パイクノイズが検出されたとき、ペン6が液晶パネル4
2に近接したものと判断する。このため、ペン6の出力
はX座標検出回路30とY座標検出回路31とに与えら
れるとともに、全波整流回路51にも与えられる。全波
整流回路51はペン6によって検出されたスパイクノイ
ズを図5(d)に示すように全波整流し、ゲート回路5
2,53に与える。ゲート回路52には、図5(c)に
示すCPF信号が与えられ、ゲート回路53にはインバ
ータ54で反転されたCPF信号が与えられる。CPF
信号は図5(c)に示すように、M信号に同期し、1.
1msecの周期で60μsec幅だけ「H」レベルと
なる信号である。ゲート回路52はCPF信号の60μ
secだけ「H」レベルになる期間だけ開かれてスパイ
クノイズを積分回路55に出力し、ゲート回路53はC
PF信号が「L」レベルになる期間だけ開かれてスパイ
クノイズを積分回路56に与える。積分回路55は全波
整流されたスパイクノイズをM−期間で積分し、積分回
路56は全波整流されたスパイクノイズをM+期間で積
分し、それぞれの積分出力をヒステリシスコンパレータ
57に与える。ヒステリシスコンパレータ57はM+期
間の積分値がM−期間の積分値に比べてある一定以上大
きくなると、その出力を「L」レベルから「H」レベル
にして、ペン6が液晶パネル42に近接したことを示す
PR信号を出力する。このPR信号はAND回路58に
与えられ、図1で説明したDET信号との論理積が求め
られる。すなわち、AND回路58はペン6が液晶パネ
ル42に近接してPR信号が「H」レベルになりかつD
ET信号が「H」レベルになれば、図1に示したインバ
ータの発振を停止させる。
【0030】図6はこの発明のさらに他の実施例を示す
回路図である。前述の図1に示した実施例は、タブレッ
ト座標検出期間の間インバータの発振動作を停止するよ
うにしたが、この実施例はタブレット座標検出期間の間
は比較的低い電圧をインバータで発振させるようにした
ものであり、図1に示した実施例に、さらに以下の構成
が追加される。すなわち、コネクタCN1には、直流電
圧V1よりも低い直流電圧V3が与えられる。この直流
電圧V3はヒューズF2を介してコンデンサC6の一端
とトランジスタQ8のエミッタとに与えられる。コノデ
ンサC6の他端は接地される。DET信号はインバータ
50で反転され、抵抗R11を介してトランジスタQ6
のベースに与えられる。トランジスタQ6のベースと接
地間には抵抗R12が接続される。トランジスタQ6の
コレクタはトランジスタQ7のベースに接続され、トラ
ンジスタQ7のベースには抵抗R13とR14とによっ
て直流電圧V3を分圧した電圧が与えられる。トランジ
スタQ7のコレクタは抵抗R15を介してトランジスタ
Q8のベースに接続され、トランジスタQ8のベースと
エミッタとの間には抵抗R16が接続される。トランジ
スタQ7のエミッタは接地される。トランジスタQ8の
コレクタは逆流防止用ダイオードD3を介してコイルL
1の一端に接続され、コイルL1の一端とトランジスタ
Q2のコレクタとの間には逆流防止用ダイオードD4が
接続される。さらにトランジスタQ8のコレクタと接地
間にはダイオードD2が接続される。
回路図である。前述の図1に示した実施例は、タブレッ
ト座標検出期間の間インバータの発振動作を停止するよ
うにしたが、この実施例はタブレット座標検出期間の間
は比較的低い電圧をインバータで発振させるようにした
ものであり、図1に示した実施例に、さらに以下の構成
が追加される。すなわち、コネクタCN1には、直流電
圧V1よりも低い直流電圧V3が与えられる。この直流
電圧V3はヒューズF2を介してコンデンサC6の一端
とトランジスタQ8のエミッタとに与えられる。コノデ
ンサC6の他端は接地される。DET信号はインバータ
50で反転され、抵抗R11を介してトランジスタQ6
のベースに与えられる。トランジスタQ6のベースと接
地間には抵抗R12が接続される。トランジスタQ6の
コレクタはトランジスタQ7のベースに接続され、トラ
ンジスタQ7のベースには抵抗R13とR14とによっ
て直流電圧V3を分圧した電圧が与えられる。トランジ
スタQ7のコレクタは抵抗R15を介してトランジスタ
Q8のベースに接続され、トランジスタQ8のベースと
エミッタとの間には抵抗R16が接続される。トランジ
スタQ7のエミッタは接地される。トランジスタQ8の
コレクタは逆流防止用ダイオードD3を介してコイルL
1の一端に接続され、コイルL1の一端とトランジスタ
Q2のコレクタとの間には逆流防止用ダイオードD4が
接続される。さらにトランジスタQ8のコレクタと接地
間にはダイオードD2が接続される。
【0031】次に、図6に示した実施例の動作について
説明する。図2に示したように、DET信号が「L」レ
ベル期間では、図1で説明したようにトランジスタQ1
がオフしているため、トランジスタQ5は抵抗R7とR
8の分圧電圧に応じてオンし、トランジスタQ2をオン
させる。このため、直流電圧V1がトランジスタQ2を
介してトランジスタQ3,Q4に与えられ、これらのト
ランジスタQ3,Q4が発振動作し、コネクタCN2か
ら発振電圧V2が出力されランプに供給される。
説明する。図2に示したように、DET信号が「L」レ
ベル期間では、図1で説明したようにトランジスタQ1
がオフしているため、トランジスタQ5は抵抗R7とR
8の分圧電圧に応じてオンし、トランジスタQ2をオン
させる。このため、直流電圧V1がトランジスタQ2を
介してトランジスタQ3,Q4に与えられ、これらのト
ランジスタQ3,Q4が発振動作し、コネクタCN2か
ら発振電圧V2が出力されランプに供給される。
【0032】一方、DET信号はインバータ50で反転
され、「H」レベルになるためトランジスタQ6がオン
し、抵抗R14の両端を短絡させるため、トランジスタ
Q7がオフし、トランジスタQ8もオフになる。このた
め、インバータには直流電圧V3が与えられない。
され、「H」レベルになるためトランジスタQ6がオン
し、抵抗R14の両端を短絡させるため、トランジスタ
Q7がオフし、トランジスタQ8もオフになる。このた
め、インバータには直流電圧V3が与えられない。
【0033】タブレット検出期間になるとDET信号が
「H」レベルになってトランジスタQ1がオンし、トラ
ンジスタQ5がオフし、トランジスタQ2もオフする。
このため、直流電圧V1がインバータに与えられなくな
る。「H」レベルのDET信号がインバータ50で反転
され、「L」レベルになるため、トランジスタQ6がオ
フし、トランジスタQ7は抵抗R13とR14とで分圧
された電圧でオンし、トランジスタQ8をオンさせる。
このため、直流電圧V3がトランジスタQ8のエミッタ
からコレクタおよびダイオードD3を介してインバータ
に供給され、インバータは直流電圧V3に基づいて、低
い電圧を発振させてランプに供給する。
「H」レベルになってトランジスタQ1がオンし、トラ
ンジスタQ5がオフし、トランジスタQ2もオフする。
このため、直流電圧V1がインバータに与えられなくな
る。「H」レベルのDET信号がインバータ50で反転
され、「L」レベルになるため、トランジスタQ6がオ
フし、トランジスタQ7は抵抗R13とR14とで分圧
された電圧でオンし、トランジスタQ8をオンさせる。
このため、直流電圧V3がトランジスタQ8のエミッタ
からコレクタおよびダイオードD3を介してインバータ
に供給され、インバータは直流電圧V3に基づいて、低
い電圧を発振させてランプに供給する。
【0034】上述のごとく、この実施例によれば、タブ
レット座標検出期間においてインバータで発振される電
圧を低くしてランプに供給するようにしたので、ペンの
先端に混入するノイズの影響を少なくできる。
レット座標検出期間においてインバータで発振される電
圧を低くしてランプに供給するようにしたので、ペンの
先端に混入するノイズの影響を少なくできる。
【0035】
【発明の効果】以上のように、この発明によれば、位置
検出ペンが誘導電圧を検出したとき、各フレーム内の表
示期間を除いた非表示期間だけインバータ電源による光
源の駆動を停止させるかあるいは低い電圧で光源を駆動
するようにしたので、ノイズ源を元から断つかあるいは
ノイズを少なくすることができ、S/N比を高めること
ができる。
検出ペンが誘導電圧を検出したとき、各フレーム内の表
示期間を除いた非表示期間だけインバータ電源による光
源の駆動を停止させるかあるいは低い電圧で光源を駆動
するようにしたので、ノイズ源を元から断つかあるいは
ノイズを少なくすることができ、S/N比を高めること
ができる。
【図1】この発明の一実施例の電気回路図である。
【図2】図1の動作を説明するためのタイムチャートで
ある。
ある。
【図3】各フレームにおける表示期間と検出期間を示す
図である。
図である。
【図4】この発明の他の実施例の電気回路図である。
【図5】図4に示した実施例の動作を説明するためのタ
イムチャートである。
イムチャートである。
【図6】この発明の他の実施例の電気回路図である。
【図7】座標入力が可能な従来の日本語ワードプロセッ
サの外観図である。
サの外観図である。
【図8】図7に示した表示ユニット部の構成を示す斜視
図である。
図である。
【図9】図8に示した表示ユニットを駆動するとともに
ペンで指定された座標位置を検出するための装置のブロ
ック図である。
ペンで指定された座標位置を検出するための装置のブロ
ック図である。
【図10】図9に示した回路における液晶ユニットの表
示期間と座標検出期間を示すタイムチャートである。
示期間と座標検出期間を示すタイムチャートである。
【図11】ペンによる座標検出動作を説明するための図
である。
である。
【図12】バックライトとランプの要部を示す図であ
る。
る。
6 ペン 30 X座標検出回路 31 Y座標検出回路 51 全波整流回路 52,53 ゲート回路 55,56 積分回路 57 ヒステリシスコンパレータ 58 ANDゲート R1,R2,R5〜R16 抵抗 Q1〜Q8 トランジスタ T1 トランス CN1,CN2 コネクタ D1〜D4 ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−255911(JP,A) 特開 平2−239313(JP,A) 特開 平5−241732(JP,A) 特開 平6−230895(JP,A) 特開 平5−35400(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 3/033 G02F 1/133 G09G 3/18,3/36
Claims (2)
- 【請求項1】 互いに直交する複数のセグメント電極と
複数のコモン電極との間に液晶層を介在させた液晶パネ
ルと、 前記液晶パネルを一様に照射するための光源と、 前記光源を駆動するためのインバータ電源と、 前記セグメント電極およびコモン電極を駆動する電極駆
動手段と、 画像を複数フレームで表示し、各フレームに設けた表示
期間に前記電極駆動手段を制御して前記液晶パネルに画
像を表示させる表示制御手段と、 前記セグメント電極およびコモン電極と静電的に結合す
る位置検出ペンと、前記位置検出ペンが前記誘導電圧を検出したとき、 各フ
レーム内の表示期間を除いた非表示期間に前記インバー
タ電源による前記光源の駆動を停止させる光源駆動停止
手段と、 各フレーム内の表示期間を除いた非表示期間に前記電極
駆動手段を制御して、順次走査電圧を印加する位置検出
制御手段と、 前記位置検出ペンに誘起する誘導電圧と前記電極への走
査電圧の印加タイミングとに基づいて、座標を算出する
座標算出手段とを備えたことを特徴とする座標入力装
置。 - 【請求項2】 互いに直交する複数のセグメント電極と
複数のコモン電極との間に液晶層を介在させた液晶パネ
ルと、 前記液晶パネルを一様に照射するための光源と、 前記光源を駆動するためのインバータ電源と、 前記セグメント電極およびコモン電極を駆動する電極駆
動手段と、 画像を複数フレームで表示し、各フレームに設けた表示
期間に前記電極駆動手段を制御して前記液晶パネルに画
像を表示させる表示制御手段と、 前記セグメント電極およびコモン電極と静電的に結合す
る位置検出ペンと、 表示期間に続いて設定される位置検出期間に前記電極駆
動手段を制御して、順次走査電圧を印加する位置検出制
御手段と、 各フレーム内の表示期間を除いた非表示期間に前記イン
バータ電源の発振電圧を低下させる電圧低下手段と、 前記位置検出ペンに誘起する誘導電圧と前記電極への走
査電圧の印加タイミングとに基づいて、座標を算出する
座標算出手段とを備えたこと を特徴とする座標入力装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27652793A JP3192297B2 (ja) | 1993-11-05 | 1993-11-05 | 座標入力装置 |
US08/863,621 US5896120A (en) | 1993-11-05 | 1997-05-27 | Preventing noise in a coordinate input device by reducing or suspending backlight oscillation voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27652793A JP3192297B2 (ja) | 1993-11-05 | 1993-11-05 | 座標入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07129320A JPH07129320A (ja) | 1995-05-19 |
JP3192297B2 true JP3192297B2 (ja) | 2001-07-23 |
Family
ID=17570722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27652793A Expired - Fee Related JP3192297B2 (ja) | 1993-11-05 | 1993-11-05 | 座標入力装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5896120A (ja) |
JP (1) | JP3192297B2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09282096A (ja) * | 1996-04-16 | 1997-10-31 | Sharp Corp | ペン入力装置 |
US6562001B2 (en) * | 2000-01-21 | 2003-05-13 | Medtronic Minimed, Inc. | Microprocessor controlled ambulatory medical apparatus with hand held communication device |
JP2003091365A (ja) * | 2001-09-19 | 2003-03-28 | Sharp Corp | 座標入力装置 |
KR100857848B1 (ko) * | 2002-05-17 | 2008-09-10 | 삼성전자주식회사 | 백라이트 어셈블리와 이의 구동 방법과 이를 갖는 액정 표시 장치 |
CN1682428B (zh) * | 2002-08-06 | 2010-09-22 | 夏普株式会社 | 逆变器电路、荧光管照明装置、背光装置和液晶显示器 |
KR20040037407A (ko) * | 2002-10-28 | 2004-05-07 | 현대자동차주식회사 | 자동차의 연료탱크내 부압 조정장치 |
KR100449745B1 (ko) * | 2002-11-21 | 2004-09-22 | 삼성전자주식회사 | 터치 스크린 잡음 방지 장치 및 방법 |
US7263406B2 (en) * | 2003-10-02 | 2007-08-28 | Medtronic, Inc. | Medical device programmer with selective disablement of display during telemetry |
TWI356630B (en) * | 2006-04-17 | 2012-01-11 | Panasonic Corp | Input device, electronic apparatus and method for |
US8418046B2 (en) * | 2008-02-13 | 2013-04-09 | Apple Inc. | Data signal handling circuitry and methods with error analysis capabilities |
WO2010107961A2 (en) * | 2009-03-18 | 2010-09-23 | Synaptics Incorporated | Integrated display and touch sensor |
EP2539798B1 (en) * | 2010-02-26 | 2021-04-14 | Synaptics Incorporated | Varying demodulation to avoid interference |
JPWO2011105086A1 (ja) * | 2010-02-26 | 2013-06-20 | ローム株式会社 | 発光素子の駆動回路およびそれを用いた発光装置、ディスプレイ装置 |
US9898121B2 (en) | 2010-04-30 | 2018-02-20 | Synaptics Incorporated | Integrated capacitive sensing and displaying |
CN103907085B (zh) | 2011-09-07 | 2017-02-22 | 辛纳普蒂克斯公司 | 非显示更新时间期间的电容性感测 |
US9760195B2 (en) * | 2011-09-23 | 2017-09-12 | Apple Inc. | Power management for integrated touch screens |
US9075488B2 (en) | 2011-11-03 | 2015-07-07 | Synaptics Incorporated | Virtual geometries for integrated display and sensing devices |
US9176621B2 (en) | 2011-11-18 | 2015-11-03 | Synaptics Incorporated | Flexible timing and multiplexing for a display device comprising an integrated capacitive sensing device |
US8970547B2 (en) | 2012-02-01 | 2015-03-03 | Synaptics Incorporated | Noise-adapting touch sensing window |
US9280231B2 (en) | 2012-06-20 | 2016-03-08 | Synaptics Incorporated | Disabling display lines during input sensing periods |
JP2014006456A (ja) * | 2012-06-27 | 2014-01-16 | Sharp Corp | 表示装置 |
US10073568B2 (en) | 2012-08-15 | 2018-09-11 | Synaptics Incorporated | System and method for interference avoidance for a display device comprising an integrated sensing device |
US8970546B2 (en) | 2012-08-31 | 2015-03-03 | Synaptics Incorporated | Method and apparatus for improved input sensing using a display processor reference signal |
US10073550B2 (en) | 2012-09-20 | 2018-09-11 | Synaptics Incorporated | Concurrent input sensing and display updating |
US9442597B2 (en) | 2012-10-19 | 2016-09-13 | Apple Inc. | Sensor-based ESD detection |
US8970577B2 (en) | 2013-03-13 | 2015-03-03 | Synaptics Incorporated | Reducing display artifacts after non-display update periods |
US9715291B2 (en) | 2013-06-18 | 2017-07-25 | Synaptics Incorporated | Pre-charging a gate electrode before resuming display updating |
US9442615B2 (en) | 2013-10-02 | 2016-09-13 | Synaptics Incorporated | Frequency shifting for simultaneous active matrix display update and in-cell capacitive touch |
US9582099B2 (en) | 2014-03-31 | 2017-02-28 | Synaptics Incorporated | Serrated input sensing intervals |
US9298309B2 (en) | 2014-04-29 | 2016-03-29 | Synaptics Incorporated | Source driver touch transmitter in parallel with display drive |
US9811204B2 (en) | 2014-06-23 | 2017-11-07 | Apple Inc. | Time multiplexed touch detection and power charging |
US10175827B2 (en) | 2014-12-23 | 2019-01-08 | Synaptics Incorporated | Detecting an active pen using a capacitive sensing device |
US10394391B2 (en) | 2015-01-05 | 2019-08-27 | Synaptics Incorporated | System and method for reducing display artifacts |
WO2016111939A1 (en) | 2015-01-05 | 2016-07-14 | Synaptics Incorporated | Time sharing of display and sensing data |
US10037112B2 (en) | 2015-09-30 | 2018-07-31 | Synaptics Incorporated | Sensing an active device'S transmission using timing interleaved with display updates |
US10592022B2 (en) | 2015-12-29 | 2020-03-17 | Synaptics Incorporated | Display device with an integrated sensing device having multiple gate driver circuits |
JP6854743B2 (ja) * | 2017-11-15 | 2021-04-07 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3886311A (en) * | 1972-05-16 | 1975-05-27 | Talos Systems | Electrical writing pen and sensor |
JPS6021836Y2 (ja) * | 1976-07-01 | 1985-06-28 | シャープ株式会社 | 電子時計 |
JPS6284328A (ja) * | 1985-10-08 | 1987-04-17 | Sharp Corp | 手書き入力装置 |
JPH0248872Y2 (ja) * | 1985-12-03 | 1990-12-21 | ||
KR0122737B1 (ko) * | 1987-12-25 | 1997-11-20 | 후루다 모또오 | 위치 검출 장치 |
US5144203A (en) * | 1989-04-26 | 1992-09-01 | Nec Corporation | Circuit for driving an electric field luminous lamp |
US5187655A (en) * | 1990-01-16 | 1993-02-16 | Lutron Electronic Co., Inc. | Portable programmer for a lighting control |
JP3045187B2 (ja) * | 1991-02-08 | 2000-05-29 | ソニー株式会社 | ポータブルコンピュータおよび光源制御方法 |
JP2534422B2 (ja) * | 1991-03-12 | 1996-09-18 | シャープ株式会社 | 表示一体型タブレット装置 |
JP2723711B2 (ja) * | 1991-09-24 | 1998-03-09 | シャープ株式会社 | 表示一体型タブレット装置 |
JPH04333126A (ja) * | 1991-05-09 | 1992-11-20 | Sony Corp | 入力装置 |
JPH0769767B2 (ja) * | 1991-10-16 | 1995-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | フィンガ・タッチまたはスタイラスの位置を検出するためのタッチ・オーバーレイ、および検出システム |
JP2795776B2 (ja) * | 1992-05-22 | 1998-09-10 | シャープ株式会社 | 表示一体型タブレット装置 |
US5410329A (en) * | 1992-05-22 | 1995-04-25 | Sharp Kabushiki Kaisha | Display-integrated type tablet device |
JP2774424B2 (ja) * | 1992-12-07 | 1998-07-09 | シャープ株式会社 | 画像入力一体型表示装置 |
US5491706A (en) * | 1993-04-07 | 1996-02-13 | Sharp Kabushiki Kaisha | Display-integrated type tablet device capable of detecting correct coordinates at a tip end of a detection pen by detecting external noise |
KR0144543B1 (ko) * | 1993-04-30 | 1998-08-17 | 쓰지 하루오 | 좌표검출 정확도가 높은 표시일체형 타블렛장치 및 그 구동방법 |
US5495263A (en) * | 1994-01-28 | 1996-02-27 | Compaq Computer Corp. | Identification of liquid crystal display panels |
-
1993
- 1993-11-05 JP JP27652793A patent/JP3192297B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-27 US US08/863,621 patent/US5896120A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5896120A (en) | 1999-04-20 |
JPH07129320A (ja) | 1995-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3192297B2 (ja) | 座標入力装置 | |
EP0504728B1 (en) | Display-integrated type tablet device | |
US5418551A (en) | Tablet integrated with display | |
JP3394187B2 (ja) | 座標入力装置および表示一体型座標入力装置 | |
US5854448A (en) | Coordinate input device used for inputting characters and drawings into a personal computer/word processor | |
JPH11249813A (ja) | 表示一体型座標入力装置 | |
JPH1049301A (ja) | 座標入力装置 | |
JPH05233147A (ja) | ディスプレイ一体型タブレット | |
JP2004021327A (ja) | タッチセンサ付き表示装置および位置データ生成方法 | |
US11475860B2 (en) | Liquid crystal display with in-cell touch panel preventing display defect during touch detection | |
JP3329028B2 (ja) | 座標検出装置付き表示装置 | |
JP3299793B2 (ja) | 表示一体型タブレット装置 | |
JP3192522B2 (ja) | 表示一体型タブレット装置およびその駆動方法 | |
JP2883291B2 (ja) | 液晶表示装置 | |
JP3031775B2 (ja) | 表示一体型タブレット装置 | |
JP2798552B2 (ja) | 表示一体型タブレット装置 | |
JPH06230895A (ja) | 表示機能付きタブレット装置 | |
JP2801813B2 (ja) | タブレット装置及び表示一体型タブレット装置 | |
JP3181183B2 (ja) | 座標入力装置 | |
CN1135054A (zh) | 坐标输入装置 | |
JP2974536B2 (ja) | タブレット装置 | |
JP2653935B2 (ja) | 座標入力装置 | |
JPH07295743A (ja) | 座標入力装置 | |
JP3085837B2 (ja) | 位置検出装置 | |
JPS63238616A (ja) | タツチ入力パネルの駆動法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |