JP3168861B2 - ロータリエンコーダ受信回路 - Google Patents
ロータリエンコーダ受信回路Info
- Publication number
- JP3168861B2 JP3168861B2 JP04845395A JP4845395A JP3168861B2 JP 3168861 B2 JP3168861 B2 JP 3168861B2 JP 04845395 A JP04845395 A JP 04845395A JP 4845395 A JP4845395 A JP 4845395A JP 3168861 B2 JP3168861 B2 JP 3168861B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- reproduction
- pulse
- rotary encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【産業上の利用分野】本発明は回転体の回転位置を検出
するためのロータリエンコーダのデータの受信回路に関
するものであり、特に本受信回路はインクリメンタルエ
ンコーダに対応したＡＣサーボドライバのサーボ処理に
利用されるものである。
するためのロータリエンコーダのデータの受信回路に関
するものであり、特に本受信回路はインクリメンタルエ
ンコーダに対応したＡＣサーボドライバのサーボ処理に
利用されるものである。
【０００２】
【従来の技術】各種機械の駆動用に使われるサーボモー
タにはブラシ付きのＤＣサーボモータとブラシのないＡ
Ｃサーボモータ（ＤＣブラシレスサーボモータ）があ
り、近年サーボモータに組み込まれて使用されるロータ
リエンコーダが普及している。ＡＣサーボモータに組み
込まれているエンコーダはインクリメンタルエンコーダ
とアブソリュートエンコーダに大別される。インクリメ
ンタルエンコーダは各種機械のＡＣサーボモータに取り
付けられて広く使用されており、ＡＣサーボ用エンコー
ダとして主流を占めている。一方アブソリュートエンコ
ーダは１回転内の絶対位置が判別できるエンコーダで、
原点復帰動作が不要なことから多関節ロボットをはじめ
とする大型のロボット用サーボモータなどに普及してい
る。
タにはブラシ付きのＤＣサーボモータとブラシのないＡ
Ｃサーボモータ（ＤＣブラシレスサーボモータ）があ
り、近年サーボモータに組み込まれて使用されるロータ
リエンコーダが普及している。ＡＣサーボモータに組み
込まれているエンコーダはインクリメンタルエンコーダ
とアブソリュートエンコーダに大別される。インクリメ
ンタルエンコーダは各種機械のＡＣサーボモータに取り
付けられて広く使用されており、ＡＣサーボ用エンコー
ダとして主流を占めている。一方アブソリュートエンコ
ーダは１回転内の絶対位置が判別できるエンコーダで、
原点復帰動作が不要なことから多関節ロボットをはじめ
とする大型のロボット用サーボモータなどに普及してい
る。
【０００３】以下に従来のインクリメンタルエンコーダ
とエンコーダ受信回路について図９により説明する。
とエンコーダ受信回路について図９により説明する。
【０００４】エンコーダ出力部９１は、９０度位相差を
有するＡ，Ｂ相の信号と、１回転１パルスの原点基準Ｚ
信号と、コミュテーション信号ＣＳ１，ＣＳ２，ＣＳ３
を信号送信回路９２から出力し、またサーボドライバ入
力部９３は信号受信回路９４にて、Ａ，Ｂ相の信号，Ｚ
信号，ＣＳ１，ＣＳ２，ＣＳ３をそのままパラレルに受
信しサーボ処理に用いている。
有するＡ，Ｂ相の信号と、１回転１パルスの原点基準Ｚ
信号と、コミュテーション信号ＣＳ１，ＣＳ２，ＣＳ３
を信号送信回路９２から出力し、またサーボドライバ入
力部９３は信号受信回路９４にて、Ａ，Ｂ相の信号，Ｚ
信号，ＣＳ１，ＣＳ２，ＣＳ３をそのままパラレルに受
信しサーボ処理に用いている。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、出力信号の数が多いので配線の数が多いた
め量産性が悪く、機器への誤配線，信号線自身の断線も
起こりやすいという問題点があった。
の構成では、出力信号の数が多いので配線の数が多いた
め量産性が悪く、機器への誤配線，信号線自身の断線も
起こりやすいという問題点があった。
【０００６】本発明は上記従来の問題点を解決するもの
で、信号をシリアルデータ伝送することにより信号線の
数を削除し、かつシリアルデータ受信後Ａ，Ｂ，Ｚ，Ｃ
Ｓ１，ＣＳ２，ＣＳ３を容易に再生することにより、量
産性と信頼性を兼ね備えたＡＣサーボドライバを提供す
ることを目的とする。
で、信号をシリアルデータ伝送することにより信号線の
数を削除し、かつシリアルデータ受信後Ａ，Ｂ，Ｚ，Ｃ
Ｓ１，ＣＳ２，ＣＳ３を容易に再生することにより、量
産性と信頼性を兼ね備えたＡＣサーボドライバを提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のインクリメンタルエンコーダ受信回路は、ロ
ータリエンコーダから伝送されてくるシリアルデータを
受信し、お互いに９０度位相差を有するＡ，Ｂ２相の位
相によりカウントされたカウントデータと、３相ＡＣサ
ーボモータの相励磁切り替え信号（コミュテーション信
号）ＣＳ１，ＣＳ２，ＣＳ３相と、１回転中の原点を示
す基準信号Ｚの状態情報とにパラレル変換するシリアル
パラレル変換部と、前記シリアルパラレル変換部からの
カウントデータおよびＣＳ１，ＣＳ２，ＣＳ３相とＺ状
態情報をラッチするデータラッチ回路と、９０度位相差
のＡ，Ｂ２相に再生するための再生タイミングパルスを
発生させるＢＲＭ回路と、前記ＢＲＭ回路の出力周波数
を決定する周波数設定回路と、前記再生タイミングパル
スの数をカウントする再生パルス数カウンタと、前記再
生タイミングパルスにもとづき９０度位相差のＡ，Ｂ２
相や一回転中の基準信号Ｚ相に変換するパルス再生回路
とを備えている。
に本発明のインクリメンタルエンコーダ受信回路は、ロ
ータリエンコーダから伝送されてくるシリアルデータを
受信し、お互いに９０度位相差を有するＡ，Ｂ２相の位
相によりカウントされたカウントデータと、３相ＡＣサ
ーボモータの相励磁切り替え信号（コミュテーション信
号）ＣＳ１，ＣＳ２，ＣＳ３相と、１回転中の原点を示
す基準信号Ｚの状態情報とにパラレル変換するシリアル
パラレル変換部と、前記シリアルパラレル変換部からの
カウントデータおよびＣＳ１，ＣＳ２，ＣＳ３相とＺ状
態情報をラッチするデータラッチ回路と、９０度位相差
のＡ，Ｂ２相に再生するための再生タイミングパルスを
発生させるＢＲＭ回路と、前記ＢＲＭ回路の出力周波数
を決定する周波数設定回路と、前記再生タイミングパル
スの数をカウントする再生パルス数カウンタと、前記再
生タイミングパルスにもとづき９０度位相差のＡ，Ｂ２
相や一回転中の基準信号Ｚ相に変換するパルス再生回路
とを備えている。
【０００８】
【作用】この構成によって、Ａ，Ｂ，Ｚ，ＣＳ１，ＣＳ
２，ＣＳ３相の信号をシリアルデータとして１回線で伝
送できるため、ＡＣサーボドライバの入力信号数を減ら
し、かつＡ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３を容易に
再生でき、量産性に優れた信頼性の高いＡＣサーボドラ
イバを得ることができる。
２，ＣＳ３相の信号をシリアルデータとして１回線で伝
送できるため、ＡＣサーボドライバの入力信号数を減ら
し、かつＡ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ３を容易に
再生でき、量産性に優れた信頼性の高いＡＣサーボドラ
イバを得ることができる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例におけるエンコー
ダ受信回路図である。図１において、１１はシリアルパ
ラレル変換部、１２はデータラッチ回路、１３はマイク
ロプロセッサ、１４はゲート回路、１５はＢＲＭ回路、
１６は周波数設定回路、１７は再生パルス数カウンタ、
１８はパルス再生回路である。
ダ受信回路図である。図１において、１１はシリアルパ
ラレル変換部、１２はデータラッチ回路、１３はマイク
ロプロセッサ、１４はゲート回路、１５はＢＲＭ回路、
１６は周波数設定回路、１７は再生パルス数カウンタ、
１８はパルス再生回路である。
【００１１】図２（ａ）は送信側のロータリエンコーダ
のアップダウンカウンタの動作波形例であり、ここでは
１６ビットカウンタの動作例を示す。
のアップダウンカウンタの動作波形例であり、ここでは
１６ビットカウンタの動作例を示す。
【００１２】図２（ｂ）は送信側のロータリエンコーダ
のアップダウンカウンタの全体動作波形例である。
のアップダウンカウンタの全体動作波形例である。
【００１３】図３はシリアルパラレル変換部１１に入力
されるシリアルデータ構成図であり、データ１フレーム
はスタートビット，モードビット，データビット，パリ
ティビット，ストップビット，アイドルビットなどで構
成される。また、マイクロプロセッサ１３に入力される
割込み信号は、シリアルデータのフレームに同期して発
生している。
されるシリアルデータ構成図であり、データ１フレーム
はスタートビット，モードビット，データビット，パリ
ティビット，ストップビット，アイドルビットなどで構
成される。また、マイクロプロセッサ１３に入力される
割込み信号は、シリアルデータのフレームに同期して発
生している。
【００１４】図４は送信側のロータリエンコーダから送
られてくるシリアルデータ内のＺ相状態情報を示したも
のであり、シリアルデータの１フレームごとにＡ，Ｂ，
Ｚ相の変化におけるＺ相状態情報を表したものである。
られてくるシリアルデータ内のＺ相状態情報を示したも
のであり、シリアルデータの１フレームごとにＡ，Ｂ，
Ｚ相の変化におけるＺ相状態情報を表したものである。
【００１５】図５はパルス再生回路１８の構成例であ
り、Ａ／Ｂ相再生回路５１，Ｚ相初期設定回路５２，Ａ
相一回転カウンタ回路５３より構成される。
り、Ａ／Ｂ相再生回路５１，Ｚ相初期設定回路５２，Ａ
相一回転カウンタ回路５３より構成される。
【００１６】図６はＡ／Ｂ相再生動作波形例であり、電
源ＯＮ時はじめの一回のみＡ／Ｂ相の初期セット動作が
行われ、以後のフレームごとにＡ，Ｂ２相の出力が行わ
れているのを示している。
源ＯＮ時はじめの一回のみＡ／Ｂ相の初期セット動作が
行われ、以後のフレームごとにＡ，Ｂ２相の出力が行わ
れているのを示している。
【００１７】図７はＺ相再生動作波形例であり、Ｚ出力
要求信号のセット後、Ａ相一回転カウンタ回路５３によ
りＺ相の出力がなされているのを示したものである。
要求信号のセット後、Ａ相一回転カウンタ回路５３によ
りＺ相の出力がなされているのを示したものである。
【００１８】図８は本発明の一実施例におけるマイクロ
プロセッサの動作フローチャートである。
プロセッサの動作フローチャートである。
【００１９】以上のように構成されたロータリエンコー
ダ受信回路について、その動作を説明する。まず、パル
ス再生を行うためのデータは、ロータリエンコーダから
シリアルデータとして伝送されてくる。たとえば、図２
（ａ）のように電源ＯＮした場合、エンコーダ側では現
在のＡ，Ｂ２相の信号レベル検出により初期値“３”が
セットされ、軸がＣＷに回転すると３→２→１→０→６
５５３５と変化し、以降カウンタは図２（ｂ）のように
サイクリックカウンタとして動作するとともに、シリア
ルデータの１フレームごとに現在カウント値をＡ／Ｂ相
カウントデータ情報（Ｄ０〜Ｄ１５）として受信側に伝
送する。
ダ受信回路について、その動作を説明する。まず、パル
ス再生を行うためのデータは、ロータリエンコーダから
シリアルデータとして伝送されてくる。たとえば、図２
（ａ）のように電源ＯＮした場合、エンコーダ側では現
在のＡ，Ｂ２相の信号レベル検出により初期値“３”が
セットされ、軸がＣＷに回転すると３→２→１→０→６
５５３５と変化し、以降カウンタは図２（ｂ）のように
サイクリックカウンタとして動作するとともに、シリア
ルデータの１フレームごとに現在カウント値をＡ／Ｂ相
カウントデータ情報（Ｄ０〜Ｄ１５）として受信側に伝
送する。
【００２０】またＺ相状態情報（Ｚ１，Ｚ０）は、シリ
アルデータの１フレームごとのＺ相の変化により決定さ
れ、Ｚ１が１フレーム前のＺ状態を表し、Ｚ０が現在の
フレームのＺ状態を表している。たとえば、図４（ａ）
ｈ点ではＺ相が“Ｌ”のためＺ１，Ｚ０は０，０、ｉ点
ではＺ相が“Ｈ”のためＺ１，Ｚ０は０，１、ｊ点では
Ｚ相が“Ｈ”のためＺ１，Ｚ０は１，１、ｋ点ではＺ相
は“Ｌ”のためＺ１，Ｚ０は１，０となる。図４（ｂ）
はｍ点からｎ点の１フレーム内において、Ｚ相が“Ｌ”
→“Ｈ”→“Ｌ”となったので、ｎ点におけるＺ１，Ｚ
０は０，１に、ｏ点におけるＺ１，Ｚ０は１，０になっ
ている。
アルデータの１フレームごとのＺ相の変化により決定さ
れ、Ｚ１が１フレーム前のＺ状態を表し、Ｚ０が現在の
フレームのＺ状態を表している。たとえば、図４（ａ）
ｈ点ではＺ相が“Ｌ”のためＺ１，Ｚ０は０，０、ｉ点
ではＺ相が“Ｈ”のためＺ１，Ｚ０は０，１、ｊ点では
Ｚ相が“Ｈ”のためＺ１，Ｚ０は１，１、ｋ点ではＺ相
は“Ｌ”のためＺ１，Ｚ０は１，０となる。図４（ｂ）
はｍ点からｎ点の１フレーム内において、Ｚ相が“Ｌ”
→“Ｈ”→“Ｌ”となったので、ｎ点におけるＺ１，Ｚ
０は０，１に、ｏ点におけるＺ１，Ｚ０は１，０になっ
ている。
【００２１】次に、ロータリエンコーダからのシリアル
データは図３に示す構成で、受信側に送られる。このシ
リアルデータの出力周期は制御対象モータの電気的時定
数の２倍以上の速さで伝送される。このようにロータリ
エンコーダからは、図２（ａ）および図２（ｂ）のＡ／
Ｂ相カウントデータと図４（ａ）および図４（ｂ）のＺ
相状態情報を、図３のシリアルデータの構成にて所定時
間ごとに繰り返し受信回路側に転送される。
データは図３に示す構成で、受信側に送られる。このシ
リアルデータの出力周期は制御対象モータの電気的時定
数の２倍以上の速さで伝送される。このようにロータリ
エンコーダからは、図２（ａ）および図２（ｂ）のＡ／
Ｂ相カウントデータと図４（ａ）および図４（ｂ）のＺ
相状態情報を、図３のシリアルデータの構成にて所定時
間ごとに繰り返し受信回路側に転送される。
【００２２】次にＡ／Ｂ相再生について図６を用いて動
作を説明する。ロータリエンコーダにて検出されたＡ／
Ｂ相カウントデータは、シリアルデータ（ＲＸＤ）とし
てシリアルパラレル変換部１１に順次入力され、すべて
のビットが入力された後、データラッチ回路１２に送ら
れる。データラッチ回路１２はラッチが完了すると、マ
イクロプロセッサ１３に対して図６の割込み要求信号を
発生する。マイクロプロセッサ１３は割込み処理プログ
ラムにおいて、伝送されてきたＡ／Ｂ相カウントデータ
をデータラッチ回路１２より読み込む。もし、割込み処
理プログラムが主電源ＯＮ後はじめての場合、パルス再
生回路１８に対して現在のＡ／Ｂ相カウントデータの下
位２ビット（Ｄ１，Ｄ０）の情報から、Ａ相出力，Ｂ相
出力を初期設定するためのラッチ信号として、Ａ／Ｂ相
初期ラッチ信号を出力する。また２回目以降マイクロプ
ロセッサ１３は、前回の割込み時のＡ／Ｂ相カウントデ
ータと今回のＡ／Ｂ相カウントデータの差分パルスを求
め、再生パルス数カウンタ１７と周波数設定回路１６に
差分パルスを書き込むとともに、パルス再生方向（モー
タの回転方向）信号をパルス再生回路１８に対して出力
した後、ゲート回路１４に対して再生パルススタート信
号を出力する。ゲート回路１４は、基準クロックをＢＲ
Ｍ回路１５にクロック出力し、ＢＲＭ回路１５は入力さ
れたクロックと、周波数設定回路１６により決められた
周波数にもとづき再生タイミングパルスを出力する。パ
ルス再生回路１８は、再生タイミングパルスのタイミン
グにおいて、あらかじめ設定されているパルス再生方向
信号にもとづいて、Ａ相出力およびＢ相出力を決定す
る。また、同時に再生タイミングパルスは再生パルス数
カウンタ１７に入力される。再生パルス数カウンタ１７
は、再生パルス数がダウンカウントされゼロを検出する
と、ゲート回路１４に対してパルス再生完了信号を出力
しＢＲＭ回路１５へのクロック出力を停止させる。
作を説明する。ロータリエンコーダにて検出されたＡ／
Ｂ相カウントデータは、シリアルデータ（ＲＸＤ）とし
てシリアルパラレル変換部１１に順次入力され、すべて
のビットが入力された後、データラッチ回路１２に送ら
れる。データラッチ回路１２はラッチが完了すると、マ
イクロプロセッサ１３に対して図６の割込み要求信号を
発生する。マイクロプロセッサ１３は割込み処理プログ
ラムにおいて、伝送されてきたＡ／Ｂ相カウントデータ
をデータラッチ回路１２より読み込む。もし、割込み処
理プログラムが主電源ＯＮ後はじめての場合、パルス再
生回路１８に対して現在のＡ／Ｂ相カウントデータの下
位２ビット（Ｄ１，Ｄ０）の情報から、Ａ相出力，Ｂ相
出力を初期設定するためのラッチ信号として、Ａ／Ｂ相
初期ラッチ信号を出力する。また２回目以降マイクロプ
ロセッサ１３は、前回の割込み時のＡ／Ｂ相カウントデ
ータと今回のＡ／Ｂ相カウントデータの差分パルスを求
め、再生パルス数カウンタ１７と周波数設定回路１６に
差分パルスを書き込むとともに、パルス再生方向（モー
タの回転方向）信号をパルス再生回路１８に対して出力
した後、ゲート回路１４に対して再生パルススタート信
号を出力する。ゲート回路１４は、基準クロックをＢＲ
Ｍ回路１５にクロック出力し、ＢＲＭ回路１５は入力さ
れたクロックと、周波数設定回路１６により決められた
周波数にもとづき再生タイミングパルスを出力する。パ
ルス再生回路１８は、再生タイミングパルスのタイミン
グにおいて、あらかじめ設定されているパルス再生方向
信号にもとづいて、Ａ相出力およびＢ相出力を決定す
る。また、同時に再生タイミングパルスは再生パルス数
カウンタ１７に入力される。再生パルス数カウンタ１７
は、再生パルス数がダウンカウントされゼロを検出する
と、ゲート回路１４に対してパルス再生完了信号を出力
しＢＲＭ回路１５へのクロック出力を停止させる。
【００２３】以上動作の繰り返しにより、Ａ相およびＢ
相の出力を連続的に行う。次にＺ相再生について、図７
および図５を用いて動作を説明する。前記のＡ／Ｂ相再
生動作の際、Ｚ相状態情報のＺ１，Ｚ０が主電源ＯＮ後
はじめて０，１の場合、パルス再生回路１８内のＺ相初
期設定回路５２に対してＺ出力要求信号を出力する。Ｚ
相初期設定回路５２は、Ａ／Ｂ相再生回路５１により生
成されたＡ相出力のエッジ検出により、次のＡ相の
“Ｌ”→“Ｈ”→“Ｌ”のパルスに同期させてＺ相を出
力する。また、Ｚ相初期設定回路により出力されたＺ相
出力のパルスにより、Ａ相一回転カウンタ回路５３のカ
ウント値がゼロにクリアされる。Ａ相一回転カウンタ回
路５３のカウンタは、Ａ／Ｂ相再生回路５１のＡ相出力
を入力し、あらかじめマイクロプロセッサ１３から設定
されたカウント値（エンコーダ一回転の分解能パルス
数）のアップダウンカウント（ＣＣＷ回転時、Ａ相立ち
上がりエッジ検出によりアップカウント，ＣＷ回転時、
Ａ相立ち下がりエッジ検出によりダウンカウント）を行
うとともに、ゼロを検出することによりゼロ検出信号を
出力し、Ａ相の“Ｌ”→“Ｈ”→“Ｌ”のパルスに同期
させてＺ相を出力する。
相の出力を連続的に行う。次にＺ相再生について、図７
および図５を用いて動作を説明する。前記のＡ／Ｂ相再
生動作の際、Ｚ相状態情報のＺ１，Ｚ０が主電源ＯＮ後
はじめて０，１の場合、パルス再生回路１８内のＺ相初
期設定回路５２に対してＺ出力要求信号を出力する。Ｚ
相初期設定回路５２は、Ａ／Ｂ相再生回路５１により生
成されたＡ相出力のエッジ検出により、次のＡ相の
“Ｌ”→“Ｈ”→“Ｌ”のパルスに同期させてＺ相を出
力する。また、Ｚ相初期設定回路により出力されたＺ相
出力のパルスにより、Ａ相一回転カウンタ回路５３のカ
ウント値がゼロにクリアされる。Ａ相一回転カウンタ回
路５３のカウンタは、Ａ／Ｂ相再生回路５１のＡ相出力
を入力し、あらかじめマイクロプロセッサ１３から設定
されたカウント値（エンコーダ一回転の分解能パルス
数）のアップダウンカウント（ＣＣＷ回転時、Ａ相立ち
上がりエッジ検出によりアップカウント，ＣＷ回転時、
Ａ相立ち下がりエッジ検出によりダウンカウント）を行
うとともに、ゼロを検出することによりゼロ検出信号を
出力し、Ａ相の“Ｌ”→“Ｈ”→“Ｌ”のパルスに同期
させてＺ相を出力する。
【００２４】以上により、主電源ＯＮ後一回のみＺ相の
位置をマイクロプロセッサ１３から、Ａ相一回転カウン
タ回路５３に記憶させることにより、以後マイクロプロ
セッサ１３が管理せずにＺ相の生成が可能となる。
位置をマイクロプロセッサ１３から、Ａ相一回転カウン
タ回路５３に記憶させることにより、以後マイクロプロ
セッサ１３が管理せずにＺ相の生成が可能となる。
【００２５】次にマイクロプロセッサ１３の動作フロー
チャートを図８に示す。前記Ａ，Ｂ２相の再生動作と前
記Ｚ相再生動作は、図８のマイクロプロセッサ１３のフ
ローチャートにもとづき行われている。
チャートを図８に示す。前記Ａ，Ｂ２相の再生動作と前
記Ｚ相再生動作は、図８のマイクロプロセッサ１３のフ
ローチャートにもとづき行われている。
【００２６】また、前記Ｚ相再生動作において、はじめ
てＺ相状態情報のＺ１，Ｚ０が０，１を検出したフレー
ムにて、モータの回転数が高いと前回の割込み（フレー
ム）におけるＡ／Ｂ相カウントデータと今回の割込み
（フレーム）におけるＡ／Ｂ相カウントデータとの差分
パルス数（再生パルス）が大きくなり、再生パルス内に
おける本来のＺ相の出力タイミングにズレを生じる場合
がある。よって、マイクロプロセッサ１３はＺ相状態情
報のＺ１，Ｚ０が０，１を検出するごとに、差分パルス
数が以前Ｚ相状態情報のＺ１，Ｚ０が０，１を検出した
時より小さいかどうかの判断を行い、今回の方が小さい
場合はパルス再生回路１８内のＺ相初期設定回路５２に
対してＺ出力要求信号を出力する。これにより、Ａ相一
回転カウンタ回路５３のカウント値が再度クリアされ、
Ｚ相位置が再記憶させるためズレのないＺ相出力が可能
になる。
てＺ相状態情報のＺ１，Ｚ０が０，１を検出したフレー
ムにて、モータの回転数が高いと前回の割込み（フレー
ム）におけるＡ／Ｂ相カウントデータと今回の割込み
（フレーム）におけるＡ／Ｂ相カウントデータとの差分
パルス数（再生パルス）が大きくなり、再生パルス内に
おける本来のＺ相の出力タイミングにズレを生じる場合
がある。よって、マイクロプロセッサ１３はＺ相状態情
報のＺ１，Ｚ０が０，１を検出するごとに、差分パルス
数が以前Ｚ相状態情報のＺ１，Ｚ０が０，１を検出した
時より小さいかどうかの判断を行い、今回の方が小さい
場合はパルス再生回路１８内のＺ相初期設定回路５２に
対してＺ出力要求信号を出力する。これにより、Ａ相一
回転カウンタ回路５３のカウント値が再度クリアされ、
Ｚ相位置が再記憶させるためズレのないＺ相出力が可能
になる。
【００２７】以上のような構成により、Ａ／Ｂ相カウン
トデータやコミュテーションデータ，Ｚ相状態情報など
をシリアル伝送することにより信号線を１回線にでき、
機器の配線工数の削減や信号線の断線に対して信頼性を
向上させることができるとともにシリアルデータを受信
した後、もとのＡ，Ｂ２相およびＺ相に精度よく再生で
きるＡＣサーボドライバを構築できる。
トデータやコミュテーションデータ，Ｚ相状態情報など
をシリアル伝送することにより信号線を１回線にでき、
機器の配線工数の削減や信号線の断線に対して信頼性を
向上させることができるとともにシリアルデータを受信
した後、もとのＡ，Ｂ２相およびＺ相に精度よく再生で
きるＡＣサーボドライバを構築できる。
【００２８】
【発明の効果】以上のように本発明は、Ａ，Ｂ，Ｚ，Ｃ
Ｓ１，ＣＳ２，ＣＳ３信号をシリアルデータとしてデー
タ伝送することにより、従来１４本必要としていた信号
線の数を４本にまで削減することができるとともに、シ
リアルデータ受信後Ａ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ
３を容易に再生でき、量産性と信頼性を兼ね備えたＡＣ
サーボドライバを実現できる。
Ｓ１，ＣＳ２，ＣＳ３信号をシリアルデータとしてデー
タ伝送することにより、従来１４本必要としていた信号
線の数を４本にまで削減することができるとともに、シ
リアルデータ受信後Ａ，Ｂ，Ｚ，ＣＳ１，ＣＳ２，ＣＳ
３を容易に再生でき、量産性と信頼性を兼ね備えたＡＣ
サーボドライバを実現できる。
【図１】本発明の一実施例におけるエンコーダ受信回路
図
図
【図２】本発明の一実施例における送信側ロータリエン
コーダのアップダウンカウンタ動作波形図
コーダのアップダウンカウンタ動作波形図
【図３】本発明の一実施例におけるシリアルデータ構成
図
図
【図４】本発明の一実施例におけるＺ相状態情報動作波
形図
形図
【図５】本発明の一実施例におけるパルス再生回路図
【図６】本発明の一実施例におけるＡ／Ｂ相再生動作波
形図
形図
【図７】本発明の一実施例におけるＺ相再生動作波形図
【図８】本発明の一実施例におけるマイクロプロセッサ
動作フローチャート
動作フローチャート
【図９】従来のロータリエンコーダとロータリエンコー
ダ受信回路の送受信構成図
ダ受信回路の送受信構成図
１１ シリアルパラレル変換部 １２ データラッチ回路 １３ マイクロプロセッサ １４ ゲート回路 １５ ＢＲＭ回路 １６ 周波数設定回路 １７ 再生パルス数カウンタ １８ パルス再生回路 ５１ Ａ／Ｂ相再生回路 ５２ Ｚ相初期設定回路 ５３ Ａ相一回転カウンタ回路 ９１ エンコーダ出力部 ９２ 信号送信回路 ９３ サーボドライバ入力部 ９４ 信号受信回路
Claims (4)
- 【請求項１】ロータリエンコーダから伝送されてくるシ
リアルデータを受信し、お互いに９０度位相差を有する
Ａ，Ｂ２相の位相によりカウントされたカウントデータ
と、３相ＡＣサーボモータの相励磁切り替え信号（コミ
ュテーション信号）ＣＳ１，ＣＳ２，ＣＳ３相と、１回
転中の原点を示す基準信号Ｚの状態情報とにパラレル変
換するシリアルパラレル変換部と、前記シリアルパラレ
ル変換部からのカウントデータおよびＣＳ１，ＣＳ２，
ＣＳ３相とＺ相状態情報をラッチするデータラッチ回路
と、９０度位相差のＡ，Ｂ２相に再生するための再生タ
イミングパルスを発生させるＢＲＭ回路と、前記ＢＲＭ
回路の出力周波数を決定する周波数設定回路と、前記再
生タイミングパルスの数をカウントする再生パルス数カ
ウンタと、前記再生タイミングパルスにもとづき９０度
位相差のＡ，Ｂ２相や一回転中の基準信号Ｚ相に変換す
るパルス再生回路とを備えたロータリエンコーダ受信回
路。 - 【請求項２】再生パルスタイミングにもとづき９０度位
相差のＡ相およびＢ相のレベルを決定するＡ／Ｂ相再生
回路と、前記Ａ／Ｂ相再生回路により生成されたＡ相と
入力信号として与えられるＺ出力要求信号によりＺ相の
初期設定を行うＺ相初期設定回路と、前記Ｚ相初期設定
回路によりカウントがクリアされた後、Ａ相の変化エッ
ジを検出しＮ進アップダウンのカウンタ動作を行い、か
つカウント値がゼロ一致したタイミングにおいてＺ相の
信号のレベルを決定するＡ相一回転カウンタ回路からな
るパルス再生回路を備えた請求項１記載のロータリエン
コーダ受信回路。 - 【請求項３】データラッチ回路と前記周波数設定回路と
前記再生パルス数カウンタと前記パルス再生回路とが、
マイクロプロセッサ（ＣＰＵ）とバス接続されていて、
シリアルデータが受信されるサンプリングごとに、前回
サンプリング時のＡ／Ｂ相カウントデータと今回サンプ
リング時のＡ／Ｂ相カウントデータとの差分から、前記
再生パルス数カウンタと周波数設定回路へサンプリング
間のＡ／Ｂ相再生パルス数の書き込みを行うとともにＺ
相状態情報により、前記パルス再生回路へＺ相発生タイ
ミングの初期設定を行い、前記初期設定後は前記Ａ相一
回転カウンタ回路のゼロ一致により、Ｚ相信号のレベル
が決定されることを特徴とする請求項１または請求項２
記載のロータリエンコーダ受信回路。 - 【請求項４】シリアルデータが受信されるサンプリング
時に、前記Ｚ相状態情報のＺ相がアクティブを検出した
場合、以前Ｚ相アクティブを検出した際のＡ／Ｂ相再生
パルス数と今回のＡ／Ｂ相再生パルス数とを比較し、今
回の方がＡ／Ｂ相再生パルスが少ない場合、再度Ｚ相発
生タイミングの初期設定を行うことを特徴とする請求項
１または請求項２または請求項３記載のロータリエンコ
ーダ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04845395A JP3168861B2 (ja) | 1995-03-08 | 1995-03-08 | ロータリエンコーダ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04845395A JP3168861B2 (ja) | 1995-03-08 | 1995-03-08 | ロータリエンコーダ受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08247788A JPH08247788A (ja) | 1996-09-27 |
| JP3168861B2 true JP3168861B2 (ja) | 2001-05-21 |
Family
ID=12803777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04845395A Expired - Lifetime JP3168861B2 (ja) | 1995-03-08 | 1995-03-08 | ロータリエンコーダ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168861B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014081408A (ja) * | 2012-10-12 | 2014-05-08 | Fukui Megane Kogyo Kk | 眼鏡用蝶番 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937169B2 (en) | 2003-04-23 | 2005-08-30 | Mitutoyo Corporation | Data transmitting/receiving method and device for encoder |
| KR100725567B1 (ko) * | 2005-07-22 | 2007-06-08 | 오티스엘리베이터 유한회사 | 서보 시스템의 서보 드라이브에서 엔코더 출력신호 입/출력장치 및 방법 |
| JP4624226B2 (ja) * | 2005-09-22 | 2011-02-02 | 東洋電機株式会社 | リニアスケール用信号伝送装置 |
| JP6124132B2 (ja) | 2013-07-26 | 2017-05-10 | 村田機械株式会社 | リモートコントロール装置の受信機 |
| CN107231144A (zh) * | 2017-05-08 | 2017-10-03 | 西门子公司 | 伺服驱动器 |
-
1995
- 1995-03-08 JP JP04845395A patent/JP3168861B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014081408A (ja) * | 2012-10-12 | 2014-05-08 | Fukui Megane Kogyo Kk | 眼鏡用蝶番 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08247788A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3168861B2 (ja) | ロータリエンコーダ受信回路 | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| JPH0850034A (ja) | 多回転アブソリュートエンコーダ | |
| JP3045014B2 (ja) | ロータリーエンコーダ | |
| JPH0854254A (ja) | アブソリュートエンコーダ | |
| JP3330992B2 (ja) | インクリメンタル信号の伝送方法 | |
| JP4419225B2 (ja) | ロータリーエンコーダ | |
| JP3362558B2 (ja) | ロータリーエンコーダ | |
| JP2540176B2 (ja) | サ―ボモ―タの信号伝送装置 | |
| JPS6362008A (ja) | 制御システム | |
| JP2540177B2 (ja) | サ―ボモ―タの信号伝送装置 | |
| JP3465458B2 (ja) | モータ位置検出装置 | |
| JP4214590B2 (ja) | ロータリーエンコーダ | |
| JPH01148906A (ja) | 産業用ロボットの回転角検出装置 | |
| JP2675225B2 (ja) | ブラシレスモータ制御用エンコーダ装置 | |
| JPH05248893A (ja) | バックアップ式絶対位置エンコーダ | |
| JP3033278B2 (ja) | ロータリエンコーダ | |
| JP2793770B2 (ja) | 位置検出器の信号伝送装置 | |
| JPH05259911A (ja) | ロータリエンコーダ | |
| CN117309014A (zh) | 一种基于转台类多路同步采集光电编码器的方法 | |
| JP2000180210A (ja) | エンコーダパルス発生装置 | |
| JP2892932B2 (ja) | 位置検出器の信号伝送装置 | |
| JPH0421098A (ja) | エンコーダ信号検出回路 | |
| JPH0560571A (ja) | エンコーダの異常検出方法 | |
| JP3253890B2 (ja) | ブラシレスモータ制御用エンコーダ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |