JP2971637B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2971637B2 JP2971637B2 JP3255414A JP25541491A JP2971637B2 JP 2971637 B2 JP2971637 B2 JP 2971637B2 JP 3255414 A JP3255414 A JP 3255414A JP 25541491 A JP25541491 A JP 25541491A JP 2971637 B2 JP2971637 B2 JP 2971637B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- heat radiation
- resin package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10454—Vertically mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10469—Asymmetrically mounted component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thermal Sciences (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
シングル・インライン・パッケージ構造を有する半導体
装置に関する。
シングル・インライン・パッケージ構造を有する半導体
装置に関する。
【0002】近年、半導体装置の実装方法として、回路
基板にリードを半田付けするための孔を形成することな
く半導体装置を回路基板上に半田付けするサーフェイス
・マウントパッケージが広く用いられるようになってき
ている。
基板にリードを半田付けするための孔を形成することな
く半導体装置を回路基板上に半田付けするサーフェイス
・マウントパッケージが広く用いられるようになってき
ている。
【0003】また、実装密度を向上しうるパッケージの
構造としてシングル・インライン・パッケージが知られ
ている。
構造としてシングル・インライン・パッケージが知られ
ている。
【0004】よって、サーフェイス・マウント・パッケ
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージの実現が望まれている。
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージの実現が望まれている。
【0005】更に、近年の半導体装置の高密度実装に伴
い、半導体装置より発生する熱が問題となってきてお
り、有効に熱を放熱しうる半導体装置の実現も望まれて
いる。
い、半導体装置より発生する熱が問題となってきてお
り、有効に熱を放熱しうる半導体装置の実現も望まれて
いる。
【0006】
【従来の技術】従来、サーフェイス・マウント・パッケ
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージ構造として、例えば特開平2
−21645号公報に開示された半導体装置がある。図
17は同公報に開示された半導体装置1を示している。
同図中、2は樹脂製のパッケージであり、内部に半導体
チップ3を収納している。また、4は複数のリードであ
り、インナーリード部4aが半導体チップ3に接続され
ると共に、アウターリード部4bがパッケージ2の外部
に延出している。また、各アウターリード部4bの先端
所定部分は皆同一方向に折曲されている。
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージ構造として、例えば特開平2
−21645号公報に開示された半導体装置がある。図
17は同公報に開示された半導体装置1を示している。
同図中、2は樹脂製のパッケージであり、内部に半導体
チップ3を収納している。また、4は複数のリードであ
り、インナーリード部4aが半導体チップ3に接続され
ると共に、アウターリード部4bがパッケージ2の外部
に延出している。また、各アウターリード部4bの先端
所定部分は皆同一方向に折曲されている。
【0007】一方、パッケージ2の各アウターリード部
4bが延出した部位の両側位置にはスペーサ5が設けら
れている。このスペーサ5には、クリップ6と縮径筒部
7が形成されている。このスペーサ5は図18に示すよ
うに、半導体装置1を回路基板8に実装する際用いるも
のであり、具体的には、回路基板8に縮径筒部7が嵌入
しうる嵌入孔8aを形成しておき、この嵌入孔8aにス
ペーサ5の縮径筒部7を嵌入させることにより、回路基
板8上に半導体装置1を立設させ、この状態で回路基板
8上に形成されているパターン8bとアウターリード部
4bを半田付けする構成とされていた。
4bが延出した部位の両側位置にはスペーサ5が設けら
れている。このスペーサ5には、クリップ6と縮径筒部
7が形成されている。このスペーサ5は図18に示すよ
うに、半導体装置1を回路基板8に実装する際用いるも
のであり、具体的には、回路基板8に縮径筒部7が嵌入
しうる嵌入孔8aを形成しておき、この嵌入孔8aにス
ペーサ5の縮径筒部7を嵌入させることにより、回路基
板8上に半導体装置1を立設させ、この状態で回路基板
8上に形成されているパターン8bとアウターリード部
4bを半田付けする構成とされていた。
【0008】
【発明が解決しようとする課題】しかるに、上記従来の
半導体装置1では、半導体装置1自身では回路基板8上
に独立して立つことができず、半導体装置1を立たせる
には回路基板8に嵌入孔8aを形成する必要がある。従
って、従来の半導体装置1は通常のサーフェイス・マウ
ントとは異なり、嵌入孔8aを形成するための工程が必
要となり、これにより半導体装置1の実装効率が低下す
るという問題点があった。
半導体装置1では、半導体装置1自身では回路基板8上
に独立して立つことができず、半導体装置1を立たせる
には回路基板8に嵌入孔8aを形成する必要がある。従
って、従来の半導体装置1は通常のサーフェイス・マウ
ントとは異なり、嵌入孔8aを形成するための工程が必
要となり、これにより半導体装置1の実装効率が低下す
るという問題点があった。
【0009】一方、半導体チップは、その作動中に発熱
するものがある。このように発熱する半導体チップを正
常に作動させるためには、半導体チップを冷却する必要
があるが、この冷却手段としては樹脂製パッケージに冷
却フィンを配設する構造が一般的である。
するものがある。このように発熱する半導体チップを正
常に作動させるためには、半導体チップを冷却する必要
があるが、この冷却手段としては樹脂製パッケージに冷
却フィンを配設する構造が一般的である。
【0010】従来冷却フィンを半導体装置に取りつける
には、冷却フィンを半導体装置と別個に製造し、樹脂製
パッケージ上に冷却フィンを接着する取付け方法が取ら
れていた。しかるに、この構成では製造工程が複雑とな
り、かつ樹脂製パッケージを介して半導体チップの熱を
放熱する構成であったため、放熱効率が低いという問題
点があった。
には、冷却フィンを半導体装置と別個に製造し、樹脂製
パッケージ上に冷却フィンを接着する取付け方法が取ら
れていた。しかるに、この構成では製造工程が複雑とな
り、かつ樹脂製パッケージを介して半導体チップの熱を
放熱する構成であったため、放熱効率が低いという問題
点があった。
【0011】本発明は上記の点に鑑みてなされたもので
あり、実装効率及び冷却効率の向上を図りうる半導体装
置を提供することを目的とする。
あり、実装効率及び冷却効率の向上を図りうる半導体装
置を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、半導体チップと、この半導体チップを
封止する樹脂製パッケージと、この樹脂製パッケージに
列設され、一端が該半導体チップに接続されると共に、
他端が樹脂製パッケージの外部に延出した複数の接続リ
ードと、上記樹脂製パッケージに一部が埋設されること
により保持されると共に、上記半導体チップが搭載され
るステージ部を形成しており、樹脂製パッケージより延
出した部位が放熱板として機能する放熱リードと、上記
接続リードを樹脂製パッケージより回路基板に向け下方
へ延出するよう配置すると共に、上記放熱リードを樹脂
製パッケージより接続リードの延出方向と異なる上方へ
延出させ、かつ樹脂製パッケージより延出した上記放熱
リードを折曲形成し、その先端部が接続リードの先端位
置と略同一高さとなるようにして、上記回路基板上に立
設した状態で実装し得る構成としたことを特徴とするも
のである。
に、本発明では、半導体チップと、この半導体チップを
封止する樹脂製パッケージと、この樹脂製パッケージに
列設され、一端が該半導体チップに接続されると共に、
他端が樹脂製パッケージの外部に延出した複数の接続リ
ードと、上記樹脂製パッケージに一部が埋設されること
により保持されると共に、上記半導体チップが搭載され
るステージ部を形成しており、樹脂製パッケージより延
出した部位が放熱板として機能する放熱リードと、上記
接続リードを樹脂製パッケージより回路基板に向け下方
へ延出するよう配置すると共に、上記放熱リードを樹脂
製パッケージより接続リードの延出方向と異なる上方へ
延出させ、かつ樹脂製パッケージより延出した上記放熱
リードを折曲形成し、その先端部が接続リードの先端位
置と略同一高さとなるようにして、上記回路基板上に立
設した状態で実装し得る構成としたことを特徴とするも
のである。
【0013】また、第1及び第2の半導体チップと、こ
の第1及び第2の半導体チップを封止する第1及び第2
の樹脂製パッケージと、この第1及び第2の樹脂製パッ
ケージに夫々列設され、一端が上記第1及び第2の半導
体チップに接続されると共に、他端が第1及び第2の樹
脂製パッケージの外部に延出した複数の接続リードと、
両端部の所定範囲が上記第1及び第2の樹脂製パッケー
ジに埋設されると共に、両端部近傍位置に上記第1及び
第2の半導体チップが搭載されるステージ部を形成して
おり、上記第1の樹脂製パッケージと第2の樹脂製パッ
ケージとの間に位置する部位が放熱板として機能する放
熱リードとを設けており、上記放熱リードを折曲形成す
ることにより、複数の接続リードを第1及び第2の樹脂
製パッケージより回路基板に向け下方へ延出させ、か
つ、複数の接続リードの先端位置が略同一高さとなるよ
う構成としたことを特徴とするものである。
の第1及び第2の半導体チップを封止する第1及び第2
の樹脂製パッケージと、この第1及び第2の樹脂製パッ
ケージに夫々列設され、一端が上記第1及び第2の半導
体チップに接続されると共に、他端が第1及び第2の樹
脂製パッケージの外部に延出した複数の接続リードと、
両端部の所定範囲が上記第1及び第2の樹脂製パッケー
ジに埋設されると共に、両端部近傍位置に上記第1及び
第2の半導体チップが搭載されるステージ部を形成して
おり、上記第1の樹脂製パッケージと第2の樹脂製パッ
ケージとの間に位置する部位が放熱板として機能する放
熱リードとを設けており、上記放熱リードを折曲形成す
ることにより、複数の接続リードを第1及び第2の樹脂
製パッケージより回路基板に向け下方へ延出させ、か
つ、複数の接続リードの先端位置が略同一高さとなるよ
う構成としたことを特徴とするものである。
【0014】
【作用】請求項1の半導体装置によれば、放熱リードを
折曲形成し、その先端部が接続リードの先端位置と略同
一高さとなるよう構成したことにより、樹脂製パッケー
ジは接続リードと放熱リードの2本のリードにより回路
基板上に独立して立つことが可能となる。よって、本発
明の半導体装置は、回路基板に孔等を設けることなく、
装置自体で回路基板上に立つことができる。
折曲形成し、その先端部が接続リードの先端位置と略同
一高さとなるよう構成したことにより、樹脂製パッケー
ジは接続リードと放熱リードの2本のリードにより回路
基板上に独立して立つことが可能となる。よって、本発
明の半導体装置は、回路基板に孔等を設けることなく、
装置自体で回路基板上に立つことができる。
【0015】また、請求項5の半導体装置によれば、放
熱リードを折曲形成し、各接続リードの先端位置を略同
一高さとすることにより、各樹脂製パッケージは複数の
接続リードにより回路基板上に独立して立つことが可能
となる。よって本発明によっても、回路基板に孔等を設
けることなく、半導体装置を回路基板上に独自で立たせ
ることができる。
熱リードを折曲形成し、各接続リードの先端位置を略同
一高さとすることにより、各樹脂製パッケージは複数の
接続リードにより回路基板上に独立して立つことが可能
となる。よって本発明によっても、回路基板に孔等を設
けることなく、半導体装置を回路基板上に独自で立たせ
ることができる。
【0016】また、請求項1及び請求項5の半導体装置
は、その放熱リードに半導体チップが搭載されるステー
ジ部が形成されると共に、樹脂製パッケージより延出し
た部位が放熱板として機能する。よって、半導体チップ
で発生する熱は放熱板に直接熱伝導して放熱されるた
め、放熱効率を向上させることができる。また、放熱板
は、接続リードの形成工程と同一工程で形成することが
できるため、製造工程の簡略化を図ることができる。
は、その放熱リードに半導体チップが搭載されるステー
ジ部が形成されると共に、樹脂製パッケージより延出し
た部位が放熱板として機能する。よって、半導体チップ
で発生する熱は放熱板に直接熱伝導して放熱されるた
め、放熱効率を向上させることができる。また、放熱板
は、接続リードの形成工程と同一工程で形成することが
できるため、製造工程の簡略化を図ることができる。
【0017】
【実施例】次に本発明の実施例について図面と共に説明
する。図1は本発明の第1実施例である半導体装置10
の斜視図、図2は半導体装置10の側面図、図3は半導
体装置10の縦断面図である。
する。図1は本発明の第1実施例である半導体装置10
の斜視図、図2は半導体装置10の側面図、図3は半導
体装置10の縦断面図である。
【0018】各図において、11は例えばエポキシ樹脂
よりなるパッケージであり、トランスファーモールディ
ングを行うことによりその内部に半導体チップ15を封
止している。このパッケージ11の底面には、複数の接
続リード14が下方(回路基板19に向かう方向)に延
出するよう配設されている。また樹脂製パッケージ11
の上面からは、接続リード14の延出方向と異なる上方
へ延出した放熱リード12が配設されている。
よりなるパッケージであり、トランスファーモールディ
ングを行うことによりその内部に半導体チップ15を封
止している。このパッケージ11の底面には、複数の接
続リード14が下方(回路基板19に向かう方向)に延
出するよう配設されている。また樹脂製パッケージ11
の上面からは、接続リード14の延出方向と異なる上方
へ延出した放熱リード12が配設されている。
【0019】この放熱リード12は、パッケージ11よ
り延出した後、2度にわたり直角に折曲され、その先端
部12aは下方に向け延出している。よって、放熱リー
ド12の所定範囲部分はパッケージ11と対向した状態
となっている(以下、この放熱リード12の所定範囲部
分を放熱部12bという)。また、パッケージ11の底
面より延出した接続リード14も、その先端部(アウタ
ーリード部)14aが直角に折曲されている。そして、
共に下方に向け延出した放熱リード12の先端部12a
と接続リード14の先端部14aの高さ位置は、略同じ
高さ位置になるよう構成されている(図2参照)。この
構成とすることにより、半導体装置20を回路基板19
上で独自に立たせることが可能となる。
り延出した後、2度にわたり直角に折曲され、その先端
部12aは下方に向け延出している。よって、放熱リー
ド12の所定範囲部分はパッケージ11と対向した状態
となっている(以下、この放熱リード12の所定範囲部
分を放熱部12bという)。また、パッケージ11の底
面より延出した接続リード14も、その先端部(アウタ
ーリード部)14aが直角に折曲されている。そして、
共に下方に向け延出した放熱リード12の先端部12a
と接続リード14の先端部14aの高さ位置は、略同じ
高さ位置になるよう構成されている(図2参照)。この
構成とすることにより、半導体装置20を回路基板19
上で独自に立たせることが可能となる。
【0020】従って、半導体装置10を回路基板19に
実装するに際し、回路基板19に孔等を形成することな
く半導体装置10を回路基板19に配置することがで
き、かつ半導体装置10は垂立状態で配置される。よっ
て、本発明に係る半導体装置10は、サーフェイス・マ
ウント・パッケージの利点及びシングル・インライン・
パッケージの利点を共に有するパッケージ構造となり、
実装密度,冷却効率及び実装作業の効率化を図ることが
できる。
実装するに際し、回路基板19に孔等を形成することな
く半導体装置10を回路基板19に配置することがで
き、かつ半導体装置10は垂立状態で配置される。よっ
て、本発明に係る半導体装置10は、サーフェイス・マ
ウント・パッケージの利点及びシングル・インライン・
パッケージの利点を共に有するパッケージ構造となり、
実装密度,冷却効率及び実装作業の効率化を図ることが
できる。
【0021】また、パッケージ11と放熱リード12と
が対向する部分には空間部が形成されるが、この空間部
分には熱伝導性の高い接着剤13(図2に示す)が配設
されている。半導体チップ15が発熱すると、後述する
ように、熱は放熱リード12を熱伝導してゆき放熱部1
2bで放熱されるが、この接着剤13を上記空間部に配
設することにより、半導体チップ15からパッケージ1
1に伝導した熱を接着剤13を介して放熱部12bに伝
えることができ、パッケージ11に伝導した熱も放熱部
12bで放熱させることができる。よって、接着剤13
を配設することにより放熱効率をより高めることができ
る。
が対向する部分には空間部が形成されるが、この空間部
分には熱伝導性の高い接着剤13(図2に示す)が配設
されている。半導体チップ15が発熱すると、後述する
ように、熱は放熱リード12を熱伝導してゆき放熱部1
2bで放熱されるが、この接着剤13を上記空間部に配
設することにより、半導体チップ15からパッケージ1
1に伝導した熱を接着剤13を介して放熱部12bに伝
えることができ、パッケージ11に伝導した熱も放熱部
12bで放熱させることができる。よって、接着剤13
を配設することにより放熱効率をより高めることができ
る。
【0022】ここで、放熱リード12及び接続リード1
4(以下、放熱リード等12-1という)の具体的構成に
ついて図13を用いて説明する。放熱リード等12-1
は、鉄合金板20a,20bと銅合金板20cを熱圧着
により貼り合わせたクラッド材であり、鉄合金板20
a,20bとしては例えば鉄(Fe)−ニッケル(N
i)合金である42アロイ(alloy)が選定されると共
に、銅合金板20cとしてはMF202(商品名)が選
定されている。
4(以下、放熱リード等12-1という)の具体的構成に
ついて図13を用いて説明する。放熱リード等12-1
は、鉄合金板20a,20bと銅合金板20cを熱圧着
により貼り合わせたクラッド材であり、鉄合金板20
a,20bとしては例えば鉄(Fe)−ニッケル(N
i)合金である42アロイ(alloy)が選定されると共
に、銅合金板20cとしてはMF202(商品名)が選
定されている。
【0023】一方、各合金板20a〜20cの厚さ寸法
に注目すると、鉄合金板20aの厚さ寸法をt1 、鉄合
金板20bの厚さ寸法をt2 、鉄合金板20a,20b
の合計した厚さ寸法をt(t=t1 +t2 )、銅合金板
20cの厚さ寸法をTとすると、放熱リード等12-1は
鉄合金板20a,20bの合計した厚さ寸法tと銅合金
板20cの厚さ寸法Tとの比(t/T) が、 0.3 ≦(t/T) ≦2 … となるよう構成されている。また、放熱リード等12-1
全体の厚さ寸法をWとすると、鉄合金板20a,20b
の合計した厚さ寸法tと放熱リード等12-1全体の厚さ
寸法Wとの比(t/W) が、 0.4 ≦(t/W) ≦0.7 … となるよう構成されている。
に注目すると、鉄合金板20aの厚さ寸法をt1 、鉄合
金板20bの厚さ寸法をt2 、鉄合金板20a,20b
の合計した厚さ寸法をt(t=t1 +t2 )、銅合金板
20cの厚さ寸法をTとすると、放熱リード等12-1は
鉄合金板20a,20bの合計した厚さ寸法tと銅合金
板20cの厚さ寸法Tとの比(t/T) が、 0.3 ≦(t/T) ≦2 … となるよう構成されている。また、放熱リード等12-1
全体の厚さ寸法をWとすると、鉄合金板20a,20b
の合計した厚さ寸法tと放熱リード等12-1全体の厚さ
寸法Wとの比(t/W) が、 0.4 ≦(t/W) ≦0.7 … となるよう構成されている。
【0024】上記した条件を満たす限り、各合金板20
a〜20cの厚さ寸法は任意に選定することができ、例
えば図14に実施例(1)〜(5)に示すような各種の
寸法を選定することができる。尚、図13に示すのは、
図14に実施例(2)で示した構成である。
a〜20cの厚さ寸法は任意に選定することができ、例
えば図14に実施例(1)〜(5)に示すような各種の
寸法を選定することができる。尚、図13に示すのは、
図14に実施例(2)で示した構成である。
【0025】放熱リード等12-1は、半導体チップ15
を回路基板と電気的に接続するリードとして機能すると
共に半導体チップ15で発生する熱を外部に逃がす冷却
フィンとしても機能する。従って、放熱リード等12-1
は、リード材に必要とされる所定の機械的強度,電気伝
導性等を満足する必要があると共に、冷却フィンの材質
に必要とされる所定の熱伝導性等を満足させる必要があ
る。この各特性を単一材料で満足させるのは困難である
が、複数の材質の異なる板材を接合したクラッド材を用
いれば、上記各特性を満足させることができる。
を回路基板と電気的に接続するリードとして機能すると
共に半導体チップ15で発生する熱を外部に逃がす冷却
フィンとしても機能する。従って、放熱リード等12-1
は、リード材に必要とされる所定の機械的強度,電気伝
導性等を満足する必要があると共に、冷却フィンの材質
に必要とされる所定の熱伝導性等を満足させる必要があ
る。この各特性を単一材料で満足させるのは困難である
が、複数の材質の異なる板材を接合したクラッド材を用
いれば、上記各特性を満足させることができる。
【0026】本実施例では、鉄合金板20a,20bと
銅合金板20cを接合したクラッド材を用いることによ
り、リード材に必要とされる機械的強度,電気伝導性等
及び冷却フィンの材質に必要とされる所定の熱伝導性等
を共に満足させることを可能とした。鉄合金板20a,
20bは主として機械的強度を向上させる機能を奏し、
銅合金板20cは電気伝導性及び熱伝導性を向上させる
機能を奏する。
銅合金板20cを接合したクラッド材を用いることによ
り、リード材に必要とされる機械的強度,電気伝導性等
及び冷却フィンの材質に必要とされる所定の熱伝導性等
を共に満足させることを可能とした。鉄合金板20a,
20bは主として機械的強度を向上させる機能を奏し、
銅合金板20cは電気伝導性及び熱伝導性を向上させる
機能を奏する。
【0027】上記各合金板20a〜20cの厚さ寸法の
選定に際し、電気伝導性及び熱伝導性は半導体装置10
の特性上特に重要な特性であるため、鉄合金板20a,
20bの厚さ寸法は所定の機械的強度を達成できる最小
寸法を選定することが望ましい。上記した,の範囲
は、リード材及び冷却フィンの材質に必要とされる上記
の各特性を最も効果的に実現し得る各合金板20a〜2
0cの厚さ寸法の範囲を示したものである。
選定に際し、電気伝導性及び熱伝導性は半導体装置10
の特性上特に重要な特性であるため、鉄合金板20a,
20bの厚さ寸法は所定の機械的強度を達成できる最小
寸法を選定することが望ましい。上記した,の範囲
は、リード材及び冷却フィンの材質に必要とされる上記
の各特性を最も効果的に実現し得る各合金板20a〜2
0cの厚さ寸法の範囲を示したものである。
【0028】尚、図13では鉄合金板20a,20bの
厚さ寸法t1 ,t2 を等しい値とし( t1 =t2 )、か
つ銅合金板20cを鉄合金板20a,20bで挟んだ構
成としたが、放熱リード等12-1の構造はこれに限定さ
れるものではなく、上記した,の範囲を満足する限
り、図15(A)に示すように鉄合金板20dを一対の
銅合金板20e,20fにより挟んだ構成としても良
く、また同図(B)に示すように鉄合金板20gと銅合
金板20hを夫々一枚板構造としてもよく、更には同図
(C)に示すように銅合金板20iを挟む鉄合金板20
j,20kの厚さ寸法を異ならせた構成としても良い。
厚さ寸法t1 ,t2 を等しい値とし( t1 =t2 )、か
つ銅合金板20cを鉄合金板20a,20bで挟んだ構
成としたが、放熱リード等12-1の構造はこれに限定さ
れるものではなく、上記した,の範囲を満足する限
り、図15(A)に示すように鉄合金板20dを一対の
銅合金板20e,20fにより挟んだ構成としても良
く、また同図(B)に示すように鉄合金板20gと銅合
金板20hを夫々一枚板構造としてもよく、更には同図
(C)に示すように銅合金板20iを挟む鉄合金板20
j,20kの厚さ寸法を異ならせた構成としても良い。
【0029】続いて、半導体装置10の内部構造を図3
を用いて説明する。同図に示されるように、前記した放
熱リード12はパッケージ11の内部に広く埋設され、
このパッケージ11に保持された構造とされている。ま
た、放熱リード12はパッケージ11の内部にステージ
部12cを有しており、このステージ部12cに半導体
チップ15は搭載されている。従って、半導体チップ1
5で生じた熱は先ずステージ部12cに熱伝導し、続い
て放熱部12bに向け熱伝導していく。この際、放熱リ
ード12は上記のように熱伝導性の良好な構成とされて
いるため、半導体チップ15で生じた熱は円滑に放熱部
12bに向け熱伝導していく。
を用いて説明する。同図に示されるように、前記した放
熱リード12はパッケージ11の内部に広く埋設され、
このパッケージ11に保持された構造とされている。ま
た、放熱リード12はパッケージ11の内部にステージ
部12cを有しており、このステージ部12cに半導体
チップ15は搭載されている。従って、半導体チップ1
5で生じた熱は先ずステージ部12cに熱伝導し、続い
て放熱部12bに向け熱伝導していく。この際、放熱リ
ード12は上記のように熱伝導性の良好な構成とされて
いるため、半導体チップ15で生じた熱は円滑に放熱部
12bに向け熱伝導していく。
【0030】このように、半導体チップ15で生じた熱
は放熱板として機能する放熱リード12に直接熱伝導
し、パッケージ11の外部で放熱されるため、放熱効率
を向上させることができる。また、前記した接着材13
により半導体チップ15からパッケージ11に熱伝導し
た熱も有効に放熱されるため、上記構成とすることによ
り半導体チップ15の冷却効率は著しく上昇する。
は放熱板として機能する放熱リード12に直接熱伝導
し、パッケージ11の外部で放熱されるため、放熱効率
を向上させることができる。また、前記した接着材13
により半導体チップ15からパッケージ11に熱伝導し
た熱も有効に放熱されるため、上記構成とすることによ
り半導体チップ15の冷却効率は著しく上昇する。
【0031】また、上記ステージ部12cの半導体チッ
プ15との接合位置には、半田ディップ等を行った際に
生じる熱応力を分散させるための応力分散孔(図3には
図示せず)が形成されている。この応力分散孔を設ける
ことにより、半導体装置10に熱が印加された際、ステ
ージ部12cと半導体チップ15との熱膨張差に起因し
て発生する応力が一箇所に集中することを防止でき分散
されるため、半導体チップ15がステージ部12cから
剥離したり、パッケージ11にパッケージ割れが発生す
ることを防止することができる。この応力分散孔の構成
は種々考えられる。
プ15との接合位置には、半田ディップ等を行った際に
生じる熱応力を分散させるための応力分散孔(図3には
図示せず)が形成されている。この応力分散孔を設ける
ことにより、半導体装置10に熱が印加された際、ステ
ージ部12cと半導体チップ15との熱膨張差に起因し
て発生する応力が一箇所に集中することを防止でき分散
されるため、半導体チップ15がステージ部12cから
剥離したり、パッケージ11にパッケージ割れが発生す
ることを防止することができる。この応力分散孔の構成
は種々考えられる。
【0032】図16は、応力分散孔21の各種構成例を
示している。同図(A)はステージ部12cを左右に貫
通した応力分散孔21aを示している。同図(B)は、
上下左右に十字状に延在した応力分散孔21bを示して
いる。同図(C)は、中央部に十字状に形成されると共
に、その外部の4箇所に形成された応力分散孔21cを
示している。同図(D)は、略T字形状をした4個の孔
より構成される応力分散孔21dを示している。同図
(E)は、中心位置より放射状に延在する応力分散孔2
1eを示している。更に、同図(F)は、左右に4本長
く形成された応力分散孔21fを示している。
示している。同図(A)はステージ部12cを左右に貫
通した応力分散孔21aを示している。同図(B)は、
上下左右に十字状に延在した応力分散孔21bを示して
いる。同図(C)は、中央部に十字状に形成されると共
に、その外部の4箇所に形成された応力分散孔21cを
示している。同図(D)は、略T字形状をした4個の孔
より構成される応力分散孔21dを示している。同図
(E)は、中心位置より放射状に延在する応力分散孔2
1eを示している。更に、同図(F)は、左右に4本長
く形成された応力分散孔21fを示している。
【0033】再び図3に戻って説明する。半導体チップ
15の表面には複数のボンディングパッド16が形成さ
れており、この各ボンディングパッド16と各接続リー
ド14のインナーリード部14bとの間には金(Au)
ワイヤ17がワイヤーボンディングされている。尚、ボ
ンディングパッド16と各接続リード4との接続はワイ
ヤーボンディングに限定されるものではなく、例えば、
金(Au)ワイヤ17に代えてテープリードを用いる構
成としてもよい。
15の表面には複数のボンディングパッド16が形成さ
れており、この各ボンディングパッド16と各接続リー
ド14のインナーリード部14bとの間には金(Au)
ワイヤ17がワイヤーボンディングされている。尚、ボ
ンディングパッド16と各接続リード4との接続はワイ
ヤーボンディングに限定されるものではなく、例えば、
金(Au)ワイヤ17に代えてテープリードを用いる構
成としてもよい。
【0034】金(Au)ワイヤ17の場合、ワイヤーボ
ンディング装置の構造上、またボンディングパッドの寸
法から、その径寸法は30μm程度が通常である。しか
るに、テープリードの場合、テープにより保持されるた
めリードの断面積を大きくとることができる。よって、
テープリードを用いることによりボンディングパッド1
6と各接続リード14との間の抵抗値をワイヤ17を使
用した場合より低く押さえることが可能である。
ンディング装置の構造上、またボンディングパッドの寸
法から、その径寸法は30μm程度が通常である。しか
るに、テープリードの場合、テープにより保持されるた
めリードの断面積を大きくとることができる。よって、
テープリードを用いることによりボンディングパッド1
6と各接続リード14との間の抵抗値をワイヤ17を使
用した場合より低く押さえることが可能である。
【0035】また、上記構成とされた半導体装置10を
回路基板19に実装するには、半導体装置10は独自で
立つことができるため、半田クリーム等で回路基板19
上の所定位置に位置決めし、半田炉内で半田を溶融させ
ることにより半導体装置10を回路基板19に半田付け
する(図2中、17は半田を示す)。よって、半田付け
作業の効率化を図ることができる。
回路基板19に実装するには、半導体装置10は独自で
立つことができるため、半田クリーム等で回路基板19
上の所定位置に位置決めし、半田炉内で半田を溶融させ
ることにより半導体装置10を回路基板19に半田付け
する(図2中、17は半田を示す)。よって、半田付け
作業の効率化を図ることができる。
【0036】図4乃至図7は、図1で示した半導体装置
10の変形例である半導体装置30を示している。尚、
各図に示す半導体装置において、半導体装置10と同一
構成である構成部分については、図1で示した符号と同
一符号を付してその説明を省略する。また、以下に示す
各実施例において、放熱リード及び接続リードは前記し
たクラッド材を用いている。
10の変形例である半導体装置30を示している。尚、
各図に示す半導体装置において、半導体装置10と同一
構成である構成部分については、図1で示した符号と同
一符号を付してその説明を省略する。また、以下に示す
各実施例において、放熱リード及び接続リードは前記し
たクラッド材を用いている。
【0037】半導体装置30は、放熱リード31の先端
部31aを櫛歯状とし、これを折曲したことを特徴とす
る。この構成とすることにより、半導体装置30を回路
基板19上に立たせた時における安定性をより高めるこ
とができる。また、半田付けの面積が広くなるため、よ
り確実に回路基板19に半田付けすることが可能とな
る。尚、先端部31aを櫛歯状としたのは、接続リード
14と交互に配置し回路基板上での電気的短絡の防止及
び折曲加工を容易に行うためである。
部31aを櫛歯状とし、これを折曲したことを特徴とす
る。この構成とすることにより、半導体装置30を回路
基板19上に立たせた時における安定性をより高めるこ
とができる。また、半田付けの面積が広くなるため、よ
り確実に回路基板19に半田付けすることが可能とな
る。尚、先端部31aを櫛歯状としたのは、接続リード
14と交互に配置し回路基板上での電気的短絡の防止及
び折曲加工を容易に行うためである。
【0038】図6に示される半導体装置40は、上記し
た半導体装置30と同様に放熱リード41の先端部41
aを櫛歯状とすると共に、これを交互に異なる方向に折
曲したことを特徴とするものである。この構成とするこ
とにより、半導体装置30に比べて、より半導体装置4
0を回路基板19上に立たせた時における安定性を向上
させることができる。尚、先端部41aの折曲方向は必
ずしも交互に行う必要はなく、例えば回路基板19上に
配設物があるような場合には、これを避けるように折曲
させればよい。
た半導体装置30と同様に放熱リード41の先端部41
aを櫛歯状とすると共に、これを交互に異なる方向に折
曲したことを特徴とするものである。この構成とするこ
とにより、半導体装置30に比べて、より半導体装置4
0を回路基板19上に立たせた時における安定性を向上
させることができる。尚、先端部41aの折曲方向は必
ずしも交互に行う必要はなく、例えば回路基板19上に
配設物があるような場合には、これを避けるように折曲
させればよい。
【0039】更に、図7に示される半導体装置50は、
接続リード51の長さを短くしたことを特徴とするもの
である。具体的には、接続リード51はパッケージ11
の近傍位置にて折曲された構造とされている(即ち、接
続リード51はパッケージ11に沿って折曲されてい
る)。この構成とすることにより、半導体チップ15
と、回路基板19上に形成され接続リード51と接続さ
れるリードパターン19aとの間の距離は短くなり、接
続リード51における信号伝達のロスや外乱の侵入を有
効に防止することができる。
接続リード51の長さを短くしたことを特徴とするもの
である。具体的には、接続リード51はパッケージ11
の近傍位置にて折曲された構造とされている(即ち、接
続リード51はパッケージ11に沿って折曲されてい
る)。この構成とすることにより、半導体チップ15
と、回路基板19上に形成され接続リード51と接続さ
れるリードパターン19aとの間の距離は短くなり、接
続リード51における信号伝達のロスや外乱の侵入を有
効に防止することができる。
【0040】また、上記各半導体装置10,30,4
0,50を回路基板19に実装するに際し、隣接する装
置の放熱リード12,31,41を当接させて列設する
構成とすることにより、実質的に放熱リード12,3
1,41の放熱面積を広げることができ、より放熱効率
を向上させることができる。
0,50を回路基板19に実装するに際し、隣接する装
置の放熱リード12,31,41を当接させて列設する
構成とすることにより、実質的に放熱リード12,3
1,41の放熱面積を広げることができ、より放熱効率
を向上させることができる。
【0041】次に本発明の第2実施例について説明す
る。図8は本発明の第2実施例に係る半導体装置70の
外観図であり、また図9は半導体装置70の内部構成を
示す断面図である。
る。図8は本発明の第2実施例に係る半導体装置70の
外観図であり、また図9は半導体装置70の内部構成を
示す断面図である。
【0042】本実施例に係る半導体装置70は、第1の
樹脂製パッケージ71と第2の樹脂製パッケージ72を
その上部位置において放熱リード73で接続すると共
に、この放熱リード73をコ字状に折曲形成することに
より第1及び第2の樹脂製パッケージ71,72を対向
するよう配設し、更に、各樹脂製パッケージ71,72
の放熱リード73の配設位置と異なる位置(下方位置)
から回路基板19に向け延出している複数の接続リード
74,75の先端位置が略同一高さとなるよう構成した
ことを特徴とするものである。また、図9に示されるよ
うに、各樹脂製パッケージ71,72には、夫々半導体
チップ76,77が封止されている。
樹脂製パッケージ71と第2の樹脂製パッケージ72を
その上部位置において放熱リード73で接続すると共
に、この放熱リード73をコ字状に折曲形成することに
より第1及び第2の樹脂製パッケージ71,72を対向
するよう配設し、更に、各樹脂製パッケージ71,72
の放熱リード73の配設位置と異なる位置(下方位置)
から回路基板19に向け延出している複数の接続リード
74,75の先端位置が略同一高さとなるよう構成した
ことを特徴とするものである。また、図9に示されるよ
うに、各樹脂製パッケージ71,72には、夫々半導体
チップ76,77が封止されている。
【0043】放熱リード73は、上記したようにコ字状
に折曲形成されており、その両端部分が第1及び第2の
樹脂製パッケージ71,72に埋設された状態となって
いる。また、第1及び第2の樹脂製パッケージ71,7
2に埋設された部位は半導体チップ76,77を搭載す
るステージ部73a,73bとして機能しており、また
第1の樹脂製パッケージ71と第2の樹脂製パッケージ
72との間に位置する部分は半導体チップ76,77か
ら発生する熱を放熱する放熱部73cとして機能してい
る。このように、半導体チップ76,77は放熱板とし
ても機能する放熱リード73に直接搭載されているた
め、放熱効率は良好である。
に折曲形成されており、その両端部分が第1及び第2の
樹脂製パッケージ71,72に埋設された状態となって
いる。また、第1及び第2の樹脂製パッケージ71,7
2に埋設された部位は半導体チップ76,77を搭載す
るステージ部73a,73bとして機能しており、また
第1の樹脂製パッケージ71と第2の樹脂製パッケージ
72との間に位置する部分は半導体チップ76,77か
ら発生する熱を放熱する放熱部73cとして機能してい
る。このように、半導体チップ76,77は放熱板とし
ても機能する放熱リード73に直接搭載されているた
め、放熱効率は良好である。
【0044】一方、第1及び第2の樹脂製パッケージ7
1,72の放熱リード73の配設位置と異なる位置(下
方位置)から延出している複数の接続リード74,75
は、その先端位置が略同一高さとなるよう構成されてい
る。この構成とすることにより、半導体装置70を回路
基板19上で独自に立たせることが可能となる。
1,72の放熱リード73の配設位置と異なる位置(下
方位置)から延出している複数の接続リード74,75
は、その先端位置が略同一高さとなるよう構成されてい
る。この構成とすることにより、半導体装置70を回路
基板19上で独自に立たせることが可能となる。
【0045】従って、半導体装置70を回路基板19に
実装するに際し、回路基板19に孔等を形成することな
く半導体装置70を回路基板19に配置することがで
き、かつ半導体装置70は垂立状態で配置される。よっ
て、本実施例に係る半導体装置70は、サーフェイス・
マウント・パッケージの利点及びシングル・インライン
・パッケージの利点を共に有するパッケージ構造とな
り、実装密度,冷却効率及び実装作業の効率化を図るこ
とができる。
実装するに際し、回路基板19に孔等を形成することな
く半導体装置70を回路基板19に配置することがで
き、かつ半導体装置70は垂立状態で配置される。よっ
て、本実施例に係る半導体装置70は、サーフェイス・
マウント・パッケージの利点及びシングル・インライン
・パッケージの利点を共に有するパッケージ構造とな
り、実装密度,冷却効率及び実装作業の効率化を図るこ
とができる。
【0046】更に、前記した第1実施例に係る半導体装
置10と略同じ配設スペースに、第1実施例に係る半導
体装置10に比べて2倍の半導体チップを配設すること
ができるため、半導体チップの実装密度を向上すること
ができる。
置10と略同じ配設スペースに、第1実施例に係る半導
体装置10に比べて2倍の半導体チップを配設すること
ができるため、半導体チップの実装密度を向上すること
ができる。
【0047】図10は樹脂製パッケージ71,72をモ
ールドした直後の半導体装置70を示している。同図に
示すように、放熱リード73の樹脂製パッケージ71,
72のモールド位置界面部分にはアンカーホール78、
或いは切り込み79が形成されており、樹脂との密着性
の向上が図られている。また、放熱部73cにおける折
り曲げ部分にはV溝80が形成されており、折曲加工を
容易に行えるよう構成されている。
ールドした直後の半導体装置70を示している。同図に
示すように、放熱リード73の樹脂製パッケージ71,
72のモールド位置界面部分にはアンカーホール78、
或いは切り込み79が形成されており、樹脂との密着性
の向上が図られている。また、放熱部73cにおける折
り曲げ部分にはV溝80が形成されており、折曲加工を
容易に行えるよう構成されている。
【0048】図11及び図12は、図8で示した半導体
装置70の変形例である半導体装置を示している。尚、
各図に示す半導体装置において、半導体装置70と同一
構成である構成部分については、図8で示した符号と同
一符号を付してその説明を省略する。
装置70の変形例である半導体装置を示している。尚、
各図に示す半導体装置において、半導体装置70と同一
構成である構成部分については、図8で示した符号と同
一符号を付してその説明を省略する。
【0049】図12に示される半導体装置80は、複数
の接続リード81及び82を夫々交互に異なる方向に折
曲したことを特徴とするものである。この構成とするこ
とにより、半導体装置70に比べて、より半導体装置8
0を回路基板19上に立たせた時における安定性を向上
させることができる。尚、接続リード81及び82の折
曲方向は必ずしも交互に行う必要はなく、例えば回路基
板19上に配設物があるような場合には、これを避ける
ように折曲させればよい。
の接続リード81及び82を夫々交互に異なる方向に折
曲したことを特徴とするものである。この構成とするこ
とにより、半導体装置70に比べて、より半導体装置8
0を回路基板19上に立たせた時における安定性を向上
させることができる。尚、接続リード81及び82の折
曲方向は必ずしも交互に行う必要はなく、例えば回路基
板19上に配設物があるような場合には、これを避ける
ように折曲させればよい。
【0050】また、図12に示される半導体装置90
は、接続リード91,92の長さを短くしたことを特徴
とするものである。具体的には、接続リード91,92
は樹脂製パッケージ71,72の近傍位置にて折曲され
た構造とされている(即ち、接続リード91,92はパ
ッケージ71,72に沿って折曲されている)。この構
成とすることにより、半導体チップ76,77と回路基
板19上に形成されたリードパターンとの距離を短くす
ることができ、接続リード91,92における信号伝達
のロスや外乱の侵入を有効に防止することができる。
は、接続リード91,92の長さを短くしたことを特徴
とするものである。具体的には、接続リード91,92
は樹脂製パッケージ71,72の近傍位置にて折曲され
た構造とされている(即ち、接続リード91,92はパ
ッケージ71,72に沿って折曲されている)。この構
成とすることにより、半導体チップ76,77と回路基
板19上に形成されたリードパターンとの距離を短くす
ることができ、接続リード91,92における信号伝達
のロスや外乱の侵入を有効に防止することができる。
【0051】
【発明の効果】上述の如く本発明によれば、放熱リード
を折曲形成し、その先端部が接続リードの先端位置と略
同一高さとなるよう構成したことにより、樹脂製パッケ
ージは回路基板上に独立して立つことが可能となり、よ
って回路基板に孔等を設けることなく半導体装置自体で
回路基板上に立つことができ、また放熱リードは半導体
チップが搭載されるステージ部が形成されると共に、樹
脂製パッケージより延出した部位が放熱板として機能す
るため、半導体チップで発生する熱は放熱リードに直接
熱伝導して放熱されるため、放熱効率を向上させること
ができる等の特長を有する。
を折曲形成し、その先端部が接続リードの先端位置と略
同一高さとなるよう構成したことにより、樹脂製パッケ
ージは回路基板上に独立して立つことが可能となり、よ
って回路基板に孔等を設けることなく半導体装置自体で
回路基板上に立つことができ、また放熱リードは半導体
チップが搭載されるステージ部が形成されると共に、樹
脂製パッケージより延出した部位が放熱板として機能す
るため、半導体チップで発生する熱は放熱リードに直接
熱伝導して放熱されるため、放熱効率を向上させること
ができる等の特長を有する。
【図1】本発明の第1実施例である半導体装置の斜視図
である。
である。
【図2】本発明の第1実施例である半導体装置の側面図
である。
である。
【図3】本発明の第1実施例である半導体装置の縦断面
図である。
図である。
【図4】図1に示す半導体装置の変形例である半導体装
置を示す斜視図である。
置を示す斜視図である。
【図5】図4に示す半導体装置の変形例である半導体装
置を示す側面図である。
置を示す側面図である。
【図6】図1に示す半導体装置の変形例である半導体装
置を示す側面図である。
置を示す側面図である。
【図7】図1に示す半導体装置の変形例である半導体装
置を示す側面図である。
置を示す側面図である。
【図8】本発明の第1実施例である半導体装置の斜視図
である。
である。
【図9】本発明の第1実施例である半導体装置の横断面
図である。
図である。
【図10】樹脂モールドを行った直後の半導体装置を示
す平面図である。
す平面図である。
【図11】図8に示す半導体装置の変形例である半導体
装置を示す側面図である。
装置を示す側面図である。
【図12】図8に示す半導体装置の変形例である半導体
装置を示す側面図である。
装置を示す側面図である。
【図13】放熱リード及びリードの具体的構成を示す断
面図である。
面図である。
【図14】鉄合金板と銅合金板の各厚さの組合せの例を
示す図である。
示す図である。
【図15】鉄合金板と銅合金板との接合のさせ方の例を
示す図である。
示す図である。
【図16】応力分散孔の各種の構成を示す図である。
【図17】従来の半導体装置の一例を示す斜視図であ
る。
る。
【図18】図17に示す半導体装置が回路基板に取り付
けられる構成を示す図である。
けられる構成を示す図である。
10,30,40,50,70,80,90 半導体装
置 11 パッケージ 12,31,41,73 放熱リード 12-1 放熱リード等 12a,14a,31a,41a 先端部 12b,73c 放熱部 12c,73a,73b ステージ部 13 接着剤 14,51,74,75,81,82,91,92 接
続リード 14a インナーリード部 14b 先端部(アウターリード部) 15,76,77 半導体チップ 16 ボンディングパッド 17 ワイヤ 18 半田 19 回路基板 20a,20b,20d,20g,20j,20k 鉄
合金板 20c,20e,20f,20h,20i 銅合金板 21,21a〜21f 応力分散孔 71 第1の樹脂製パッケージ 72 第2の樹脂製パッケージ 78 アンカーホール 79 切り込み 80 V溝
置 11 パッケージ 12,31,41,73 放熱リード 12-1 放熱リード等 12a,14a,31a,41a 先端部 12b,73c 放熱部 12c,73a,73b ステージ部 13 接着剤 14,51,74,75,81,82,91,92 接
続リード 14a インナーリード部 14b 先端部(アウターリード部) 15,76,77 半導体チップ 16 ボンディングパッド 17 ワイヤ 18 半田 19 回路基板 20a,20b,20d,20g,20j,20k 鉄
合金板 20c,20e,20f,20h,20i 銅合金板 21,21a〜21f 応力分散孔 71 第1の樹脂製パッケージ 72 第2の樹脂製パッケージ 78 アンカーホール 79 切り込み 80 V溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 浩治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 水戸部 一彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 実開 昭57−8751(JP,U) 実開 昭61−83048(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/36
Claims (13)
- 【請求項1】 半導体チップ(15)と、 該半導体チップ(15)を封止する樹脂製パッケージ
(11)と、 該樹脂製パッケージ(11)に列設され、一端が該半導
体チップ(15)に接続されると共に、他端が該樹脂製
パッケージ(11)の外部に延出した複数の接続リード
(14,51)と、 該樹脂製パッケージ(11)に一部が埋設されることに
より保持されると共に、該半導体チップ(15)が搭載
されるステージ部(12c)を形成しており、該樹脂製
パッケージ(11)より延出した部位が放熱板として機
能する放熱リード(12,31,41)と、 該接続リード(14,51)を該樹脂製パッケージ(1
1)より該回路基板(19)に向け下方へ延出するよう
配置すると共に、該放熱リード(12,31,41)を
該樹脂製パッケージ(11)より該接続リード(14,
51)の延出方向と異なる上方へ延出させ、 かつ、該樹脂製パッケージ(11)より延出した該放熱
リード(12,31,41)を折曲形成し、その先端部
が該接続リード(14,51)の先端位置と略同一高さ
となるようにして、該回路基板(19)上に立設した状
態で実装し得る構成としたことを特徴とする半導体装
置。 - 【請求項2】 該放熱リード(12,31,41)を該
樹脂製パッケージ(11)と対向するよう折曲形成し、
該放熱リード(12,31,41)と該樹脂製パッケー
ジ(11)の対向離間部分に熱伝導部材(13)を介装
したことを特徴とする請求項1の半導体装置。 - 【請求項3】 該放熱リード(31,41)の先端部
(31a,41a)を櫛歯状とし、かつ該櫛歯状とされ
た先端部(31a,41a)を該回路基板(19)に沿
って折曲したことを特徴とする請求項1又は2の半導体
装置。 - 【請求項4】 該櫛歯状とされた先端部(41a)の折
曲方向を、交互に又は所定ピッチで変えたことを特徴と
する請求項3の半導体装置。 - 【請求項5】 該放熱リード(12,31,41)及び
該接続リード(14,51)を、鉄合金板(20a,2
0b,20d,20g,20j,20k)と銅合金板
(20c,20e,20f,20h,20i)を接合し
たクラッド材により構成し、かつ該鉄合金板(20a,
20b,20d,20g,20j,20k)の合計厚さ
(t)と該銅合金板(20c,20e,20f,20
h,20i)の合計厚さ(T)との比(t/T)が、0.3 ≦
( t/T)≦2となるよう構成したことを特徴とする請求項
1記載の半導体装置。 - 【請求項6】 該放熱リード(12,31,41)及び
該接続リード(14,51)を、鉄合金板(20a,2
0b,20d,20g,20j,20k)と銅合金板
(20c,20e,20f,20h,20i)を接合し
たクラッド材により構成し、かつ該鉄合金板(20a,
20b,20d,20g,20j,20k)の合計厚さ
(t)と該放熱リード(12,31,41)または該接
続リード(14,51)の全体の厚さ(W)との比(t/
W)が、0.4 ≦(t/W)≦0.7 となるよう構成したことを特
徴とする請求項1記載の半導体装置。 - 【請求項7】 該ステージ部(12c)の該半導体チッ
プ(15)との接合部には、応力分散孔(21a〜21
f)が形成されていることを特徴とする請求項1記載の
半導体装置。 - 【請求項8】 第1及び第2の半導体チップ(76,7
7)と、 該第1及び第2の半導体チップ(76,77)を封止す
る第1及び第2の樹脂製パッケージ(71,72)と、 該第1及び第2の樹脂製パッケージ(71,72)に夫
々列設され、一端が該1及び第2の半導体チップ(7
6,77)に接続されると共に、他端が該第1及び第2
の樹脂製パッケージ(71,72)の外部に延出した複
数の接続リード(74,75,81,82,91,9
2)と、 両端部の所定範囲が該第1及び第2の樹脂製パッケージ
(71,72)に埋設されると共に、両端部近傍位置に
該第1及び第2の半導体チップ(76,77)が搭載さ
れるステージ部(73a,73b)を形成しており、該
第1の樹脂製パッケージ(71)と該第2の樹脂製パッ
ケージ(72)との間に位置する部位が放熱板として機
能する放熱リード(73)とを設けており、 該放熱リード(73)を折曲形成することにより、該複
数の接続リード(74,75,81,82,91,9
2)を該1及び第2の樹脂製パッケージ(71,72)
より回路基板(19)に向け下方へ延出させ、かつ、該
複数の接続リード(74,75,81,82,91,9
2)の先端位置が略同一高さとなるよう構成としたこと
を特徴とする半導体装置。 - 【請求項9】 該接続リード(91,92)を、該第1
及び第2の樹脂製パッケージ(71,72)より延出し
た直後に折曲し、該第1及び第2の樹脂製パッケージ
(71,72)に沿った延出形状としたことを特徴とす
るとする請求項1乃至5の半導体装置。 - 【請求項10】 該接続リード(81,82)の折曲方
向を、交互に又は所定ピッチで変えたことを特徴とする
請求項7の半導体装置。 - 【請求項11】 該放熱リード(73)及び該接続リー
ド(74,75,81,82,91,92)を、鉄合金
板(20a,20b,20d,20g,20j,20
k)と銅合金板(20c,20e,20f,20h,2
0i)を接合したクラッド材により構成し、かつ該鉄合
金板(20a,20b,20d,20g,20j,20
k)の合計厚さ(t)と該銅合金板(20c,20e,
20f,20h,20i)の合計厚さ(T)との比(t/
T)が、0.3 ≦( t/T)≦2となるよう構成したことを特徴
とする請求項8記載の半導体装置。 - 【請求項12】 該放熱リード(73)及び該接続リー
ド(74,75,81,82,91,92)を、鉄合金
板(20a,20b,20d,20g,20j,20
k)と銅合金板(20c,20e,20f,20h,2
0i)を接合したクラッド材により構成し、かつ該鉄合
金板(20a,20b,20d,20g,20j,20
k)の合計厚さ(t)と該放熱リード(73)または該
接続リード(74,75,81,82,91,92)の
全体の厚さ(W)との比(t/W)が、0.4 ≦(t/W)≦0.7
となるよう構成したことを特徴とする請求項8記載の半
導体装置。 - 【請求項13】 該ステージ部(73a,73b)の該
半導体チップ(76,77)との接合部には、応力分散
孔(21a〜21f)が形成されていることを特徴とす
る請求項8記載の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3255414A JP2971637B2 (ja) | 1991-06-17 | 1991-10-02 | 半導体装置 |
EP96119436A EP0767495B1 (en) | 1991-06-17 | 1992-06-16 | Surface-mounting type semiconductor device |
DE69231409T DE69231409T2 (de) | 1991-06-17 | 1992-06-16 | Oberflächenmontierbare Halbleiterpackung |
EP92110122A EP0521335B1 (en) | 1991-06-17 | 1992-06-16 | Semiconductor device mounted on a substrate |
US07/899,270 US5305179A (en) | 1991-06-17 | 1992-06-16 | Surface-mounting type semiconductor package having an improved efficiency for heat dissipation |
DE69226824T DE69226824T2 (de) | 1991-06-17 | 1992-06-16 | Halbleitervorrichtung montiert auf einem Substrat |
KR1019920010495A KR950013047B1 (ko) | 1991-06-17 | 1992-06-17 | 방열효율을 향상시킨 표면 실장형 패키지 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-144895 | 1991-06-17 | ||
JP14489591 | 1991-06-17 | ||
JP17682191 | 1991-07-17 | ||
JP3-176821 | 1991-07-17 | ||
JP3255414A JP2971637B2 (ja) | 1991-06-17 | 1991-10-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0574991A JPH0574991A (ja) | 1993-03-26 |
JP2971637B2 true JP2971637B2 (ja) | 1999-11-08 |
Family
ID=27318897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3255414A Expired - Fee Related JP2971637B2 (ja) | 1991-06-17 | 1991-10-02 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5305179A (ja) |
EP (2) | EP0521335B1 (ja) |
JP (1) | JP2971637B2 (ja) |
KR (1) | KR950013047B1 (ja) |
DE (2) | DE69231409T2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786985A (en) * | 1991-05-31 | 1998-07-28 | Fujitsu Limited | Semiconductor device and semiconductor device unit |
US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
US5619012A (en) * | 1993-12-10 | 1997-04-08 | Philips Electronics North America Corporation | Hinged circuit assembly with multi-conductor framework |
EP0675363A3 (en) * | 1994-03-31 | 1997-03-05 | Delco Electronics Corp | Acceleration measurement device. |
JPH0846104A (ja) * | 1994-05-31 | 1996-02-16 | Motorola Inc | 表面実装電子素子およびその製造方法 |
KR0155843B1 (ko) * | 1995-07-07 | 1998-12-01 | 이대원 | 반도체장치 |
JPH0951126A (ja) * | 1995-08-09 | 1997-02-18 | Saamobonitsuku:Kk | 熱電変換装置 |
US5644081A (en) * | 1995-09-28 | 1997-07-01 | Delco Electronics Corp. | Microaccelerometer package with integral support braces |
KR100236016B1 (ko) * | 1996-12-16 | 1999-12-15 | 구자홍 | 적층형 반도체 패키지 및 그의 어셈블리 방법 |
US5944199A (en) * | 1997-11-25 | 1999-08-31 | Micron Technology, Inc. | Integrated circuit package support system |
US6326687B1 (en) | 1998-09-01 | 2001-12-04 | Micron Technology, Inc. | IC package with dual heat spreaders |
US6236116B1 (en) * | 1998-09-03 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device having a built-in heat sink and process of manufacturing same |
US6396133B1 (en) * | 1998-09-03 | 2002-05-28 | Micron Technology, Inc. | Semiconductor device with heat-dissipating lead-frame and process of manufacturing same |
US6535393B2 (en) * | 1998-12-04 | 2003-03-18 | Micron Technology, Inc. | Electrical device allowing for increased device densities |
US6061242A (en) * | 1999-02-25 | 2000-05-09 | Micron Technology, Inc. | Die paddle heat sink with thermal posts |
US6236567B1 (en) * | 1999-12-03 | 2001-05-22 | Caesar Technology Inc. | Electronic device package with enhanced heat dissipation effect |
JP2002171086A (ja) | 2000-11-29 | 2002-06-14 | Pioneer Electronic Corp | 部 品 |
JP4454181B2 (ja) | 2001-05-15 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US6885562B2 (en) | 2001-12-28 | 2005-04-26 | Medtronic Physio-Control Manufacturing Corporation | Circuit package and method for making the same |
JP3867639B2 (ja) * | 2002-07-31 | 2007-01-10 | 株式会社デンソー | 混成集積回路装置 |
SG157957A1 (en) * | 2003-01-29 | 2010-01-29 | Interplex Qlp Inc | Package for integrated circuit die |
JP4641762B2 (ja) * | 2003-10-16 | 2011-03-02 | シャープ株式会社 | 光半導体装置 |
TWI259755B (en) * | 2004-10-12 | 2006-08-01 | Delta Electronics Inc | Heat sink fixing device |
WO2006068643A1 (en) * | 2004-12-20 | 2006-06-29 | Semiconductor Components Industries, L.L.C. | Semiconductor package structure having enhanced thermal dissipation characteristics |
TWI296750B (en) * | 2005-12-20 | 2008-05-11 | Asustek Comp Inc | Heat-dissipating device coupled by a heat pipe |
DE102008040488A1 (de) * | 2008-07-17 | 2010-01-21 | Robert Bosch Gmbh | Elektronische Baueinheit und Verfahren zu deren Herstellung |
US8004080B2 (en) | 2009-09-04 | 2011-08-23 | Freescale Smeiconductor, Inc. | Edge mounted integrated circuits with heat sink |
WO2015050145A1 (ja) * | 2013-10-02 | 2015-04-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
CN104269385B (zh) * | 2014-10-21 | 2017-12-19 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
JP6891904B2 (ja) * | 2017-02-06 | 2021-06-18 | 富士電機株式会社 | 半導体モジュール、電気自動車およびパワーコントロールユニット |
CN113727082B (zh) * | 2021-08-20 | 2023-12-01 | 深圳亮仔光电科技有限公司 | 一种主动智能散热装置和投影机密封光机 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3899719A (en) * | 1973-08-30 | 1975-08-12 | Electronic Molding Corp | Integrated circuit panel and dual in-line package for use therewith |
US4012769A (en) * | 1975-08-04 | 1977-03-15 | Thermalloy Incorporated | Heat sink with parallel flat faces |
JPS6050346B2 (ja) * | 1980-04-16 | 1985-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
US4546406A (en) * | 1980-09-25 | 1985-10-08 | Texas Instruments Incorporated | Electronic circuit interconnection system |
US4387413A (en) * | 1980-12-24 | 1983-06-07 | Rca Corporation | Semiconductor apparatus with integral heat sink tab |
JPS59136956A (ja) * | 1983-01-25 | 1984-08-06 | Rohm Co Ltd | 半導体装置 |
DE3305167C2 (de) * | 1983-02-15 | 1994-05-05 | Bosch Gmbh Robert | Elektrische Schaltungsanordnung mit einer Leiterplatte |
JPS6028256A (ja) * | 1983-07-26 | 1985-02-13 | Fujitsu Ltd | 半導体装置 |
JPS6062140A (ja) * | 1983-09-14 | 1985-04-10 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS60164346A (ja) * | 1984-02-06 | 1985-08-27 | Hitachi Cable Ltd | Ic用リ−ドフレ−ム |
DE3421539A1 (de) * | 1984-06-08 | 1985-12-19 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement fuer smd-technik |
JPS6184841A (ja) * | 1984-10-02 | 1986-04-30 | Toshiba Corp | 半導体装置の外囲器 |
US5126820A (en) * | 1985-02-01 | 1992-06-30 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
JPS62263667A (ja) * | 1986-05-12 | 1987-11-16 | Hitachi Tobu Semiconductor Ltd | 電子装置 |
US4811166A (en) * | 1986-07-02 | 1989-03-07 | Texas Instruments Incorporated | Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member |
JPS63129652A (ja) * | 1986-11-20 | 1988-06-02 | Toshiba Corp | 半導体装置 |
JPS63181456A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置 |
US4975763A (en) | 1988-03-14 | 1990-12-04 | Texas Instruments Incorporated | Edge-mounted, surface-mount package for semiconductor integrated circuit devices |
JPH084117B2 (ja) * | 1988-03-30 | 1996-01-17 | 株式会社東芝 | 半導体装置の製造方法 |
US5049973A (en) * | 1990-06-26 | 1991-09-17 | Harris Semiconductor Patents, Inc. | Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s) |
-
1991
- 1991-10-02 JP JP3255414A patent/JP2971637B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-16 EP EP92110122A patent/EP0521335B1/en not_active Expired - Lifetime
- 1992-06-16 DE DE69231409T patent/DE69231409T2/de not_active Expired - Fee Related
- 1992-06-16 EP EP96119436A patent/EP0767495B1/en not_active Expired - Lifetime
- 1992-06-16 US US07/899,270 patent/US5305179A/en not_active Expired - Lifetime
- 1992-06-16 DE DE69226824T patent/DE69226824T2/de not_active Expired - Fee Related
- 1992-06-17 KR KR1019920010495A patent/KR950013047B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0767495A2 (en) | 1997-04-09 |
JPH0574991A (ja) | 1993-03-26 |
KR930001359A (ko) | 1993-01-16 |
DE69226824D1 (de) | 1998-10-08 |
EP0521335B1 (en) | 1998-09-02 |
US5305179A (en) | 1994-04-19 |
EP0767495B1 (en) | 2000-08-30 |
EP0767495A3 (en) | 1997-05-21 |
DE69231409T2 (de) | 2001-04-19 |
DE69226824T2 (de) | 1999-01-14 |
KR950013047B1 (ko) | 1995-10-24 |
EP0521335A1 (en) | 1993-01-07 |
DE69231409D1 (de) | 2000-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2971637B2 (ja) | 半導体装置 | |
US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
US6528882B2 (en) | Thermal enhanced ball grid array package | |
US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
JPH05206338A (ja) | ヒートシンクを備えた半導体装置アセンブリ | |
EP0865082A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
US8492882B2 (en) | Semiconductor device and method of manufacturing same | |
JP2008060172A (ja) | 半導体装置 | |
JPH04293259A (ja) | 半導体装置およびその製造方法 | |
JP3732194B2 (ja) | 半導体装置 | |
JP3375224B2 (ja) | 半導体装置及びその製造方法 | |
JP2570645B2 (ja) | 半導体装置 | |
US6509642B1 (en) | Integrated circuit package | |
US20040173898A1 (en) | Semiconductor apparatus having system-in-package arrangement with improved heat dissipation | |
JPH03174749A (ja) | 半導体装置 | |
JPH0637217A (ja) | 半導体装置 | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US20020102833A1 (en) | Integrated circuit packages and the method for the same | |
JP2690248B2 (ja) | 表面実装型半導体装置 | |
JP2653504B2 (ja) | 半導体装置 | |
JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
JPH0786335A (ja) | 半導体の実装構造とこれに用いる樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
LAPS | Cancellation because of no payment of annual fees |