[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69226824T2 - Halbleitervorrichtung montiert auf einem Substrat - Google Patents

Halbleitervorrichtung montiert auf einem Substrat

Info

Publication number
DE69226824T2
DE69226824T2 DE69226824T DE69226824T DE69226824T2 DE 69226824 T2 DE69226824 T2 DE 69226824T2 DE 69226824 T DE69226824 T DE 69226824T DE 69226824 T DE69226824 T DE 69226824T DE 69226824 T2 DE69226824 T2 DE 69226824T2
Authority
DE
Germany
Prior art keywords
semiconductor device
substrate
package body
heat dissipation
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69226824T
Other languages
English (en)
Other versions
DE69226824D1 (de
Inventor
Junichi C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Kasai
Kazuhiko C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Mitobe
Kouji C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Saito
Michio C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Sono
Masanori C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Yoshimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69226824D1 publication Critical patent/DE69226824D1/de
Application granted granted Critical
Publication of DE69226824T2 publication Critical patent/DE69226824T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10454Vertically mounted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10469Asymmetrically mounted component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/1053Mounted components directly electrically connected to each other, i.e. not via the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10659Different types of terminals for the same component, e.g. solder balls combined with leads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Substrat zum Befestigen derselben gemäß dem Oberbegriff des Anspruches 1.
  • Aus der DE-A-34 21 539 ist eine Halbleitervorrichtung und ein Substrat zum Befestigen derselben bekannt, mit: einem Halbleiterchip; einem Harz-Gehäuse; Verbindungsleitungen mit inneren und äußeren Abschnitten; ein Wärme-Ableit-Leiter mit einem Stufenteil und einem Wärmesenke-Teil, die sich in einer Richtung senkrecht zu einer Schaltungsplatine erstrecken, auf der die Vorrichtung zu montieren ist. Das Wärmesenke-Teil besitzt einen unteren Rand, der mit den äußeren Leiterabschnitten fluchtet.
  • Aus dem Dokument JP-A-62-263667 ist eine Halbleitervorrichtung bekannt, die derart ausgebildet ist, daß sie in einer raumsparenden Weise auf einem Substrat montiert werden kann. diese bekannte Halbleitervorrichtung umfaßt ein Harz- Gehäuse, welches einen Chip an einer Stufe aufnimmt, wobei Verbindungsanschlüsse von eine Seite des Gehäuses zu einem Substrat hin abstehen, welches das Gehäuse haltert.
  • Um ferner die Effizienz zur Befestigung von Halbleitervorrichtungen an einem Halterungssubstrat zu verbessern, wie beispielsweise einer gedruckten Schaltungsplatte, wird eine Gehäusekonstruktion, die für die Oberflächen-Montagetechnologie (SMT) ausgelegt ist, umfangreichend verwendet. Durch die Verwendung der Oberflächen-Montagetechnologie kann die Halbleitervorrichtung an der Schaltungsplatte ohne das Vorsehen von Löchern oder Bohrungen zum Einschieben von Leitern der Vorrichtung montiert werden. Das Anlöten der Leitungen wird einfach dadurch erreicht, indem die Vorrichtung auf die Schaltungsplatte gesetzt wird und durch einen Heizofen transportiert wird, um ein Aufschmelzen der Lötlegierung zu bewirken. Dadurch wird die Effizienz des Montageprozesses signifikant verbessert und die Herstellungskosten der elektronischen Geräte, welche die Halbleitervorrichtungen verwenden, werden signifikant reduziert.
  • Um so viel wie möglich an Halbleitervorrichtungen auf einem einzelnen Halterungssubstrat zu montieren, wurde ein sogenanntes einzelnes In-Line-Gehäuse (SIP) vorgeschlagen. Bei dem einzelnen In-Line-Gehäuse sind die Leitungen entlang eines einzelnen Randes eines flachen Gehäusekörpers vorgesehen, so daß sie sich senkrecht in bezug auf den Rand erstrecken und es wird der Gehäusekörper aufrecht auf dem Substrat dadurch gehalten, indem Leitungen in die entsprechenden Öffnungen des Substrats eingeführt werden. Da der Gehäusekörper vertikal auf dem Substrat gehalten wird, kann die Zahl der Gehäuse, die auf einem einzelnen Substrat montiert werden, erhöht werden. Ferner ist solch eine Konstruktion zum Kühlen der Vorrichtung vorteilhaft.
  • Um das vorteilhafte Merkmal des einzelnen In-Line- Gehäuses mit dem vorteilhaften Merkmal der Oberflächen- Montagetechnologie zu kombinieren, wurde in dem US Patent 4 975 763 eine Gehäusekonstruktion vorgeschlagen, die in Fig. 1 gezeigt ist.
  • Gemäß Fig. 1 enthält ein Gehäuse, welches mit dem Bezugszeichen 1 bezeichnet ist, einen flachen Harz-Gehäusekörper 2, der ein Halbleiterchip 3 darin aufnimmt. An einem Rand 2a des flachen Gehäusekörpers 2 sind eine Anzahl von Leitungen vorgesehen, von denen jede einen inneren Leitungsteil 4a besitzt, der mit einem Kontaktierungsfleck des Chips 3 verbunden ist, und einen äußeren Leitungsteil 4b besitzt, der sich von dem Rand 2a nach außen hin erstreckt. Ferner ist der äußere Leitungsteil 4b der Leitungen 4 seitlich in bezug auf die Erstreckungsrichtung der Leitungen 4 gebogen. Um den Gehäusekörper 2 auf dem Substrat zum Zeitpunkt der Montage zu haltern, ist ein Paar von Pfosten 5a vorgesehen, von denen jeder einen Anschlagabschnitt 6 und einen zylindrischen Clip- Abschnitt 7 mit einem reduzierten Durchmesser enthält, um diesen in ein entsprechendes Loch, welches an dem Substrat ausgebildet ist, einzuschieben.
  • Fig. 2 zeigt die Montage des Gehäuses 1 auf einem Substrat 8, wobei das Substrat 8 mit einem Loch oder Bohrung 8a versehen ist, um den Clip-Abschnitt 7 des Pfostens 5 zu halten. Dabei ist der Abschnitt 7 in das Loch 8a eingeführt, wie in Fig. 2 gezeigt ist, und der Gehäusekörper 2 wird aufrecht auf dem Substrat 8 gehalten. Das Substrat 8 trägt ein Leitermuster 8b zum Zwecke einer Verdrahtung und die Leitung 4 wird mit dem Leitermuster 8b kontaktiert, wenn das Gehäuse 1 auf dem Substrat 8 gehalten wird. Indem das Substrat 8 zusammen mit dem Gehäuse 1 in dem in Fig. 2 gezeigten Zustand durch den genannten Ofen hindurch transportiert wird, bewirkt die Löt- Legierung, die auf dem Leitermuster 8b vorgesehen ist, ein Aufschmelzen und es wird der Leiter 4 fest an das Leitermuster 8 angelötet.
  • Bei der herkömmlichen Gehäusekonstruktion ergibt sich ein Problem dahingehend, daß das Loch 8a an dem Substrat 8 in Entsprechung zu dem Pfosten 5 vorgesehen werden muß, um den Gehäusekörper 2 auf dem Substrat 8 zu halten. Da jeder Anschlußleiter 4 an das entsprechende Muster 8b angreifen muß, wenn das Gehäuse montiert wird, ist es erforderlich, daß das Loch 8a mit hoher Präzision ausgebildet wird. Diese Anforderung ist insbesondere in Verbindung mit den kürzlichen Halbleitervorrichtungen besonders akut, die eine große Anzahl von Anschlußleitungen an jedem Gehäusekörper besitzen. Offensichtlich untergräbt eine Ausbildung des Loches und das Einschieben des Pfostens in das Loch das vorteilhafte Merkmal der Oberflächenmontage-Technologie und es wird die Effizienz der Montage unvermeidbar verschlechtert.
  • In der Zwischenzeit gibt es verschiedene Halbleitervorrichtungen, die bei Betrieb Wärme erzeugen. Es besteht daher ein Bedarf nach einem Halbleitergehäuse, welches eine effiziente Kühlung der Vorrichtung vereinfacht. Das herkömmliche Gehäuse nach Fig. 1 ist mit einem Nachteil in Verbindung mit diesem Punkt behaftet insofern als das Gehäuse keine Kühlrippe besitzt. Somit muß das Abbauen von Wärme über den Harz- Gehäusekörper erreicht werden. Wie leicht verstanden werden kann, ist solch ein Prozeß des Wärmeabbaus uneffizient und die Gehäusekonstruktion von Fig. 1 kann lediglich für solche Vorrichtungen verwendet werden, die wenig Wärme erzeugen. Der Prozeß der Befestigung einer Kühlrippe an dem Härz-Gehäusekörper kompliziert den Herstellungsprozeß der Vorrichtung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der vorliegenden Erfindung eine verbesserte nützliche Halbleitervorrichtung und ein Halbleitersubstrat zum Montieren derselben zu schaffen, bei der die den herkömmlichen Vorrichtungen anhaftenden Probleme beseitigt sind, und insbesondere eine Halbleitervorrichtung zu schaffen, die ein einzelnes In-Line-Gehäuse des Oberflächen- Montagetyps besitzt und zwar bei einem verbesserten Wirkungsgrad der Wärmezerstreuung und mit einem reduzierten Raum, der von der Halbleitervorrichtung belegt wird.
  • Diese Aufgabe wird durch eine Halbleitervorrichtung und ein Substrat zum Montieren derselben durch die Merkmale des Kennzeichnungsteiles des Anspruches 1 gelöst. Vorteilhafte Ausführungsformen ergeben sich aus den Unteransprüchen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung geschaffen werden, die aufrecht auf einem Substrat wie beispielsweise einer gedruckten Schaltungsplatte gehalten werden kann während ein ausgezeichneter Wirkungsgrad der Wärmezerstreuung beibehalten wird. Es sei darauf hingewiesen, daß die Vorrichtung auf dem Substrat durch den äußeren Anschlußleiter-Teil der Verbindungsleitungen und durch die Wärmeabbauleitung gehalten wird. Der äußere Leitungsabschnitt der Verbindungsleitungen ist seitlich umgebogen, so daß er sich im wesentlichen parallel zur Montagefläche des Substrats erstreckt und in Eingriff mit dem Substrat steht. Solch eine Halbleitervorrichtung ist speziell für die Montage auf einem Substrat mit Hilfe der Oberflächen- Montagetechnologie geeignet. Dadurch wird auch die Wärmeableit-Leitung gleichzeitig als eine Wärmesenke und als mechanische Halterungsvorrichtung verwendet.
  • Andere Ziele und weitere Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Diagramm, welches ein herkömmliches Halbleitergehäuse für eine Oberflächenmontage zeigt;
  • Fig. 2 ist ein Diagramm, welches die Montage einer Halbleitervorrichtung an einem Substrat zeigt;
  • Fig. 3 ist ein Diagramm in einer Draufsicht, welches eine Halbleitervorrichtung zeigt, die ein Gehäuse gemäß einer ersten Ausführungsform der vorliegenden Erfindung besitzt;
  • Fig. 4 ist ein Diagramm, welches eine Halbleitervorrichtung in einer Seitenansicht in dem Zustand zeigt, bei dem die Vorrichtung an einem Substrat montiert ist;
  • Fig. 5 ist ein Diagramm, welches die Halbleitervorrichtung von Fig. 3 in einer Aufriß-Querschnittsansicht zeigt;
  • Fig. 6 ist ein Diagramm, welches eine Abwandlung der Vorrichtung von Fig. 3 veranschaulicht;
  • Fig. 7 zeigt ein Diagramm, welches die Montage der Halbleitervorrichtung von Fig. 6 an einem Substrat veranschaulicht;
  • Fig. 8 ist ein Diagramm, welches eine Abwandlung der Vorrichtung von Fig. 6 wiedergibt;
  • Fig. 9 ist ein Diagramm, welches eine andere Abwandlung der Vorrichtung von Fig. 6 veranschaulicht;
  • Fig. 10 ist ein Diagramm, welches die Konstruktion einer zusammengesetzten Wärme-Dissipationsleitung zeigt, die bei dem Gehäuse der vorliegenden Erfindung verwendet wird;
  • Fig. 11 ist ein Diagramm, welches verschiedene Kombinationen von Materialien zeigt, die für die Wärme- Dissipationsleitung von Fig. 10 verwendet werden;
  • Fig. 12(A)-12(C) sind Diagramme, welche die Konstruktion von anderen zusammengesetzten Wärme-Dissipationsleitungen veranschaulichen; und
  • Fig. 13(A)-13(F) sind Diagramme, die verschiedene Beispiele einer Spannungsabbaukonstruktion zeigen, die bei dem Gehäuse nach der vorliegenden Erfindung verwendet wird.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im folgenden wird eine Beschreibung einer Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung unter Hinweis auf die Fig. 3-5 gegeben, wobei Fig. 3 die Vorrichtung 10 in einer perspektivischen Ansicht zeigt, während fig. 4 die Vorrichtung 10 in einer Seitenansicht zeigt. Ferner zeigt Fig. 5 die Vorrichtung 10 in einer Aufriß-Querschnittsansicht.
  • Gemäß den Zeichnungen enthält die Halbleitervorrichtung 10 einen Gehäusekörper 11 aus einem Epoxy-Harz, in welchem ein Halbleiterchip 15, so wie in Fig. 5 gezeigt ist, mit Hilfe eines gußtechnischen Übertragungsprozesses eingebettet ist. Der Gehäusekörper 11 besitzt eine flache Gestalt, die durch ein Paar von sich gegenüberliegenden flachen Hauptflächen definiert ist. Am Bodenrand des Gehäuses 11 sind eine Vielzahl von Anschlußleitern 14 vorgesehen, die sich in Abwärtsrichtung erstrecken, während ein Wärme-Disspationsleiter 12 vorgesehen ist, der sich in einer nach oben verlaufenden Richtung von dem oberen Rand des Gehäusekörpers 11 aus erstreckt. Der Wärme-Dissipationsleiter 12, der sich in der genannten Weise nach oben hin erstreckt, wird dann aufeinanderfolgend zweimal gebogen und zwar jedesmal um einen Winkel von etwa 90 Grad und erstreckt sich dann in einer Abwärtsrichtung entlang der flachen Hauptfläche des Gehäusekörpers 11. Dadurch bildet der Teil des Wärme-Dissipationsleiters 12, der außerhalb des Gehäusekörpers 11 gelegen ist, einen Wärmesenke-Teil 12b, der an einem unteren Randabschnitt 12a endet. Andererseits besitzt der Wärme-Dissipationsleiter 12 einen Stufenabschnitt 12c, der in dem Gehäusekörper 11 eingebettet ist und zwar derart, daß der Stufenabschnitt 12c das Halbleiterchip 12 darauf abstützt. Siehe hierzu die Querschnittsansicht von Fig. 5.
  • In Verbindung mit Fig. 5 sei darauf hingewiesen, daß jeder Leiter 14 aus einem äußeren Leiterabschnitt 14a, der von dem Gehäusekörper 11 nach außen vorspringt, und einem inneren Leiterabschnitt 14b gebildet ist, der innerhalb des Gehäusekörpers 11 gehalten wird. Der innere Leitungsabschnitt 14b ist mit dem Halbleiterchip 15 durch einen Verbindungsdraht 14c verbunden. Dabei ist der äußere Leitungsabschnitt 14a seitlich um einen Winkel von etwa 90 Grad umgebogen, wie in Fig. 4 gezeigt ist, und zwar für einen Angriff oder Eingriff mit einem Substrat 19 wie beispielsweise einer gedruckten Schaltungsplatte. Es sei darauf hingewiesen, daß das Substrat 19 Leitermuster darauf trägt, die eine Schaltung bilden, wobei ein Lötmaterial 18 darauf vorgesehen ist. Ferner ist der Wärme-Dissipationsleiter 12 in solcher Weise ausgebildet, daß der untere Randabschnitt 12a an einer Höhe ausgebildet ist, die im wesentlichen mit der Höhe des seitlich umgebogenen äußeren Leitungsabschnitt 14a der Verbindungsleitungen 14 fluchtet bzw. abschließt.
  • Indem die Vorrichtung in dieser bisher beschriebenen Weise konstruiert wird, wird die Vorrichtung auf dem Substrat 19 durch den Verbindungsleiter 14 und den Wärme-Dissipationsleiter 12 aufrecht gehalten. Indem daher die Vorrichtung zusammen mit dem Substrat 19 durch eine Heizvorrichtung transportiert wird, erfolgt ein Aufschmelzen des Lötmaterials 18 und die Vorrichtung wird fest auf dem Substrat 19 montiert, wie dies in Fig. 4 gezeigt ist. Dadurch kann die Vorrichtung nach der vorliegenden Erfindung auf dem Substrat durch die Oberflächen-Montagetechnologie montiert werden und der Wirkungsgrad der Herstellung von elektronischen Geräten kann signifikant verbessert werden. Ferner ist die Gehäusekonstruktion, die bei der vorliegenden Ausführungsform realisiert wird, auch auf Vorrichtungen anwendbar, bei denen der Halbleiterchip 15 ziemlich Wärme erzeugt. Die Wärme wird von dem Chip 15 zu dem Wärmesenke-Teil 12b überführt und zwar entlang dem Wärme-Dissipationsleiter 12 und wird in den Raum abgestrahlt. Bei der Ausführungsform von Fig. 4 kann ersehen werden, daß der Wärmesenke-Teil 12b des Wärme-Dissipationsleiters 12 auf der flachen Hauptfläche des Gehäusekörpers 11 mit Hilfe eines Wärme leitenden Klebemittels 13 befestigt ist. Dadurch wird der Wirkungsgrad der Wärme-Dissipation von dem Halbleiterchip 15 zu dem Wärmesenke-Teil 12b und ferner in den Raum noch weiter verbessert.
  • Fig. 6 zeigt eine Halbleitervorrichtung 30 gemäß einer Abwandlung der Halbleitervorrichtung 10 von Fig. 3. Bei der Vorrichtung von Fig. 6 ist ein Wärme-Dissipationsleiter 31, der im wesentlichen identisch mit dem Wärme-Dissipationsleiter 12 ist, verwendet, wobei der Wärme-Dissipationsleiter 31 sich in einem Punkt von dem Wärme-Dissipationsleiter 12 unterscheidet, und zwar daß der Wärme-Dissipationsleiter 31 einen unteren Randabschnitt 31a besitzt, der in eine Kamm-Gestalt geformt ist und der seitlich umgebogen ist, um die mechanische Stabilität der Vorrichtung zu verbessern. Durch seitliches Umbiegen des Teiles 31a wird der Bereich zum Anlöten der Leitung 31 an dem Substrat vergrößert. Siehe Fig. 7. In bevorzugter Weise sind die Zähne des unteren Randteiles 31a in Entsprechung zu dem Spalt vorgesehen, der zwischen den benachbarten Verbindungsleitungen 14 ausgebildet ist, um eine mögliche Kurzschlußverbindung zu vermeiden. Ferner vereinfacht die kammförmige Konstruktion des unteren Randabschnittes 31a den Biegeprozeß.
  • Fig. 8 zeigt eine Halbleitervorrichtung 40 gemäß einer Abwandlung der Vorrichtung 30 von Fig. 6, wobei die Vorrichtung einen Wärme-Dissipationsleiter 41 ähnlich dem Wärme- Dissipationsleiter 31 besitzt mit der Ausnahme, daß der Wärme-Dissipationsleiter 41 einen unteren Randabschnitt 41a besitzt, der in zwei entgegengesetzt verlaufende seitliche Richtungen gebogen ist. Dabei ist jeder Zahn des kammförmigen Abschnitts 41a seitlich umgebogen und zwar abwechselnd in zwei einander entgegengesetzt verlaufenden Richtungen, um dadurch die mechanische Stabilität auf dem Substrat zu verbessern. Alternativ sind die Zähne des kammförmig gestalteten Abschnitts 31a in einer von zwei entgegengesetzt verlaufenden Richtungen gebogen, um jegliche Hindernisse, die auf dem Substrat entstehen, zu vermeiden.
  • Fig. 9 zeigt eine Halbleitervorrichtung 50 gemäß einer Abwandlung der Vorrichtung 30 von Fig. 7, wobei die Vorrichtung 50 Verbindungsleitungen 50 entsprechend den Verbindungsleitungen 14 besitzt und zwar mit der Ausnahme, daß jede Leitung einen äußeren Leistungsabschnitt besitzt, der seitlich an dem unteren Rand des Gehäusekörpers 11 umgebogen ist, wo der Leiter aus dem Gehäusekörper nach außen ragt. Dadurch wird die Länge der Leitung 50 reduziert und die Verzögerung in einer Signalübertragung durch die Leitung wird minimal gestaltet. Ferner minimiert eine Reduzierung der Länge der Leitung 50 die Möglichkeit, daß externe Störsignale in die Schaltung eindringen und zwar von dem freiliegenden Abschnitt der Verbindungsleitung 50 aus. In Entsprechung zu der reduzierten Länge der Verbindungsleitung 50 ist der Wärme-Dissipationsleiter 31 mit einer reduzierten Länge ausgebildet derart, daß der untere Rand 31a mit einer bündigen Beziehung mit dem äußeren Leitungsabschnitt des Verbindungsleiters 50 ausgebildet ist.
  • Fig. 10 zeigt ein Diagramm, welches einen Querschnitt eines Leiterrahmens wiedergibt, aus welchem der Wärme- Dissipationsleiter 12 und die Verbindungsleitungen 14 der Halbleitervorrichtung von Fig. 3 gebildet werden. Es sei jedoch darauf hingewiesen, daß die im folgenden gegebene Beschreibung in bezug auf die Konstruktion des Leiterrahmens auch ebenso auf die Wärme-Dissipationsleiter anwendbar ist und auch auf die Verbindungsleitungen der anderen Ausführungsformen anwendbar ist.
  • Gemäß Fig. 10 kann ersehen werden, daß der Wärme- Dissipationsleiter 12 eine Platte 20c aus einer Kupferlegierung enthält (MF202 - ein Warenzeichen, eine Legierung aus Cu-Sn-Zn), und Kaschierungsschichten 20a und 20b, die beide aus einer Fe-Ni-Legierung bestehen und die erste bzw. zweite sich gegenseitig gegenüberliegende Hauptflächen der Platte 20c bedecken. Die Kaschierungsschichten 20a und 20b können beispielsweise mit Hilfe eines thermischen Bindungsprozesses vorgesehen werden. Durch die Verwendung solch einer zusammengesetzten Struktur für die Wärme-Dissipations-Rahmen 12 als auch für die Verbindungsleitungen 14 wird es möglich, verschiedene Vorzugsmerkmale diesen Teilen oder Abschnitten zu erteilen wie beispielsweise eine hohe elektrische Leitfähigkeit eine hohe mechanische Festigkeit und eine hohe thermische Leitfähigkeit.
  • Um die gewünschte Eigenschaft, wie sie oben erläutert wurde, zu erhalten, ist es zu bevorzugen die Dicke t&sub1; und t&sub2; der Kaschierungsschichten 20a und 20b in bezug auf die Dicke T der Kupferlegierungsplatte 20c so einzustellen, daß die folgende Beziehung befriedigt wird:
  • 0.3 ≤ (t/T) ≤ 2, (1)
  • worin t die Gesamtdicke der Kaschierungsschichten 20a und 20b wiedergibt (t = t&sub1; + t&sub2;). Indem man die Gesamtdicke des Wärme- Dissipationsleiters 12 durch einen Parameter W bezeichnet, wie in Fig. 10 angegeben ist, ist es auch zu bevorzugen das Verhältnis t/W so einzustellen, daß es in den folgenden Bereich fällt:
  • 0.4 ≤ (t(W) ≤ 0.7. (2)
  • Innerhalb des Bereiches, in welchem die zuvor erläuterten zwei Bedingungen (1) und (2) erfüllt werden, kann man die Dicke der Schichten 20a, 20b und 20c in der gewünschten Weise einstellen. Fig. 11 zeigt ein paar Beispiele der Kombination, welche die zuvor aufgestellten Forderungen befriedigt unter einer Einschränkung, daß die Dicke t&sub1; gleichgesetzt wird der Dicke t&sub2; und daß die Gesamtdicke W auf etwa 150 um eingestellt wird.
  • Es sei weiter darauf hingewiesen, daß, so lange die zuvor erwähnten Bedingungen (1) und (2) erfüllt werden, man die Konstruktion des Leiterrahmens modifizieren kann, wie in den Fig. 12(A)-12(C) gezeigt ist, wobei Fig. 12(A) einen Fall zeigt, bei dem die Kaschierungsschichten 20e und 20f aus Kupferlegierung dazu verwendet werden, um eine Kernschicht 20d aus der Fe-Ni-Legierung zu bedecken, während Fig. 12(B) eine Konstruktion zeigt, bei der eine einzelne Kaschierungsschicht 20g aus der Fe-Ni-Legierung eine Kernschicht 20h aus einer Kupferlegierung bedeckt. Ferner zeigt Fig. 12(C) eine Konstruktion ähnlich der Konstruktion von Fig. 10 mit der Ausnahme, daß die Dicke von beiden Kaschierungsschichten 20j und 20k, die auf beiden Seiten einer Kernschicht 20i aus einer Kupferlegierung vorgesehen sind und zwar in Entsprechung zu den Kaschierungsschichten 20a und 20b, nichteinheitlich ausgeführt ist. Selbst im Falle der Fig. 12(A)-12(C) kann man ein Leiterrahmenteil erhalten, welches eine ausreichende elektrische und thermische Leitfähigkeit besitzt als auch eine ausreichende mechanische Steifigkeit hat so lange die vorgenannten Bedingungen (1) und (2) erfüllt werden.
  • Die Fig. 13(A)-13(F) sind Diagramme, welche die Konstruktion des Stufenteiles 12c der Vorrichtung, die in Fig. 5 gezeigt ist, wiedergeben.
  • Gemäß den Zeichnungen ist der Stufenteil 12c mit einer oder mit mehreren Öffnungen oder Bohrungen versehen wie beispielsweise einer Öffnung 21a, die in Fig. 13(A) gezeigt ist, um eine mechanische Spannung aufzufangen oder zu absorbieren, die in dem Stufenabschnitt 12c zu der Zeit auftritt, wenn das Aufschmelzen der Lötmateriallegierung erzielt wird. Es sei darauf hingewiesen, daß ohne solche Öffnungen an dem Stufenabschnitt 12c ein wesentliches Risiko dafür besteht, daß das Halbleiterchip 15 sich von dem Stufenabschnitt 12c entfernt und zwar aufgrund der mechanischen Deformation, die durch den Unterschied in der thermischen Ausdehnung zwischen dem Leiter-Rahmen und dem Chip 15 verursacht wird.
  • Die Öffnung 21a von Fig. 12(A) erstreckt sich seitlich durch den Stufenteil 12c, während Fig. 13(B) vier Öffnungen 21b zeigt, die seitlich und vertikal angeordnet sind, um ein kreuzförmiges Muster zu bilden.
  • Andererseits zeigt Fig. 13(C) Öffnungen 21c, die am Zentrum des Stufenabschnitts 12c eine kreuzförmig gestaltete Öffnung enthalten und vier längliche Öffnungen enthalten, die sich schräg erstrecken, um das zentrale kreuzförmig gestaltete Muster zu umgeben. Fig. 13(D) zeigt ein Öffnungsmuster 21d, welches ein Paar von T-gestalteten Öffnungen besitzt, die so angeordnet sind, daß sie einander gegenüberliegen und zwar in vertikaler Richtung, und ein Paar von E-gestalteten Öffnungen besitzt, die so angeordnet sind, daß sie sich seitlich einander gegenüberliegen.
  • Fig. 13(E) zeigt ein Öffnungsmuster 21e, welches vier längliche Öffnungen enthält, die radial angeordnet sind. Ferner zeigt Fig. 13(F) vier längliche Öffnungen 21f, die so angeordnet sind, daß sie sich seitlich zueinander parallel erstrecken. Irgendeine dieser Öffnungen ist dabei wirksam die Konzentration einer thermischen Spannung zu vermeiden und zwar insbesondere zum Zeitpunkt des Aufschmelzvorganges der Lötmaterial-Legierung.
  • Ferner ist die vorliegende Erfindung nicht auf die zuvor beschriebenen Ausführungsformen beschränkt, sondern es sind verschiedene Abwandlungen und Modifikationen möglich, ohne dabei den Rahmen der vorliegenden Erfindung zu verlassen.

Claims (15)

1. Halbleitervorrichtung, die auf einem Substrat vertikal montiert ist mit:
einem Halbleiterchip (15);
einem Harz-Gehäusekörper (11), der das Halbleiterchip darin aufnimmt, wobei der Harz-Gehäusekörper erste und zweite, einander gegenüberliegende Hauptflächen aufweist, die durch eine Umfangswand miteinander verbunden sind, welche den genannten Harz-Gehäusekörper umschließt, wobei die Umfangswand einen im wesentlichen geradlinigen Bodenrand aufweist, der zu der Montagefläche des Substrats hinweist, und einen oberen Rand aufweist, der dem Bodenrand gegenüberliegt; und
einer Vielzahl von Verbindungsleitungen (14), die an dem Harz-Gehäusekörper entlang dem Bodenrand in solcher Weise angeordnet sind, daß die Verbindungsleitungen von dem Bodenrand nach außen vorspringen, wobei jede der Verbindungsleitungen folgendes enthält: einen inneren Leitungsabschnitt (14b), der innerhalb des Harz-Gehäusekörpers gehalten ist und der elektrisch mit dem Halbleiterchip verbunden ist; und einen äußeren Leitungsabschnitt (14a), der außerhalb von dem Harz-Gehäusekörper gelegen ist und ein äußeres Leitermuster auf dem Substrat kontaktiert;
dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:
einen Wärme-Dissipationsleiter (12) zum Zerstreuen von Wärme, die in dem Halbleiterchip (15) erzeugt wird, wobei der Wärme-Dissipationsleiter eine Platte aus einem Wärme leitenden Material mit einem Stufenabschnitt (12c) und einen Wärmesenke-Abschnitt (12b) umfaßt, der durchgehend mit dem Stufenabschnitt verläuft, wobei der Stufenabschnitt innerhalb des Harz-Gehäusekörpers gehalten ist und den Halbleiterchip an diesem haltert, der Wärmesenke-Abschnitt von dem oberen Rand des Harz-Gehäusekörpers nach außen absteht und einen Abschnitt enthält, der sich im wesentlichen parallel zu der ersten und der zweiten Hauptfläche in einer Richtung von dem oberen Rand zu dem Bodenrand hin erstreckt, wobei der Wärmesenke-Abschnitt wenigstens einen Abschnitt mit einem freien Rand aufweist, der bündig mit dem äußeren Leitungsabschnitt der Verbindungsleiter verläuft, wenn man in einer Richtung senkrecht zu der ersten und der zweiten Hauptfläche blickt, wobei wenigstens ein Abschnitt (12a) des Wärmesenke- Abschnitts (12b) von irgendeiner der ersten und zweiten Hauptflächen getrennt bzw. beabstandet ist;
und wobei wenigstens ein Abschnitt (12a) dadurch wenigstens ein Abstützbein (12a) bildet, welches den Harz- Gehäusekörper aufrecht auf dem Substrat abstützt.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die äußeren Leiterteile (14a) der Verbindungsleitung seitlich umgebogen sind, so daß sie sich im wesentlichen parallel zu der Montagefläche des Substrats erstrecken und um in Eingriff mit dem Substrat (19) zu gelangen.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die jeweiligen äußeren Leitungsabschnitte des Verbindungsleiters (21) seitlich so umgebogen sind, daß sie sich im wesentlichen parallel zu der Montagefläche des Substrats in einer von zwei entgegengesetzt verlaufenden Richtungen erstrecken.
4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die jeweiligen äußeren Leitungsabschnitte (81) abwechselnd in zwei entgegengesetzte Richtungen umgebogen sind.
5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Wärmesenke-Abschnitt (12b) des Wärme- Dissipationsleiters von dem Gehäusekörper in einer nach oben verlaufenden Richtung am oberen Rand verläuft und dann nachfolgend in einer Richtung nach unten zu der Montagefläche hin umgebogen ist.
6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Gehäusekörper (11) im wesentlichen flache Hauptflächen besitzt, und daß der Wärmesenke-Abschnitt (12b) des Wärme-Dissipationsleiters sich in Abwärtsrichtung im wesentlichen orthogonal zu der Montagefläche des Substrats entlang von einer der Hauptflächen erstreckt.
7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Wärmesenke-Abschnitt (12b) eine enge Berührung mit der Seitenwand des Gehäusekörpers (11) vermittels einer Klebemittelschicht (13) hat.
8. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der untere Rand (31a) des Wärmesenke-Abschnitts (31) seitlich umgebogen ist, so daß er sich im wesentlichen parallel zu der Montagefläche des Substrats erstreckt, um an das Substrat in Angriff zu gelangen.
9. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der untere Rand (31a) des Wärmesenke-Abschnitts (31) eine Vielzahl von Zähnen aufweist, die voneinander beab standet sind, und die sich seitlich im wesentlichen parallel zu der Montagefläche des Substrats in Entsprechung zu der seitlichen Umbiegung des unteren Randes erstrecken bzw. vorspringen.
10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß jeder Zahn (41a) der Zähne sich in einer von zwei entgegengesetzt verlaufenden Richtung erstreckt.
11. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß jeder Zahn (31a, 41) der Zähne in Entsprechung zu einem Raum ausgebildet ist, der zwischen benachbarten Verbindungsleitungen gebildet ist.
12. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Verbindungsleitung (51) einen äußeren Leiterabschnitt besitzt, der seitlich im wesentlichen parallel zu der Montagefläche des Substrats an einem Abschnitt umgebogen ist, bei dem die Verbindungsleitung aus dem unteren Rand des Gehäusekörpers (11) austritt.
13. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Stufenabschnitt (12c) eine Öffnung (21a- 21f) aufweist, um eine Konzentration der thermischen Spannung entsprechend einer Stelle abzubauen, wo der Stufenabschnitt den Halbleiterchip kontaktiert.
14. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Wärme-Dissipationsleiter (12) eine zusammengesetzte Platte aufweist, die eine oder mehrere erste Legierungsschichten (20a, 20b, 20d, 20g, 20j, 20k) umfaßt, die Eisen enthält bzw. enthalten, und eine oder mehrere zweite Legierungsschichten (20c, 20e, 20f, 20h, 20i) aufweist, die Kupfer enthält bzw. enthalten, wobei die ersten Legierungsschichten eine Gesamtdicke t haben und die zweiten Legierungsschichten eine Gesamtdicke T haben, welche die folgende Beziehung befriedigen:
0.3 ≤ t/T ≤ 2.
15. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Wärme-Dissipationsleiter (12) eine zusammengesetzte Platte aufweist, die eine oder mehrere erste Legierungsschichten (20a, 20b, 20d, 20g, 20j, 20k) umfaßt bzw. umfassen, die Eisen enthält bzw. enthalten, und eine oder mehrere zweite Legierungsschichten (20c, 20e, 20f, 20h, 20i) aufweist bzw. aufweisen, die Kupfer enthält bzw. enthalten, wobei die ersten Legierungsschichten eine Gesamtdicke t besitzen und die zusammengesetzte Platte eine Gesamtdicke W hat, wobei die folgende Beziehung befriedigt wird:
0.4 ≤ t/W ≤ 0.7.
DE69226824T 1991-06-17 1992-06-16 Halbleitervorrichtung montiert auf einem Substrat Expired - Fee Related DE69226824T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14489591 1991-06-17
JP17682191 1991-07-17
JP3255414A JP2971637B2 (ja) 1991-06-17 1991-10-02 半導体装置

Publications (2)

Publication Number Publication Date
DE69226824D1 DE69226824D1 (de) 1998-10-08
DE69226824T2 true DE69226824T2 (de) 1999-01-14

Family

ID=27318897

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69231409T Expired - Fee Related DE69231409T2 (de) 1991-06-17 1992-06-16 Oberflächenmontierbare Halbleiterpackung
DE69226824T Expired - Fee Related DE69226824T2 (de) 1991-06-17 1992-06-16 Halbleitervorrichtung montiert auf einem Substrat

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69231409T Expired - Fee Related DE69231409T2 (de) 1991-06-17 1992-06-16 Oberflächenmontierbare Halbleiterpackung

Country Status (5)

Country Link
US (1) US5305179A (de)
EP (2) EP0521335B1 (de)
JP (1) JP2971637B2 (de)
KR (1) KR950013047B1 (de)
DE (2) DE69231409T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786985A (en) * 1991-05-31 1998-07-28 Fujitsu Limited Semiconductor device and semiconductor device unit
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads
US5619012A (en) * 1993-12-10 1997-04-08 Philips Electronics North America Corporation Hinged circuit assembly with multi-conductor framework
EP0675363A3 (de) * 1994-03-31 1997-03-05 Delco Electronics Corp Beschleunigungsmessanordnung.
JPH0846104A (ja) * 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
KR0155843B1 (ko) * 1995-07-07 1998-12-01 이대원 반도체장치
JPH0951126A (ja) * 1995-08-09 1997-02-18 Saamobonitsuku:Kk 熱電変換装置
US5644081A (en) * 1995-09-28 1997-07-01 Delco Electronics Corp. Microaccelerometer package with integral support braces
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6236116B1 (en) * 1998-09-03 2001-05-22 Micron Technology, Inc. Semiconductor device having a built-in heat sink and process of manufacturing same
US6396133B1 (en) * 1998-09-03 2002-05-28 Micron Technology, Inc. Semiconductor device with heat-dissipating lead-frame and process of manufacturing same
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
US6061242A (en) * 1999-02-25 2000-05-09 Micron Technology, Inc. Die paddle heat sink with thermal posts
US6236567B1 (en) * 1999-12-03 2001-05-22 Caesar Technology Inc. Electronic device package with enhanced heat dissipation effect
JP2002171086A (ja) 2000-11-29 2002-06-14 Pioneer Electronic Corp 部 品
JP4454181B2 (ja) 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6885562B2 (en) 2001-12-28 2005-04-26 Medtronic Physio-Control Manufacturing Corporation Circuit package and method for making the same
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
JP4641762B2 (ja) * 2003-10-16 2011-03-02 シャープ株式会社 光半導体装置
TWI259755B (en) * 2004-10-12 2006-08-01 Delta Electronics Inc Heat sink fixing device
WO2006068643A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics
TWI296750B (en) * 2005-12-20 2008-05-11 Asustek Comp Inc Heat-dissipating device coupled by a heat pipe
DE102008040488A1 (de) * 2008-07-17 2010-01-21 Robert Bosch Gmbh Elektronische Baueinheit und Verfahren zu deren Herstellung
US8004080B2 (en) 2009-09-04 2011-08-23 Freescale Smeiconductor, Inc. Edge mounted integrated circuits with heat sink
WO2015050145A1 (ja) * 2013-10-02 2015-04-09 日立オートモティブシステムズ株式会社 電子制御装置
CN104269385B (zh) * 2014-10-21 2017-12-19 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
CN113727082B (zh) * 2021-08-20 2023-12-01 深圳亮仔光电科技有限公司 一种主动智能散热装置和投影机密封光机

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899719A (en) * 1973-08-30 1975-08-12 Electronic Molding Corp Integrated circuit panel and dual in-line package for use therewith
US4012769A (en) * 1975-08-04 1977-03-15 Thermalloy Incorporated Heat sink with parallel flat faces
JPS6050346B2 (ja) * 1980-04-16 1985-11-08 日本電気株式会社 半導体装置の製造方法
US4546406A (en) * 1980-09-25 1985-10-08 Texas Instruments Incorporated Electronic circuit interconnection system
US4387413A (en) * 1980-12-24 1983-06-07 Rca Corporation Semiconductor apparatus with integral heat sink tab
JPS59136956A (ja) * 1983-01-25 1984-08-06 Rohm Co Ltd 半導体装置
DE3305167C2 (de) * 1983-02-15 1994-05-05 Bosch Gmbh Robert Elektrische Schaltungsanordnung mit einer Leiterplatte
JPS6028256A (ja) * 1983-07-26 1985-02-13 Fujitsu Ltd 半導体装置
JPS6062140A (ja) * 1983-09-14 1985-04-10 Toshiba Corp 樹脂封止型半導体装置
JPS60164346A (ja) * 1984-02-06 1985-08-27 Hitachi Cable Ltd Ic用リ−ドフレ−ム
DE3421539A1 (de) * 1984-06-08 1985-12-19 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement fuer smd-technik
JPS6184841A (ja) * 1984-10-02 1986-04-30 Toshiba Corp 半導体装置の外囲器
US5126820A (en) * 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS62263667A (ja) * 1986-05-12 1987-11-16 Hitachi Tobu Semiconductor Ltd 電子装置
US4811166A (en) * 1986-07-02 1989-03-07 Texas Instruments Incorporated Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member
JPS63129652A (ja) * 1986-11-20 1988-06-02 Toshiba Corp 半導体装置
JPS63181456A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp 半導体装置
US4975763A (en) 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JPH084117B2 (ja) * 1988-03-30 1996-01-17 株式会社東芝 半導体装置の製造方法
US5049973A (en) * 1990-06-26 1991-09-17 Harris Semiconductor Patents, Inc. Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)

Also Published As

Publication number Publication date
EP0767495A2 (de) 1997-04-09
JPH0574991A (ja) 1993-03-26
KR930001359A (ko) 1993-01-16
DE69226824D1 (de) 1998-10-08
EP0521335B1 (de) 1998-09-02
JP2971637B2 (ja) 1999-11-08
US5305179A (en) 1994-04-19
EP0767495B1 (de) 2000-08-30
EP0767495A3 (de) 1997-05-21
DE69231409T2 (de) 2001-04-19
KR950013047B1 (ko) 1995-10-24
EP0521335A1 (de) 1993-01-07
DE69231409D1 (de) 2000-10-05

Similar Documents

Publication Publication Date Title
DE69226824T2 (de) Halbleitervorrichtung montiert auf einem Substrat
DE19507573C2 (de) Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur
DE60131677T2 (de) I-kanal-oberflächenmontage-verbinder
DE69131712T2 (de) Lottragender anschlussdraht
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE69413456T2 (de) Gehäuse mit einer Anschlussreihe für senkrechte Montierung auf einer Leiterplatte
DE68917694T2 (de) Schaltungsplattenzusammenbau und Kontaktstift, der darin verwendet wird.
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE19928788B4 (de) Elektronisches Keramikbauelement
DE69421592T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19733702B4 (de) Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
EP0920055A2 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE2554965A1 (de) Elektrische kompaktschaltungsanordnung
DE3913221A1 (de) Halbleiteranordnung
DE4135183C2 (de) Anschlussleiste und deren Verwendung in einer Halbleiter-Anordnung
DE19634202C2 (de) Halbleitervorrichtung
DE69212902T2 (de) Halbleiteranordnung mit Halterung und Verfahren zum Montieren von Halbleiteranordnungen mit Halterung
DE1951583A1 (de) Halbleitervorrichtungen mit einem laenglichen Koerper aus formbarem Material
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4130899C2 (de) Halbleitervorrichtung
DE19819217B4 (de) Leiterplatte für eine elektronische Komponente
EP0881866B1 (de) Steuergerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee