JP2867537B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2867537B2 JP2867537B2 JP1977890A JP1977890A JP2867537B2 JP 2867537 B2 JP2867537 B2 JP 2867537B2 JP 1977890 A JP1977890 A JP 1977890A JP 1977890 A JP1977890 A JP 1977890A JP 2867537 B2 JP2867537 B2 JP 2867537B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- contact
- integrated circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に
アルミニウム配線−半導体基板間のコンタクトの形成方
法に関する。
アルミニウム配線−半導体基板間のコンタクトの形成方
法に関する。
〔従来の技術〕 従来の半導体集積回路装置のアルミニウム配線−半導
体基板間のコンタクトの形成方法について、第３図を参
照して説明する。Ｐ型のSiからなる半導体基板１にフォ
トレジスト膜又は、アルミニウム膜をマスクとして、As
を選択的にイオン注入することにより、半導体基板１表
面に、ｎ型の拡散層２を形成する。この拡散層２は、半
導体集積回路装置内で、トランジスタのソース・ドレイ
ン部、回路上の抵抗等として使われる。
体基板間のコンタクトの形成方法について、第３図を参
照して説明する。Ｐ型のSiからなる半導体基板１にフォ
トレジスト膜又は、アルミニウム膜をマスクとして、As
を選択的にイオン注入することにより、半導体基板１表
面に、ｎ型の拡散層２を形成する。この拡散層２は、半
導体集積回路装置内で、トランジスタのソース・ドレイ
ン部、回路上の抵抗等として使われる。
このようにしてできた半導体基板１上に、素子間又は
配線間の分離の為に分離絶縁膜３を形成する。
配線間の分離の為に分離絶縁膜３を形成する。
分離絶縁膜３を、フォトレジスト膜をマスクにしてリ
アクティブ・イオンエッチ等によりエッチングを行う
と、拡散層２上の分離絶縁膜３は除去され、コンタクト
部４が形成される。コンタクト部４内の半導体基板２上
に、TiW、Alをスパッタリング法によりそれぞれ0.1μ
ｍ、1.1μｍほど堆積させると、バリアメタル膜５及び
アルミニウム配線７が形成される。さらに、バリアメタ
ル膜５及び、アルミニウム配線７を選択的にエッチング
すると第３図に示す構造のｎ型の拡散層２へのコンタク
トが形成される。このようにして形成されたコンタクト
は、熱処理を水素雰囲気中で行うことにより、アルミニ
ウム配線７−拡散層２間のコンタクト抵抗を低くする事
が可能となる。
アクティブ・イオンエッチ等によりエッチングを行う
と、拡散層２上の分離絶縁膜３は除去され、コンタクト
部４が形成される。コンタクト部４内の半導体基板２上
に、TiW、Alをスパッタリング法によりそれぞれ0.1μ
ｍ、1.1μｍほど堆積させると、バリアメタル膜５及び
アルミニウム配線７が形成される。さらに、バリアメタ
ル膜５及び、アルミニウム配線７を選択的にエッチング
すると第３図に示す構造のｎ型の拡散層２へのコンタク
トが形成される。このようにして形成されたコンタクト
は、熱処理を水素雰囲気中で行うことにより、アルミニ
ウム配線７−拡散層２間のコンタクト抵抗を低くする事
が可能となる。
上述した従来のアルミニウム配線−半導体基板間のコ
ンタクト形成方法においては、拡散層２、バリアメタル
膜５及びアルミニウム配線７間の密着性を高め、拡散層
２−アルミニウム配線７間の抵抗を小さくするために、
水素雰囲気中で、400〜500℃の熱処理を行っているが、
抵抗値を小さくする為に、従来技術のコンタクトにおい
てはTiWのバリア性が保持されず、アルミニウム配線か
ら半導体基板への拡散層洩れ電流が増大してしまうとい
う問題点があった。
ンタクト形成方法においては、拡散層２、バリアメタル
膜５及びアルミニウム配線７間の密着性を高め、拡散層
２−アルミニウム配線７間の抵抗を小さくするために、
水素雰囲気中で、400〜500℃の熱処理を行っているが、
抵抗値を小さくする為に、従来技術のコンタクトにおい
てはTiWのバリア性が保持されず、アルミニウム配線か
ら半導体基板への拡散層洩れ電流が増大してしまうとい
う問題点があった。
本発明の半導体集積回路の製造方法は、半導体基板上
に形成された、素子間又は層間の分離絶縁膜を選択的に
開孔してコンタクト部を形成し、前記コンタクト部にバ
リアメタル膜を形成する工程、前記バリアメタル膜上
に、酸化シリコン膜を形成後、アルミニウム膜を形成す
る工程、及び熱処理を行なって前記酸化シリコン膜の少
なくとも一部を還元する工程を有している。
に形成された、素子間又は層間の分離絶縁膜を選択的に
開孔してコンタクト部を形成し、前記コンタクト部にバ
リアメタル膜を形成する工程、前記バリアメタル膜上
に、酸化シリコン膜を形成後、アルミニウム膜を形成す
る工程、及び熱処理を行なって前記酸化シリコン膜の少
なくとも一部を還元する工程を有している。
次に本発明を図面を参照して説明する。
第１図は本発明の一実施例を説明するための工程順に
示す半導体チップの断面図である。
示す半導体チップの断面図である。
Ｐ型Siからなる半導体基板１にフォトレジスト膜又
は、アルミニウム膜をマスクとしてAsを選択的に、30ke
V程度のエネルギーで、イオン注入することにより、半
導体基板１の表面上に薄いｎ型の拡散層２を形成する。
この拡散層は、従来技術の時と同様、トランジスタのソ
ース・ドレイン部、又は回路上の抵抗等として使われて
いる。このようにしてできた半導体基板１上には、一般
に素子間又は層間の分離用としてボロン又はリンをドー
プしたPSG膜、酸化シリコン膜等が設けられる。ここで
は1.0μｍの酸化シリコン膜を気相成長することにより
堆積させ、分離絶縁膜３を形成した。この分離絶縁膜３
をリアクティブ・イオン・エッチによりエッチングし、
ｎ型の拡散層２の表面がむき出しになるようにコンタク
ト４部を形成する。拡散層２の表面に表面処理を施した
後、TiWをスパッタし、バリアメタル膜５を0.1μｍほど
堆積させる。さらに、酸化シリコン膜６を厚さ１〜2nm
ほど気相成長、又はスパッタリング法により形成する
（第１図（ａ））。
は、アルミニウム膜をマスクとしてAsを選択的に、30ke
V程度のエネルギーで、イオン注入することにより、半
導体基板１の表面上に薄いｎ型の拡散層２を形成する。
この拡散層は、従来技術の時と同様、トランジスタのソ
ース・ドレイン部、又は回路上の抵抗等として使われて
いる。このようにしてできた半導体基板１上には、一般
に素子間又は層間の分離用としてボロン又はリンをドー
プしたPSG膜、酸化シリコン膜等が設けられる。ここで
は1.0μｍの酸化シリコン膜を気相成長することにより
堆積させ、分離絶縁膜３を形成した。この分離絶縁膜３
をリアクティブ・イオン・エッチによりエッチングし、
ｎ型の拡散層２の表面がむき出しになるようにコンタク
ト４部を形成する。拡散層２の表面に表面処理を施した
後、TiWをスパッタし、バリアメタル膜５を0.1μｍほど
堆積させる。さらに、酸化シリコン膜６を厚さ１〜2nm
ほど気相成長、又はスパッタリング法により形成する
（第１図（ａ））。
さらに酸化シリコン膜６、アルミニウム膜の積層膜を
フォトレジストをマスクにしてエッチングしてアルミニ
ウム配線７を形成すると、第１図（ｂ）に示す構造のｎ
型拡散層へのコンタクトの形成が可能となる。
フォトレジストをマスクにしてエッチングしてアルミニ
ウム配線７を形成すると、第１図（ｂ）に示す構造のｎ
型拡散層へのコンタクトの形成が可能となる。
上述した構造のコンタクトは、十分アルミニウム配線
７−拡散層２間の抵抗が低くなるように、熱処理を行う
必要がある。この熱処理により酸化シリコンはアルミニ
ウムにより還元され、酸化アルミニウム、Si,Alの混合
物からなる中間層が形成され、十分低抵抗のコンタクト
が得られる。例えば1nmの酸化シリコン膜の場合は450℃
の熱処理を20分行えばよい。
７−拡散層２間の抵抗が低くなるように、熱処理を行う
必要がある。この熱処理により酸化シリコンはアルミニ
ウムにより還元され、酸化アルミニウム、Si,Alの混合
物からなる中間層が形成され、十分低抵抗のコンタクト
が得られる。例えば1nmの酸化シリコン膜の場合は450℃
の熱処理を20分行えばよい。
このようにして形成したコンタクトの洩れ電流（ｐ−
ｎ接合の逆バイアス電流）と熱処理温度の関係を第２図
に実線で示す。但し、熱処理時間は20分とする。低温で
は酸化シリコン膜がほとんどそのまま残るので洩れ電流
が小さいのは当然である。
ｎ接合の逆バイアス電流）と熱処理温度の関係を第２図
に実線で示す。但し、熱処理時間は20分とする。低温で
は酸化シリコン膜がほとんどそのまま残るので洩れ電流
が小さいのは当然である。
ｎ型の拡散層とアルミニウム配線７とのコンタクトの
形成を例にあげたが、ｐ型の拡散層とアルミニウム配線
とのコンタクトの形成においても同様に本発明を適用で
きる。さらにバリアメタルとしてTiWだけでなくその他
のバリアメタルでもよい。
形成を例にあげたが、ｐ型の拡散層とアルミニウム配線
とのコンタクトの形成においても同様に本発明を適用で
きる。さらにバリアメタルとしてTiWだけでなくその他
のバリアメタルでもよい。
以上説明したように本発明は、バリアメタル膜とアル
ミニウム配線との間に酸化シリコン膜を形成することに
より、アルミニウム配線−拡散層間の密着性をよくする
ための熱処理を行っても、洩れ電流を小さく抑える事が
できるので、良好なコンタクトをもつ半導体集積回路装
置を実現することが可能となる。
ミニウム配線との間に酸化シリコン膜を形成することに
より、アルミニウム配線−拡散層間の密着性をよくする
ための熱処理を行っても、洩れ電流を小さく抑える事が
できるので、良好なコンタクトをもつ半導体集積回路装
置を実現することが可能となる。
第１図（ａ），（ｂ）は本発明の一実施例を説明するた
めの工程順に示す半導体チップの断面図、第２図は、拡
散層２とアルミニウム配線７の間にｐ−ｎ接合に対して
逆方向に電流を流した時の熱処理温度と洩れ電流のとの
関係を示す特性図、第３図は従来のコンタクト形成方法
を説明するための縦断面図である。 １……半導体基板、２……拡散層、３……分離絶縁膜、
４……コンタクト部、５……バリアメタル膜、６……絶
縁膜、アルミニウム配線膜。
めの工程順に示す半導体チップの断面図、第２図は、拡
散層２とアルミニウム配線７の間にｐ−ｎ接合に対して
逆方向に電流を流した時の熱処理温度と洩れ電流のとの
関係を示す特性図、第３図は従来のコンタクト形成方法
を説明するための縦断面図である。 １……半導体基板、２……拡散層、３……分離絶縁膜、
４……コンタクト部、５……バリアメタル膜、６……絶
縁膜、アルミニウム配線膜。
Claims (1)
- 【請求項１】半導体基板上に形成された、素子間又は層
間の分離絶縁膜を選択的に開孔してコンタクト部を形成
し、前記コンタクト部にバリアメタル膜を形成する工
程、前記バリアメタル膜上に、酸化シリコン膜を形成
後、アルミニウム膜を形成する工程、及び熱処理を行な
って前記酸化シリコン膜の少なくとも一部を還元する工
程を有する事を特徴とする半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977890A JP2867537B2 (ja) | 1990-01-29 | 1990-01-29 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977890A JP2867537B2 (ja) | 1990-01-29 | 1990-01-29 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03222414A JPH03222414A (ja) | 1991-10-01 |
| JP2867537B2 true JP2867537B2 (ja) | 1999-03-08 |
Family
ID=12008784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977890A Expired - Lifetime JP2867537B2 (ja) | 1990-01-29 | 1990-01-29 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867537B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770564B1 (en) | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
-
1990
- 1990-01-29 JP JP1977890A patent/JP2867537B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03222414A (ja) | 1991-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6152584B2 (ja) | ||
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2601136B2 (ja) | 半導体装置の製造方法 | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JPS5846193B2 (ja) | 半導体装置 | |
| JP2867537B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6242391B2 (ja) | ||
| JP2782737B2 (ja) | 半導体装置の製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JP2659798B2 (ja) | 半導体装置 | |
| JPH0155585B2 (ja) | ||
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP3104335B2 (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPH02226758A (ja) | 半導体装置 | |
| JPS6150385B2 (ja) | ||
| JPH04296020A (ja) | 半導体装置およびその製造方法 | |
| JPS59222939A (ja) | 半導体装置 | |
| JPS6113383B2 (ja) | ||
| JPS6046546B2 (ja) | 半導体装置の製造方法 | |
| JPH06295879A (ja) | 半導体装置の製造方法 |