JPH0897212A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0897212A JPH0897212A JP23290094A JP23290094A JPH0897212A JP H0897212 A JPH0897212 A JP H0897212A JP 23290094 A JP23290094 A JP 23290094A JP 23290094 A JP23290094 A JP 23290094A JP H0897212 A JPH0897212 A JP H0897212A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wafer
- tungsten
- warp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 配線を薄膜化すると共にウエハの反り量を低
減でき、微細な配線の形成が歩留り良く実現できる半導
体装置の製造方法を提供する。 【構成】 各種の素子が形成されたｐ型半導体基板１０
１上に層間絶縁膜１０３を形成後、ｎ型拡散層１０２と
電気的接続のためコンタクト孔１０４を形成する。次に
バリア層として窒化チタン膜１０５をスパッタ法で堆積
後、ＣＶＤ法でタングステン膜１０６を堆積する。この
ＷのＣＶＤ膜は相当の引張り応力を含んでいるので、そ
の応力を低減させるためにＷイオンを注入した結果、応
力は緩和され６吋ウエハでの反りは約１２０μｍから約
４０μｍに減少した。さらにＷ膜１０６とＴｉＮ膜１０
５をパターニングしエッチングしてＷ配線１０８を形成
後、従来技術により半導体チップを完成する。Ｗ配線の
パターニング中ウエハの反りが軽減されているため、ウ
エハの平坦度が確保され、また低抵抗の配線が得られ
た。
減でき、微細な配線の形成が歩留り良く実現できる半導
体装置の製造方法を提供する。 【構成】 各種の素子が形成されたｐ型半導体基板１０
１上に層間絶縁膜１０３を形成後、ｎ型拡散層１０２と
電気的接続のためコンタクト孔１０４を形成する。次に
バリア層として窒化チタン膜１０５をスパッタ法で堆積
後、ＣＶＤ法でタングステン膜１０６を堆積する。この
ＷのＣＶＤ膜は相当の引張り応力を含んでいるので、そ
の応力を低減させるためにＷイオンを注入した結果、応
力は緩和され６吋ウエハでの反りは約１２０μｍから約
４０μｍに減少した。さらにＷ膜１０６とＴｉＮ膜１０
５をパターニングしエッチングしてＷ配線１０８を形成
後、従来技術により半導体チップを完成する。Ｗ配線の
パターニング中ウエハの反りが軽減されているため、ウ
エハの平坦度が確保され、また低抵抗の配線が得られ
た。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、応力の小さな金属配線の形成する半導体装
置の製造方法に関する。
関し、特に、応力の小さな金属配線の形成する半導体装
置の製造方法に関する。
【０００２】
【従来の技術】近年の半導体産業の急速な発展に伴っ
て、半導体デバイスに対しては高速化及び微細化の要求
がますます高まりつつある。半導体デバイスにおける高
速化及び微細化に対応する効果的な手段として、従来よ
りゲート電極や配線材料として抵抗値の低い高融点金属
を使用することが一般的である。この抵抗値の低い高融
点金属としては、タングステンやタングステンシリサイ
ドが最も広く使用されている。
て、半導体デバイスに対しては高速化及び微細化の要求
がますます高まりつつある。半導体デバイスにおける高
速化及び微細化に対応する効果的な手段として、従来よ
りゲート電極や配線材料として抵抗値の低い高融点金属
を使用することが一般的である。この抵抗値の低い高融
点金属としては、タングステンやタングステンシリサイ
ドが最も広く使用されている。
【０００３】次に、従来の金属配線の形成方法について
図面を用いて説明する。図３（ａ）〜図３（ｃ）のそれ
ぞれは、従来のタングステン配線の形成方法の工程順断
面図である。
図面を用いて説明する。図３（ａ）〜図３（ｃ）のそれ
ぞれは、従来のタングステン配線の形成方法の工程順断
面図である。
【０００４】図３（ａ）に示すように、ｐ型半導体基板
３０１上に各種の素子（不図示）を形成したうえで、層
間絶縁膜３０３を形成し、上記各種の素子間をｎ型拡散
層３０２を介して接続するためのコンタクト孔３０４を
形成する。次に、図３（ｂ）に示すようにバリアメタル
及びタングステンとの密着性を向上する目的で窒化チタ
ン膜３０５をスパッタ法にて堆積させる。次に、タング
ステン膜３０６をスパッタ法またはＣＶＤ法等によって
堆積させる。次に、図３（ｃ）に示すように通常のリソ
グラフィー技術によりパターニングし、エッチングする
ことによりタングステン配線３０８を形成する。
３０１上に各種の素子（不図示）を形成したうえで、層
間絶縁膜３０３を形成し、上記各種の素子間をｎ型拡散
層３０２を介して接続するためのコンタクト孔３０４を
形成する。次に、図３（ｂ）に示すようにバリアメタル
及びタングステンとの密着性を向上する目的で窒化チタ
ン膜３０５をスパッタ法にて堆積させる。次に、タング
ステン膜３０６をスパッタ法またはＣＶＤ法等によって
堆積させる。次に、図３（ｃ）に示すように通常のリソ
グラフィー技術によりパターニングし、エッチングする
ことによりタングステン配線３０８を形成する。
【０００５】一般にタングステンに代表される高融点金
属は強い引張応力を有しており、この特徴は、特に、堆
積膜として形成され、熱処理等が加えられると一層顕著
となる。これは、膜中の空孔と熱ストレス（半導体基板
とタングステン膜それぞれの膨張係数は異なることによ
る）に起因するもので、いずれもタングステン膜中のタ
ングステン源子の密度が小さなことが原因である。
属は強い引張応力を有しており、この特徴は、特に、堆
積膜として形成され、熱処理等が加えられると一層顕著
となる。これは、膜中の空孔と熱ストレス（半導体基板
とタングステン膜それぞれの膨張係数は異なることによ
る）に起因するもので、いずれもタングステン膜中のタ
ングステン源子の密度が小さなことが原因である。
【０００６】上述した従来の方法による形成方法で製造
された金属配線は、高融点金属の強い引張応力のため
に、下地との密着性が悪くなって膜はがれが生じたり、
また、たとえはがれなくてもウェハーの反りを増大させ
ることがある。ウェハーの反り量が大きな場合、配線を
形成するためのパターニング工程において、例えば、ス
テッパーによる露光工程で、高低差の増大によるフォー
カスズレが発生し、所望の寸法の配線を形成することが
困難となる。
された金属配線は、高融点金属の強い引張応力のため
に、下地との密着性が悪くなって膜はがれが生じたり、
また、たとえはがれなくてもウェハーの反りを増大させ
ることがある。ウェハーの反り量が大きな場合、配線を
形成するためのパターニング工程において、例えば、ス
テッパーによる露光工程で、高低差の増大によるフォー
カスズレが発生し、所望の寸法の配線を形成することが
困難となる。
【０００７】上記の問題を解決する方法として、高融点
金属の応力を緩和する方法が考えられており、公知例と
して次の２つが提案されている。一つは、特開平２−２
５０３１９号公報で提案されているようなタングステン
ポリサイド膜にＮ+イオンをイオン注入する方法、もう
一つは、特開平４−３０５９３３号公報で提案されてい
るような、タングステンポリサイド膜に対してリン等の
不純物イオンをイオン注入する方法である。これらのい
ずれにおいても、イオン注入を行うことで堆積膜が非晶
質化されて応力が低減され、反り量を低いものとしてい
る。
金属の応力を緩和する方法が考えられており、公知例と
して次の２つが提案されている。一つは、特開平２−２
５０３１９号公報で提案されているようなタングステン
ポリサイド膜にＮ+イオンをイオン注入する方法、もう
一つは、特開平４−３０５９３３号公報で提案されてい
るような、タングステンポリサイド膜に対してリン等の
不純物イオンをイオン注入する方法である。これらのい
ずれにおいても、イオン注入を行うことで堆積膜が非晶
質化されて応力が低減され、反り量を低いものとしてい
る。
【０００８】
【発明が解決しようとする課題】金属配線の応力によっ
て膜はがれが発生した場合、上述したように配線が形成
できなくなるばかりか、正常に形成された配線について
もはがれた膜がゴミとなって配線間のショート等を引き
起こす。このため、歩留りが著しく低下するという問題
点がある。
て膜はがれが発生した場合、上述したように配線が形成
できなくなるばかりか、正常に形成された配線について
もはがれた膜がゴミとなって配線間のショート等を引き
起こす。このため、歩留りが著しく低下するという問題
点がある。
【０００９】また、ウェハーの反りが増大すると、所望
の寸法の配線を形成することが困難になるため、微細化
が著しく阻害されるという問題点がある。
の寸法の配線を形成することが困難になるため、微細化
が著しく阻害されるという問題点がある。
【００１０】これらを解決するために金属配線の応力緩
和方法が提案されているが、従来の高融点金属配線の応
力の緩和方法では、いずれも高融点金属上に、異種の元
素がイオン注入されるため、金属配線の抵抗値が増大し
てしまう。このため、所望の低抵抗配線を得るためには
配線膜厚を厚くする必要があり、そのため後工程での平
坦化が難しくなり、やはり微細化が著しく阻害されると
いう問題点を有する。
和方法が提案されているが、従来の高融点金属配線の応
力の緩和方法では、いずれも高融点金属上に、異種の元
素がイオン注入されるため、金属配線の抵抗値が増大し
てしまう。このため、所望の低抵抗配線を得るためには
配線膜厚を厚くする必要があり、そのため後工程での平
坦化が難しくなり、やはり微細化が著しく阻害されると
いう問題点を有する。
【００１１】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、配線を薄膜化
するとともに、ウェハーの反り量を軽減することがで
き、微細な配線を形成することを歩留りよく行うことの
できる半導体装置の製造方法を実現することを目的とす
る。
る問題点に鑑みてなされたものであって、配線を薄膜化
するとともに、ウェハーの反り量を軽減することがで
き、微細な配線を形成することを歩留りよく行うことの
できる半導体装置の製造方法を実現することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に金属配線膜を堆積させる第１
の工程と、前記第１の工程により堆積された金属配線膜
をパターニングすることにより金属配線を形成する第２
の工程を具備する半導体装置の製造方法において、前記
第１の工程と第２の工程との間に、金属配線膜と同一の
金属元素の金属イオンをイオン注入する第３の工程を含
むことを特徴とする。
造方法は、半導体基板上に金属配線膜を堆積させる第１
の工程と、前記第１の工程により堆積された金属配線膜
をパターニングすることにより金属配線を形成する第２
の工程を具備する半導体装置の製造方法において、前記
第１の工程と第２の工程との間に、金属配線膜と同一の
金属元素の金属イオンをイオン注入する第３の工程を含
むことを特徴とする。
【００１３】この場合の金属元素はタングステンであっ
てもよい。
てもよい。
【００１４】
【作用】第１の工程にて堆積された金属配線膜にイオン
を注入することにより金属配線膜中の空孔が埋められて
その応力が低減される。このとき注入されるイオンは、
配線膜と同一の金属元素であるので、金属配線膜の抵抗
値があがることはない。
を注入することにより金属配線膜中の空孔が埋められて
その応力が低減される。このとき注入されるイオンは、
配線膜と同一の金属元素であるので、金属配線膜の抵抗
値があがることはない。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の半導体装置の製造方法によ
る第１の実施例の工程を順に示す断面図である。
て説明する。図１は本発明の半導体装置の製造方法によ
る第１の実施例の工程を順に示す断面図である。
【００１６】図１（ａ）に示すように、ｐ型半導体基板
１０１上に各種の素子が形成された後、層間絶縁膜１０
３が形成され、ｎ型拡散層１０２と電気的に接続するた
めのコンタクト孔１０４が形成された後の断面図であ
る。次に、図１（ｂ）に示すように窒化チタン膜１０５
をスパッタ法にて５００Å堆積する。この膜はバリアメ
タルとして使用している。次に、タングステン膜１０６
をＣＶＤ法にて３０００Å堆積する。ＣＶＤ法にて堆積
されたタングステン膜１０６は条件にもよるが一般的に
１×１０10ｄｙｎ／ｃｍ2程度の引張り応力を有してお
り、このために発生するウェハーの反り量は６インチウ
ェハーで約１２０μｍ程度である。
１０１上に各種の素子が形成された後、層間絶縁膜１０
３が形成され、ｎ型拡散層１０２と電気的に接続するた
めのコンタクト孔１０４が形成された後の断面図であ
る。次に、図１（ｂ）に示すように窒化チタン膜１０５
をスパッタ法にて５００Å堆積する。この膜はバリアメ
タルとして使用している。次に、タングステン膜１０６
をＣＶＤ法にて３０００Å堆積する。ＣＶＤ法にて堆積
されたタングステン膜１０６は条件にもよるが一般的に
１×１０10ｄｙｎ／ｃｍ2程度の引張り応力を有してお
り、このために発生するウェハーの反り量は６インチウ
ェハーで約１２０μｍ程度である。
【００１７】次に、タングステン膜１０６の応力を低減
するために矢印１０７にて示されるタングステンイオン
注入を、例えば７０ｋｅＶの加速エネルギーにて１×１
０16ｃｍ-2の注入量の条件にて実施する。この条件にて
イオン注入を行った場合、タングステンの膜質にもよる
が本実施例の場合、応力が約３×１０9ｄｙｎ／ｃｍ2ま
で緩和され、その結果、ウェハーの反り量も約４０μｍ
まで減少した。
するために矢印１０７にて示されるタングステンイオン
注入を、例えば７０ｋｅＶの加速エネルギーにて１×１
０16ｃｍ-2の注入量の条件にて実施する。この条件にて
イオン注入を行った場合、タングステンの膜質にもよる
が本実施例の場合、応力が約３×１０9ｄｙｎ／ｃｍ2ま
で緩和され、その結果、ウェハーの反り量も約４０μｍ
まで減少した。
【００１８】次に、図３（ｃ）に示した従来例と同様に
通常のリソグラフィー技術にてタングステン膜１０６及
び窒化チタン膜１０５をパターニングし、エッチングす
ることにより、図１（ｃ）に示すようなタングステン配
線１０８を形成する。その後は従来と同様の技術を用い
て半導体チップを完成させる。ここでタングステン配線
１０８のパターニング工程にてウェハーの反り量が軽減
されているため、従来のステッパーでもウェハーをステ
ージ上に真空吸着することにより、ウェハーの平坦度を
確保でき、０．３５μｍ程度のパターンを制御性よく形
成することが可能となった。また、タングステン配線１
０８の抵抗値は同種のタングステンがイオン注入されて
いるだけであるため、抵抗値の増大はほとんどなく、３
０００Å程度の薄膜でも所望の低抵抗配線を得ることが
できた。
通常のリソグラフィー技術にてタングステン膜１０６及
び窒化チタン膜１０５をパターニングし、エッチングす
ることにより、図１（ｃ）に示すようなタングステン配
線１０８を形成する。その後は従来と同様の技術を用い
て半導体チップを完成させる。ここでタングステン配線
１０８のパターニング工程にてウェハーの反り量が軽減
されているため、従来のステッパーでもウェハーをステ
ージ上に真空吸着することにより、ウェハーの平坦度を
確保でき、０．３５μｍ程度のパターンを制御性よく形
成することが可能となった。また、タングステン配線１
０８の抵抗値は同種のタングステンがイオン注入されて
いるだけであるため、抵抗値の増大はほとんどなく、３
０００Å程度の薄膜でも所望の低抵抗配線を得ることが
できた。
【００１９】次に、本発明の第２の実施例として、本発
明による方法をＭＯＳトランジスタのタングステンポリ
サイドゲート電極を形成するのに適用した場合について
説明する。図２は本発明の第２の実施例の工程を順に示
す断面図である。
明による方法をＭＯＳトランジスタのタングステンポリ
サイドゲート電極を形成するのに適用した場合について
説明する。図２は本発明の第２の実施例の工程を順に示
す断面図である。
【００２０】図２（ａ）に示すようにｐ型半導体基板１
上にＬＯＣＯＳ分離領域２０９を通常の方法にて形成す
る。次に図２（ｂ）に示すように、ゲート酸化膜２１０
を熱酸化することにより２００Å形成する。次に多結晶
シリコン膜２１１をＬＰＣＶＤ法にて２０００Å堆積
し、通常のリン拡散法にて高濃度のリンドープを行う。
次にスパッタ法にてタングステンシリサイド膜１２を２
５００Å形成する。次にタングステンシリサイド膜２１
２上に表面より、タングステンを加速エネルギー７０ｋ
ｅＶ、注入量１×１０16ｃｍ-2の条件でイオン注入す
る。次に図（ｃ）に示すように、通常のリソグラフィー
技術及びエッチング技術により多結晶シリコン膜２１１
及びタングステンシリサイド膜２１２をパターニングす
る。その後、図３（ｃ）に示したような従来技術により
ソース・ドレイン領域２１３、層間絶縁膜２０３、アル
ミニウム配線２１４、表面保護膜２１５等を形成して図
２（ｄ）に示すような半導体デバイスを完成させる。
上にＬＯＣＯＳ分離領域２０９を通常の方法にて形成す
る。次に図２（ｂ）に示すように、ゲート酸化膜２１０
を熱酸化することにより２００Å形成する。次に多結晶
シリコン膜２１１をＬＰＣＶＤ法にて２０００Å堆積
し、通常のリン拡散法にて高濃度のリンドープを行う。
次にスパッタ法にてタングステンシリサイド膜１２を２
５００Å形成する。次にタングステンシリサイド膜２１
２上に表面より、タングステンを加速エネルギー７０ｋ
ｅＶ、注入量１×１０16ｃｍ-2の条件でイオン注入す
る。次に図（ｃ）に示すように、通常のリソグラフィー
技術及びエッチング技術により多結晶シリコン膜２１１
及びタングステンシリサイド膜２１２をパターニングす
る。その後、図３（ｃ）に示したような従来技術により
ソース・ドレイン領域２１３、層間絶縁膜２０３、アル
ミニウム配線２１４、表面保護膜２１５等を形成して図
２（ｄ）に示すような半導体デバイスを完成させる。
【００２１】上記のような製造方法によれば、矢印２０
７にて示されるタングステンイオン注入を行うことによ
り、タングステンシリサイド膜２１２は応力が緩和さ
れ、６インチウェハーの反り量が約１００μｍ程度から
４０μｍ程度まで軽減され、０．５μｍ程度の幅のゲー
ト電極の形成が可能となった。
７にて示されるタングステンイオン注入を行うことによ
り、タングステンシリサイド膜２１２は応力が緩和さ
れ、６インチウェハーの反り量が約１００μｍ程度から
４０μｍ程度まで軽減され、０．５μｍ程度の幅のゲー
ト電極の形成が可能となった。
【００２２】なお、本実施例では、タングステン膜及び
タングステンポリサイド膜に対する適用例について述べ
たが、その他のすべての金属膜に適用できることは言う
までもない。
タングステンポリサイド膜に対する適用例について述べ
たが、その他のすべての金属膜に適用できることは言う
までもない。
【００２３】
【発明の効果】本発明は以上説明したように構成されて
いるため、以下に記載するような効果を奏する。
いるため、以下に記載するような効果を奏する。
【００２４】金属配線の応力を同種の元素でイオン注入
することにより、抵抗値を増大させることなく、緩和す
ることができるため、配線が薄膜化でき、かつ、ウェハ
ーの反り量も軽減でき、微細な配線を形成できる効果が
ある。
することにより、抵抗値を増大させることなく、緩和す
ることができるため、配線が薄膜化でき、かつ、ウェハ
ーの反り量も軽減でき、微細な配線を形成できる効果が
ある。
【００２５】また、応力の緩和は金属配線の膜はがれも
防止できるため、歩留りの低下も防止することができる
効果がある。
防止できるため、歩留りの低下も防止することができる
効果がある。
【図１】本発明の一実施例の工程順断面図。
【図２】本発明の第２の実施例の工程順断面図。
【図３】従来技術を説明するための工程順断面図。
１０１，２０１ ｐ型半導体基板 １０２ ｎ型拡散層 １０３，２０３ 層間絶縁膜 １０４ コンタクト孔 １０５ 窒化チタン膜 １０６ タングステン膜 １０７，２０７ タングステンイオン注入 １０８ タングステン配線 ２０９ ＬＯＣＯＳ分離領域 ２１０ ゲート酸化膜 ２１１ 多結晶シリコン膜 ２１２ タングステンシリサイド膜 ２１３ ソース・ドレイン領域 ２１４ アルミニウム配線 ２１５ 表面保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｃ
Claims (2)
- 【請求項１】 半導体基板上に金属配線膜を堆積させる
第１の工程と、前記第１の工程により堆積された金属配
線膜をパターニングすることにより金属配線を形成する
第２の工程を具備する半導体装置の製造方法において、 前記第１の工程と第２の工程との間に、金属配線膜と同
一の金属元素の金属イオンをイオン注入する第３の工程
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 金属元素がタングステンであることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23290094A JPH0897212A (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23290094A JPH0897212A (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897212A true JPH0897212A (ja) | 1996-04-12 |
Family
ID=16946606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23290094A Pending JPH0897212A (ja) | 1994-09-28 | 1994-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897212A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08241895A (ja) * | 1995-03-03 | 1996-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| US6080667A (en) * | 1997-11-14 | 2000-06-27 | Nec Corporation | Method of treating CVD titanium nitride with silicon ions |
| US6159848A (en) * | 1999-02-02 | 2000-12-12 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device having a high melting point metal film |
| JP2009094316A (ja) * | 2007-10-10 | 2009-04-30 | Nec Electronics Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181150A (ja) * | 1984-12-21 | 1986-08-13 | ジログ，インコ−ポレイテイド | 薄膜集積回路構造における膜の密着性の改良方法 |
| JPH06267959A (ja) * | 1993-03-16 | 1994-09-22 | Nippon Steel Corp | 半導体装置の製造方法 |
-
1994
- 1994-09-28 JP JP23290094A patent/JPH0897212A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181150A (ja) * | 1984-12-21 | 1986-08-13 | ジログ，インコ−ポレイテイド | 薄膜集積回路構造における膜の密着性の改良方法 |
| JPH06267959A (ja) * | 1993-03-16 | 1994-09-22 | Nippon Steel Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08241895A (ja) * | 1995-03-03 | 1996-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| US6080667A (en) * | 1997-11-14 | 2000-06-27 | Nec Corporation | Method of treating CVD titanium nitride with silicon ions |
| US6159848A (en) * | 1999-02-02 | 2000-12-12 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device having a high melting point metal film |
| JP2009094316A (ja) * | 2007-10-10 | 2009-04-30 | Nec Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365472B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5510296A (en) | Manufacturable process for tungsten polycide contacts using amorphous silicon | |
| JPH07161663A (ja) | 半導体装置の製造方法 | |
| US6492264B2 (en) | Semiconductor device having a silicide layer with silicon-rich region and method for making the same | |
| US5409843A (en) | Method of producing a semiconductor device by forming contacts after flowing a glass layer | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| US6025241A (en) | Method of fabricating semiconductor devices with self-aligned silicide | |
| JP3093620B2 (ja) | 半導体装置の製造方法 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH07326595A (ja) | 半導体装置の製造方法 | |
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| JP3263941B2 (ja) | 半導体装置の製造方法 | |
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH05235029A (ja) | 半導体装置の製造方法 | |
| JP2000021994A (ja) | 半導体装置及びその製造方法 |