JPH01241168A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高速動作および高密度化に好適なバイポーラ
素子の構造および製造方法に、関する。

〔従来の技術〕

二枚のＳｉ基板を用いてバイポーラトランジスタを形成
する方法としては、たとえば特開昭６２−１３９３５５
および特開昭６２−１３９３５６に記載されている。

これらの公知例においては、コレクタ下に金属もしくは
金属シリサイドを埋め込む方法として、エミッタ、ベー
ス、コレクタを形成後、支持基板に接着材料ではり付け
、エッチバックし、金属もしくは金属シリサイドの電極
をコレクタ領域に形成した後、他の支持基板にもう一度
はりつけ、エッチバックするという手段をとっている。

〔発明が解決しようとする課題〕

上記従来技術は、接着材料を用いて支持基板にはり合わ
せ、もとの基板をエッチバックするという技術を用いて
、コレクタの電極を形成している。

この技術では、オーミック接触にするためにコレクタに
打ち込んだ不純物を活性化するのに、最低でも６００℃
の熱処理を、接着材料ではり付けられたウェハに加える
必要がある。現在のところ、このような熱処理で分解せ
ず、かつボイドを発生しない接着材料は開発されていな
い。従って上記従来技術を実現するためにははり付けら
れた層のはがれ等の困難が伴なうと考えられる。

バイポーラトランジスタのコレクタのｙ１＋７５の下に
金属もしくは金属シリサイド、さらにその下に絶縁膜を
形成できた場合、寄生容量、寄生抵抗を大きく減少させ
ることができ、素子の高速化および高密度化に非常に有
効である。本発明の目的は、上記従来技術における問題
を解決し、コレクタｎ十層の下に金属もしくは金属シリ
サイド、さらにその下に絶縁膜の形成を可能にすること
である。

〔課題を解決するための手段〕

上記目的を達成するための本発明の特徴は以下のように
なる。研摩された一主面に絶ａｒＪ！Ｉ、その上に金属
膜と金属がシリサイド化するのを防ぐバリアメタルもし
くは金属シリサイド膜、さらにその上に結合材として非
晶質Ｓｉ膜もしくは多結晶Ｓｉ膜を堆積した後Ａｓｉイ
オン打ち込みし活性化したｎ十多結晶層が形成されたＳ
ｉ基基板上、少なくとも研摩された一主面がｎ型である
Ｓｉ基板Ｂとを、研摩面を対向させはり合わせ８００℃
以上で加熱することにより直接接合する。その後。

基板Ｂを表面のｎ型層のみが残るように裏面からエッチ
除去する。その後、そのｎ型層をシードにしてｎ型のエ
ピタキシャル層を成長させる。その後、通常のバイポー
ラトランジスタの製造方法により、そのエピタキシャル
層中にベース、エミッタを形成する。以上の手段を用い
ることによって上記目的は達成される。

また、研摩されたｎ型の一主面を持ち、かつその部分に
Ａｓをイオン打ち込みして活性化した後。

金属膜とバリアメタルもしくは金属シリサイド膜をその
上に形成し、さらにその上に絶縁膜、さらにその上に結
合材として非晶質Ｓｉ膜もしくは多結晶Ｓｉ膜が形成さ
れたＳｉ基基板上、研摩された一主面を持つＳｌｌ基板
上を研摩面同士を対向させはり合わせ８００℃以上で加
熱することで直接接合を行なっても、同様に上記目的を
達成することができる。

〔作用〕

従来のＳｉ基板同士の直接接合技術では、Ｓｉ基板の研
摩同士をはり合わせ、８００℃以上で加熱すれば、はぼ
完全な５ｉ−８ｉ結合が、均一に形成できることが明き
らかとなっている。本発明においては、Ｓｉ基板研摩面
上に絶縁膜と金属膜とバリアメタルもしくは金属シリサ
イド膜を形成したものに、結合材料として非晶質Ｓｉｙ
！Ａもしくは多結晶Ｓｉ膜を堆積することにより、従来
のはり合わせ技術と同じ方法で他のＳｉ基板との直接接
合が可能になるので、これによって、単結晶Ｓｉ中に、
絶縁膜と、金属もしくは金属シリサイドを埋めこむこと
ができる。

本発明においては、従来技術のように流動性のある接着
材料で基板をはり合わせた後に高温熱処理を行なうとい
う工程は含まれない為、従来技術における問題は生じな
い。

〔実施例〕

本発明の第１の実施例を第１図に示す。記号１はＳｉ基
板、２は５ｉＯｚｌｔＡ、３はＴ　ｉ、　、　Ｍ　ｏ　
。

Ｗ等の高融点金属膜もしくは、それらのシリサイド膜、
４はｎ＋型多結晶Ｓｉ膜、５はｎ十型単結晶ｓｉ膜、６
はｎ−型Ｓｉエピタキシャル層、７は絶縁膜、８は多結
晶Ｓｉ膜、９はｐ型Ｓｉ層。

１０はｎ型Ｓｉ層、１１は電極である。１０がエミッタ
、９がベース、３，４，５．６がコレクタとなっており
、コレクタは基板１とＳｉｇａ膜２で分離されている６
本実施例のバイポーラトランジスタでは、コレクター基
板容量をほとんどＯにすることができ、またコレクタシ
リーズ抵抗を従来技術によるものと比較して１７１０以
下にすることが可能となる。

第３図に基づいて、第１図に示した半導体装置の製造方
法を説明する。

まずＳｉ基板１に５ｉＯｚ膜２厚さ１μｍを形成し、そ
れに通常の蒸着法もしくはＣＶＤ法（Ｃｈｅｍｉｃａｌ
　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）により、ｗ　ｓ
　ｉｘ　３（厚さ３０００人）を堆積する＠　Ｗ　Ｓ　
ｉｘの代わりにＭｎＳ　ｉｘ、Ｔ　ｉ　Ｓ　ｉｘ等の高
融点金属のシリサイドを堆積しても良い。次にこれを８
００℃〜１０００℃のＮｚ’＃囲気中で加熱する。その
後、通常のＣＶＤ法により、非晶質Ｓｉ膜、もしくは多
結晶Ｓｉ膜４（厚さ１０００人）を堆積する。

次にそれにＡｓをイオン打ち込み（５０ＫｅＶ。

ｌ　Ｘ　Ｉ　Ｑ　工６ａｎ−”）により導入しその後９
５０℃のＮＺ雰囲気中で加熱して、Ａｓを活性化させる
。

このＡｓ打ち込みは、後に接合させたｎ＋ｓｉとシリサ
イドのコンタクト抵抗を下げるためのものである（第３
図（ａ））。

次に、ｎ＋ｓｉ基板１２にノンドープ５ｉ１３（厚さ２
μｍ）をエピタキシャル成長させそれにｓｂを拡散して
ｎ十層５（厚さ０．５μｍ）を形成する（第３図（ｂ）
）。

次にこれらの２枚の基板を研摩面を対向させはり合わせ
、８００℃〜１０００℃のＮ２雰囲気中で加熱し直接接
合させる（第３図（Ｑ））。

次に弗酸と硝酸と酢酸の混合液を用い、エツチング速度
の大きなｎ＋ｓｉ基板１２をエッチ除去する。次にＫＯ
Ｈとイソプロピルアルコールの混合液等のエッチレート
が不純度濃度によらないエツチング液によりノンドープ
Ｓｉ層１３のみをエッチ除去しｓｂ拡散層５は残すよう
にする（第３図（ｄ））。次にｎ＋ｓｉ層上に通常のエ
ピタキシャル成長の方法により、ｎ−３ｉを成長させる
（第３図（ｅ））。

次に、得られたエピタキシャル層を酸化した後、通常の
ホトリソグラフィと異方性ドライエツチングにより、素
子分離部分には５ｉＯｚ膜２に達する。ベース−コレク
タ分離部分には、ＷＳｉｘ膜・に達する溝を埋る。次に
、ＣＶＤ法によりＳ　、ｔ　Ｏｚ膜７（厚さ２０００人
）及び多結晶Ｓｉ膜８（厚さ５０００人）を堆積し、異
方性ドライエツチングにより、溝の中以外の多結晶Ｓｉ
膜をエッチバックし、次にその多結晶Ｓｉ膜を酸化する
ことにより、多結晶Ｓｉ膜を５ｉＣ）ｚ膜中に埋め込む
（第３図（ｆ））。

次に、通常のｎｐｎバイポーラトランジスタの製造方法
を用いることにより、第１図に示した実施例が完成する
。

第３図（ａ）においてＷＳｉｘ等の金属シリサイドを堆
積する代わりに、通常の蒸着法もしくはＣＶＤ法により
、Ｗ等の金属と、非結晶５ｉｌｌもしくは多結晶Ｓｉ膜
を堆積した後、Ｎｚ雰囲気中で加熱することにより金属
シリサイドを形成しても良いことは言うまでもない。

第３図（ａ）において５ｉＯｚ膜２上に金属シリサイド
膜３を形成する代わりに、５ｉＯｚ膜２上に、Ｗ等の高
融点金属を通常の蒸着法もしくはＣＶＤ法により堆積し
、その上にバリアメタルであるＴｉＮを蒸着法もしくは
ＣＶＤ法により堆積しても良い。この場合は、後の熱処
理によっても。

金属がシリサイド化せず、単結晶中に金属が埋め込まれ
ることになる。この場合は上記のシリサイド埋め込みの
場合と比較してコレクタシリーズ抵抗をより小さくする
ことが可能である。

第３図（ａ）〜（Ｑ）において上記のように非晶質Ｓｉ
膜もしくは多結晶Ｓｉ膜４を結合材として２枚のウェハ
をはり合わせる代わりに、結合材無しでシリサイドの面
とＳｉ面とを直接はり合わせても良い。但しこの場合、
Ａｓのイオン打ち込みは、第２のウェハ（第３図（ｂ）
）のエピタキシャル層に行なう。

本発明の第２の実施例を第２図に示す。本発明の第１の
実施例と異なるところは、非晶質Ｓｉ膜もしくは多結晶
Ｓｉ膜を結合材として２枚の基板がはり合わさっている
位置が異なっているというところである。すなわち第１
の実施例（第１図）では結合材である非晶質Ｓｉ膜もし
くは多結晶Ｓｉ膜４はｎ十単結晶層５と金属シリサイド
膜３の間にあるのに対して、第２の実施例（第２図）で
は絶縁膜２とＳｉ基板１との間１４にある。第２の実施
例の製造方法は、第１の実施例と比べて、絶縁膜２と金
属シリサイド膜３を、はり合わせる前の２枚の基板のう
ちのどちらに形成するかが異なるのみで、他の部分は第
１の実施例と同じである。本実施例でははり合わせの位
置が素子の外側なので、もし接合にボイドが発生したと
しても、素子特性には影響が少ないため、第１の実施例
よりも歩留りが高いという効果がある。

第２の実施例において、２枚の基板をはり合わせる場合
に、結合材である非晶質Ｓｉ膜もしくは多結晶Ｓｉ膜１
４を用いず、絶縁膜２とＳｉ基板を直接はり合わせて加
熱して接合させても良い。

〔発明の効果〕

本発明によれば、従来技術の項で述べたような困難を伴
なわずバイポーラトランジスタのｎ十埋込層下に金属も
しくは金属シリサイドおよび絶縁膜を埋め込むことが可
能となる。

その結果、コレクタと基板とが絶縁膜によって分離され
る為、コレクター基板間の容量は、接合分離の場合と比
較して１７１０以下に低減できる。

またコレクタを低抵抗の金属シリサイドもしくは金属で
取り出す為、コレクタシリーズ抵抗をｎ＋埋込層で取り
出す場合と比較して１／１０以下にすることができる。

コレクタシリーズ抵抗が小さくなるとコレクタ電流の一
部分集中による平均電流密度の減少を防ぐことができ高
速化に寄与する。

本発明によるバイポーラトランジスタを用いて構成した
ＥＣＬのリングオシレータの最小遅延時間は従来の接合
分離による同じエミッタサイズのものと比較して約２０
％低減できる。

また、コレクタシリーズ抵抗が小さくなるためエミッタ
の面積が大きくてもコレクタコンタクトの面積を広くす
る必要がないため集積回路の高密度化に有利である。

また、コレクタと基板とが絶縁膜によって分離される為
、基板に入射したα線によって発生する電荷の影響が２
通常の接合分離の場合と比較して２〜３桁小さい。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す縦断面図である。 第２図は本発明の第２の実施例を示す縦断面図である。 第３図は本発明の第１の実施例の製造工程を示す工程図
である。

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜領域により互いに電気的に分離されたコレク
   タの島を有し、コレクタと基板とが均一の材質の絶縁膜
   により分離されているｎｐｎバイポーラトランジスタに
   おいて、コレクタのｎ＾＋埋込層と、コレクタと基板を
   分離している単一材質の絶縁膜の間に金属膜もしくは金
   属シリサイド膜が埋め込まれていることを特徴とするバ
   イポーラトランジスタ。 ２、研摩された一主面上に少なくとも絶縁膜とその上に
   金属膜もしくは金属シリサイド膜が形成されたＳｉ基板
   に、非晶質Ｓｉ膜もしくは多結晶Ｓｉ膜を堆積しＡｓを
   イオン打ち込みし活性化した後、上記Ｓｉ基板と、研摩
   された一主面がｎ型である他のＳｉ基板とを、上記研摩
   された面同士を対向させはり合わせ加熱して直接接合さ
   せ、上記他のＳｉ基板を裏面からのエッチングにより薄
   層化した後、その上にｎ型Ｓｉのエピタキシャル成長を
   行なう工程が含まれていることを特徴とするバイポーラ
   トランジスタの製造方法。 ３、研摩されたｎ型の一主面を持つＳｉ基板にＡｓをイ
   オン打ち込みし活性化し、その上に金属膜もしくは金属
   シリサイド膜、さらにその上に絶縁膜、さらにその上に
   非晶質Ｓｉ膜もしくは多結晶Ｓｉ膜を堆積した後、上級
   Ｓｉ基板と研摩された一主面を持つ他のＳｉ基板とを、
   研摩面同士を対向させはり合わせ加熱して直接接合させ
   、上記Ｓｉ基板を裏面からのエッチングにより薄層化し
   た後、その上にｎ型Ｓｉのエピタキシャル成長を行なう
   工程が含まれていることを特徴とするバイポーラトラン
   ジスタの製造方法。