[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2850894B2 - 半導体実装方法 - Google Patents

半導体実装方法

Info

Publication number
JP2850894B2
JP2850894B2 JP9022810A JP2281097A JP2850894B2 JP 2850894 B2 JP2850894 B2 JP 2850894B2 JP 9022810 A JP9022810 A JP 9022810A JP 2281097 A JP2281097 A JP 2281097A JP 2850894 B2 JP2850894 B2 JP 2850894B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor chip
insulating resin
semiconductor
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9022810A
Other languages
English (en)
Other versions
JPH10223686A (ja
Inventor
利枝佳 吉野
敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9022810A priority Critical patent/JP2850894B2/ja
Priority to US09/017,863 priority patent/US5994165A/en
Priority to TW087101336A priority patent/TW428260B/zh
Publication of JPH10223686A publication Critical patent/JPH10223686A/ja
Application granted granted Critical
Publication of JP2850894B2 publication Critical patent/JP2850894B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを配
線基板上にフリップチップ実装する半導体実装方法に関
し、特に半導体チップと配線基板との接続を樹脂の保持
力により得る半導体実装方法に関する。
【０００２】
【従来の技術】従来の半導体チップと配線基板の電気的
接続および機械的接続を熱硬化性の絶縁性樹脂の保持力
により行う半導体実装方法が、特開平２−２８５６５０
号公報に開示されている。ここで、図４及び図５を参照
して、従来の半導体実装方法について説明する。
【０００３】図４は、従来の半導体実装方法の第１例を
示すフローチャートであり、図５は、従来のフリップチ
ップ実装方法により実装された半導体装置の構造を示す
断面図である。
【０００４】図４および図５を参照すると、配線基板１
の電極部に対応する位置に凹部を有する基台が位置合わ
せられた後、配線基板１上に絶縁性樹脂２が供給される
（Ｓ３０１）。さらに、半導体チップ３上に予めバンプ
４を形成し（Ｓ３０２）、マウント工程（Ｓ３０３）と
して、この半導体チップ３と配線基板１を位置合わせ
し、半導体チップ３を配線基板１に加圧し、半導体チッ
プ３の電極と配線基板１の基板電極５を接触させ、加圧
した状態で絶縁性樹脂２を硬化し、半導体チップ３を配
線基板１の基板電極５を変形した状態で固着するととも
に、半導体チップ３と配線基板１を電気的に接続する。
マウント工程完了後、後キュア（Ｓ３０４）を行い、絶
縁性樹脂２の硬化を完全なものにする。
【０００５】この従来の実装方法では、マウント工程に
おいて半導体チップ３は熱硬化性の絶縁性樹脂２が充分
硬化する温度、約２００℃まで加熱される。このとき半
導体チップ３直下の配線基板１表面も同様に加熱される
ため、配線基板１の表面より未硬化部分の揮発性成分が
揮発し、熱硬化性樹脂２内にボイド６が発生する。
【０００６】特に、高密度実装に対応可能なビルドアッ
プ基板を使用する場合は、ビルドアップ層の絶縁層を形
成する感光性エポキシ樹脂から、シクロヘキサノン等の
成分が揮発し、ボイド６を発生させる。
【０００７】また、絶縁性樹脂２を配線基板１上に供給
し、位置合わせ後、供給済みの絶縁性樹脂２を加熱する
ことなく、半導体チップ３を配線基板１に加圧する。室
温での絶縁性樹脂２の粘度は高く、絶縁性樹脂を押し広
げる際に、配線基板１上の配線やソルダレジストの段差
に入り込むことができず、空気を巻き込む。半導体チッ
プ３を配線基板１に押しつけた状態で加熱し、絶縁性樹
脂２を硬化させるが、加圧の際に巻き込んだ空気が膨張
し、大きなボイドとして絶縁性樹脂２内に残る。
【０００８】これらのボイド６が半導体チップ３と配線
基板１の接続信頼性を劣化させる主原因になっている。
【０００９】このような問題点を解決するために、従
来、プリント基板からのガス発生を抑える技術が、特開
昭５９−１１４８９１号公報に開示されている。これ
は、はんだ付けにおけるスルーホールのブローホール発
生を押さえる方法がある。
【００１０】図６にブローホール７の一例を示す。この
ブローホール７の発生する主な原因は、プリント基板８
の有機材料中のガスがはんだ付け時の熱で膨張してスル
ーホール９の欠陥部より噴出し、そのまま、はんだ１０
中に残るためである。
【００１１】これに対し、この従来の実装方法は、はん
だ付け前に基板をあらかじめ、フロリナートの飽和蒸気
中に浸漬するはんだ付け方法であり、２１５℃、６０秒
で加熱し、はんだ付け時のブローホール７の発生を押さ
えるものである。
【００１２】また、従来の、配線基板をプリベークを行
った後にはんだ付け実装する方法が、、特開平２−１３
７３９３号公報に開示されている。
【００１３】この従来の実装方法は、はんだ付け温度に
加熱する前に、配線基板を真空中で５０〜１５０℃に加
熱し、あらかじめ配線基板内の水分を除去するものであ
る。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
ブローホールの発生を抑えるはんだ付け方法において、
その加熱時間は２１５℃、６０秒と非常に短く、この短
時間の加熱において発生するガスは、配線基板を構成す
る配線層内に閉じこめられた残留ガスが膨張して発生す
るもので、この様な短時間では配線基板の表面のエポキ
シ樹脂の未硬化部分より発生するガスを完全に出しきる
ことはできない。本加熱処理を行った後にフリップチッ
プ実装を行うと、半導体チップと配線基板間の熱硬化性
樹脂内にボイドが発生する。
【００１５】また従来の、配線基板をプリベークによ
り、はんだ付け前に配線基板内の水分を除去する方法で
は、あくまで配線基板内の水分が除去されるのみで、配
線基板の表面のエポキシ樹脂の未硬化部分より発生する
ガスを完全に出しきることはできない。よってフリップ
チップ実装後にはやはりボイドが発生する。
【００１６】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体実装方法は、半導体チップを配線
基板上に実装する前に、予め配線基板をベーキングする
第１の工程と、前記配線基板の前記半導体チップの搭載
される位置に熱硬化性の絶縁性樹脂を供給する第２の工
程と、前記半導体チップと前記配線基板を位置合わせ
し、前記半導体チップを前記配線基板に加圧し、前記半
導体チップの電極と前記配線基板の電極を接触させ、加
圧した状態で前記絶縁性樹脂を硬化させる第３の工程と
を含むものである。
【００１７】
【発明の実施の形態】次に、本発明の半導体実装方法の
第１の実施形態について図面を参照して詳細に説明す
る。
【００１８】図１は、本発明の第１の実施の形態を示す
フローチャートであり、図２はフリップチップ実装完了
後の実装構造を示す断面図である。
【００１９】本発明の第１の工程は、配線基板１のベー
キング工程（Ｓ１０１）である。この加熱温度および時
間は配線基板１の構成、サイズ等により適時決定する。
【００２０】配線基板１にビルドアップ基板を使用する
場合は、ビルドアップ層の絶縁層を形成する感光性エポ
キシの未硬化部分を硬化、揮発させる為に必要な温度、
時間にてベーキングする。ビルドアップ基板の場合は１
７０〜２１０℃で１０分以上加熱する。具体的には、Ｎ
ＥＣ製ＤＶマルチ基板を配線基板１として用いた場合、
このベーキング工程において、配線基板１を１７０℃で
６０分、窒素雰囲気下で加熱することにより、ビルドア
ップ層の絶縁層を形成する感光性エポキシの未硬化部分
を硬化させ、揮発成分を揮発させることが可能である。
この際に揮発する成分の１つにシクロヘキサノンがあ
る。
【００２１】本工程にて、配線基板１内の水分も同時に
除去する。ベーク後の配線基板１の吸湿を避けるため、
ベーク後の配線基板１を例えば６０℃以上の温度に保持
するか、もしくは一定時間以内にマウント工程を行うこ
とが好ましい。
【００２２】基板ベーク完了直後、熱硬化性の絶縁性樹
脂２を配線基板１上の半導体チップ３が搭載された位置
に供給する。絶縁性樹脂２の供給方法は、ディスペンス
法、印刷法等の適用が可能である。
【００２３】一方、半導体チップ３のチップ電極（図示
せず）上にバンプ４をあらかじめ形成する（Ｓ１０
３）。バンプ４の材質／形成方法は特に限定はされず、
メッキバンプ、ボールバンプ、はんだバンプ等が使用可
能である。マウント工程での、半導体チップ３と配線基
板１の平行度のばらつきや、基板電極５の高さのばらつ
きを吸収するためには、バンプ４はマウント工程での加
圧により潰れやすい材質と形状であることが望ましい。
特に、バンプ４は、金線を使用した周知のボールボンデ
ィング法により形成した、テール部分の尖った形状のも
のが適している。バンプ４の形成直後のサイズは、パッ
ドピッチが１２０μｍの場合、バンプ径が８０〜９０μ
ｍ、ボール部の高さが２０〜３０μｍ、全体の高さが６
０〜７０μｍである。
【００２４】マウント工程（Ｓ１０４）では、基板電極
５とチップ電極を位置合わせし、半導体チップ３を配線
基板１へバンプあたり最大３０ｇｆの力で加圧し、チッ
プ電極上のバンプ４と基板電極５を接触させる。加圧す
ることにより、バンプ４のテール部分は２０〜３０μｍ
程度潰れ、全てのバンプ４と基板電極５がそれぞれ接触
することになる。
【００２５】バンプ４と基板電極５とを加圧により接触
させる際には、配線基板１を裏面より４０〜１４０℃の
温度、好ましくは５０〜８０℃の温度で加熱し、絶縁性
樹脂２の粘度を下げておく。この絶縁性樹脂２の加熱
は、供給直後より加熱してもよい。このように配線基板
１を加熱することによって、絶縁性樹脂２の粘度は下が
り、加圧する際に、配線基板１上に供給した絶縁性樹脂
２が押し広がり易くなり、半導体チップ３と配線基板１
の間隙に絶縁性樹脂２をすきまなく充填する。加圧によ
り絶縁性樹脂２を押し広げる際には、半導体チップ３を
保持するチップコレット（図示せず）も４０〜１４０℃
の温度、好ましくは１００〜１４０℃の温度で加熱して
おき、絶縁性樹脂２の粘度をさらに下げることも好まし
い。ここで、加圧力は、バンプあたり１０〜１００ｇの
範囲で加圧する。
【００２６】加圧した状態で絶縁性樹脂２を加熱硬化さ
せる。加熱は、半導体チップ３直下の絶縁性樹脂２部分
の温度が１７０〜２１０℃、例えば約２００℃になるよ
うに、半導体チップ３を保持するチップコレットにより
行われる。配線基板１を保持する基板プレート（図示せ
ず）は５０〜８０℃に加熱する。２０秒以上加熱するこ
とによって、絶縁性樹脂２が硬化しバンプ４と基板電極
５との接続が得られる。ここで、加熱時間は、絶縁性樹
脂２の硬化後の特性を考慮すると、加熱温度２００℃の
場合、９０秒以上であることが好ましい。
【００２７】マウント工程完了後、１５０℃で約３時間
の後キュア（Ｓ１０５）を行い、絶縁性樹脂２の硬化を
完全なものにする。
【００２８】次に、本発明の半導体実装方法の第２の実
施形態について図面を参照して詳細に説明する。
【００２９】図３は、本発明の第２の実施の形態を示す
フローチャートである。
【００３０】本実施形態では、マウント工程において、
絶縁性樹脂２が押し広げられ易いように、絶縁性樹脂２
の粘度あるいは供給量に応じて、絶縁性樹脂２を配線基
板１上の半導体チップ３が搭載される位置の範囲に薄く
広げる工程（Ｓ２０２）を含む。薄く塗り広げられるこ
とにより絶縁性樹脂２は、マウント工程においてより押
し広げられ易くなり、半導体チップ３と配線基板１との
隙間にすきまなく充填される。
【００３１】さらに、本実施形態では、絶縁性樹脂２を
塗り広げた後、塗り広げにより絶縁性樹脂２内へ気泡が
混入する可能性があるため、この混入した気泡を除去す
るために真空脱泡を行う工程（Ｓ２０３）を含むことが
好ましい。真空脱泡の条件は、４０〜１００℃で１０Ｔ
ｏｒｒ、１０分以上である。
【００３２】第１および第２の実施形態において、絶縁
性樹脂２を使用する場合について説明したが、絶縁性の
樹脂内に導電性粒子を混入した、異方性導電樹脂を用い
たとしても同様の効果を得ることができる。
【００３３】
【発明の効果】以上説明した本発明の半導体実装方法に
よれば、マウント工程の前に基板ベーク工程を入れ、配
線基板に残る揮発成分を予め揮発させることによりマウ
ント時の配線基板表面からの揮発成分の発生を抑え、絶
縁性樹脂内部にボイドが発生することを抑える。
【００３４】さらに、マウント時の絶縁性樹脂を押し広
げる際に絶縁性樹脂を加熱し粘度を下げておくことによ
り、半導体チップと配線基板の間隙をすき間無く絶縁性
樹脂を充填することができる。
【００３５】したがって、本発明の半導体実装方法によ
れば、半導体チップと配線基板との信頼性の高い接続を
得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体実装方法の第１の実施形態を示
すフローチャートである。
【図２】本発明の半導体実装方法により半導体チップが
配線基板に実装された半導体装置の構造を示す断面図で
ある。
【図３】本発明の半導体実装方法の第２の実施形態を示
すフローチャートである。
【図４】従来の半導体実装方法を示すフローチャートで
ある。
【図５】従来の半導体実装方法により実装された半導体
装置の構造を示す断面図である。
【図６】従来のはんだ付け方法により発生が抑えられる
ブローホールを示す断面図である。
【符号の説明】
１ 配線基板 ２ 絶縁性樹脂 ３ 半導体チップ ４ バンプ ５ 基板電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−228334（ＪＰ，Ａ) 特開 平２−148743（ＪＰ，Ａ) 特開 平８−153752（ＪＰ，Ａ) 特開 平５−230183（ＪＰ，Ａ) 特開 平８−306717（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H01L 21/56 H01L 23/28 - 23/30

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップを配線基板上に実装する方
    法において、 半導体チップを配線基板上に実装する前に、予め配線基
    板をベーキングする第１の工程と、 前記配線基板の前記半導体チップの搭載される位置に熱
    硬化性の絶縁性樹脂を供給する第２の工程と、 前記半導体チップと前記配線基板を位置合わせし、前記
    半導体チップを前記配線基板に加圧し、前記半導体チッ
    プの電極と前記配線基板の電極を接触させ、加圧した状
    態で前記絶縁性樹脂を硬化させる第３の工程とを含むこ
    とを特徴とする半導体実装方法。
  2. 【請求項２】 前記第３の工程が、 前記半導体チップを前記配線基板に加圧する際に、前記
    絶縁性樹脂の粘度を下げるために前記絶縁性樹脂を加熱
    する第４の工程を含むことを特徴とする請求項１に記載
    の半導体実装方法。
  3. 【請求項３】 前記第２の工程が実施された後、前記絶
    縁性樹脂に混入した気泡を除去する真空脱泡工程を行
    い、その後、前記第３の工程を行うことを特徴とする請
    求項１または２に記載の半導体実装方法。
  4. 【請求項４】 半導体チップの電極がバンプであること
    を特徴とする請求項１〜３のいずれかに記載の半導体実
    装方法。
  5. 【請求項５】 熱硬化性の樹脂が異方導電性樹脂である
    ことを特徴とする請求項１〜４のいずれかに記載の半導
    体実装方法。
  6. 【請求項６】 前記第３の工程が実施された後、実装さ
    れた前記半導体チップおよび前記配線基板を後加熱して
    前記絶縁性樹脂をさらに硬化させる後キュア工程を含む
    ことを特徴とする請求項１〜５のいずれかに記載の半導
    体実装方法。
  7. 【請求項７】 前記第１の工程は、前記配線基板のビル
    ドアップ層の絶縁層を形成する感光性エポキシの揮発成
    分を揮発させることを特徴とする請求項１〜６のいずれ
    かに記載の半導体実装方法。
  8. 【請求項８】 前記揮発成分は、少なくともシクロヘキ
    サノンを含むことを特徴とする請求項７記載の半導体実
    装方法。
  9. 【請求項９】 前記第１の工程を実施した後、吸湿を避
    けるために前記配線基板を所定の温度に保持することを
    特徴とする請求項１〜８のいずれかに記載の半導体実装
    方法。
  10. 【請求項１０】 前記第４の工程は、前記配線基板の裏
    面より該配線基板を５０〜８０℃の温度で加熱する工程
    を含むことを特徴とする請求項２記載の半導体実装方
    法。
JP9022810A 1997-02-05 1997-02-05 半導体実装方法 Expired - Lifetime JP2850894B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9022810A JP2850894B2 (ja) 1997-02-05 1997-02-05 半導体実装方法
US09/017,863 US5994165A (en) 1997-02-05 1998-02-03 Method for mounting a semiconductor chip
TW087101336A TW428260B (en) 1997-02-05 1998-02-03 Method for mounting a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9022810A JP2850894B2 (ja) 1997-02-05 1997-02-05 半導体実装方法

Publications (2)

Publication Number Publication Date
JPH10223686A JPH10223686A (ja) 1998-08-21
JP2850894B2 true JP2850894B2 (ja) 1999-01-27

Family

ID=12093057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9022810A Expired - Lifetime JP2850894B2 (ja) 1997-02-05 1997-02-05 半導体実装方法

Country Status (3)

Country Link
US (1) US5994165A (ja)
JP (1) JP2850894B2 (ja)
TW (1) TW428260B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331446B1 (en) * 1999-03-03 2001-12-18 Intel Corporation Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
JP3301075B2 (ja) 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
JP2001168505A (ja) * 1999-12-09 2001-06-22 Matsushita Electric Ind Co Ltd バンプ付きワークの実装方法
JP3825948B2 (ja) * 2000-02-07 2006-09-27 シャープ株式会社 半導体レーザ装置の製造方法
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
JP4626839B2 (ja) * 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法
US6387733B1 (en) 2001-05-22 2002-05-14 Rf Micro Devices, Inc. Time-based semiconductor material attachment
US6919646B2 (en) 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
US7935892B2 (en) * 2005-04-14 2011-05-03 Panasonic Corporation Electronic circuit device and method for manufacturing same
JP2007027623A (ja) * 2005-07-21 2007-02-01 Fuji Electric Device Technology Co Ltd 基板吸着水分の除去方法
JP5020629B2 (ja) 2006-12-28 2012-09-05 パナソニック株式会社 電子部品の接続方法
JP6081853B2 (ja) * 2013-04-18 2017-02-15 ナミックス株式会社 熱硬化性樹脂の粘度挙動予測方法及び熱硬化性樹脂の製造方法
WO2015004830A1 (ja) * 2013-07-08 2015-01-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
CN115064454A (zh) * 2022-06-06 2022-09-16 重庆平创半导体研究院有限责任公司 一种功率芯片的互联方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114891A (ja) * 1982-12-22 1984-07-03 株式会社日立製作所 はんだ付け方法
JPS59202644A (ja) * 1983-04-30 1984-11-16 Mitsubishi Electric Corp 半導体装置
JPS6113400A (ja) * 1984-06-29 1986-01-21 株式会社京三製作所 信号灯の監視制御システム
JPS634692A (ja) * 1986-06-25 1988-01-09 松下電工株式会社 スル−ホ−ルメツキプリント配線板の加工方法
JPH02137393A (ja) * 1988-11-18 1990-05-25 Nec Corp 半導体装置の実装方法
JPH02285650A (ja) * 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH0367337A (ja) * 1989-08-04 1991-03-22 Fujitsu Ltd レジスタ割り付け処理方式
JPH03225900A (ja) * 1990-01-31 1991-10-04 Nippon Avionics Co Ltd 多層プリント配線板の減圧積層装置
JPH03232774A (ja) * 1990-02-06 1991-10-16 Fujitsu Ltd セラミック基板の焼成方法
JPH03295294A (ja) * 1990-04-13 1991-12-26 Fujitsu Ltd 銅ペーストの印刷方法

Also Published As

Publication number Publication date
US5994165A (en) 1999-11-30
JPH10223686A (ja) 1998-08-21
TW428260B (en) 2001-04-01

Similar Documents

Publication Publication Date Title
JP2850894B2 (ja) 半導体実装方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP2870497B2 (ja) 半導体素子の実装方法
JP3092587B2 (ja) 半導体装置の製造方法
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
US20050142835A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
JP2000036520A (ja) フリップチップ実装方法及び装置
JP2001094003A (ja) 半導体装置及びその製造方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
US6653171B2 (en) Flip-chip type semiconductor device having split voids within under-fill layer and its manufacturing method
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2001298272A (ja) プリント基板
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP4126840B2 (ja) バンプを有する電子部品及びその実装方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP2004153113A (ja) 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3422312B2 (ja) 半導体装置の実装方法
JP3646056B2 (ja) フリップチップ実装方法
JP2002170854A (ja) 半導体装置及びその製造方法
JP2000058597A (ja) 電子部品実装方法
JP2002009111A (ja) 半導体フリップ・チップの実装方法
JP2000164774A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071113

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081113

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111113

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 15

EXPY Cancellation because of completion of term