JP2846095B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2846095B2 JP2846095B2 JP2270029A JP27002990A JP2846095B2 JP 2846095 B2 JP2846095 B2 JP 2846095B2 JP 2270029 A JP2270029 A JP 2270029A JP 27002990 A JP27002990 A JP 27002990A JP 2846095 B2 JP2846095 B2 JP 2846095B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor chip
- linear conductor
- pads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ワイヤポンディング工程を含む半導体装置の製造方法
に関し、 半導体チップのパッド露出用窓の位置を変えずに量産
性を高めることを目的とし、 保護膜に設けた複数の窓によって複数のパッドの全て
を個々に露出させた半導体チップを用い、前記パッドの
うち使用されないパッドの上に線状導体の一端をボンデ
ィングした後に、該線状導体を伸ばさずに切断し、使用
されない前記パッドを前記線状導体で覆うことによって
構成する。
に関し、 半導体チップのパッド露出用窓の位置を変えずに量産
性を高めることを目的とし、 保護膜に設けた複数の窓によって複数のパッドの全て
を個々に露出させた半導体チップを用い、前記パッドの
うち使用されないパッドの上に線状導体の一端をボンデ
ィングした後に、該線状導体を伸ばさずに切断し、使用
されない前記パッドを前記線状導体で覆うことによって
構成する。
本発明は、半導体装置の製造方法に関し、より詳しく
は、ワイヤボンディング工程を含む半導体装置の製造方
法に関する。
は、ワイヤボンディング工程を含む半導体装置の製造方
法に関する。
半導体集積回路を形成した半導体チップをパッケージ
ングする場合には、例えば、第4図に示すような方法が
ある。即ち、第5図に示すような半導体チップaをリー
ドフレームb中央のダイパッドcに取付けた後に、半導
体チップaの表面のパッドdとリードeとを金のワイヤ
によって接続し、ついで、半導体チップaとリードeの
一部を樹脂材fにより封止し、この後に、リードフレー
ムbからリードeを切り離すような工程を経るようにし
ている。
ングする場合には、例えば、第4図に示すような方法が
ある。即ち、第5図に示すような半導体チップaをリー
ドフレームb中央のダイパッドcに取付けた後に、半導
体チップaの表面のパッドdとリードeとを金のワイヤ
によって接続し、ついで、半導体チップaとリードeの
一部を樹脂材fにより封止し、この後に、リードフレー
ムbからリードeを切り離すような工程を経るようにし
ている。
ところで、上記したパッドdは、半導体回路の信号電
極や電源電極となるものであるが、半導体装置を取付け
ようとする外部回路の構成の相違によってパッドdの形
成位置を半導体チップaの側部から端部に変更したい場
合もあり、半導体チップa内の一つの電極配線の端部に
複数のパッドdを接続するとともに、これに対応して複
数種類のパッケージを用意するようにしている。
極や電源電極となるものであるが、半導体装置を取付け
ようとする外部回路の構成の相違によってパッドdの形
成位置を半導体チップaの側部から端部に変更したい場
合もあり、半導体チップa内の一つの電極配線の端部に
複数のパッドdを接続するとともに、これに対応して複
数種類のパッケージを用意するようにしている。
この場合、リードeに接続されないパッドdを半導体
チップa表面の保護膜gから露出したままにしておく
と、アルミニウム製のパッドdがその周囲のガスと反応
して腐食してしまい、これが内部にまで広がり、ついに
は内部の配線を断線させたり導通不良を生じさせること
になる。
チップa表面の保護膜gから露出したままにしておく
と、アルミニウム製のパッドdがその周囲のガスと反応
して腐食してしまい、これが内部にまで広がり、ついに
は内部の配線を断線させたり導通不良を生じさせること
になる。
このため、使用しないパッドdを保護膜gによって覆
うとともに、リードeに接続されるパッドdだけを保護
膜gの開口部hから露出するようにしている。
うとともに、リードeに接続されるパッドdだけを保護
膜gの開口部hから露出するようにしている。
しかし、これによれば、第5図(a),(b)に示す
ように、パッドdの使用位置を変更する毎に開口部hの
位置を変えなければならず、半導体チップaの汎用性が
低くなり、量産化の妨げになるといった問題がある。
ように、パッドdの使用位置を変更する毎に開口部hの
位置を変えなければならず、半導体チップaの汎用性が
低くなり、量産化の妨げになるといった問題がある。
本発明はこのような問題に鑑みてなされたものであっ
て、保護膜に形成するパッド露出用の窓の配置を変えず
に量産性を高めることができる半導体装置の製造方法を
提供することを目的とする。
て、保護膜に形成するパッド露出用の窓の配置を変えず
に量産性を高めることができる半導体装置の製造方法を
提供することを目的とする。
上記した課題は、第1〜3図に例示するように、保護
膜4に設けた複数の窓5によって複数のパッド3の全て
を個々に露出させた半導体チップ1を用い、前記パッド
1のうち使用されないパッド3の上に線状導体12の一端
をボンディングした後に、該線状導体12を伸ばさずに切
断し、使用されない前記パッド1を前記線状導体12の一
部によって覆うことを特徴とする半導体装置の製造方
法、 または、保護膜4に設けた複数の窓5によって複数の
パッド3の全てを個々に露出させた半導体チップ1を、
チップ載置台7の上に取付ける工程と、前記チップ載置
台7周囲のリード8に接続されない前記パッド3の上に
線状導体12の一端を圧着した後に、該線状導体12を引き
伸ばさずに切断し、使用されない前記パッド3を前記線
状導体12の一部によって覆う工程と、前記リード8に接
続される前記パッド3の上に線状導体12の一端を接続し
た後に、該線状導体12を引き伸ばして前記リード8に圧
着し、使用される前記パッド3と前記リード8とを導通
させる工程とを備えたことを特徴とする半導体装置の製
造方法によって達成する。
膜4に設けた複数の窓5によって複数のパッド3の全て
を個々に露出させた半導体チップ1を用い、前記パッド
1のうち使用されないパッド3の上に線状導体12の一端
をボンディングした後に、該線状導体12を伸ばさずに切
断し、使用されない前記パッド1を前記線状導体12の一
部によって覆うことを特徴とする半導体装置の製造方
法、 または、保護膜4に設けた複数の窓5によって複数の
パッド3の全てを個々に露出させた半導体チップ1を、
チップ載置台7の上に取付ける工程と、前記チップ載置
台7周囲のリード8に接続されない前記パッド3の上に
線状導体12の一端を圧着した後に、該線状導体12を引き
伸ばさずに切断し、使用されない前記パッド3を前記線
状導体12の一部によって覆う工程と、前記リード8に接
続される前記パッド3の上に線状導体12の一端を接続し
た後に、該線状導体12を引き伸ばして前記リード8に圧
着し、使用される前記パッド3と前記リード8とを導通
させる工程とを備えたことを特徴とする半導体装置の製
造方法によって達成する。
本発明によれば、半導体チップ1の表面に形成される
パッド3の全てを保護膜4から露出させるとともに、リ
ード8に接続されないパッド3を線状体状12(金線)に
よって覆うようにしている。
パッド3の全てを保護膜4から露出させるとともに、リ
ード8に接続されないパッド3を線状体状12(金線)に
よって覆うようにしている。
このため、リード8に接続されないパッド3は、ワイ
ヤボンディングの際に線状導体3の一部によって覆われ
ることになり、そのパッド3は腐食性物質との接触が断
たれることになり、腐食することがなくなる。
ヤボンディングの際に線状導体3の一部によって覆われ
ることになり、そのパッド3は腐食性物質との接触が断
たれることになり、腐食することがなくなる。
しかも、リード8に繋げるパッド3を別なものに変更
したとしても、保護膜4に形成されるパッド露出用の窓
5を変更する必要がなくなり、半導体チップ1の汎用性
が高くなり、量産性を向上することが可能になる。
したとしても、保護膜4に形成されるパッド露出用の窓
5を変更する必要がなくなり、半導体チップ1の汎用性
が高くなり、量産性を向上することが可能になる。
そこで、以下に本発明の詳細を図面に基づいて説明す
る。
る。
第1図は、本発明に使用される半導体チップの一例を
示す平面図及び部分拡大斜視図であって、図中符号1
は、内部に半導体集積回路を形成した半導体チップで、
この半導体チップ1の上面の活性領域2の周囲には入出
力信号電極用や電源電極となるアルミニウム製のパッド
3が複数形成されており、半導体チップ1上面を覆う保
護膜4に設けた窓5によって全てのパッド3が露出する
ように構成されている。
示す平面図及び部分拡大斜視図であって、図中符号1
は、内部に半導体集積回路を形成した半導体チップで、
この半導体チップ1の上面の活性領域2の周囲には入出
力信号電極用や電源電極となるアルミニウム製のパッド
3が複数形成されており、半導体チップ1上面を覆う保
護膜4に設けた窓5によって全てのパッド3が露出する
ように構成されている。
第2図は、本発明の方法により半導体チップを組込ん
だリードフレームを示す平面図であって、図中符号6
は、鉄ニッケル合金、銅合金等よりなるリードフレーム
で、その内部には、半導体チップを載置するダイパッド
7とこのダイパッド7を囲む複数のリード8が形成され
ており、ダイパッド7の上に半導体チップ1をボンディ
ングした状態で、半導体チップ1のパッド3の一部リー
ド8とを金線9によってワイヤボンディングするととも
に、使用しないパッド3をその金線9によって覆うよう
に構成されている。
だリードフレームを示す平面図であって、図中符号6
は、鉄ニッケル合金、銅合金等よりなるリードフレーム
で、その内部には、半導体チップを載置するダイパッド
7とこのダイパッド7を囲む複数のリード8が形成され
ており、ダイパッド7の上に半導体チップ1をボンディ
ングした状態で、半導体チップ1のパッド3の一部リー
ド8とを金線9によってワイヤボンディングするととも
に、使用しないパッド3をその金線9によって覆うよう
に構成されている。
第3図は、半導体チップ1のパッド3とリード8にワ
イヤボンディングを行う工程を示す拡大断面図である。
イヤボンディングを行う工程を示す拡大断面図である。
まず、半導体チップ1を300℃程度に加熱した状態
で、キャピラリ10の金線導入孔11から下方に金線12を出
し、この金線12の先端の球状に形成する(第3図
(a))。
で、キャピラリ10の金線導入孔11から下方に金線12を出
し、この金線12の先端の球状に形成する(第3図
(a))。
そして、使用しないパッド3の上の位置にキャピラリ
10を移動して金線12の球状先端をパッド3に押しつけた
後に、金線12とパッド3とを熱圧着する(第3図
(b))。
10を移動して金線12の球状先端をパッド3に押しつけた
後に、金線12とパッド3とを熱圧着する(第3図
(b))。
次に、キャピラリ10を上方に僅かに移動してから(第
3図(c))、さらにそれを横方向に移動されて金線12
を引きちぎり(第3図(d))、金線12の一部をパッド
3の上に残し、これによってパルス3を覆う。
3図(c))、さらにそれを横方向に移動されて金線12
を引きちぎり(第3図(d))、金線12の一部をパッド
3の上に残し、これによってパルス3を覆う。
一方、リード8に接続されるパッド3においては、第
3図(e)に示すように、金線12をパッド3に熱圧着し
た後に、キャピラリ10を上方に引き上げると、金線12は
キャピラリ10内部の金線導入孔11を通って伸びてくるの
で(第3図(f))、これにつづいてリード8の上方に
キャピラリ10を移動してその先端をリード8に熱圧着す
ることが可能になる。
3図(e)に示すように、金線12をパッド3に熱圧着し
た後に、キャピラリ10を上方に引き上げると、金線12は
キャピラリ10内部の金線導入孔11を通って伸びてくるの
で(第3図(f))、これにつづいてリード8の上方に
キャピラリ10を移動してその先端をリード8に熱圧着す
ることが可能になる。
(第3図(g))。
そして、金線12とリード8とを接続したあとに、キャ
ピラリ10を持ち上げてその先端にある金線12を水素等の
炎で焼き切ることになる。
ピラリ10を持ち上げてその先端にある金線12を水素等の
炎で焼き切ることになる。
このように、半導体チップ1表面に形成したパッド3
のうちリード8に接続しようとするものは、金線12を介
してリード8に接続され、また、使用しないパッド3に
おいては、その上に熱圧着した金線12を殆ど伸ばさずに
そのまま切断するようにしているために、ワイヤボンデ
ィングの工程において全てのパッド3が金によって覆わ
れることになり、外部から供給される腐食性物質と反応
することがなくなる。
のうちリード8に接続しようとするものは、金線12を介
してリード8に接続され、また、使用しないパッド3に
おいては、その上に熱圧着した金線12を殆ど伸ばさずに
そのまま切断するようにしているために、ワイヤボンデ
ィングの工程において全てのパッド3が金によって覆わ
れることになり、外部から供給される腐食性物質と反応
することがなくなる。
例えば、第1図(b)に示すように、2つのパッド3
a、3bが繋がれて形成されている半導体チップ1におい
て、先端にある一方のパッド3aにリード8を圧着する場
合でも、活性領域2に近い他方のパッド3bは金によって
覆われるために腐食することはなく、一方のパッド3aか
ら活性領域2に到る配線経路が他方のパッド3bの腐食に
よって断線することはなくなる。
a、3bが繋がれて形成されている半導体チップ1におい
て、先端にある一方のパッド3aにリード8を圧着する場
合でも、活性領域2に近い他方のパッド3bは金によって
覆われるために腐食することはなく、一方のパッド3aか
ら活性領域2に到る配線経路が他方のパッド3bの腐食に
よって断線することはなくなる。
以上のようなワイヤボンディングを終えた後に、リー
ド8の内端と半導体チップ1を樹脂材によって封止し、
ついでリード8をリードフレーム6から切り離すことに
なる。
ド8の内端と半導体チップ1を樹脂材によって封止し、
ついでリード8をリードフレーム6から切り離すことに
なる。
なお、上記した実施例では、金線12の先端を球状にす
るボンディング法、即ち、ネイルヘッド法を用いたが、
ステッチボンディング法、ウェッジボンディング法、超
音波ボンディング法等によることもできる。
るボンディング法、即ち、ネイルヘッド法を用いたが、
ステッチボンディング法、ウェッジボンディング法、超
音波ボンディング法等によることもできる。
また、熱圧着の工程においては、半導体チップ1を加
熱してもよいし、キャピラリ10を加熱してもよい。
熱してもよいし、キャピラリ10を加熱してもよい。
以上述べたように本発明によれば、半導体チップの表
面に形成されるパッドの全てを保護膜から露出させると
ともに、リードに接続されないパッドを線状導体によっ
て覆うようにしたので、リードに接続されないパッド
は、ワイヤボンディングの際に線状導体の一部によって
覆われることになり、そのパッドと腐食物質との接触を
断って、使用しないパッドの腐食を防止することができ
る。
面に形成されるパッドの全てを保護膜から露出させると
ともに、リードに接続されないパッドを線状導体によっ
て覆うようにしたので、リードに接続されないパッド
は、ワイヤボンディングの際に線状導体の一部によって
覆われることになり、そのパッドと腐食物質との接触を
断って、使用しないパッドの腐食を防止することができ
る。
しかも、リードに繋げるパッドを別なものに変更した
としても、保護膜に形成されるパッド露出用の窓を変更
する必要がなくなり、半導体チップの汎用性を高めて量
産性を向上することが可能になる。
としても、保護膜に形成されるパッド露出用の窓を変更
する必要がなくなり、半導体チップの汎用性を高めて量
産性を向上することが可能になる。
第1図は、本発明の一実施例装置に使用される半導体チ
ップの一例を示す平面図及び部分拡大斜視図、 第2図は、本発明の一実施例方法によって形成された装
置の一例を示す平面図、 第3図は、本発明の一実施例方法の工程を示す断面図、 第4図は、従来方法によって形成される半導体装置の一
例を示す平面図、 第5図は、従来方法に用いられる半導体チップの一例を
示す平面図である。 (符号の説明) 1……半導体チップ、 2……活性領域、 3……パッド、 5……窓、 6……リードフレーム、 7……ダイパッド(チップ載置台)、 8……リード、 10……キャピラリ、 11……金線導入孔、 12……金線(線状導体)。
ップの一例を示す平面図及び部分拡大斜視図、 第2図は、本発明の一実施例方法によって形成された装
置の一例を示す平面図、 第3図は、本発明の一実施例方法の工程を示す断面図、 第4図は、従来方法によって形成される半導体装置の一
例を示す平面図、 第5図は、従来方法に用いられる半導体チップの一例を
示す平面図である。 (符号の説明) 1……半導体チップ、 2……活性領域、 3……パッド、 5……窓、 6……リードフレーム、 7……ダイパッド(チップ載置台)、 8……リード、 10……キャピラリ、 11……金線導入孔、 12……金線(線状導体)。
Claims (2)
- 【請求項1】保護膜(4)に設けた複数の窓(5)によ
って複数のパッド(3)の全てを個々に露出させた半導
体チップ(1)を用い、前記パッド(3)のうち使用さ
れないパッド(3)の上に線状導体(12)の一端をボン
ディングした後に、該線状導体(12)を伸ばさずに切断
し、使用されない前記パッド(3)を前記線状導体(1
2)の一部によって覆うことを特徴とする半導体装置の
製造方法。 - 【請求項2】保護膜(4)に設けた複数の窓(5)によ
って複数のパッド(3)の全てを個々に露出させた半導
体チップ(1)を、チップ載置台(7)の上に取付ける
工程と、 前記チップ載置台(7)周囲のリード(8)に接続され
ない前記パッド(3)の上に線状導体(12)の一端を圧
着した後に、該線状導体(12)を引き伸ばさずに切断
し、使用されない前記パッド(3)を線状導体(12)の
一部によって覆う工程と、 前記リード(8)に接続される前記パッド(3)の上に
線状導体(12)の一端を接続した後に、該線状導体(1
2)を引き伸ばして前記リード(3)に圧着し、使用さ
れる前記パッド(3)と前記リード(8)とを導通させ
る工程とを備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2270029A JP2846095B2 (ja) | 1990-10-08 | 1990-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2270029A JP2846095B2 (ja) | 1990-10-08 | 1990-10-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04145633A JPH04145633A (ja) | 1992-05-19 |
JP2846095B2 true JP2846095B2 (ja) | 1999-01-13 |
Family
ID=17480543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2270029A Expired - Fee Related JP2846095B2 (ja) | 1990-10-08 | 1990-10-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2846095B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6758986B2 (ja) * | 2015-08-27 | 2020-09-23 | 住友化学株式会社 | スリット加工延伸フィルムの製造方法及び製造装置 |
-
1990
- 1990-10-08 JP JP2270029A patent/JP2846095B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04145633A (ja) | 1992-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172851A (en) | Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device | |
US5696033A (en) | Method for packaging a semiconductor die | |
US5976964A (en) | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond | |
KR101672053B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
JPH0455341B2 (ja) | ||
JP2846095B2 (ja) | 半導体装置の製造方法 | |
JPH0357236A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0794556A (ja) | ワイヤボンデイング方法 | |
JP2733418B2 (ja) | 半導体装置の製造方法 | |
JP2564596B2 (ja) | 半導体装置の製造方法 | |
JPH0428241A (ja) | 半導体装置の製造方法 | |
JPH05267385A (ja) | ワイヤーボンディング装置 | |
JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
JPH08279575A (ja) | 半導体パッケージ | |
JP2848344B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2785441B2 (ja) | 半導体装置とその製造方法 | |
JP2005150294A (ja) | 半導体装置およびその製造方法 | |
JPH04256330A (ja) | ワイヤーボンディング方法及びワイヤーボンディング装置 | |
JP3257266B2 (ja) | 半導体装置 | |
JPH05243307A (ja) | 半導体装置 | |
JPH10199913A (ja) | ワイヤボンディング方法 | |
KR200198124Y1 (ko) | 와이어본딩 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |