JPH0722641A - 受光素子 - Google Patents
受光素子Info
- Publication number
- JPH0722641A JPH0722641A JP5164373A JP16437393A JPH0722641A JP H0722641 A JPH0722641 A JP H0722641A JP 5164373 A JP5164373 A JP 5164373A JP 16437393 A JP16437393 A JP 16437393A JP H0722641 A JPH0722641 A JP H0722641A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- contact
- inp
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 拡散フロントであるＰ型領域層の下辺の平坦
化、窓層と絶縁膜の間の界面準位の抑制を図り、暗電流
を低く抑えることができる。 【構成】 ＩｎＰ基板１と、基板１上に形成したＩｎＰ
からなる第１層２と、第１層２上に形成したＩｎＧａＡ
ｓまたはＩｎＧａＡｓＰからなる第２層３と、第２層３
上に形成したＩｎＰからなる第３層４と、第３層４上に
選択的に形成したＩｎＧａＡｓまたはＩｎＧａＡｓＰか
らなる第４層５と、第４層５上に選択的に形成したＩｎ
Ｐからなる第５層６と、第２層３，第３層４，第４層
５，第５層６中に形成した不純物領域７と、第５層６上
に選択的に形成した絶縁膜８と、第４層５の第５層６で
覆われていない領域を覆って形成した電極９とを備えた
ものである。
化、窓層と絶縁膜の間の界面準位の抑制を図り、暗電流
を低く抑えることができる。 【構成】 ＩｎＰ基板１と、基板１上に形成したＩｎＰ
からなる第１層２と、第１層２上に形成したＩｎＧａＡ
ｓまたはＩｎＧａＡｓＰからなる第２層３と、第２層３
上に形成したＩｎＰからなる第３層４と、第３層４上に
選択的に形成したＩｎＧａＡｓまたはＩｎＧａＡｓＰか
らなる第４層５と、第４層５上に選択的に形成したＩｎ
Ｐからなる第５層６と、第２層３，第３層４，第４層
５，第５層６中に形成した不純物領域７と、第５層６上
に選択的に形成した絶縁膜８と、第４層５の第５層６で
覆われていない領域を覆って形成した電極９とを備えた
ものである。
Description
【０００１】
【産業上の利用分野】この発明は、長波長用受光素子で
あるＩｎＧａＡｓＰＩＮフォトダイオードからなる受光
素子に関するものである。
あるＩｎＧａＡｓＰＩＮフォトダイオードからなる受光
素子に関するものである。
【０００２】
【従来の技術】ＰＩＮフォトダイオードは、シリコン
（Ｓｉ）、ゲルマニウム（Ｇｅ）、ヒ化インジウム・ガ
リウム（ＩｎＧａＡｓ）、ヒ化リン化インジウム・ガリ
ウム（ＩｎＧａＡｓＰ）等を用いて、広範囲の波長域
（０．７〜１．６μｍ）で実用化されている。特に長波
長域（１．０〜１．６μｍ）では高感度特性等の利点を
有するためにＩｎＧａＡｓが広く用いられており、応用
分野としては、光通信用やレーザダイオードのモニタ用
として使用されている。
（Ｓｉ）、ゲルマニウム（Ｇｅ）、ヒ化インジウム・ガ
リウム（ＩｎＧａＡｓ）、ヒ化リン化インジウム・ガリ
ウム（ＩｎＧａＡｓＰ）等を用いて、広範囲の波長域
（０．７〜１．６μｍ）で実用化されている。特に長波
長域（１．０〜１．６μｍ）では高感度特性等の利点を
有するためにＩｎＧａＡｓが広く用いられており、応用
分野としては、光通信用やレーザダイオードのモニタ用
として使用されている。
【０００３】近年のＰＩＮフォトダイオードに対する要
求として、高受光感度・高速応答・低歪特性が求めらて
いる。そのためには暗電流および端子間のシリーズ抵抗
を低減する必要がある。以下、従来の技術について長波
長用のＩｎＧａＡｓＰＩＮフォトダイオードを用いて、
図３ないし図５を参照しながら説明する。
求として、高受光感度・高速応答・低歪特性が求めらて
いる。そのためには暗電流および端子間のシリーズ抵抗
を低減する必要がある。以下、従来の技術について長波
長用のＩｎＧａＡｓＰＩＮフォトダイオードを用いて、
図３ないし図５を参照しながら説明する。
【０００４】図３は従来の技術によるＩｎＧａＡｓのプ
ラナー型ＰＩＮフォトダイオードのチップ断面構造図で
ある。図３において、１はｎ+ −ＩｎＰ基板、２は基板
１上に成長されたｎ−ＩｎＰバッファ層、３はバッファ
層２上に成長されたｎ−ＩｎＧａＡｓ光吸収層、４は光
吸収層３上に成長されたｎ−ＩｎＰ窓層、５は窓層４上
に選択的に形成されたＩｎＧａＡｓコンタクト層、７は
光吸収層３，窓層４，コンタクト層５中にＺｎまたはＣ
ｄの熱拡散により形成されたＰ型領域層、８は窓層４上
に選択的に形成された絶縁膜、９はコンタクト層５上を
覆うように形成されたＰ側電極、１０は窓層４上に選択
的に形成された反射防止（以下ＡＲと略す）膜、１１は
基板１の裏面側に形成されたＮ側電極である。
ラナー型ＰＩＮフォトダイオードのチップ断面構造図で
ある。図３において、１はｎ+ −ＩｎＰ基板、２は基板
１上に成長されたｎ−ＩｎＰバッファ層、３はバッファ
層２上に成長されたｎ−ＩｎＧａＡｓ光吸収層、４は光
吸収層３上に成長されたｎ−ＩｎＰ窓層、５は窓層４上
に選択的に形成されたＩｎＧａＡｓコンタクト層、７は
光吸収層３，窓層４，コンタクト層５中にＺｎまたはＣ
ｄの熱拡散により形成されたＰ型領域層、８は窓層４上
に選択的に形成された絶縁膜、９はコンタクト層５上を
覆うように形成されたＰ側電極、１０は窓層４上に選択
的に形成された反射防止（以下ＡＲと略す）膜、１１は
基板１の裏面側に形成されたＮ側電極である。
【０００５】バッファ層２，光吸収層３，窓層４，コン
タクト層５は有機金属気相成長法等により、基板１上に
結晶成長させて形成される。窓層４はＩｎＰを使用して
いるので、波長１μｍ以上の光に対しては透明である。
コンタクト層５はＩｎＧａＡｓを使用しているので、Ｉ
ｎＰに比較してバンドギャップが小さいために、オーミ
ック接触が取り易く、コンタクト抵抗の低減を図ること
ができる。絶縁膜８は特に、窓層４の表面上にＰ型領域
層７とその外側のＮ型領域とのＰＮ接合が形成されるた
め、これを外気から保護することで表面準位を低減し、
表面リーク電流を抑えている。なお、絶縁膜８と半導体
との界面準位は、ＩｎＧａＡｓよりもＩｎＰの方が少な
いため、これによる表面リーク電流を抑えるために、絶
縁膜８はＩｎＰ上に形成されるよう配慮する。ＡＲ膜１
０は膜厚と屈折率を制御することにより、入射光がチッ
プ表面で反射するのをできるだけ抑えてチップ内に光が
有効に入射するようにしている。
タクト層５は有機金属気相成長法等により、基板１上に
結晶成長させて形成される。窓層４はＩｎＰを使用して
いるので、波長１μｍ以上の光に対しては透明である。
コンタクト層５はＩｎＧａＡｓを使用しているので、Ｉ
ｎＰに比較してバンドギャップが小さいために、オーミ
ック接触が取り易く、コンタクト抵抗の低減を図ること
ができる。絶縁膜８は特に、窓層４の表面上にＰ型領域
層７とその外側のＮ型領域とのＰＮ接合が形成されるた
め、これを外気から保護することで表面準位を低減し、
表面リーク電流を抑えている。なお、絶縁膜８と半導体
との界面準位は、ＩｎＧａＡｓよりもＩｎＰの方が少な
いため、これによる表面リーク電流を抑えるために、絶
縁膜８はＩｎＰ上に形成されるよう配慮する。ＡＲ膜１
０は膜厚と屈折率を制御することにより、入射光がチッ
プ表面で反射するのをできるだけ抑えてチップ内に光が
有効に入射するようにしている。
【０００６】以上のような構造を有するチップに光が上
部から入射すると、光は窓層４を通過して光吸収層３で
吸収され、電子・正孔対が形成される。Ｎ側電極１１に
＋、Ｐ側電極９に−の逆方向電圧を印加すると、外部回
路に電流が流れる。それにより光が電流に変換される。
図４は従来のＩｎＧａＡｓＰＩＮフォトダイオードの第
１の製造方法の概略図である。まず、基板１上にバッフ
ァ層２、光吸収層３、窓層４、コンタクト層５を結晶成
長する（図４（ａ））。次にフォトリソ工程・エッチン
グ工程により、コンタクト層５を選択的に除去する（図
４（ｂ））。次に窓層４上にＳｉＮX 等の絶縁膜８をＣ
ＶＤ法によりに形成し、フォトリソ工程・エッチング工
程により部分的に除去する。絶縁膜８を拡散マスクとし
て、ＺｎまたはＣｄを光吸収層３まで選択的に熱拡散
し、Ｐ型領域層７を形成する（図４（ｃ））。次いで、
コンタクト層５を完全に覆うように真空蒸着法等により
Ｐ側電極９を形成し、窓層４上にＡＲ膜１０を形成する
（図４（ｄ））。最後に、基板１の裏面側にＮ側電極１
１を真空蒸着法等により形成する。これにより、ＩｎＧ
ａＡｓＰＩＮフォトダイオードチップが形成される（図
４（ｅ））。
部から入射すると、光は窓層４を通過して光吸収層３で
吸収され、電子・正孔対が形成される。Ｎ側電極１１に
＋、Ｐ側電極９に−の逆方向電圧を印加すると、外部回
路に電流が流れる。それにより光が電流に変換される。
図４は従来のＩｎＧａＡｓＰＩＮフォトダイオードの第
１の製造方法の概略図である。まず、基板１上にバッフ
ァ層２、光吸収層３、窓層４、コンタクト層５を結晶成
長する（図４（ａ））。次にフォトリソ工程・エッチン
グ工程により、コンタクト層５を選択的に除去する（図
４（ｂ））。次に窓層４上にＳｉＮX 等の絶縁膜８をＣ
ＶＤ法によりに形成し、フォトリソ工程・エッチング工
程により部分的に除去する。絶縁膜８を拡散マスクとし
て、ＺｎまたはＣｄを光吸収層３まで選択的に熱拡散
し、Ｐ型領域層７を形成する（図４（ｃ））。次いで、
コンタクト層５を完全に覆うように真空蒸着法等により
Ｐ側電極９を形成し、窓層４上にＡＲ膜１０を形成する
（図４（ｄ））。最後に、基板１の裏面側にＮ側電極１
１を真空蒸着法等により形成する。これにより、ＩｎＧ
ａＡｓＰＩＮフォトダイオードチップが形成される（図
４（ｅ））。
【０００７】図５は、従来のＩｎＧａＡｓＰＩＮフォト
ダイオードの第２の製造方法の概略図である。まず、第
１の製造方法と同様に、基板１上にバッファ層２、光吸
収層３、窓層４、コンタクト層５を結晶成長する（図５
（ａ））。次に、コンタクト層５上にＣＶＤ法によりＳ
ｉＮX 等の拡散マスク１２を形成する。フォトリソ工程
・エッチング工程により、拡散マスク１２を選択的に除
去する。次いで、ＺｎまたはＣｄの熱拡散により、光吸
収層３，窓層４，コンタクト層５中にＰ型領域層７を形
成する（図５（ｂ））。次に拡散マスク１２を除去した
後、コンタクト層５を選択的に除去する（図５
（ｃ））。さらに窓層４上に、ＰＮ接合部を覆い隠すよ
うに選択的に絶縁膜８を形成する（図５（ｄ））。この
後は第１の製造方法と同様にＰ側電極９、ＡＲ膜１０、
Ｎ側電極１１を形成する（図５（ｅ））。
ダイオードの第２の製造方法の概略図である。まず、第
１の製造方法と同様に、基板１上にバッファ層２、光吸
収層３、窓層４、コンタクト層５を結晶成長する（図５
（ａ））。次に、コンタクト層５上にＣＶＤ法によりＳ
ｉＮX 等の拡散マスク１２を形成する。フォトリソ工程
・エッチング工程により、拡散マスク１２を選択的に除
去する。次いで、ＺｎまたはＣｄの熱拡散により、光吸
収層３，窓層４，コンタクト層５中にＰ型領域層７を形
成する（図５（ｂ））。次に拡散マスク１２を除去した
後、コンタクト層５を選択的に除去する（図５
（ｃ））。さらに窓層４上に、ＰＮ接合部を覆い隠すよ
うに選択的に絶縁膜８を形成する（図５（ｄ））。この
後は第１の製造方法と同様にＰ側電極９、ＡＲ膜１０、
Ｎ側電極１１を形成する（図５（ｅ））。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来のＩｎＧａＡｓＰＩＮフォトダイオードの第１の製造
方法においては、絶縁膜８を拡散マスクとして、熱拡散
等によりＰ型領域層７が形成されるが、その際にコンタ
クト層５が窓層４上に部分的に存在するために、コンタ
クト層５下の領域で拡散が入り難く、Ｐ型領域層７の下
辺が平面ではなくくぼみがある形になる。そのためにく
ぼみの部分に電界が集中して暗電流が増加したり、電気
的特性悪化の原因となる。
来のＩｎＧａＡｓＰＩＮフォトダイオードの第１の製造
方法においては、絶縁膜８を拡散マスクとして、熱拡散
等によりＰ型領域層７が形成されるが、その際にコンタ
クト層５が窓層４上に部分的に存在するために、コンタ
クト層５下の領域で拡散が入り難く、Ｐ型領域層７の下
辺が平面ではなくくぼみがある形になる。そのためにく
ぼみの部分に電界が集中して暗電流が増加したり、電気
的特性悪化の原因となる。
【０００９】前記従来の第２の製造方法では、拡散マス
ク１２を除去する工程で、窓層４表面上のＰＮ接合が一
時的に外気にさらされる。その結果、窓層４とその後形
成した絶縁膜８との界面準位が増加し、表面リーク電流
の増加により暗電流が増加するという問題がある。この
発明は前記従来の問題点を解決するもので、拡散フロン
トであるＰ型領域層の下辺の平坦化、窓層と絶縁膜の間
の界面準位の抑制を図って、低暗電流を実現できる受光
素子を提供することを目的とする。
ク１２を除去する工程で、窓層４表面上のＰＮ接合が一
時的に外気にさらされる。その結果、窓層４とその後形
成した絶縁膜８との界面準位が増加し、表面リーク電流
の増加により暗電流が増加するという問題がある。この
発明は前記従来の問題点を解決するもので、拡散フロン
トであるＰ型領域層の下辺の平坦化、窓層と絶縁膜の間
の界面準位の抑制を図って、低暗電流を実現できる受光
素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】この発明の受光素子は、
ＩｎＰ基板と、基板上に形成したＩｎＰからなる第１層
と、第１層上に形成したＩｎＧａＡｓまたはＩｎＧａＡ
ｓＰからなる第２層と、第２層上に形成したＩｎＰから
なる第３層と、第３層上に選択的に形成したＩｎＧａＡ
ｓまたはＩｎＧａＡｓＰからなる第４層と、第４層上に
選択的に形成したＩｎＰからなる第５層と、第２層，第
３層，第４層，第５層中に形成した不純物領域と、第５
層上に選択的に形成した絶縁膜と、第４層の第５層で覆
われていない領域を覆って形成した電極とを備えたもの
である。
ＩｎＰ基板と、基板上に形成したＩｎＰからなる第１層
と、第１層上に形成したＩｎＧａＡｓまたはＩｎＧａＡ
ｓＰからなる第２層と、第２層上に形成したＩｎＰから
なる第３層と、第３層上に選択的に形成したＩｎＧａＡ
ｓまたはＩｎＧａＡｓＰからなる第４層と、第４層上に
選択的に形成したＩｎＰからなる第５層と、第２層，第
３層，第４層，第５層中に形成した不純物領域と、第５
層上に選択的に形成した絶縁膜と、第４層の第５層で覆
われていない領域を覆って形成した電極とを備えたもの
である。
【００１１】
【作用】この発明の構成によれば、不純物領域を形成す
る際、チップ表面は第５層のみが露出し平坦であるた
め、不純物領域の下辺が平坦になり電界の集中を防止で
きる。また、絶縁膜はＩｎＰからなる第５層と接してい
るため、界面準位を低減できる。
る際、チップ表面は第５層のみが露出し平坦であるた
め、不純物領域の下辺が平坦になり電界の集中を防止で
きる。また、絶縁膜はＩｎＰからなる第５層と接してい
るため、界面準位を低減できる。
【００１２】
【実施例】この発明の一実施例について、図１および図
２を参照しながら説明する。図１は一実施例におけるプ
ラナー型ＩｎＧａＡｓＰＩＮフォトダイオードのチップ
断面構造図である。図１において、１はｎ+ −ＩｎＰ基
板、２は基板１上に成長されたｎ−ＩｎＰバッファ層
（第１層）、３はバッファ層２上に成長されたｎ−Ｉｎ
ＧａＡｓ光吸収層（第２層）、４は光吸収層３上に成長
されたｎ−ＩｎＰ窓層（第３層）、５は窓層４上に選択
的に形成されたｎ−ＩｎＧａＡｓコンタクト層（第４
層）、６はコンタクト層５上に選択的に形成されたｎ−
ＩｎＰ表面層（第５層）、７は光吸収層３，窓層４，コ
ンタクト層５，表面層６中に熱拡散またはイオン注入に
より選択的に形成されたＰ型領域層（不純物領域）、８
は表面層６上に形成された絶縁膜、９はコンタクト層５
上で、表面層６に覆われていない領域を完全に覆うよう
に形成されたＰ側電極である。１０は窓層４上でコンタ
クト層５で覆われていない領域に形成されたＡＲ膜であ
る。１１は基板１の裏面側に形成されたＮ側電極であ
る。
２を参照しながら説明する。図１は一実施例におけるプ
ラナー型ＩｎＧａＡｓＰＩＮフォトダイオードのチップ
断面構造図である。図１において、１はｎ+ −ＩｎＰ基
板、２は基板１上に成長されたｎ−ＩｎＰバッファ層
（第１層）、３はバッファ層２上に成長されたｎ−Ｉｎ
ＧａＡｓ光吸収層（第２層）、４は光吸収層３上に成長
されたｎ−ＩｎＰ窓層（第３層）、５は窓層４上に選択
的に形成されたｎ−ＩｎＧａＡｓコンタクト層（第４
層）、６はコンタクト層５上に選択的に形成されたｎ−
ＩｎＰ表面層（第５層）、７は光吸収層３，窓層４，コ
ンタクト層５，表面層６中に熱拡散またはイオン注入に
より選択的に形成されたＰ型領域層（不純物領域）、８
は表面層６上に形成された絶縁膜、９はコンタクト層５
上で、表面層６に覆われていない領域を完全に覆うよう
に形成されたＰ側電極である。１０は窓層４上でコンタ
クト層５で覆われていない領域に形成されたＡＲ膜であ
る。１１は基板１の裏面側に形成されたＮ側電極であ
る。
【００１３】図２は一実施例におけるＩｎＧａＡｓＰＩ
Ｎフォトダイオードの製造方法の概略図である。まず、
基板１上にバッファ層２、光吸収層３、窓層４、コンタ
クト層５、表面層６を有機金属気相成長法により結晶成
長する（図２（ａ））。次に表面層６上にＳｉＮX 等の
絶縁膜８をＣＶＤ法によりに形成し、フォトリソ工程・
エッチング工程により部分的に除去する。絶縁膜８をマ
スクとして、ＺｎまたはＣｄを光吸収層３まで熱拡散
し、Ｐ型領域層７を形成する（図２（ｂ））。次に、絶
縁膜８をマスクとして、表面層６を部分的に除去する。
次いでコンタクト層５を部分的に表面が露出するように
エッチングする（図２（ｃ））。次いで、コンタクト層
５の表面を完全に覆うように真空蒸着法等によりＰ側電
極９を形成し、窓層４上に酸化膜または窒化膜によるＡ
Ｒ膜１０を形成する（図２（ｄ））。最後に、基板１の
裏面側にＮ側電極１１を真空蒸着法等により形成する。
これにより、ＩｎＧａＡｓＰＩＮフォトダイオードチッ
プが形成される（図２（ｅ））。
Ｎフォトダイオードの製造方法の概略図である。まず、
基板１上にバッファ層２、光吸収層３、窓層４、コンタ
クト層５、表面層６を有機金属気相成長法により結晶成
長する（図２（ａ））。次に表面層６上にＳｉＮX 等の
絶縁膜８をＣＶＤ法によりに形成し、フォトリソ工程・
エッチング工程により部分的に除去する。絶縁膜８をマ
スクとして、ＺｎまたはＣｄを光吸収層３まで熱拡散
し、Ｐ型領域層７を形成する（図２（ｂ））。次に、絶
縁膜８をマスクとして、表面層６を部分的に除去する。
次いでコンタクト層５を部分的に表面が露出するように
エッチングする（図２（ｃ））。次いで、コンタクト層
５の表面を完全に覆うように真空蒸着法等によりＰ側電
極９を形成し、窓層４上に酸化膜または窒化膜によるＡ
Ｒ膜１０を形成する（図２（ｄ））。最後に、基板１の
裏面側にＮ側電極１１を真空蒸着法等により形成する。
これにより、ＩｎＧａＡｓＰＩＮフォトダイオードチッ
プが形成される（図２（ｅ））。
【００１４】チップの動作原理は概ね従来の技術と同様
である。コンタクト層５は、Ｐ側電極９とオーミック接
触をとるためのもので、バンドギャップの小さいＩｎＧ
ａＡｓを用いたことにより、コンタクト抵抗の低減を図
ることができ、シリーズ抵抗の低減が図れる。また、表
面層６はＩｎＰを用いたことにより、絶縁膜８との界面
準位を少なくすることができ、暗電流を小さく抑えるこ
とができる。さらに、Ｐ型領域層７を熱拡散により形成
する際に、図２（ｂ）のように拡散を行うチップ表面は
平坦であるので、拡散終了後のＰ型領域層７の下辺も平
面になり、拡散深さの制御性も増す。そのために従来の
技術でみられたような、電界の集中が起こらず、耐圧が
理論値に近い値が得られ、暗電流も低くなる。
である。コンタクト層５は、Ｐ側電極９とオーミック接
触をとるためのもので、バンドギャップの小さいＩｎＧ
ａＡｓを用いたことにより、コンタクト抵抗の低減を図
ることができ、シリーズ抵抗の低減が図れる。また、表
面層６はＩｎＰを用いたことにより、絶縁膜８との界面
準位を少なくすることができ、暗電流を小さく抑えるこ
とができる。さらに、Ｐ型領域層７を熱拡散により形成
する際に、図２（ｂ）のように拡散を行うチップ表面は
平坦であるので、拡散終了後のＰ型領域層７の下辺も平
面になり、拡散深さの制御性も増す。そのために従来の
技術でみられたような、電界の集中が起こらず、耐圧が
理論値に近い値が得られ、暗電流も低くなる。
【００１５】なお、前記実施例では、ｎ−ＩｎＰ基板１
を用いたＩｎＧａＡｓのＰＩＮフォトダイオードについ
て述べたが、ｐ型基板を用いたＰＩＮフォトダイオード
でも適応は可能である。また光吸収層３とコンタクト層
５にＩｎＧａＡｓを用いたが、ＩｎＧａＡｓＰであって
も同様の効果が得られる。
を用いたＩｎＧａＡｓのＰＩＮフォトダイオードについ
て述べたが、ｐ型基板を用いたＰＩＮフォトダイオード
でも適応は可能である。また光吸収層３とコンタクト層
５にＩｎＧａＡｓを用いたが、ＩｎＧａＡｓＰであって
も同様の効果が得られる。
【００１６】
【発明の効果】この発明の受光素子によれば、不純物領
域を形成する際、チップ表面は第５層のみが露出し平坦
であるため、不純物領域の下辺が平坦になり電界の集中
を防止できる。また、絶縁膜はＩｎＰからなる第５層と
接しているため、界面準位を低減できる。よって、暗電
流を低く抑えることができ、高受光感度化が可能とな
る。
域を形成する際、チップ表面は第５層のみが露出し平坦
であるため、不純物領域の下辺が平坦になり電界の集中
を防止できる。また、絶縁膜はＩｎＰからなる第５層と
接しているため、界面準位を低減できる。よって、暗電
流を低く抑えることができ、高受光感度化が可能とな
る。
【００１７】さらに、第４層にＩｎＧａＡｓを用いてい
るため、コンタクト抵抗を小さくでき、シリーズ抵抗の
低減が図れ、高速応答・低歪化が可能となる。
るため、コンタクト抵抗を小さくでき、シリーズ抵抗の
低減が図れ、高速応答・低歪化が可能となる。
【図１】この発明の一実施例におけるＩｎＧａＡｓＰＩ
Ｎフォトダイオードの構造断面図である。
Ｎフォトダイオードの構造断面図である。
【図２】この発明の一実施例におけるＩｎＧａＡｓＰＩ
Ｎフォトダイオードの製造方法の概略図である。
Ｎフォトダイオードの製造方法の概略図である。
【図３】従来のＩｎＧａＡｓＰＩＮフォトダイオードの
構造断面図である。
構造断面図である。
【図４】従来のＩｎＧａＡｓＰＩＮフォトダイオードの
第１の製造方法の概略図である。
第１の製造方法の概略図である。
【図５】従来のＩｎＧａＡｓＰＩＮフォトダイオードの
第２の製造方法の概略図である。
第２の製造方法の概略図である。
１ 基板 ２ バッファ層（第１層） ３ 光吸収層（第２層） ４ 窓層（第３層） ５ コンタクト層（第４層） ６ 表面層（第５層） ７ Ｐ型領域層（不純物領域） ８ 絶縁膜 ９ Ｐ側電極 １０ ＡＲ膜 １１ Ｎ側電極
Claims (1)
- 【請求項１】 ＩｎＰ基板と、前記基板上に形成したＩ
ｎＰからなる第１層と、前記第１層上に形成したＩｎＧ
ａＡｓまたはＩｎＧａＡｓＰからなる第２層と、前記第
２層上に形成したＩｎＰからなる第３層と、前記第３層
上に選択的に形成したＩｎＧａＡｓまたはＩｎＧａＡｓ
Ｐからなる第４層と、前記第４層上に選択的に形成した
ＩｎＰからなる第５層と、前記第２層，第３層，第４
層，第５層中に形成した不純物領域と、前記第５層上に
選択的に形成した絶縁膜と、前記第４層の前記第５層で
覆われていない領域を覆って形成した電極とを備えた受
光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164373A JPH0722641A (ja) | 1993-07-02 | 1993-07-02 | 受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164373A JPH0722641A (ja) | 1993-07-02 | 1993-07-02 | 受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722641A true JPH0722641A (ja) | 1995-01-24 |
Family
ID=15791908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164373A Pending JPH0722641A (ja) | 1993-07-02 | 1993-07-02 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722641A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193109A (ja) * | 2008-03-10 | 2008-08-21 | Sumitomo Electric Ind Ltd | 半導体受光素子を製造する方法 |
| JP2010056147A (ja) * | 2008-08-26 | 2010-03-11 | Hamamatsu Photonics Kk | 半導体受光素子 |
| CN113644165A (zh) * | 2021-08-11 | 2021-11-12 | 全磊光电股份有限公司 | 一种低暗电流高灵敏度光电探测器结构及其制造方法 |
-
1993
- 1993-07-02 JP JP5164373A patent/JPH0722641A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193109A (ja) * | 2008-03-10 | 2008-08-21 | Sumitomo Electric Ind Ltd | 半導体受光素子を製造する方法 |
| JP2010056147A (ja) * | 2008-08-26 | 2010-03-11 | Hamamatsu Photonics Kk | 半導体受光素子 |
| CN113644165A (zh) * | 2021-08-11 | 2021-11-12 | 全磊光电股份有限公司 | 一种低暗电流高灵敏度光电探测器结构及其制造方法 |
| CN113644165B (zh) * | 2021-08-11 | 2023-12-08 | 全磊光电股份有限公司 | 一种低暗电流高灵敏度光电探测器结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| CA2050362C (en) | Photo-sensing device | |
| US7345325B2 (en) | Avalanche photodiode | |
| US5880489A (en) | Semiconductor photodetector | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| US5315148A (en) | Photo-sensing device | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US5391910A (en) | Light receiving device | |
| US4894703A (en) | Restricted contact, planar photodiode | |
| JP2005260118A (ja) | 受光素子およびその製造方法 | |
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JPH0722641A (ja) | 受光素子 | |
| US4990989A (en) | Restricted contact planar photodiode | |
| JP4486603B2 (ja) | 半導体受光素子 | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| KR970009732B1 (ko) | 평면형 광검출기의 제조방법 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JP4786440B2 (ja) | 面入射型受光素子および光受信モジュール | |
| GB2240874A (en) | Photodiode | |
| JPH05327001A (ja) | 受光素子 | |
| JP2004241588A (ja) | 受光素子およびその製造方法ならびに当該受光素子を用いた光モジュール | |
| KR940009594B1 (ko) | 고속 광통신용 pin 포토다이오드의 제조방법 |