JP2600393B2 - 半導体加速度センサの製造方法 - Google Patents
半導体加速度センサの製造方法Info
- Publication number
- JP2600393B2 JP2600393B2 JP24880289A JP24880289A JP2600393B2 JP 2600393 B2 JP2600393 B2 JP 2600393B2 JP 24880289 A JP24880289 A JP 24880289A JP 24880289 A JP24880289 A JP 24880289A JP 2600393 B2 JP2600393 B2 JP 2600393B2
- Authority
- JP
- Japan
- Prior art keywords
- cantilever
- layer
- etching
- weight
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 《産業上の利用分野》 この発明は、車両等の加速度をピエゾ抵抗の変化によ
り検出するようにした半導体加速度センサに係わり、特
にバッチ処理で形成できるストッパ内蔵形の半導体加速
度センサの製造方法に関する。
り検出するようにした半導体加速度センサに係わり、特
にバッチ処理で形成できるストッパ内蔵形の半導体加速
度センサの製造方法に関する。
《従来の技術》 従来の半導体加速度センサとしては、例えば第６図、
第７図に示すようなものが有る。このセンサについて
は、IEEE TRANS.vol.ED−26DEC.1979,“Ａ Batch−Fa
bricated Silicon Accelerometer"に詳しく述べられ
ている。
第７図に示すようなものが有る。このセンサについて
は、IEEE TRANS.vol.ED−26DEC.1979,“Ａ Batch−Fa
bricated Silicon Accelerometer"に詳しく述べられ
ている。
図中、１は固定部４を有するＰ形シリコン基板で、シ
リコン基板１は選択的にエッチングにより溝10の部分が
取り除かれ、固定部４の所定位置には肉薄の片持梁２が
固定され、その自由端部には略正方形の重り部３が設け
られている。片持梁２の上面にはピエゾ抵抗５が形成さ
れていて、重り部３に加わる加速度により片持梁２が撓
んだ時、その応力によってピエゾ抵抗５の抵抗値を変化
するようになっている。また固定部４の片持梁２に近い
部分の上面にもピエゾ抵抗５と同一構造の抵抗６が形成
されていて、これらピエゾ抵抗５と補償抵抗６は互いに
接続されてブリッジ回路を構成している。このような構
造のシリコン基板１は、ICの製造プロセスによりバッチ
処理で作ることができる。
リコン基板１は選択的にエッチングにより溝10の部分が
取り除かれ、固定部４の所定位置には肉薄の片持梁２が
固定され、その自由端部には略正方形の重り部３が設け
られている。片持梁２の上面にはピエゾ抵抗５が形成さ
れていて、重り部３に加わる加速度により片持梁２が撓
んだ時、その応力によってピエゾ抵抗５の抵抗値を変化
するようになっている。また固定部４の片持梁２に近い
部分の上面にもピエゾ抵抗５と同一構造の抵抗６が形成
されていて、これらピエゾ抵抗５と補償抵抗６は互いに
接続されてブリッジ回路を構成している。このような構
造のシリコン基板１は、ICの製造プロセスによりバッチ
処理で作ることができる。
第６図中の7,8はそれぞれ重り部３の上，下側に設け
た上部，下部のストッパであって、両ストッパ7,8によ
って重り部３の上下方向への変位を制限することによ
り、過大な加速度に対する片持梁２の応力破壊を防止す
るようになっている。９は上記ブリッジ回路に接続され
たリード線で、圧電出力を外部へ取り出すために設けら
れたものである。
た上部，下部のストッパであって、両ストッパ7,8によ
って重り部３の上下方向への変位を制限することによ
り、過大な加速度に対する片持梁２の応力破壊を防止す
るようになっている。９は上記ブリッジ回路に接続され
たリード線で、圧電出力を外部へ取り出すために設けら
れたものである。
以下に、このシリコン基板１の製造プロセスの一例を
第８図（ａ）〜（ｄ）に基づいて簡単に説明する。
第８図（ａ）〜（ｄ）に基づいて簡単に説明する。
まずＰ形（100）シリコン基板11上にＮ形エピタキシ
ャル層12を成長させ、このエピタキシャル層12表面の一
部からＰ形素子分離拡散領域13をシリコン基板11に達す
るように形成する。このＰ形素子分離拡散領域13は第７
図に示すように重り部３を取り囲むように形成する（同
図（ａ））。
ャル層12を成長させ、このエピタキシャル層12表面の一
部からＰ形素子分離拡散領域13をシリコン基板11に達す
るように形成する。このＰ形素子分離拡散領域13は第７
図に示すように重り部３を取り囲むように形成する（同
図（ａ））。
次にボロンのイオン注入等によりエピタキシャル層12
の所定位置にＰ形ピエゾ抵抗15を＜110＞方向に形成
し、エピタキシャル層12の上にはSiO2膜14を形成する。
一方、シリコン基板11の裏面にはSi3N4等よりなる耐エ
ッチング膜16を被着してパターニングする（同図
（ｂ））、 この後、SiO2膜14のピエゾ抵抗15に対応する位置にコ
ンタクト・エッチングおよび配線電極17の形成を行う
（同図（ｃ））。
の所定位置にＰ形ピエゾ抵抗15を＜110＞方向に形成
し、エピタキシャル層12の上にはSiO2膜14を形成する。
一方、シリコン基板11の裏面にはSi3N4等よりなる耐エ
ッチング膜16を被着してパターニングする（同図
（ｂ））、 この後、SiO2膜14のピエゾ抵抗15に対応する位置にコ
ンタクト・エッチングおよび配線電極17の形成を行う
（同図（ｃ））。
最後に、Ｎ形エピタキシャル層12を正電位にバイアス
しながら、シリコン基板11をKOH、ヒドラジン等の異方
性アルカリ・エッチング液によりシリコン・エッチング
する。これにより、Ｐ形シリコン基板11は（111）面を
残すようにエッチングが進行し、特にＰ形素子分離拡散
領域13の部分ではその表面までエッチングが施される。
一方、片持梁２の部分ではＮ形エピタキシャル層12だけ
がエッチングされずに残り、第７図に示したような片持
梁２および重り部３を有するウエハー構造が得られる
（同図（ｄ））。
しながら、シリコン基板11をKOH、ヒドラジン等の異方
性アルカリ・エッチング液によりシリコン・エッチング
する。これにより、Ｐ形シリコン基板11は（111）面を
残すようにエッチングが進行し、特にＰ形素子分離拡散
領域13の部分ではその表面までエッチングが施される。
一方、片持梁２の部分ではＮ形エピタキシャル層12だけ
がエッチングされずに残り、第７図に示したような片持
梁２および重り部３を有するウエハー構造が得られる
（同図（ｄ））。
このようなシリコン・ウエハーはチップに分割された
後に、第６図に示すようにその上下両面にストッパ8,9
が接着剤等により固定され、これによって製品としての
ストッパ内蔵型半導体加速度センサが最終的に完成す
る。
後に、第６図に示すようにその上下両面にストッパ8,9
が接着剤等により固定され、これによって製品としての
ストッパ内蔵型半導体加速度センサが最終的に完成す
る。
《発明が解決しようとする問題店》 しかしながら、このような半導体加速度センサにあっ
ては、ウエハー・製造プロセスの終了後、すなわち片持
梁２を形成した後に、上下のストッパ8,9を接着してい
るため、次のような問題があった。
ては、ウエハー・製造プロセスの終了後、すなわち片持
梁２を形成した後に、上下のストッパ8,9を接着してい
るため、次のような問題があった。
重り部に対する上，下ストッパの空隙設定が難しい
ので、共振防止のためのエア・ダンピング機能を付与す
ることが困難である。
ので、共振防止のためのエア・ダンピング機能を付与す
ることが困難である。
ウエハー・製造プロセス中に過大な加速度の作用に
より片持梁が破損し、製品歩留まりが大幅に低下する。
より片持梁が破損し、製品歩留まりが大幅に低下する。
ウエハー・チップ毎に上，下ストッパをその都度接
着しなければならないので、多大の手間を要し実装コス
トが増大する。
着しなければならないので、多大の手間を要し実装コス
トが増大する。
この発明は、このような従来の問題点に着目してなさ
れたもので、その目的は、ウエハー・製造プロセス中
に、固定部と重り部間に該重り部の動きを制限するスト
ッパの空隙を等方性エッチングで形成することにより、
エア・ダンピング機能を容易に付加できるとともに、製
品歩留まりを向上させ実装コストを低減できる半導体加
速度センサを提供することにある。
れたもので、その目的は、ウエハー・製造プロセス中
に、固定部と重り部間に該重り部の動きを制限するスト
ッパの空隙を等方性エッチングで形成することにより、
エア・ダンピング機能を容易に付加できるとともに、製
品歩留まりを向上させ実装コストを低減できる半導体加
速度センサを提供することにある。
《問題点を解決するための手段》 この発明は、上記のような目的を達成するため、Ｐ形
シリコン基板の固定部に片持梁の基端部を固定し、この
片持梁の基端部にピエゾ抵抗を設けるとともに、該片持
梁の自由端に、重り部を固定して該重り部と固定部との
間に溝を形成し、かつ重り部と固定部との間に、突出部
と該突出部に空隙をあけて当接可能に臨む受け部とから
なるストッパを複数設けた半導体加速度センサであっ
て、 基板上の前記空隙に対応する部分にN+埋込層を形成し
て、該基板上にＮ形エピタキシャル層を形成する工程
と、 このエピタキシャル層の前記片持梁基端部に対応する
部分にピエゾ抵抗を形成して、該エピタキシャル層の前
記溝に対応する部分にN+拡散層を前記N+埋込層と接触す
るように形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エッ
チングする工程と、 前記N+埋込層、N+拡散層を等方性エッチングして前記
空隙、溝を形成する工程と、 を有することを特徴とする。
シリコン基板の固定部に片持梁の基端部を固定し、この
片持梁の基端部にピエゾ抵抗を設けるとともに、該片持
梁の自由端に、重り部を固定して該重り部と固定部との
間に溝を形成し、かつ重り部と固定部との間に、突出部
と該突出部に空隙をあけて当接可能に臨む受け部とから
なるストッパを複数設けた半導体加速度センサであっ
て、 基板上の前記空隙に対応する部分にN+埋込層を形成し
て、該基板上にＮ形エピタキシャル層を形成する工程
と、 このエピタキシャル層の前記片持梁基端部に対応する
部分にピエゾ抵抗を形成して、該エピタキシャル層の前
記溝に対応する部分にN+拡散層を前記N+埋込層と接触す
るように形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エッ
チングする工程と、 前記N+埋込層、N+拡散層を等方性エッチングして前記
空隙、溝を形成する工程と、 を有することを特徴とする。
《作用》 この発明の製造方法において、突出部と受け部からな
るストッパの横方向空隙は、N+埋込層を等方性エッチン
グして形成される。このためN+埋込層の厚さに応じてス
トッパの空隙を高精度に設定でき、エア・ダンピング機
構を容易に付与できる。
るストッパの横方向空隙は、N+埋込層を等方性エッチン
グして形成される。このためN+埋込層の厚さに応じてス
トッパの空隙を高精度に設定でき、エア・ダンピング機
構を容易に付与できる。
また、ウエハー製造の際に、ストッパは、エッチング
により片持梁、重り部と同時に形成される。このため、
ストッパ接着工程が不要になるばかりでなく、ウエハー
製造プロセス中に重り部に過大な加速度が加わっても、
この重り部の動きはストッパによって所定範囲内に制限
される。その結果過大な加速度による片持梁の破損を防
止できる。
により片持梁、重り部と同時に形成される。このため、
ストッパ接着工程が不要になるばかりでなく、ウエハー
製造プロセス中に重り部に過大な加速度が加わっても、
この重り部の動きはストッパによって所定範囲内に制限
される。その結果過大な加速度による片持梁の破損を防
止できる。
《実施例》 以下、この発明を図面に基づいて説明する。
第１図、第２図はそれぞれ、この発明の一実施例を示
す平面図、断面図である。
す平面図、断面図である。
まず構成を説明すると、20はＰ形シリコン基板、21は
この基板20上に形成されたＮ形エピタキシャル層、22は
ボロンのイオン注入等によりＮ形エピタキシャル層21の
表面に形成したＰ形ピエゾ抵抗、23はＮ形エピタキシャ
ル層21上に形成したSiO2膜である。
この基板20上に形成されたＮ形エピタキシャル層、22は
ボロンのイオン注入等によりＮ形エピタキシャル層21の
表面に形成したＰ形ピエゾ抵抗、23はＮ形エピタキシャ
ル層21上に形成したSiO2膜である。
Ｐ形シリコン基板20は、その裏面からのエッチングに
より略正方形の重り部25と、これを取り囲む略正方形の
固定部26とに区分されている。そして、重り部25はＮ形
エピタキシャル層21からなる片持梁24により固定部26に
固定・接続されている。この重り部25および片持梁24の
エピタキシャル層の大部分は、溝27によって固定部26と
分離され、この分離用溝27は、横方向の空隙39を介して
基板裏面側に連通している。すなわち、Ｎ形エピタキシ
ャル層21は複数の突出部29を有し、Ｐ形シリコン基板20
の各突出部29下面に対応する部分には、第１図中の斜線
部で示す受け部30が形成されている。これにより、突出
部29の下方向への動きが制限されている。
より略正方形の重り部25と、これを取り囲む略正方形の
固定部26とに区分されている。そして、重り部25はＮ形
エピタキシャル層21からなる片持梁24により固定部26に
固定・接続されている。この重り部25および片持梁24の
エピタキシャル層の大部分は、溝27によって固定部26と
分離され、この分離用溝27は、横方向の空隙39を介して
基板裏面側に連通している。すなわち、Ｎ形エピタキシ
ャル層21は複数の突出部29を有し、Ｐ形シリコン基板20
の各突出部29下面に対応する部分には、第１図中の斜線
部で示す受け部30が形成されている。これにより、突出
部29の下方向への動きが制限されている。
このような突出部29と受け部30からなるストッパ28
は、略正方形の重り部25外周辺縁に沿ってこれを取り囲
むように形成され、かつこの突出部29は第１図に示すよ
うに重り部25と固定部26に交互に形成されている。これ
により、重り部25はその下方向への動きのみならず上方
向への動きをも制限され、ウエハー・製造プロセス中、
チップ内部に複数のストッパ28が形成されている。この
ストッパ28の立体的な詳細構造を第３図に示す。同図に
おいて、斜線部が受け部30であって、これと当接可能に
突出部29が配設されている。
は、略正方形の重り部25外周辺縁に沿ってこれを取り囲
むように形成され、かつこの突出部29は第１図に示すよ
うに重り部25と固定部26に交互に形成されている。これ
により、重り部25はその下方向への動きのみならず上方
向への動きをも制限され、ウエハー・製造プロセス中、
チップ内部に複数のストッパ28が形成されている。この
ストッパ28の立体的な詳細構造を第３図に示す。同図に
おいて、斜線部が受け部30であって、これと当接可能に
突出部29が配設されている。
このようなストッパ内蔵型加速度センサの製造工程を
第４図（ａ）〜（ｂ）に示す。
第４図（ａ）〜（ｂ）に示す。
最初に、Ｐ形（100）シリコン基板20上のストッパ用
空隙39に対応する部分に、SbやAsによってN+埋込層38を
形成する。次いで、このシリコン基板20上にＮ形エピタ
キシャル層21を形成する（同図（ａ））。
空隙39に対応する部分に、SbやAsによってN+埋込層38を
形成する。次いで、このシリコン基板20上にＮ形エピタ
キシャル層21を形成する（同図（ａ））。
次にボロンのイオン注入等により、エピタキシャル層
21の片持梁24に対応する部分に、Ｐ形のピエゾ抵抗22を
形成する。さらに、該エピタキシャル層21の溝27と対応
する部分に、N+埋込層38に達するような深いN+拡散層31
を、リンのデポジットまたはイオン注入により形成する
（同図（ｂ））。
21の片持梁24に対応する部分に、Ｐ形のピエゾ抵抗22を
形成する。さらに、該エピタキシャル層21の溝27と対応
する部分に、N+埋込層38に達するような深いN+拡散層31
を、リンのデポジットまたはイオン注入により形成する
（同図（ｂ））。
この後、シリコン基板20の裏面にSi3N4等よりなる耐
エッチング膜32を部分的に形成することにより、基板露
出面が略正方形の重り部25の四辺を取り囲むように設定
する。しかして、コンタクト・エッチングおよび図示し
ない金属電極の形成を行い、Ｎ形エピタキシャル層21を
正電位にバイアスしながら、Ｐ形シリコン基板20を、KO
H、ヒドラジン、EDP（エチレン・ジアミン・ピロカテコ
ール水溶液）等のアルカリ性エッチング液により異方性
エレクトロ・ケミカル・エッチングを行う。ここで、片
持梁24および重り部25は＜110＞方向に向いているの
で、異方性エッチングは基板裏面側において耐エッチン
グ膜32の開口縁部に接する（111）面で止まる。他方、
このエッチングは基板表面側に向かって上方向へ進行
し、Ｎ形エピタキシャル層21に達した地点で停止する。
これにより、片持梁24の厚さを設定する際は、Ｎ形エピ
タキシャル層21の厚さをコントロールすることにより任
意に設定できる。従って、所定厚の片持梁24を高精度に
形成できるので、検出感度のバラツキを低減することが
できる。（同図（ｃ））。
エッチング膜32を部分的に形成することにより、基板露
出面が略正方形の重り部25の四辺を取り囲むように設定
する。しかして、コンタクト・エッチングおよび図示し
ない金属電極の形成を行い、Ｎ形エピタキシャル層21を
正電位にバイアスしながら、Ｐ形シリコン基板20を、KO
H、ヒドラジン、EDP（エチレン・ジアミン・ピロカテコ
ール水溶液）等のアルカリ性エッチング液により異方性
エレクトロ・ケミカル・エッチングを行う。ここで、片
持梁24および重り部25は＜110＞方向に向いているの
で、異方性エッチングは基板裏面側において耐エッチン
グ膜32の開口縁部に接する（111）面で止まる。他方、
このエッチングは基板表面側に向かって上方向へ進行
し、Ｎ形エピタキシャル層21に達した地点で停止する。
これにより、片持梁24の厚さを設定する際は、Ｎ形エピ
タキシャル層21の厚さをコントロールすることにより任
意に設定できる。従って、所定厚の片持梁24を高精度に
形成できるので、検出感度のバラツキを低減することが
できる。（同図（ｃ））。
さらにN+埋込層38と深いN+拡散層31とを等方性のSiエ
ッチング液（例えばHF:HNO3:CH3COOH＝1:3:8）でエッチ
ングすることにより、ストッパ内蔵の加速度センサが完
成する。この場合、N+層（25×1018cm-3のエッチング・
レートはN-層（1015〜1016cm-3）の100倍以上になる。
ッチング液（例えばHF:HNO3:CH3COOH＝1:3:8）でエッチ
ングすることにより、ストッパ内蔵の加速度センサが完
成する。この場合、N+層（25×1018cm-3のエッチング・
レートはN-層（1015〜1016cm-3）の100倍以上になる。
ここで、上述した深いN+拡散層31を用いる代わりに、
異方性エッチングを行う前に反応性イオン・エッチング
RIEでSiをエッチングすることにより、溝27を形成する
こともできる。
異方性エッチングを行う前に反応性イオン・エッチング
RIEでSiをエッチングすることにより、溝27を形成する
こともできる。
以下にこの実施例の作用を説明する。
上記構成の加速度センサによる加速度検出の基本的な
動作は、従来例と同様である。すなわち、重り部25に上
下方向の加速度が加わると、片持梁24が撓んでピエゾ抵
抗22に応力が加わる。これにより発生したピエゾ抵抗効
果によって、抵抗値が応力の強さに応じて変化し、加速
度が検出される。この場合、重り部25に過大な加速度が
加わったとしても、ストッパ28によって重り部25の上下
方向の変位を制限できるため、過大応力による片持梁24
の破壊を防止することができる。
動作は、従来例と同様である。すなわち、重り部25に上
下方向の加速度が加わると、片持梁24が撓んでピエゾ抵
抗22に応力が加わる。これにより発生したピエゾ抵抗効
果によって、抵抗値が応力の強さに応じて変化し、加速
度が検出される。この場合、重り部25に過大な加速度が
加わったとしても、ストッパ28によって重り部25の上下
方向の変位を制限できるため、過大応力による片持梁24
の破壊を防止することができる。
この製造方法では、片持梁24の厚さをエッチングによ
り自由に作成でき、これと同時にストッパ28も作成でき
るため、ウェハー・製造プロセス中における片持梁24の
破損を防ぐことができる。またストッパ28の実装が実質
的に不要となるため、加速度センサを安価に製造するこ
とができる。さらに、N+埋込層38の厚さを薄く設定する
ことによって、ストッパ28の空隙39を数μｍ程度に小さ
くコントロールできるので、共振を防止するためのエア
・ダンピング機能を充分実現することができ、オイル・
ダンピンクを不要にできる。
り自由に作成でき、これと同時にストッパ28も作成でき
るため、ウェハー・製造プロセス中における片持梁24の
破損を防ぐことができる。またストッパ28の実装が実質
的に不要となるため、加速度センサを安価に製造するこ
とができる。さらに、N+埋込層38の厚さを薄く設定する
ことによって、ストッパ28の空隙39を数μｍ程度に小さ
くコントロールできるので、共振を防止するためのエア
・ダンピング機能を充分実現することができ、オイル・
ダンピンクを不要にできる。
また製造面では、受け部30と突出部29間における横方
向の空隙39を等方性のエッチングにより形成するので、
従来の異方性エッチングの場合のような（111）面での
エッチング停止を考慮する必要がなく、従来に比べてス
トッパ設定の自由度が著しく高めることができる。
向の空隙39を等方性のエッチングにより形成するので、
従来の異方性エッチングの場合のような（111）面での
エッチング停止を考慮する必要がなく、従来に比べてス
トッパ設定の自由度が著しく高めることができる。
第５図にはこの発明の他の実施例を示す。
この実施例は、増幅器、ブリッジのバイアス回路、温
度補償回路等のピエゾ抵抗ブリッジの周辺回路をセンサ
・チップ内に集積した、いわゆるIC化加速度センサに適
用した具体例である。第５図では簡単のためNPNトラン
ジスタ33のみを示している。
度補償回路等のピエゾ抵抗ブリッジの周辺回路をセンサ
・チップ内に集積した、いわゆるIC化加速度センサに適
用した具体例である。第５図では簡単のためNPNトラン
ジスタ33のみを示している。
本例のセンサ部構造は前記実施例の第２図と同じであ
り、Ｎ形エピタキシャル層21はP+素子分離拡散領域34に
より多数の島に分割され、各島に回路素子がそれぞれ組
込まれている。そして、Ｎ形エピタキシャル層21上には
Ｐ形ベース拡散領域36が形成され、このＰ形ベース拡散
領域36内にはN+エミッタ拡散領域35が形成されている。
またコレクタ電極のN+拡散層31とN+埋込層38は、ストッ
パ形成領域として共用することができるようになってい
る。なお、37はピエゾ抵抗22に接続した金属電極であ
る。
り、Ｎ形エピタキシャル層21はP+素子分離拡散領域34に
より多数の島に分割され、各島に回路素子がそれぞれ組
込まれている。そして、Ｎ形エピタキシャル層21上には
Ｐ形ベース拡散領域36が形成され、このＰ形ベース拡散
領域36内にはN+エミッタ拡散領域35が形成されている。
またコレクタ電極のN+拡散層31とN+埋込層38は、ストッ
パ形成領域として共用することができるようになってい
る。なお、37はピエゾ抵抗22に接続した金属電極であ
る。
この実施例に係わる半導体加速度センサの製造工程
は、前記実施例とほぼ同じであるのでその説明を省略す
る。この実施例では、ストッパ28を形成するためのエッ
チング用N+領域として、バイポーラ・プロセスのN+埋込
層38,N+拡散層31を利用することができるので、集積化
加速度センセを極めて容易に作成することができるとい
う効果を有する。
は、前記実施例とほぼ同じであるのでその説明を省略す
る。この実施例では、ストッパ28を形成するためのエッ
チング用N+領域として、バイポーラ・プロセスのN+埋込
層38,N+拡散層31を利用することができるので、集積化
加速度センセを極めて容易に作成することができるとい
う効果を有する。
《発明の効果》 以上説明してきたように、この発明によれば、重り部
の上下動作を制限する突出部と受け部とからなるストッ
パを備えた半導体加速度センサの製造方法において、N+
埋込層の等方性エッチングによりストッパの空隙を狭く
形成できるので、ストッパの設計自由度が大となりエア
・ダンピング機能を容易に実現することができる。
の上下動作を制限する突出部と受け部とからなるストッ
パを備えた半導体加速度センサの製造方法において、N+
埋込層の等方性エッチングによりストッパの空隙を狭く
形成できるので、ストッパの設計自由度が大となりエア
・ダンピング機能を容易に実現することができる。
また、ウエハ・製造プロセス中に過大な加速度が作用
しても片持梁が破損しないので、製品歩留まりの低下を
確実に防止できる。さらに、ストッパ接着のための実装
工程が不要となるため、その分だけ製造コストの低減化
および省力化を図ることができるという効果を有する。
しても片持梁が破損しないので、製品歩留まりの低下を
確実に防止できる。さらに、ストッパ接着のための実装
工程が不要となるため、その分だけ製造コストの低減化
および省力化を図ることができるという効果を有する。
第１図はこの発明に係わる半導体加速度センサの一実施
例を示す平面図、第２図はそのII−II線断面図、第３図
はストッパ部分の詳細構造を示す斜視図、第４図（ａ）
〜（ｄ）は半導体加速度センサの製造方法を示す工程
図、第５図はこの発明の他の実施例を示す断面図、第６
図、第７図はそれぞれ従来の半導体加速度センサを示す
断面図、平面図、第８図（ａ）〜（ｄ）は同従来センサ
の製造方法を示す工程図である。 20……Ｐ形シリコン基板 21……Ｎ形エピタキシャル層 22……Ｐ形ピエゾ抵抗 24……片持梁 25……重り部 26……固定部 27……溝 28……ストッパ 29……突出部 30……受け部 31……N+拡散層 34……Ｐ形素子分離拡散領域 38……N+埋込層 39……空隙
例を示す平面図、第２図はそのII−II線断面図、第３図
はストッパ部分の詳細構造を示す斜視図、第４図（ａ）
〜（ｄ）は半導体加速度センサの製造方法を示す工程
図、第５図はこの発明の他の実施例を示す断面図、第６
図、第７図はそれぞれ従来の半導体加速度センサを示す
断面図、平面図、第８図（ａ）〜（ｄ）は同従来センサ
の製造方法を示す工程図である。 20……Ｐ形シリコン基板 21……Ｎ形エピタキシャル層 22……Ｐ形ピエゾ抵抗 24……片持梁 25……重り部 26……固定部 27……溝 28……ストッパ 29……突出部 30……受け部 31……N+拡散層 34……Ｐ形素子分離拡散領域 38……N+埋込層 39……空隙
Claims (1)
- 【請求項１】Ｐ形シリコン基板の固定部に片持梁の基端
部を固定し、この片持梁の基端部にピエゾ抵抗を設ける
とともに、該片持梁の自由端に、重り部を固定して該重
り部と固定部との間に溝を形成し、かつ重り部と固定部
との間に、突出部と該突出部に空隙をあけて当接可能に
臨む受け部とからなるストッパを複数設けた半導体加速
度センサであって、 基板上の前記空隙に対応する部分にN+埋込層を形成し
て、該基板上にＮ形エピタキシャル層を形成する工程
と、 このエピタキシャル層の前記片持梁基端部に対応する部
分にピエゾ抵抗を形成して、該エピタキシャル層の前記
溝に対応する部分にN+拡散層を前記N+埋込層と接触する
ように形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エッチ
ングする工程と、 前記N+埋込層、N+拡散層を等方性エッチングして前記空
隙、溝を形成する工程と、 を有することを特徴とする半導体加速度センサの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24880289A JP2600393B2 (ja) | 1989-09-25 | 1989-09-25 | 半導体加速度センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24880289A JP2600393B2 (ja) | 1989-09-25 | 1989-09-25 | 半導体加速度センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03110478A JPH03110478A (ja) | 1991-05-10 |
| JP2600393B2 true JP2600393B2 (ja) | 1997-04-16 |
Family
ID=17183621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24880289A Expired - Lifetime JP2600393B2 (ja) | 1989-09-25 | 1989-09-25 | 半導体加速度センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600393B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012189480A (ja) * | 2011-03-11 | 2012-10-04 | Seiko Epson Corp | 加速度検出器、加速度検出デバイス及び電子機器 |
| JP2015099154A (ja) * | 2015-01-07 | 2015-05-28 | セイコーエプソン株式会社 | 加速度検出器、加速度検出デバイス及び電子機器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5838694B2 (ja) * | 2011-09-29 | 2016-01-06 | セイコーエプソン株式会社 | 物理量検出器、物理量検出デバイス及び電子機器 |
| JP6840960B2 (ja) * | 2016-09-07 | 2021-03-10 | セイコーエプソン株式会社 | センサー用基板、物理量検出センサー、加速度センサー、電子機器、移動体、およびセンサー用基板の製造方法 |
-
1989
- 1989-09-25 JP JP24880289A patent/JP2600393B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012189480A (ja) * | 2011-03-11 | 2012-10-04 | Seiko Epson Corp | 加速度検出器、加速度検出デバイス及び電子機器 |
| JP2015099154A (ja) * | 2015-01-07 | 2015-05-28 | セイコーエプソン株式会社 | 加速度検出器、加速度検出デバイス及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03110478A (ja) | 1991-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811768B2 (ja) | 半導体式加速度センサおよびその製造方法 | |
| US4553436A (en) | Silicon accelerometer | |
| US5914520A (en) | Micromechanical sensor device | |
| US5395802A (en) | Process for making semiconductor acceleration sensor having anti-etching layer | |
| JP3489309B2 (ja) | 半導体力学量センサの製造方法および異方性エッチングマスク | |
| US5296730A (en) | Semiconductor pressure sensor for sensing pressure applied thereto | |
| JP2927963B2 (ja) | 集積マイクロメカニカルセンサデバイス及びその製造方法 | |
| JPS62174978A (ja) | 半導体振動・加速度検出装置 | |
| JP3399660B2 (ja) | 表面型の加速度センサの製造方法 | |
| US5172205A (en) | Piezoresistive semiconductor device suitable for use in a pressure sensor | |
| EP0810440A2 (en) | Optical semiconductor component and method of fabrication | |
| JP2600393B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2600422B2 (ja) | 半導体加速度センサの製造方法 | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JP3173256B2 (ja) | 半導体加速度センサとその製造方法 | |
| JP3744217B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH10300605A (ja) | 半導体圧力センサ及びセンサチップの製造方法 | |
| JP3744218B2 (ja) | 半導体圧力センサの製造方法 | |
| JPS63237482A (ja) | 半導体圧力センサの製造方法 | |
| JP3392069B2 (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH0281477A (ja) | 半導体加速度センサ及びその製造方法 | |
| JPH05335596A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH1144705A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH05102494A (ja) | シリコンダイアフラム圧力センサの製造方法 | |
| JP3405222B2 (ja) | 半導体加速度センサ素子及びその製造方法 |