JP2667149B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP2667149B2 JP2667149B2 JP8533786A JP8533786A JP2667149B2 JP 2667149 B2 JP2667149 B2 JP 2667149B2 JP 8533786 A JP8533786 A JP 8533786A JP 8533786 A JP8533786 A JP 8533786A JP 2667149 B2 JP2667149 B2 JP 2667149B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent
- common electrode
- film
- ito film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は液晶表示パネル（以下、LCDパネルと略称す
る。）、特にTFT等を用いたアクティブマトリックス方
式の大型LCD表示パネルに関するものである。 従来の技術 TFT等を用いたアクティブマトリックス方式LCDパネル
は、第４図，第５図に示すように、主面上に透明な画素
電極２、同画素電極２を制御するTFT等の制御素子３、
さらに制御素子群を選択駆動するための走査信号線パタ
ーン４、及び画像信号線パターン５を有するガラス等か
らなる透明主基板１と、ガラス等の透明基板の主面全域
に透明導電性膜、所謂ITO膜６を被着した共通電極用透
明基板７を10μｍ前後の間隔で近接配置し、両基板1,7
の間隙部８に液晶９を注入封止することによって得てい
る。なお、図中において10はカラー表示パネルの場合の
カラーフィルター、11,12はそれぞれ走査信号線パター
ン４及び画像信号線パターン５の外部引き出し用電極端
子部である。 発明が解決しようとする問題点 LCDパネルに用いる透明な対向共通電極は、一般的に
は前述のように透明基板７上に透明導電性薄膜としてIT
O膜６を使用するが、このITO膜６は光透過性を考慮した
場合薄く形成することが好ましく、通常100Å〜1000Å
程度の膜厚で形成してあり、そのシート抵抗は数10〜数
100Ω／□程度である。また、対向共通電極であるITO膜
６の外部回路との接続電極部分は、LCDパネルの構成
上、そのパネルのコーナ部分等の隅部に設けられること
が多い。 LCDパネルのサイズが小さい場合には、上記のような
方法で対向共通電極を構成しても、ITO膜６内での拡が
り抵抗の影響は実用上差し障りはないが、LCDパネルの
サイズが大型化するに従って、ITO膜６内における拡が
り抵抗が画像品質に悪影響を及ぼす要因となる。即ち、
外部回路接続電極部の近傍と、同部から最も離れた部位
では膜抵抗が異なり、上記ITO膜６を対向共通電極とし
た場合同膜面内の電位に差が生じ、LCDパネル内の各単
位画素部の表示特性にむらができ、均一な画素像を有す
るLCDパネルの提供に支障をきたすことになる。特に、
第６図のように複数枚の大型のLCDパネル13を用い、LCD
パネル相互間を電気的物理的に接合し、接合後に外周部
位にある電極端子部11,12、及び対向共通電極の外部接
続用端子部14を、外部制御駆動回路と接続して構成する
超大型LCD表示システムでは、その構成上対向共通電極
の外部接続部位が限定されるため、前述のITO膜６の膜
抵抗がより大きな問題となる。 この問題を解決するための手段として、ITO膜６のシ
ート抵抗を下げることが考えられる。しかし、シート抵
抗を下げるためにはITO膜６の膜厚を厚くするか、もし
くはITO膜６の組成即ち膜質を変える等の方策を講じる
必要があり、何れの場合にも通常はITO膜６の光透過率
を下げるため、透明導電性膜としての一方の機能を損な
うことになる。そこで本発明はITO膜６の光透過率を下
げることなく、そのシート抵抗を下げることを目的とす
る。 問題点を解決するための手段 そしてこの目的を達成するために本発明は、透明主基
板と、この透明主基板に所定間隔をおいて対向配置した
共通電極用透明基板と、これらの透明主基板と共通電極
用透明基板間に封入した液晶とを備え、前記透明主基板
の液晶側の面には、複数の透明な画素電極と、これらの
画素電極の制御を行う制御素子とを設け、前記共通電極
用透明基板の液晶側の面には、全面に透明導電膜を設
け、この透明導電膜の前記制御素子に対向する部分の膜
厚を、画素電極に対向する部分の膜厚より厚くしたもの
である。 作用 以上の構成とすれば透明導電膜に膜厚の厚い部分を設
けるので全体的なシート抵抗を下げることができ、その
結果としてパネルの表示特性のむらが発生せず、またこ
の膜厚の厚い部分は画素電極を制御する制御素子に対向
する部分で本来非透光部となっている部分であるので光
透過率を低下させることもない。 実施例 第１図は本発明の一実施例品のLCDパネルの完成時の
断面構造を示す部分断面拡大図である。また、第２図Ａ
〜Ｄは本発明の対向共通透明電極の製造法を示す拡大断
面図である。なお、各図面はそれぞれ説明の便宜上、寸
法は任意に拡大してある。また、従来例と同一箇所には
同一番号を付してある。 以下、図面により詳述する。 まず、第２図Ａのように共通電極用透明基板７の主面
には透明な対向共通電極としてITO膜６を全面に数1000
Å以上の膜厚で被着する。次に、第２図Ｂのように通常
の写真食刻プロセスと同様の手法により上記ITO膜６上
にホトレジストパターン15を形成する。この時、ホトレ
ジストパターン15のパターン巾Wiは、第１図（第５図）
に示す主基板１上に形成したTFT等の制御素子３を含む
Ｘ列及びＹ行の制御配線パターンが形成する非透光部の
巾Wp、あるいはカラーフィルター10のブラックストライ
プ16の巾Wbと同等、もしくはWp、Wb＞Wiに設定する。ま
た、パターンピッチPiは同じく主基板１上のＸ列及びＹ
行の制御配線パターンのピッチP1,P2（第５図）と同一
となるように、換言すれば第５図の主基板１上の平面パ
ターン形状と同一形状の格子状パターンをホトレジスト
パターン15で形成する。 次に、第２図Ｃのようにホトレジストパターン15をマ
スクとして透光領域となる部位のITO膜６の膜厚を選択
的に減少せしめ、同部位ITO膜を1000Å以下の膜厚の薄
膜層ITO膜6A化した後、ホトレジストパターン15を除去
すればITO膜６は第２図Ｄのように、光透過を重視した
薄膜層のITO膜6A、領域と導電性を重視した厚膜層のITO
膜６領域の２層からなるITO膜電極とすることができ
る。 尚、格子状の低抵抗化ITO膜（薄膜層）6Aは上記の例
のように格子状に配置する以外に、LCDパネルの形状に
応じて縦あるいは横の縞状に配置したものであってもよ
い。 以上のようにして製造した透明対向共通電極（ITO
膜）6,6Aを有する共通電極用透明基板７を、第１図に示
すようにスペーサ17を介して10μｍ程度の間隙で機能素
子をその主面に形成してある透明主基板１上に近接載置
し、同間隙部８に液晶９を注入封止することによりLCD
パネルが得られる。第１図でも明らかなように本発明の
製造法による共通電極用透明基板７を用いたLCDパネル
では、光源（図示せず）からの透過光18を制御する画素
領域19の透明対向共通電極のITO膜6Aは薄いため、同部
での透過光の吸収による損失を低くすることができると
共に、制御素子３部等が形成する非透過領域20に対向す
る部位のITO膜６は厚膜の低抵抗化層として形成してあ
るため、透明対向共通電極膜の面抵抗は低くすることが
できる。 さらに、より簡易化した構成の実施例としては、共通
電極用透明基板７の主面全域に1000Å以下のITO膜を形
成し、このITO膜の外周辺域、即ち共通電極用透明基板
７の外周辺部の光の非透過領域部には、数1000Å以上の
膜厚の高導電性ITO膜層を形成した２層構造のITO膜電極
となすことにより、前述の実施例1,2に比較すれば、面
抵抗は高くなるが、外周部に高導電性電極を有する構造
の共通電極用透明電極となるため、従来例に比較して膜
面抵抗は減少し、画質の向上を図ることができる。 第３図Ａ〜Ｅは本発明の他の実施例の対向共通電極
（ITO膜６）の製造法を示す断面略図である。 まず、共通電極用透明基板７の主面全面にITO膜６を
数1000Å以上の膜厚で被着する（第３図Ａ）。次に、先
の実施例と同様に上記ITO膜６上に所定のパターン形状
によるホトレジストパターン15を形成し（第３図Ｂ）、
同ホトレジストパターン15をマスクとしてITO膜６をエ
ッチングした後（第３図Ｃ）、ホトレジストパターン15
を除去し主面上に所定の形状の厚膜ITO膜６パターンを
形成する（第３図Ｄ）。 しかる後、再度共通電極用透明基板７の主面にITO膜6
Aを数100Å〜1000Å程度の膜厚で全面に被着すれば、第
３図Ｅのように共通電極用透明基板７の主面上には膜厚
の異なる２種のITO膜6,6Aが形成される。そして、以降
第１の実施例と同様に上記共通電極用透明基板７を用い
てLEDパネルを製造すれば、先の実施例と同じ効果を持
ったLCDパネルと為すことができる。 発明の効果 以上のように本発明は、透明主基板と、この透明主基
板に所定間隔をおいて対向配置した共通電極用透明基板
と、これらの透明主基板と共通電極用透明基板間に封入
した液晶とを備え、前記透明主基板の液晶側の面には、
複数の透明な画素電極と、これらの画素電極の制御を行
う制御素子とを設け、前記共通電極用透明基板の液晶側
の面には、全面に透明導電膜を設け、この透明導電膜の
前記制御素子に対向する部分の膜厚を、画素電極に対向
する部分の膜厚より厚くしたものである。 そして以上の構成とすれば透明導電膜に膜厚の厚い部
分を設けるので全体的なシート抵抗を下げることがで
き、その結果としてパネルの表示特性のむらが発生せ
ず、またこの膜厚の厚い部分は画素電極を制御する制御
素子に対向する部分で本来非透光部となっている部分で
あるので光透過率を低下させることもない。
る。）、特にTFT等を用いたアクティブマトリックス方
式の大型LCD表示パネルに関するものである。 従来の技術 TFT等を用いたアクティブマトリックス方式LCDパネル
は、第４図，第５図に示すように、主面上に透明な画素
電極２、同画素電極２を制御するTFT等の制御素子３、
さらに制御素子群を選択駆動するための走査信号線パタ
ーン４、及び画像信号線パターン５を有するガラス等か
らなる透明主基板１と、ガラス等の透明基板の主面全域
に透明導電性膜、所謂ITO膜６を被着した共通電極用透
明基板７を10μｍ前後の間隔で近接配置し、両基板1,7
の間隙部８に液晶９を注入封止することによって得てい
る。なお、図中において10はカラー表示パネルの場合の
カラーフィルター、11,12はそれぞれ走査信号線パター
ン４及び画像信号線パターン５の外部引き出し用電極端
子部である。 発明が解決しようとする問題点 LCDパネルに用いる透明な対向共通電極は、一般的に
は前述のように透明基板７上に透明導電性薄膜としてIT
O膜６を使用するが、このITO膜６は光透過性を考慮した
場合薄く形成することが好ましく、通常100Å〜1000Å
程度の膜厚で形成してあり、そのシート抵抗は数10〜数
100Ω／□程度である。また、対向共通電極であるITO膜
６の外部回路との接続電極部分は、LCDパネルの構成
上、そのパネルのコーナ部分等の隅部に設けられること
が多い。 LCDパネルのサイズが小さい場合には、上記のような
方法で対向共通電極を構成しても、ITO膜６内での拡が
り抵抗の影響は実用上差し障りはないが、LCDパネルの
サイズが大型化するに従って、ITO膜６内における拡が
り抵抗が画像品質に悪影響を及ぼす要因となる。即ち、
外部回路接続電極部の近傍と、同部から最も離れた部位
では膜抵抗が異なり、上記ITO膜６を対向共通電極とし
た場合同膜面内の電位に差が生じ、LCDパネル内の各単
位画素部の表示特性にむらができ、均一な画素像を有す
るLCDパネルの提供に支障をきたすことになる。特に、
第６図のように複数枚の大型のLCDパネル13を用い、LCD
パネル相互間を電気的物理的に接合し、接合後に外周部
位にある電極端子部11,12、及び対向共通電極の外部接
続用端子部14を、外部制御駆動回路と接続して構成する
超大型LCD表示システムでは、その構成上対向共通電極
の外部接続部位が限定されるため、前述のITO膜６の膜
抵抗がより大きな問題となる。 この問題を解決するための手段として、ITO膜６のシ
ート抵抗を下げることが考えられる。しかし、シート抵
抗を下げるためにはITO膜６の膜厚を厚くするか、もし
くはITO膜６の組成即ち膜質を変える等の方策を講じる
必要があり、何れの場合にも通常はITO膜６の光透過率
を下げるため、透明導電性膜としての一方の機能を損な
うことになる。そこで本発明はITO膜６の光透過率を下
げることなく、そのシート抵抗を下げることを目的とす
る。 問題点を解決するための手段 そしてこの目的を達成するために本発明は、透明主基
板と、この透明主基板に所定間隔をおいて対向配置した
共通電極用透明基板と、これらの透明主基板と共通電極
用透明基板間に封入した液晶とを備え、前記透明主基板
の液晶側の面には、複数の透明な画素電極と、これらの
画素電極の制御を行う制御素子とを設け、前記共通電極
用透明基板の液晶側の面には、全面に透明導電膜を設
け、この透明導電膜の前記制御素子に対向する部分の膜
厚を、画素電極に対向する部分の膜厚より厚くしたもの
である。 作用 以上の構成とすれば透明導電膜に膜厚の厚い部分を設
けるので全体的なシート抵抗を下げることができ、その
結果としてパネルの表示特性のむらが発生せず、またこ
の膜厚の厚い部分は画素電極を制御する制御素子に対向
する部分で本来非透光部となっている部分であるので光
透過率を低下させることもない。 実施例 第１図は本発明の一実施例品のLCDパネルの完成時の
断面構造を示す部分断面拡大図である。また、第２図Ａ
〜Ｄは本発明の対向共通透明電極の製造法を示す拡大断
面図である。なお、各図面はそれぞれ説明の便宜上、寸
法は任意に拡大してある。また、従来例と同一箇所には
同一番号を付してある。 以下、図面により詳述する。 まず、第２図Ａのように共通電極用透明基板７の主面
には透明な対向共通電極としてITO膜６を全面に数1000
Å以上の膜厚で被着する。次に、第２図Ｂのように通常
の写真食刻プロセスと同様の手法により上記ITO膜６上
にホトレジストパターン15を形成する。この時、ホトレ
ジストパターン15のパターン巾Wiは、第１図（第５図）
に示す主基板１上に形成したTFT等の制御素子３を含む
Ｘ列及びＹ行の制御配線パターンが形成する非透光部の
巾Wp、あるいはカラーフィルター10のブラックストライ
プ16の巾Wbと同等、もしくはWp、Wb＞Wiに設定する。ま
た、パターンピッチPiは同じく主基板１上のＸ列及びＹ
行の制御配線パターンのピッチP1,P2（第５図）と同一
となるように、換言すれば第５図の主基板１上の平面パ
ターン形状と同一形状の格子状パターンをホトレジスト
パターン15で形成する。 次に、第２図Ｃのようにホトレジストパターン15をマ
スクとして透光領域となる部位のITO膜６の膜厚を選択
的に減少せしめ、同部位ITO膜を1000Å以下の膜厚の薄
膜層ITO膜6A化した後、ホトレジストパターン15を除去
すればITO膜６は第２図Ｄのように、光透過を重視した
薄膜層のITO膜6A、領域と導電性を重視した厚膜層のITO
膜６領域の２層からなるITO膜電極とすることができ
る。 尚、格子状の低抵抗化ITO膜（薄膜層）6Aは上記の例
のように格子状に配置する以外に、LCDパネルの形状に
応じて縦あるいは横の縞状に配置したものであってもよ
い。 以上のようにして製造した透明対向共通電極（ITO
膜）6,6Aを有する共通電極用透明基板７を、第１図に示
すようにスペーサ17を介して10μｍ程度の間隙で機能素
子をその主面に形成してある透明主基板１上に近接載置
し、同間隙部８に液晶９を注入封止することによりLCD
パネルが得られる。第１図でも明らかなように本発明の
製造法による共通電極用透明基板７を用いたLCDパネル
では、光源（図示せず）からの透過光18を制御する画素
領域19の透明対向共通電極のITO膜6Aは薄いため、同部
での透過光の吸収による損失を低くすることができると
共に、制御素子３部等が形成する非透過領域20に対向す
る部位のITO膜６は厚膜の低抵抗化層として形成してあ
るため、透明対向共通電極膜の面抵抗は低くすることが
できる。 さらに、より簡易化した構成の実施例としては、共通
電極用透明基板７の主面全域に1000Å以下のITO膜を形
成し、このITO膜の外周辺域、即ち共通電極用透明基板
７の外周辺部の光の非透過領域部には、数1000Å以上の
膜厚の高導電性ITO膜層を形成した２層構造のITO膜電極
となすことにより、前述の実施例1,2に比較すれば、面
抵抗は高くなるが、外周部に高導電性電極を有する構造
の共通電極用透明電極となるため、従来例に比較して膜
面抵抗は減少し、画質の向上を図ることができる。 第３図Ａ〜Ｅは本発明の他の実施例の対向共通電極
（ITO膜６）の製造法を示す断面略図である。 まず、共通電極用透明基板７の主面全面にITO膜６を
数1000Å以上の膜厚で被着する（第３図Ａ）。次に、先
の実施例と同様に上記ITO膜６上に所定のパターン形状
によるホトレジストパターン15を形成し（第３図Ｂ）、
同ホトレジストパターン15をマスクとしてITO膜６をエ
ッチングした後（第３図Ｃ）、ホトレジストパターン15
を除去し主面上に所定の形状の厚膜ITO膜６パターンを
形成する（第３図Ｄ）。 しかる後、再度共通電極用透明基板７の主面にITO膜6
Aを数100Å〜1000Å程度の膜厚で全面に被着すれば、第
３図Ｅのように共通電極用透明基板７の主面上には膜厚
の異なる２種のITO膜6,6Aが形成される。そして、以降
第１の実施例と同様に上記共通電極用透明基板７を用い
てLEDパネルを製造すれば、先の実施例と同じ効果を持
ったLCDパネルと為すことができる。 発明の効果 以上のように本発明は、透明主基板と、この透明主基
板に所定間隔をおいて対向配置した共通電極用透明基板
と、これらの透明主基板と共通電極用透明基板間に封入
した液晶とを備え、前記透明主基板の液晶側の面には、
複数の透明な画素電極と、これらの画素電極の制御を行
う制御素子とを設け、前記共通電極用透明基板の液晶側
の面には、全面に透明導電膜を設け、この透明導電膜の
前記制御素子に対向する部分の膜厚を、画素電極に対向
する部分の膜厚より厚くしたものである。 そして以上の構成とすれば透明導電膜に膜厚の厚い部
分を設けるので全体的なシート抵抗を下げることがで
き、その結果としてパネルの表示特性のむらが発生せ
ず、またこの膜厚の厚い部分は画素電極を制御する制御
素子に対向する部分で本来非透光部となっている部分で
あるので光透過率を低下させることもない。
【図面の簡単な説明】
第１図は本発明の一実施例によるLCDパネル完成時の拡
大断面図、第２図Ａ〜Ｄは本発明による対向共通電極用
透明基板の製造法を示す拡大断面図、第３図Ａ〜Ｅは本
発明の他の実施例による対向共通電極用透明基板の製造
法を示す拡大断面図、第４図は従来例によるLCDパネル
の拡大断面図、第５図はLCDパネルの主基板の平面形状
例を示す平面図、第６図は複数枚LCDパネルを貼り合わ
せた構成の大型表示パネルの概念を示す斜視図である。 １……透明主基板、２……画素電極、３……TFT等の制
御素子、４……走査信号パターン、５……画像信号パタ
ーン、6,6A……透明導電性膜（ITO膜）、７……共通電
極用透明基板、８……間隙部、９……液晶、10……カラ
ーフィルター、11……走査信号パターン引出し電極端子
部、12……画像信号パターン引出し電極端子部、13……
マルチパネルLCD、14……対向共通電極の外部接続用端
子部、15……ホトレジストパターン単位画素領域、16…
…ブラックストライプ、17……スペーサ、18……透過
光、19……画素領域、20……非透過領域。
大断面図、第２図Ａ〜Ｄは本発明による対向共通電極用
透明基板の製造法を示す拡大断面図、第３図Ａ〜Ｅは本
発明の他の実施例による対向共通電極用透明基板の製造
法を示す拡大断面図、第４図は従来例によるLCDパネル
の拡大断面図、第５図はLCDパネルの主基板の平面形状
例を示す平面図、第６図は複数枚LCDパネルを貼り合わ
せた構成の大型表示パネルの概念を示す斜視図である。 １……透明主基板、２……画素電極、３……TFT等の制
御素子、４……走査信号パターン、５……画像信号パタ
ーン、6,6A……透明導電性膜（ITO膜）、７……共通電
極用透明基板、８……間隙部、９……液晶、10……カラ
ーフィルター、11……走査信号パターン引出し電極端子
部、12……画像信号パターン引出し電極端子部、13……
マルチパネルLCD、14……対向共通電極の外部接続用端
子部、15……ホトレジストパターン単位画素領域、16…
…ブラックストライプ、17……スペーサ、18……透過
光、19……画素領域、20……非透過領域。
Claims (1)
- (57)【特許請求の範囲】 １．透明主基板と、この透明主基板に所定間隔をおいて
対向配置した共通電極用透明基板と、これらの透明主基
板と共通電極用透明基板間に封入した液晶とを備え、前
記透明主基板の液晶側の面には、複数の透明な画素電極
と、これらの画素電極の制御を行う制御素子とを設け、
前記共通電極用透明基板の液晶側の面には、全面に透明
導電膜を設け、この透明導電膜の前記制御素子に対向す
る部分の膜厚を、画素電極に対向する部分の膜厚より厚
くした液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8533786A JP2667149B2 (ja) | 1986-04-14 | 1986-04-14 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8533786A JP2667149B2 (ja) | 1986-04-14 | 1986-04-14 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62240933A JPS62240933A (ja) | 1987-10-21 |
| JP2667149B2 true JP2667149B2 (ja) | 1997-10-27 |
Family
ID=13855826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8533786A Expired - Fee Related JP2667149B2 (ja) | 1986-04-14 | 1986-04-14 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667149B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2601932B2 (ja) * | 1990-04-13 | 1997-04-23 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 液晶表示装置およびその製造方法 |
| JPH05196911A (ja) * | 1992-01-21 | 1993-08-06 | Komatsu Ltd | レーザマーカの液晶素子 |
| JP2009294447A (ja) * | 2008-06-05 | 2009-12-17 | Fujitsu Ltd | ドットマトリクス表示装置の透明電極基板、液晶表示素子および反射型表示素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116574A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS5924882A (ja) * | 1982-08-03 | 1984-02-08 | 日本電信電話株式会社 | マトリクス形液晶表示装置 |
| JPS5960469A (ja) * | 1982-09-30 | 1984-04-06 | セイコーエプソン株式会社 | 液晶表示体装置 |
-
1986
- 1986-04-14 JP JP8533786A patent/JP2667149B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62240933A (ja) | 1987-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463043B1 (ko) | 액티브매트릭스형 액정표시장치 | |
| JP3883244B2 (ja) | 液晶表示装置 | |
| JP5093724B2 (ja) | 液晶表示装置 | |
| JPH112836A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0610702B2 (ja) | カラー液晶表示装置およびその製造方法 | |
| US20070146620A1 (en) | Liquid crystal display element | |
| JP2000338503A (ja) | 液晶表示素子 | |
| JP3859525B2 (ja) | カラー表示装置 | |
| JP3777201B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH04309925A (ja) | アクティブマトリックスカラー液晶表示素子 | |
| JP2667149B2 (ja) | 液晶表示パネル | |
| JP4092177B2 (ja) | 液晶表示装置 | |
| JPH1184386A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000171833A (ja) | 液晶表示装置 | |
| JPH11167115A (ja) | 液晶パネルの製造方法 | |
| JPS62124528A (ja) | 液晶表示パネル | |
| US20080149933A1 (en) | Display panel | |
| JPH0682830A (ja) | アクティブマトリックス液晶表示装置およびその製造方法 | |
| JP2548569B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPS613119A (ja) | 表示装置 | |
| JPH0324523A (ja) | 電気光学表示セル | |
| JP2514703B2 (ja) | アクティブマトリクス基板 | |
| JPH10228032A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003186020A (ja) | 液晶表示装置及びその製造方法 | |
| TWI332594B (en) | Method of fabricating liquid crystal display apparatus integrated with ilm type touch panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |