JP2536122B2 - ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ - Google Patents
ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタInfo
- Publication number
- JP2536122B2 JP2536122B2 JP1026946A JP2694689A JP2536122B2 JP 2536122 B2 JP2536122 B2 JP 2536122B2 JP 1026946 A JP1026946 A JP 1026946A JP 2694689 A JP2694689 A JP 2694689A JP 2536122 B2 JP2536122 B2 JP 2536122B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- bipolar transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、npnバイポーラトランジスタのベース電流
をｐチャネルMOSFETによって供給するｐチャネル絶縁ゲ
ート型バイポーラトランジスタに関する。
をｐチャネルMOSFETによって供給するｐチャネル絶縁ゲ
ート型バイポーラトランジスタに関する。
電力用スイッチング素子としてｎチャネル型絶縁ゲー
ト型バイポーラトランジスタ（IGBT）が一般に使われ始
めている。これは、ｎチャネル縦型MOSFETのドレイン領
域のドレイン電極側にp+層を付加したものと言うことが
できる。しかし近年、ｐチャネル型IGBTが制御回路の簡
略化が可能及び制御回路と一緒に集積することが容易と
いうことで開発がさかんに行われている。ｐチャネル型
IGBTはｎチャネル型IGBTの導電型をすべて逆にしたもの
である。
ト型バイポーラトランジスタ（IGBT）が一般に使われ始
めている。これは、ｎチャネル縦型MOSFETのドレイン領
域のドレイン電極側にp+層を付加したものと言うことが
できる。しかし近年、ｐチャネル型IGBTが制御回路の簡
略化が可能及び制御回路と一緒に集積することが容易と
いうことで開発がさかんに行われている。ｐチャネル型
IGBTはｎチャネル型IGBTの導電型をすべて逆にしたもの
である。
すなわち、第２図に示すようにn+基板１（第一層）に
バッファ層としての低抵抗のp+層２（第二層）を形成
し、その表面に高抵抗層のp-層３（第三層）を形成し、
このp-層３の表面部に選択的にn+層４（第一領域）を、
さらにn+層４の表面部に選択的にp+層５（第二領域）
を、さらにこのn+層４のp-層３とP+層５で挟まれた表面
領域をチャネル領域として、この上にゲート絶縁膜６を
介してゲート電極７を形成する。そして、n+層４とp+層
５にソース電極８を、またn+基板１の表面にドレイン電
極９を接触させる。
バッファ層としての低抵抗のp+層２（第二層）を形成
し、その表面に高抵抗層のp-層３（第三層）を形成し、
このp-層３の表面部に選択的にn+層４（第一領域）を、
さらにn+層４の表面部に選択的にp+層５（第二領域）
を、さらにこのn+層４のp-層３とP+層５で挟まれた表面
領域をチャネル領域として、この上にゲート絶縁膜６を
介してゲート電極７を形成する。そして、n+層４とp+層
５にソース電極８を、またn+基板１の表面にドレイン電
極９を接触させる。
この電子は、ソース電極８を接地し、ゲート電極７と
ドレイン電極９に負の電圧を与えると、MOSFETがオンし
てp-層３に正孔が流れ込む。これに対応してn+基板１か
らp-層３に電子の注入が起こり、p-層３では伝導度変調
が生じることにより、この領域の抵抗が低くなる。
ドレイン電極９に負の電圧を与えると、MOSFETがオンし
てp-層３に正孔が流れ込む。これに対応してn+基板１か
らp-層３に電子の注入が起こり、p-層３では伝導度変調
が生じることにより、この領域の抵抗が低くなる。
ｐチャネル型IGBTをＬ負荷でターンオフする際、数百
ＶのＬ負荷逆起電力分と例えば200Vの電源電圧分の電圧
が、p-層とn+層４の接合部に逆バイアスの形で加わる。
そのため、上記接合部には大きな電界が発生する。さら
に、n+基板1,p+層,p-層3,n+層４のnpnトランジスタで一
定電流を流し続けようとするため、その主電流は電子電
流となる。高電界（約105 V/cm）印加時の電子の衝撃イ
オン化率は、正孔のそれに比べ約100〜1,000倍大きいた
め、ｐチャネルIGBTはｎチャネルIGBTに比べ、ターンオ
フ時にアバランシェ破壊を起こしやすい。
ＶのＬ負荷逆起電力分と例えば200Vの電源電圧分の電圧
が、p-層とn+層４の接合部に逆バイアスの形で加わる。
そのため、上記接合部には大きな電界が発生する。さら
に、n+基板1,p+層,p-層3,n+層４のnpnトランジスタで一
定電流を流し続けようとするため、その主電流は電子電
流となる。高電界（約105 V/cm）印加時の電子の衝撃イ
オン化率は、正孔のそれに比べ約100〜1,000倍大きいた
め、ｐチャネルIGBTはｎチャネルIGBTに比べ、ターンオ
フ時にアバランシェ破壊を起こしやすい。
本発明は、緊急の問題である上述の欠点を解消して、
ターンオフ時にアバランシェ破壊を起こしにくいｐチャ
ネルIGBTを提供することを目的とする。
ターンオフ時にアバランシェ破壊を起こしにくいｐチャ
ネルIGBTを提供することを目的とする。
上記の目的の達成のために、本発明は、高不純物濃度
でｎ形の第一層、高不純物濃度でｐ形の第二層および低
不純物濃度でｐ形の第三層が順に隣接し、その第三層の
表面部に選択的にｎ形の第一領域が、さらにその第一領
域の表面部に選択的にｐ形の第二領域が形成され、第三
層と第二領域にはさまれた第一領域の上に絶縁膜を介し
てゲート電極が設けられるｐチャネル絶縁ゲート型バイ
ポーラトランジスタにおいて、第三層の第二層に接する
部分が第三層の比抵抗と第二層の比抵抗の中間の比抵抗
を有する層よりなるものとする。
でｎ形の第一層、高不純物濃度でｐ形の第二層および低
不純物濃度でｐ形の第三層が順に隣接し、その第三層の
表面部に選択的にｎ形の第一領域が、さらにその第一領
域の表面部に選択的にｐ形の第二領域が形成され、第三
層と第二領域にはさまれた第一領域の上に絶縁膜を介し
てゲート電極が設けられるｐチャネル絶縁ゲート型バイ
ポーラトランジスタにおいて、第三層の第二層に接する
部分が第三層の比抵抗と第二層の比抵抗の中間の比抵抗
を有する層よりなるものとする。
第三層の第二層に接する部分に中間の比抵抗を有する
層を設けることにより、第二層と第一領域の接合部に大
きな電界が発生した場合でも、第一層，第二，第三層お
よび第一領域からなるnpnバイポーラトランジスタの第
一層から第二層への電子の注入が少なくなり、主電流が
電子電流となったそのトランジスタの電流増幅率hFEが
小さくなることによってコレクタ電流への正帰還がかか
りにくくなるため、アバランシェ破壊が生じにくい。
層を設けることにより、第二層と第一領域の接合部に大
きな電界が発生した場合でも、第一層，第二，第三層お
よび第一領域からなるnpnバイポーラトランジスタの第
一層から第二層への電子の注入が少なくなり、主電流が
電子電流となったそのトランジスタの電流増幅率hFEが
小さくなることによってコレクタ電流への正帰還がかか
りにくくなるため、アバランシェ破壊が生じにくい。
第１図は本発明の一実施例のｐチャネル型IGBTで、第
２図と共通の部分には同一の符号が付されているが、第
２図と異なる点はｐ層３とｐ層２の間に比抵抗が中間の
ｐ層10が挿入されている点である。このようなIGBTは次
の工程で製造される。
２図と共通の部分には同一の符号が付されているが、第
２図と異なる点はｐ層３とｐ層２の間に比抵抗が中間の
ｐ層10が挿入されている点である。このようなIGBTは次
の工程で製造される。
比抵抗0.07Ωcm以下、厚さ500μｍのn+基板１の表面
に比抵抗0.4Ωcm,厚さ10μｍのp+バッファ層、比抵抗２
Ωcm,厚さ20μｍのｐ層10,比抵抗90Ωcm,厚さ35μｍのp
-層３を積層する。ｐ層10とp-層３の和55μｍは第２図
のp-層３の厚さに等しい。次いで、1000Åの厚さの酸化
膜と不純物濃度1017/cm3,厚さ１μｍの多結晶シリコン
層で表面を覆い、ゲート酸化膜６およびゲート電極７を
パターニングする。このゲート電極をマスクとして、n+
層４を形成するためのイオン注入と熱拡散を行う。生じ
たn+層４の不純物濃度は10×1018/cm3であり、深さは10
μｍである。さらに、同じくゲート酸化膜７をマスクと
してp+層５を形成するための浅いイオン注入と熱拡散を
行う。生じたp+層５の不純物濃度は3.0×1020/cm3,深さ
は0.2μｍである。このあと、PSGなどの絶縁膜11を被覆
し、明けられた接触孔でp+層５およびn+層４に接触する
ソース電極８を、またn+基板１の裏面に接触するドレイ
ン電極９を形成する。
に比抵抗0.4Ωcm,厚さ10μｍのp+バッファ層、比抵抗２
Ωcm,厚さ20μｍのｐ層10,比抵抗90Ωcm,厚さ35μｍのp
-層３を積層する。ｐ層10とp-層３の和55μｍは第２図
のp-層３の厚さに等しい。次いで、1000Åの厚さの酸化
膜と不純物濃度1017/cm3,厚さ１μｍの多結晶シリコン
層で表面を覆い、ゲート酸化膜６およびゲート電極７を
パターニングする。このゲート電極をマスクとして、n+
層４を形成するためのイオン注入と熱拡散を行う。生じ
たn+層４の不純物濃度は10×1018/cm3であり、深さは10
μｍである。さらに、同じくゲート酸化膜７をマスクと
してp+層５を形成するための浅いイオン注入と熱拡散を
行う。生じたp+層５の不純物濃度は3.0×1020/cm3,深さ
は0.2μｍである。このあと、PSGなどの絶縁膜11を被覆
し、明けられた接触孔でp+層５およびn+層４に接触する
ソース電極８を、またn+基板１の裏面に接触するドレイ
ン電極９を形成する。
このような構造のIGBTおよびｐ層10のない第２図に示
したIGBTの二次降伏電位VDSXをポアソンの方程式等で計
算した。電源電圧は200Vとした。第３図はその計算結果
でオフするときの電流IDとVDSXの関係を示し、線31は第
１図に示した本発明の一実施例の素子、線32は第２図に
示した従来型の素子に対する値である。この図より本発
明に基づくIGBTの方がVDSXが大きい。実際の素子で得ら
れたVDSXもこの計算結果にほぼ一致した。すなわち、本
発明に基づくIGBTは従来型に比してアバランシェ破壊し
にくい。
したIGBTの二次降伏電位VDSXをポアソンの方程式等で計
算した。電源電圧は200Vとした。第３図はその計算結果
でオフするときの電流IDとVDSXの関係を示し、線31は第
１図に示した本発明の一実施例の素子、線32は第２図に
示した従来型の素子に対する値である。この図より本発
明に基づくIGBTの方がVDSXが大きい。実際の素子で得ら
れたVDSXもこの計算結果にほぼ一致した。すなわち、本
発明に基づくIGBTは従来型に比してアバランシェ破壊し
にくい。
本発明によれば、ｐチャネルIGBTの低不純物濃度とバ
ッファ層との間に中間の比抵抗の層を配置することのみ
により、ターンオフ時にnpnバイポーラトランジスタの
第一層（ドレイン側）から第二層への電子の注入が少な
くなり、コレクタ電流への正帰還がかかりにくくなって
Ｌ負荷ターンオフ時のアバランシェ破壊が起こりにくく
なるので得られる効果は極めて大きい。
ッファ層との間に中間の比抵抗の層を配置することのみ
により、ターンオフ時にnpnバイポーラトランジスタの
第一層（ドレイン側）から第二層への電子の注入が少な
くなり、コレクタ電流への正帰還がかかりにくくなって
Ｌ負荷ターンオフ時のアバランシェ破壊が起こりにくく
なるので得られる効果は極めて大きい。
第１図は本発明の一実施例のｐチャネルIGBTの断面図、
第２図は従来のｐチャネルIGBTの断面図、第３図は本発
明の一実施例と従来例のｐチャネルIGBTのオフ時のドレ
イン電流と二次降伏電圧との関係を計算により求めた線
図である。 1:n+基板（第一層）、2:p+バッファ層（第二層）、3:p-
第三層、4:n+第一領域、5:p+第二領域、6:ゲート絶縁
膜、7:ゲート電極、8:ソース電極、9:ドレイン電極、1
0:p中間比抵抗層。
第２図は従来のｐチャネルIGBTの断面図、第３図は本発
明の一実施例と従来例のｐチャネルIGBTのオフ時のドレ
イン電流と二次降伏電圧との関係を計算により求めた線
図である。 1:n+基板（第一層）、2:p+バッファ層（第二層）、3:p-
第三層、4:n+第一領域、5:p+第二領域、6:ゲート絶縁
膜、7:ゲート電極、8:ソース電極、9:ドレイン電極、1
0:p中間比抵抗層。
Claims (1)
- 【請求項１】高不純物濃度でｎ形の第一層、高不純物濃
度でｐ形の第二層および低不純物濃度でｐ形の第三層が
順に隣接し、この第三層の表面部に選択的にｎ形の第一
領域が、さらにその第一領域の表面部に選択的にｐ形の
第二領域が形成され、第三層と第二領域にはさまれた第
一領域の上に絶縁膜を介してゲート電極が設けられるも
のにおいて、第三層の第二層に接する部分が第三層の比
抵抗と第二層の比抵抗の中間の比抵抗を有し、かつ第二
層より厚い層からなることを特徴とするｐチャネル絶縁
ゲート型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026946A JP2536122B2 (ja) | 1989-02-06 | 1989-02-06 | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026946A JP2536122B2 (ja) | 1989-02-06 | 1989-02-06 | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206174A JPH02206174A (ja) | 1990-08-15 |
| JP2536122B2 true JP2536122B2 (ja) | 1996-09-18 |
Family
ID=12207322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026946A Expired - Lifetime JP2536122B2 (ja) | 1989-02-06 | 1989-02-06 | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536122B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| JP2689047B2 (ja) * | 1991-07-24 | 1997-12-10 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
| JP2918399B2 (ja) * | 1992-08-05 | 1999-07-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2647611B2 (ja) * | 1993-05-13 | 1997-08-27 | 日本電気株式会社 | 半導体装置 |
| JP6383971B2 (ja) * | 2013-12-27 | 2018-09-05 | 良孝 菅原 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482563A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Semiconductor device |
-
1989
- 1989-02-06 JP JP1026946A patent/JP2536122B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206174A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| JPH0467343B2 (ja) | ||
| JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
| JPH0575110A (ja) | 半導体装置 | |
| JPH02307274A (ja) | 半導体装置 | |
| JPH0732249B2 (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| JP2536122B2 (ja) | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ | |
| JPH0786580A (ja) | 高耐圧半導体装置 | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JP3063278B2 (ja) | 縦型電界効果トランジスタ | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2513665B2 (ja) | 絶縁ゲ−ト型サイリスタ | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP2551152B2 (ja) | Ｍｏｓコントロールサイリスタ | |
| JP3369862B2 (ja) | 半導体装置の製造方法 | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP3489426B2 (ja) | 半導体装置 | |
| JP2751113B2 (ja) | ｐチャネル絶縁ゲート型バイポーラトランジスタ | |
| JP2526960B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS6276557A (ja) | 絶縁ゲ−ト型自己タ−ンオフ素子 | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| JP2917945B2 (ja) | 縦型電界効果トランジスタ |