[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2024518629A - トランジスタデバイス及びトランジスタデバイスの製造方法 - Google Patents

トランジスタデバイス及びトランジスタデバイスの製造方法 Download PDF

Info

Publication number
JP2024518629A
JP2024518629A JP2023571842A JP2023571842A JP2024518629A JP 2024518629 A JP2024518629 A JP 2024518629A JP 2023571842 A JP2023571842 A JP 2023571842A JP 2023571842 A JP2023571842 A JP 2023571842A JP 2024518629 A JP2024518629 A JP 2024518629A
Authority
JP
Japan
Prior art keywords
region
sub
gate
body region
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023571842A
Other languages
English (en)
Inventor
金偉 祁
耀輝 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Loongspeed Semiconductor Technology Co Ltd
Original Assignee
Suzhou Loongspeed Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Loongspeed Semiconductor Technology Co Ltd filed Critical Suzhou Loongspeed Semiconductor Technology Co Ltd
Publication of JP2024518629A publication Critical patent/JP2024518629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トランジスタデバイス及びトランジスタデバイスの製造方法が開示される。該トランジスタデバイスは、ゲートと、ゲート絶縁体と、第１方向に沿って積層配置されたボディ領域及びドリフト領域とを含む。ゲートは、対向する上面及び底面と、上面と底面との間に介在する側面とを含み、底面は、上面の第１方向にあり、ゲート絶縁体は、ゲートの底面及び側面の少なくとも一部を囲み、ゲート絶縁体は、側壁と底部とを含み、ボディ領域は、ゲート絶縁体の側壁の一部を囲み、ゲート絶縁体は、第１方向に沿って、ドリフト領域のボディ領域に面する表面からドリフト領域内に延在する。ボディ領域は、第２方向に沿って順に配置された、第１サブ領域と、第２サブ領域と、第３サブ領域とを含み、第２方向は、第１方向と垂直であり、且つゲート絶縁体から離れる方向を指し、第１サブ領域の平均キャリア濃度及び第３サブ領域の平均キャリア濃度はいずれも、第２サブ領域の平均キャリア濃度より高い。

Description

本出願は、半導体デバイスの分野に関し、特にトランジスタデバイス及びトランジスタデバイスの製造方法に関する。
半導体トランジスタ、特に金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などの電界効果制御スイッチングデバイスは、電源、電力変換器などの様々な用途で使用されている。これらの用途の多くは高電力用途であり、トランジスタが大量の電流及び／又は電圧に耐えることができることを必要とする。
パワートランジスタは、数百ボルトまでの阻止電圧能力及び１アンペアを超える定格電流を有することができる縦型トレンチＭＯＳトランジスタとして実装することができる。縦型トランジスタでは、ゲートは、半導体ボディの垂直方向に延在するトレンチ内に配置され得る。ゲートは、トランジスタのソース、ボディ領域及びドリフト領域から、例えば、ゲート絶縁体を通して電気的に絶縁され、ゲート及びボディ領域は、横方向(横方向は縦型方向に垂直である)に配置される。ドレインは、ドリフト領域に接続され得る。順方向導通の条件下では、デバイストレンチは垂直方向に沿って、ゲート酸化物に近いボディ領域から反転される。
炭化ケイ素（ＳｉＣ）は、パワートランジスタの基板材料として特定の優れた特性を提供する。炭化ケイ素の特定の属性は、シリコン基板半導体デバイスなどの他の基板材料を使用する半導体デバイスよりも、所定のオン抵抗において高い阻止電圧能力を可能にする。例えば、炭化ケイ素は、より高い臨界電界、すなわちアバランシェ降伏が生じる電界を有する。したがって、炭化ケイ素系のトランジスタは、より高い降伏電圧を有する。炭化ケイ素デバイスは、著しく薄く、かつより低いオン抵抗を有することができる。これは、トランジスタデバイスをより低いキャパシタンス及びゲート電荷を有するようにし、デバイスのスイッチング特性をさらに改善する。また、炭化ケイ素ベースのトランジスタは、さらに高温動作能力に優れ、高温条件下(例えば、動作温度が１７５℃を超える条件下)での動作が可能であるだけでなく、高温下でのオン抵抗の上昇が小さい。
しかしながら、関連する炭化ケイ素ベースのトランジスタデバイスは、いくつかの課題に直面している。例えば、プロセス条件に制限されて、炭化ケイ素ベースのトランジスタデバイスでは、炭化ケイ素本体とゲート絶縁体(その材料は、例えば、二酸化ケイ素、ＳｉＯ２である)との間の界面に欠陥が存在する可能性があり、縦型トレンチの品質が低くなる。その結果、電子移動度が低下し、オン抵抗が増加する。炭化ケイ素の利点を十分に活かすためには、トレンチ欠陥の問題を克服する必要がある。
本出願の一態様によれば、トランジスタデバイスが提供され、該トランジスタデバイスは、ゲートと、ゲート絶縁体と、第１方向に沿って積層配置されたボディ領域及びドリフト領域とを含む。前記ゲートは、対向する上面及び底面と、前記上面と前記底面との間に介在する側面とを含み、前記底面は、前記上面の前記第１方向にあり、前記ゲート絶縁体は、前記ゲートの前記底面及び前記側面の少なくとも一部を囲み、前記ゲート絶縁体は、側壁と底部とを含み、前記ボディ領域は、前記ゲート絶縁体の側壁の一部を囲み、前記ゲート絶縁体は、前記第１方向に沿って、前記ドリフト領域の前記ボディ領域に面する表面から前記ドリフト領域内に延在する。前記ボディ領域は、第２方向に沿って順に配置された、第１サブ領域と、第２サブ領域と、第３サブ領域とを含み、前記第２方向は、前記第１方向と垂直であり、且つ前記ゲート絶縁体から離れる方向を指し、前記第１サブ領域の平均キャリア濃度及び前記第３サブ領域の平均キャリア濃度はいずれも、前記第２サブ領域の平均キャリア濃度より高い。
いくつかの実施例では、前記第２サブ領域の平均キャリア濃度は、前記第３サブ領域の平均キャリア濃度の６０％から８０％である。
いくつかの実施例では、前記第１サブ領域の平均キャリア濃度は、前記第３サブ領域の平均キャリア濃度の９０％から１００％である。
いくつかの実施例では、前記第１サブ領域及び前記第３サブ領域はいずれも第１導電型のドーパントを含み、前記ドリフト領域は第２導電型のドーパントを含み、前記第２サブ領域は前記第１導電型のドーパントと前記第２導電型のドーパントを含み、且つ、前記第２サブ領域において、前記第２導電型のドーパントの平均ドーパント濃度は、前記第１導電型のドーパントの平均ドーパント濃度の２０％から４０％である。
いくつかの実施例では、前記第２サブ領域の前記第１方向に沿った中心線と前記ゲート絶縁体の側壁との間の距離は、５ｎｍから１０ｎｍの範囲である。
いくつかの実施例では、前記第２サブ領域の前記第２方向に沿った幅は、前記第２サブ領域の前記第１方向に沿った中心線と前記ゲート絶縁体の側壁との間の距離の６０％から１００％である。
いくつかの実施例では、前記ドリフト領域において、前記第１方向に沿って前記第２サブ領域とアラインメントされた位置に、ドーパント濃度上昇領域が存在し、ここで、前記第２導電型のドーパントの前記ドーパント濃度上昇領域での平均ドーパント濃度は、前記第２導電型のドーパントの前記ドリフト領域での平均ドーパント濃度より高い。
いくつかの実施例では、前記ボディ領域及びドリフト領域の基板材料は炭化ケイ素である。
いくつかの実施例では、前記ゲート絶縁体の前記第２方向における寸法は、前記ゲート絶縁体の前記第１方向における寸法の２から５倍である。
本出願の別の態様によれば、トランジスタデバイスの製造方法が提供され、該方法は、第１方向に沿って積層配置された初期ボディ領域及びドリフト領域を用意することと、
前記初期ボディ領域及び前記ドリフト領域内においてゲートトレンチを形成することであって、前記ゲートトレンチは、前記第１方向に沿って、前記初期ボディ領域の前記ドリフト領域から離れる表面から前記初期ボディ領域を貫通して、前記ドリフト領域内に延在する、ことと、
トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入することであって、前記トレンチ埋め込みボディ領域は、第１サブ領域と、第２サブ領域と、第３サブ領域とを含み、前記第１サブ領域、前記第２サブ領域及び前記第３サブ領域は第２方向に沿って順に配列され、前記第２方向は、前記第１方向と垂直であり、且つ前記ゲートトレンチから離れる方向を指し、前記第１サブ領域の平均キャリア濃度及び前記第３サブ領域の平均キャリア濃度はいずれも、前記第２サブ領域の平均キャリア濃度より高い、ことと、を含む。
いくつかの実施例では、トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域にドーパントを注入することは、前記ドーパントを含むイオンビームを、前記第２方向に対してゼロでない角度をなす方向に、前記ゲートトレンチを通して前記初期ボディ領域に注入することを含む。
いくつかの実施例では、前記ドーパントを含むイオンビームを、前記第２方向に対してゼロでない角度をなす方向に、前記ゲートトレンチを貫通して前記初期ボディ領域に注入することは、少なくとも２回のイオン注入の過程において、イオンビームを異なる角度で前記初期ボディ領域に注入することを含む。
いくつかの実施例では、前記イオンビームと前記第２方向との間の角度の範囲は３０°から６０°である。
いくつかの実施例では、前記イオン注入プロセスの温度範囲は５００℃から７００℃である。
いくつかの実施例では、前記初期ボディ領域及び前記ドリフト領域の基板材料は炭化ケイ素であり、
前記方法は、前記ゲートトレンチの内壁に二酸化ケイ素ゲート酸化物を形成するように、前記ゲートトレンチに対して熱酸化処理を行うことをさらに含む。
いくつかの実施例では、前記方法は、トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入した後、１５００℃から１７００℃の範囲内で前記トレンチ埋め込みボディ領域に対してアニール処理を行うことをさらに含む。
本出願の実施例における技術的解決策をより明確に説明するために、以下では実施例に使用する必要がある図面を簡単に説明する。明らかに、以下の説明における図面は本出願のいくつかの実施例に過ぎず、当業者にとって、創造的な労力を必要とせずに、さらにこれらの図面に基づいて他の図面を取得することができる。
本出願の実施例によるトランジスタデバイスの断面図を概略的に示す。 本出願の実施例によるトランジスタデバイスの入力特性曲線及び関連するトランジスタデバイスの入力特性曲線を概略的に示す。 本出願の実施例によるトランジスタデバイスのボディ領域内の各所のキャリア濃度の分布を概略的に示す。 本出願の実施例によるトランジスタデバイスの断面図の部分拡大図を概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法のフローチャートを概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。 本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。
以下では本出願の実施例における図面を参照しながら、本出願の実施例における技術的解決策を明確かつ完全に説明する。明らかに、説明した実施例は本出願の一部の実施例に過ぎず、全ての実施例ではない。本出願における実施例に基づき、当業者が創造的な労力を要せずに取得した他の全ての実施例は、いずれも本出願の保護範囲に属する。
図面において、半導体デバイス及び半導体デバイスの製造方法の具体的な実施例が例として示されている。本出願の範囲から逸脱することなく、他の実施例を利用することができ、構造的又は論理的変更を行うことができることを理解すべきである。例えば、一実施例において図示又は説明される特徴は、さらに別の実施例を作成するために、他の実施例において、又はそれと併せて使用されてもよい。本出願の範囲は、そのような修正及び変化を含む。
図面は縮尺通りではなく、説明のみを目的とし、限定を目的としないことを理解すべきである。
「有する」、「包含」、「含む」などの用語は、オープン形式のものである。これらの用語は、特定の構造、要素、又は特徴の存在を表すが、他の追加の構造、要素、又は特徴の存在を排除しない。冠詞「一」は、文脈が別途明確に示さない限り、複数を除外しない。
炭化ケイ素ベースのトレンチトランジスタのゲート絶縁体は、ゲートトレンチの近傍の炭化ケイ素基板材料を二酸化ケイ素に熱酸化することによって得ることができる。本発明者らは、熱酸化過程において、炭素原子が残存すると界面欠陥が発生し、界面準位が発生することを発見した。界面準位とは、炭化ケイ素と二酸化ケイ素との界面において、電子が界面近傍に閉じ込められた状態をいう。これは、トランジスタデバイスが順方向導通状態にあるときに、トレンチキャリアに強い界面散乱、特にイオン化不純物散乱を引き起こす。イオン化不純物散乱とは、ドナー不純物が電離して正に帯電したイオンとなり、アクセプタ不純物が電離して負に帯電したイオンとなり、イオン化ドナー又はイオン化アクセプタの周囲にクーロンポテンシャルフィールドが形成され、このクーロンポテンシャルフィールドが不純物近傍の周期的なポテンシャルフィールドを局所的に破壊することである。キャリアがイオン化不純物の近傍に移動すると、その移動速度及び方向が変化する。その結果、トランジスタデバイスのトレンチ抵抗が過大になる。同じゲートソース電圧では、得られるドレイン電流がより小さい。
本出願の一態様によれば、トランジスタデバイスが提示される。図１は、本出願の一実施例によるトランジスタデバイスの断面図を概略的に示す。図１に示すように、該トランジスタデバイス１００は、ゲート１０５と、ゲート絶縁体１１０と、第１方向に沿って積層配置されたボディ領域１２０及びドリフト領域１１５とを含む。前記ゲート１０５は、対向する上面１０６及び底面１０７と、前記上面１０６と前記底面１０７との間に介在する側面１０８とを含む。前記底面１０７は、前記上面１０６の前記第１方向にある。前記ゲート絶縁体１１０は、前記ゲート１０５の前記底面１０７及び前記側面１０８の少なくとも一部を囲む。前記ゲート絶縁体１１０は、側壁１１１と底部１１２とを含む。前記ボディ領域１２０は、前記ゲート絶縁体１１０の側壁１１１の一部を囲む。前記ゲート絶縁体１１０は、前記第１方向に沿って、前記ドリフト領域１１５の前記ボディ領域１２０に面する側から前記ドリフト領域１１５内に延在する。前記ボディ領域１２０は、第２方向に沿って配置された第１サブ領域１２１、第２サブ領域１２２、及び第３サブ領域１２３を含む。前記第２方向は、前記第１方向と垂直であり、且つ前記ゲート絶縁体１１０から離れる方向を指す。前記第１サブ領域１２１の平均キャリア濃度及び前記第３サブ領域１２３の平均キャリア濃度はいずれも、前記第２サブ領域１２２の平均キャリア濃度より高い。
以下、上記構成について詳細に説明する。本出願の一実施例によるトランジスタデバイスでは、ボディ領域１２０及びドリフト領域１１５は、第１方向に沿って積層配置される。すなわち、第１方向の具体的な方向は、トランジスタデバイス１００内のボディ領域１２０及びドリフト領域１１５の相対位置によって決定される。ボディ領域１２０及びドリフト領域１１５はいずれも、トランジスタデバイスの本体の一部であり、両方とも、異なるタイプ及び濃度の不純物を基板材料にドープすることによって形成され得る。いくつかの実施例では、前述の基板材料は炭化ケイ素であってもよい。ドリフト領域１１５の不純物は、Ｖ族元素、例えば、窒素元素であってもよい。その濃度は、１０１４ｃｍ－３から１０１６ｃｍ－３の範囲であり、例えば、約１０１５ｃｍ－３であってもよい。ドリフト領域１１５の厚さ、すなわち、ドリフト領域１１５の第１方向における寸法は、電圧レベルに関連する。一般に、電圧レベルが高いほど、ドリフト領域１１５の厚さは厚くなる。例えば、トランジスタ構造の電圧レベルが１２００Ｖである場合、ドリフト領域１１５の厚さは１２μmであってもよく、トランジスタ構造の電圧レベルが１７００Ｖである場合、ドリフト領域１１５の厚さは１７μmであってもよい。本出願の実施例のトランジスタ構造は、６５０Ｖ以上の応用シナリオに使用されることを意図し、したがって、ドリフト領域１１５の厚さは、６.５μm以上、少なくとも６.０μmであってもよい。ボディ領域１２０の不純物は、アルミニウム元素などのＩＩＩ族元素を含むことができ、その濃度は、３.５×１０１６ｃｍ－３から３.５×１０１８ｃｍ－３の範囲であってもよい。ボディ領域１２０の厚さは、ドリフト領域１１５の厚さとは無関係である。いくつかの実施例では、ボディ領域１２０の厚さは、０.３μmから０.９μmの範囲であってもよい。例えば、ボディ領域１２０の厚さは、約０.６μmであってもよい。
ゲート１０５は、上面１０６と、底面１０７と、上面と底面との間に挟まれた側面１０８とを含む。ゲート絶縁体１１０は、ゲート１０５の底面１０７及び側面１０８の少なくとも一部を囲み、すなわち、ゲート１０５の上面１０６は露出している。したがって、ゲート１０５の上面１０６は、制御回路の配線(たとえば、ゲート線)に接続し、制御信号を受信するために使用され得る。いくつかの実施例では、ゲート１０５の材料はポリシリコンであってもよい。
ボディ領域１２０は、ゲート絶縁体１１０の側壁１１１の一部を囲み、ゲート絶縁体１１０は第１方向に沿って、ドリフト領域１１５のボディ領域１２０に面する側からドリフト領域１１５内に延在する。図１に示す視角及び方向を例にとると、上述の特徴は、ゲート絶縁体１１０(及びそれによって囲まれたゲート)が、ボディ領域１２０全体を上から下に横断し、ボディ領域１２０を横断した後、ドリフト領域１１５内まで下方に延在し続けることであると理解され得る。ゲート絶縁体１１０の第１方向に沿った寸法は、０.７μmから１.３μmの範囲内であってもよい。ボディ領域１２０の厚さが０.６μmである場合、ゲート絶縁体１１０のドリフト領域１１５内における深さは０.１μmから０.７μmの範囲内であってもよい。
ゲート１０５に制御信号が供給されると、ゲート絶縁体１１０付近のボディ領域には反転が起こり、ボディ領域と逆導電型のトレンチが形成される。例えば、ボディ領域がＰ型である場合、ゲートに順方向バイアス電圧を印加すると、ゲート絶縁体１１０の両側のボディ領域にはＮ型トレンチが形成され、デバイスが導通する。トレンチは、ゲート絶縁体１１０の側壁に沿って形成される。ゲート絶縁体１１０はドリフト領域１１５内に延在し、トレンチもボディ領域１２０からドリフト領域１１５内まで延在する。
ボディ領域１２０は、第２方向に沿って順に配置された第１サブ領域１２１、第２サブ領域１２２及び第３サブ領域１２３を含む。第２方向は、第１方向と垂直である。図１に示す視角及び方向を例にとると、第１方向は垂直方向であり、第２方向は水平方向である。また、第２方向は、ゲート絶縁体１１０から離れている。これは、第２方向がゲート絶縁体１１０を起点としてゲート絶縁体１１０から離れる方向を指すものと理解することができる。図１に示すように、ゲート絶縁体１１０の第１方向に沿った中心線から外に向かう(中心線からの左向・右向を含む)の方向はいずれも第２方向である。第１サブ領域１２１、第２サブ領域１２２、及び第３サブ領域１２３は、第２方向に沿って、すなわち水平方向に配置され、これらの３つのサブ領域のうち、第１サブ領域１２１はゲート絶縁体１１０に最も近く、第２サブ領域１２２はその次に近く、第３サブ領域１２３はゲート絶縁体１１０から最も遠い。
第１サブ領域１２１の平均キャリア濃度及び第３サブ領域１２３の平均キャリア濃度はいずれも、第２サブ領域１２２の平均キャリア濃度より高い。まず、ここでの「平均キャリア濃度」とは、トランジスタデバイスが通電されていないときのボディ領域内の各サブ領域におけるキャリア濃度の平均値であることに留意されたい。上述の特徴は、第２方向に沿って、ボディ領域１２０内のキャリアの濃度がまず低下し、その後、上昇することを示す。ボディ領域内のキャリア濃度をこのように設定することにより、ゲートに制御信号を供給した後、第２サブ領域１２２にトレンチが形成される。
従来技術では、トランジスタデバイスのボディ領域内のキャリア濃度は、一般に、各所において均一である。このようなトランジスタデバイスが順方向導通状態にあるとき、ゲート酸化物(例えば、二酸化ケイ素などの材料)とボディ領域(例えば、炭化ケイ素などの材料)との界面にトレンチが形成される。上述したように、該界面には界面欠陥が存在し、界面準位を生じさせる。トランジスタデバイスが順方向導通状態にあるとき、トレンチキャリアは、深刻な界面散乱が生じる。その結果、トランジスタデバイスのトレンチ抵抗が過大になる。
これに対して、本出願では、ボディ領域１２０内のキャリア濃度は、ゲート絶縁体から離れる方向においてまず低下し、その後、上昇する。これにより、トレンチの位置は、ゲート酸化物１１０とボディ領域１２０との界面から、このキャリア濃度が低下した領域、すなわち第２サブ領域１２２に移動する。これは、トランジスタデバイスの導通状態におけるキャリア界面散乱の問題を回避し、よってトレンチ抵抗を低減し、ひいては炭化ケイ素ＭＯＳＦＥＴデバイスの性能を改善する。
図２は、本出願の実施例によるトランジスタデバイスの入力特性曲線及び関連するトランジスタデバイスの入力特性曲線を概略的に示す。図２において、破線は関連するトランジスタデバイスの入力特性曲線を示し、実線は本出願の実施例のトランジスタデバイスの入力特性曲線を示す。図２からまず、本出願の実施例によるトランジスタデバイスは、エンハンスト型トランジスタデバイスであることが分かる。また、図２に示すように、本出願の実施例によるトランジスタデバイスの入力特性曲線の傾きは、オン電圧に達した後により大きくなる。同じゲート－ソース電圧ＶＧＳにおいて、本出願によるトランジスタデバイスは、より高いドレイン電流ＩＤを有し、これは、より小さいトレンチ抵抗を有することを意味する。
各サブ領域の平均キャリア濃度は、拡がり抵抗測定（ＳＲＰ）によって決定及び検証することができる。図３は、本出願の実施例によるトランジスタデバイスのボディ領域内の各所のキャリア濃度の分布を概略的に示す。図３において、横軸は、ボディ領域１２０の内部位置、具体的には、ボディ領域内の各位置と、ゲート酸化物１１０とボディ領域１２０間の界面との距離を示す。縦軸はキャリア濃度を示す。参照符号２２１は、第１サブ領域１２１の第２方向における範囲として理解することができ、参照符号２２２は、第２サブ領域１２２の第２方向における範囲として理解することができ、参照符号２２３は、第３サブ領域１２３の第２方向における範囲として理解することができる。図３から分かるように、第２サブ領域１２２内の各所のキャリア濃度は、第１サブ領域１２１内の各所のキャリア濃度及び第３サブ領域１２３内の各所のキャリア濃度のいずれよりも低い。したがって、第１サブ領域１２１の平均キャリア濃度及び第３サブ領域１２３の平均キャリア濃度はいずれも、第２サブ領域１２２の平均キャリア濃度より高い。
いくつかの実施例では、第２サブ領域１２２の平均キャリア濃度は、第３サブ領域１２３の平均キャリア濃度の６０％から８０％である。第２サブ領域１２２と第３サブ領域１２３との間の平均キャリア濃度の差がこの範囲に達すると、トレンチをボディ領域の内部に効果的に移転させることができ、ゲート酸化物とボディ領域との界面における欠陥に起因する比較的大きなトレンチ抵抗の問題を回避することが出来る。
各サブ領域内の前述した平均キャリア濃度の分布を実現するために、いくつかの実施例では、前記第１サブ領域１２１及び前記第３サブ領域１２３のいずれも、第１導電型のドーパントを含む。前記ドリフト領域１１５は、第２導電型のドーパントを含む。第２導電型は、第１導電型とは逆の導電型である。前記第２サブ領域１２２は、前記第１導電型のドーパント及び前記第２導電型のドーパントを含む。トランジスタデバイスでは、ドリフト領域及びボディ領域は、通常、異なる導電型のドーパントでドープされる。例えば、Ｎトレンチ縦型トランジスタデバイスでは、ボディ領域はＰ型不純物でドープされてもよく、ドリフト領域はＮ型不純物でドープされてもよい。第１サブ領域１２１、第２サブ領域１２２、及び第３サブ領域１２３はいずれも、第１導電型のドーパントを含み、第２サブ領域１２２は、第２導電型のドーパントをさらに含む。第１導電型のドーパントの第１型キャリアと、第２導電型のドーパントの第２型キャリアとは、両方のキャリアが中和されるように結合することができる。例えば、第１導電型のドーパントは、キャリアが正孔であるＩＩＩ族元素であってもよく、第２導電型のドーパントは、キャリアが電子であるＩＶ族元素であってもよい。第２サブ領域が第１導電型のドーパント及び第２導電型のドーパントの両方でドープされると、第１導電型のドーパントの電子及び第２導電型のドーパントの正孔は、電子－正孔対を形成することができ、キャリアとして機能しない安定状態に入ることができる。したがって、第２サブ領域内の平均キャリア濃度は減少する。すなわち、本出願において、本出願の実施例による個々のサブ領域の平均キャリア濃度の配置は、第２サブ領域に２種の導電型のドーパントを注入して互いに中和することによって達成される。
より具体的な実施例では、前記第２サブ領域において、前記第２導電型のドーパントの平均ドーパント濃度は、前記第１導電型のドーパントの平均ドーパント濃度の２０％から４０％である。これは、２０％から４０％の第１導電型のドーパントのキャリアが中和され、その結果、第２サブ領域の平均キャリア濃度が、中和されていない第３サブ領域の平均キャリア濃度に対して２０％から４０％減少し、すなわち、第２サブ領域の平均キャリア濃度が、第３サブ領域の平均キャリア濃度の６０％から８０％であることと理解することができる。
本出願の実施例では、平均キャリア濃度の低下は、第２サブ領域においてのみ生じるが、第１サブ領域及び第３サブ領域の平均キャリア濃度は、基本的に影響を受けないことが望ましい。例えば、いくつかの実施例では、第１サブ領域１２１の平均キャリア濃度は、第３サブ領域１２３の平均キャリア濃度の９０％から１００％である。これは、イオン注入プロセスを用いて実現することができる。イオン注入プロセスによってボディ領域に第２導電型のドーパントを注入した後、ボディ領域１２０内の第２導電型のドーパントの濃度分布はガウス分布を示す。すなわち、ゲート絶縁体１１０から始まって、第２導電型のドーパントの濃度は最初に上昇し、ピークに達した後に低下する。第１サブ領域の平均キャリア濃度及び第３サブ領域の平均キャリア濃度がいずれも第２サブ領域の平均キャリア濃度よりも高くなることを実現するために、第２導電型のドーパントの濃度ピークは第２サブ領域に現れることが必要である。
いくつかの実施例では、前記第２サブ領域１２２の前記第１方向に沿った中心線と前記ゲート絶縁体１１０の側壁との間の距離は、５ｎｍから１０ｎｍの範囲である。図４は、図１のトランジスタデバイスの部分拡大図を概略的に示す。具体的には、図４は、図１の破線枠の部分を拡大して示している。第２サブ領域１２２の中心線からゲート絶縁体１１０の側壁の距離は、補助線によって示されている。この距離を５ｎｍから１０ｎｍの範囲に設定することによって、トレンチは適切にシフトされ、ゲート酸化物とボディ領域との界面における欠陥を回避するとともに、トレンチをゲート１０５の電界の有効な制御範囲内に維持する。
いくつかの実施例では、前記第２サブ領域１２２の第２方向に沿った幅は、前記第２サブ領域の中心線から前記ゲート絶縁体１１０の側壁の距離の６０％から１００％である。「幅」という用語は、図１の視角に従い、第２サブ領域の第２方向における寸法であることと理解することができる。本出願の実施例において、第２サブ領域の幅は、その中心線のゲート絶縁体に対する距離に基づいて設定することができる。例えば、第２サブ領域の中心線から前記ゲート絶縁体の側壁の距離が第１距離である場合、第２サブ領域の第２方向における範囲は、第２サブ領域の中心線からその両側に向かってそれぞれ第１距離の３０％から５０％まで延びることができる。より具体的な実施例では、第２サブ領域の中心線から両側に向かって第１距離の４０％延びる。例えば、上述したように、第２サブ領域１２２の中心線からゲート絶縁体１１０の側壁の距離は５ｎｍであってもよい。この例では、第２サブ領域１２２の範囲は、その中心線から両側に向かって２ｎｍずつ延びることができる。このとき、第２サブ領域１２２の幅は４ｎｍである。
いくつかの実施例では、前記ドリフト領域１１５において、前記第１方向に沿って前記第２サブ領域１２２とアラインメントされた位置に、ドーパント濃度上昇領域１１６が存在する。第２導電型のドーパントの前記ドーパント濃度上昇領域１１６における平均ドーパント濃度は、第２導電型のドーパントの前記ドリフト領域１１５における平均ドーパント濃度よりも高い。トランジスタデバイス１００では、順方向導通時に、トレンチは、ボディ領域１２０の第２サブ領域に存在するだけでなく、ドリフト領域１１５内にも延在することで、電流は、トレンチに沿ってボディ領域１２０からドリフト領域１１５内に流れることができる。イオン注入プロセスによって第２サブ領域１２２に第２導電型のドーパントを注入するとき、第２導電型のドーパントの一部はドリフト領域１１５に入り込み、位置が第２サブ領域１２２とアラインメントされる。「アラインメント」という用語は、第２サブ領域１２２のドレイン１４０における正射影が、ドーパント濃度上昇領域１１６のドレイン１４０における正射影と少なくとも部分的に重なり合うことを意味すると理解されたい。この部分の第２導電型のドーパントがドリフト領域１１５内に加えられるため、新たに加えられた第２導電型のドーパントが位置する領域のドーパント濃度が上昇し、前記ドーパント濃度上昇領域１１６を形成する。ドーパント濃度上昇領域１１６がドリフト領域１１５内に延在する程度は、本出願では限定されない。
いくつかの実施例では、前記ゲート絶縁体１１０の前記第２方向における寸法は、前記ゲート絶縁体１１０の前記第１方向における寸法の２から５倍である。本出願の実施例によるトランジスタデバイスの製造過程では、まず、ボディ領域材料とドリフト領域材料の積層内にゲートトレンチを形成し、次いで、ボディ領域材料を前述の第１サブ領域、第２サブ領域、及び第３サブ領域に形成するように、イオン注入プロセスによって、イオンビームを、ゲートトレンチを通って傾斜角でゲートトレンチの側壁に衝突させる必要がある。ゲート絶縁体１１０の厚さは１ｎｍから１００ｎｍであり、ゲート絶縁体１１０の第１方向における寸法は１μmに達してもよい。すなわち、ゲート絶縁体１１０の厚さがその寸法に及ぼす影響はとても小さい。したがって、「ゲート絶縁体１１０の厚さは、ゲート絶縁体１１０の第２方向における寸法が、ゲート絶縁体１１０の第１方向における寸法の２から５倍である」という特徴は、ゲートトレンチの第２方向における寸法はその第１方向における寸法の２から５倍であることと理解することができる。ゲートトレンチのこのような寸法設定は、前述のイオン注入プロセスのイオンビーム傾斜角に、より大きな調整空間をもたらす。これは、第１サブ領域、第２サブ領域及び第３サブ領域の平均キャリア濃度に対してより良好な制御を行うことに有利である。
いくつかの実施例では、図１に示すように、前記トランジスタデバイスは、ソース１３０と、ドレイン１４０と、及び前記ボディ領域１２０の前記ドリフト領域１１５から離れる側に位置する高濃度ドープソース領域１３５とをさらに含む。ボディ領域１２０は、ゲート１０５に比較的近い厚さの薄い領域と、ゲート１０５からより遠い厚さの厚い領域とを含んでもよい。高濃度ドープソース領域１３５は、該厚さの薄い領域上に位置する。高濃度ドープソース領域１３５のドーパントは、ボディ領域１２０の第２サブ領域１２２に注入された前記第２導電型のドーパントと同じであり、例えば、窒素元素などのＶ族元素であってもよい。その濃度は、第２サブ領域１２２の第２導電型のドーパントよりも少なくとも１桁高くなければならず、例えば、１０１９ｃｍ－３から１０２０ｃｍ－３の範囲であってもよい。図１に示すように、ソース１３０は、ボディ領域１２０及び高濃度ドープソース領域１３５の両方を覆う。ソース１３０は、複数の金属材料の積層であってもよい。例えば、ソース電極は第１方向と反対方向において、チタン層、ニッケル層及びアルミニウム層を含んでもよい。ニッケル元素及びチタン元素によって、アルミニウム層と炭化ケイ素半導体本体との間のオーミック接触を強化し、仕事関数を低下させることができる。ソースの厚さは、４μmから８μmの範囲であってもよい。いくつかの実施例では、ソース電極の厚さは５μmであってもよい。ドリフト領域１１５、ボディ領域１２０、及び高濃度ドープソース領域１３５は、共にトランジスタ構造の半導体ボディを構成する。
以上のように、本出願の実施例に係るトランジスタデバイスは、ボディ領域内のキャリア濃度がゲートから離れる方向に沿ってまず低下し、その後、上昇することで、トランジスタデバイスが順方向に導通する時、トレンチはゲート絶縁体とボディ領域の界面と一定の距離を隔て、これによりトレンチキャリアが直面する界面散乱問題を回避し、トレンチ抵抗を低減させ、トランジスタデバイスの性能を向上させる。
本出願の別の態様によれば、トランジスタデバイスの製造方法も提供される。この方法によって、本出願の実施例のいずれかによるトランジスタデバイスを得ることができる。以下、該トランジスタデバイスの製造方法について説明する。
図５は、本出願の実施例によるトランジスタデバイスの製造方法のフローチャートを概略的に示す。図６Ａから図６Ｆは、それぞれ、本出願の実施例によるトランジスタデバイスの製造方法の各段階におけるトランジスタデバイスの形態を概略的に示す。
図５に示すように、該方法は以下を含む。
ステップＳ５０５において、第１方向に沿って積層配置された初期ボディ領域及びドリフト領域を用意する。
ステップＳ５１０において、前記初期ボディ領域及び前記ドリフト領域内においてゲートトレンチを形成し、ここで、前記ゲートトレンチは、第１方向に沿って、前記初期ボディ領域の前記ドリフト領域から離れる表面から前記初期ボディ領域を貫通して、前記ドリフト領域内に延在する。
ステップＳ５１５において、トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入し、ここで、前記トレンチ埋め込みボディ領域は第１サブ領域、第２サブ領域及び第３サブ領域を含み、前記第１サブ領域、前記第２サブ領域及び前記第３サブ領域は第２方向に沿って順に配列され、前記第２方向は、前記第１方向と垂直であり、且つ前記ゲートトレンチから離れる方向を指し、前記第１サブ領域の平均キャリア濃度及び前記第３サブ領域の平均キャリア濃度はいずれも前記第２サブ領域の平均キャリア濃度より高い。
以下、各ステップについて説明する。
まず、第１方向に沿って積層配置された初期ボディ領域及びドリフト領域を用意する(ステップＳ５０５)。初期ボディ領域の各所のキャリア濃度は実質的に同じである。実際の製造では、まず半導体基板を用意し、その後、その上にエピタキシャル層、すなわちドリフト領域を成長させることができる。ドリフト領域は、比較的低濃度のＮ型不純物を有してもよい。Ｎ型不純物は、Ｖ族元素、例えば、窒素元素であってもよい。次に、ボディ領域を得るように、イオン注入プロセスを用いてドリフト領域にＰ型不純物を注入することができる。Ｐ型不純物は、例えば、アルミニウム元素などのＩＩＩ族元素であってもよい。図６Ａに示すように、初期ボディ領域６２０とドリフト領域６１５とは第１方向に沿って積層配置される。
次に、前記初期ボディ領域及び前記ドリフト領域においてゲートトレンチを形成する(ステップＳ５１０)。図６Ｂに示すように、このステップでは、前記ゲートトレンチ６０５は、前記第１方向に沿って、前記初期ボディ領域６２０の前記ドリフト領域６１５から離れる表面から前記初期ボディ領域６２０を貫通して、前記ドリフト領域６１５内に延在する。このステップは、エッチング法を用いて行うことができる。なお、ゲートトレンチをエッチングにより得る工程は、初期ボディ領域及びドリフト領域内の不純物濃度に影響を及ぼすべきではないことに留意すべきである。エッチング中、ゲートトレンチは、初期ボディ領域全体を貫通して、ドリフト領域内に延在すべきである。ゲートトレンチの幅は、少なくとも３μm、例えば、３μmから５μmの範囲であってもよく、さらに１０μmまでであってもよい。
いくつかの実施例では、ゲートトレンチの断面形状は、図６Ｂに示すように矩形であってもよい。他の実施例では、ゲートトレンチの断面形状は、逆台形であってもよく、Ｖ字形であってもよい。すなわち、ゲートトレンチの底部の幅は、その上部の幅よりも小さい。いくつかの実施例では、ゲートトレンチの側壁と底部間に丸みを帯びた面取りを有する。これにより破壊防止効果を発揮することができる。
ゲートトレンチを形成した後、トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入することができる(ステップＳ５１５)。図６Ｃに示すように、前記トレンチ埋め込みボディ領域６２５は、第１サブ領域６２１と、第２サブ領域６２２と、第３サブ領域６２３とを含む。前記第１サブ領域６２１、前記第２サブ領域６２２及び前記第３サブ領域６２３は、第２方向に沿って順に配列される。前記第２方向は、前記第１方向と垂直であり、前記ゲートトレンチ６０５から離れる方向を指す。前記第１サブ領域６２１の平均キャリア濃度及び前記第３サブ領域６２３の平均キャリア濃度はいずれも、前記第２サブ領域６２２の平均キャリア濃度より高い。「トレンチ埋め込み領域」という用語は、ドーパントが注入された後に初期ボディ領域が形成する構造を意味すると理解されたい。注入されたドーパントの導電特性は、初期ボディ領域内の既存のドーパントの導電特性と逆であるべきである。上記特徴から理解できるように、該ステップにおいて、前記イオン注入プロセスは、ゲートトレンチから離れる方向において、トレンチ埋め込み領域の平均キャリア濃度がまず低下し、その後、上昇するという効果を達成する必要がある。したがって、この方法によって製造されたトランジスタデバイスは、順方向導通時にトレンチはゲート絶縁体とボディ領域の界面から一定の距離を隔て、これによってトレンチキャリアが直面する界面散乱問題を回避し、トレンチ抵抗を低減させ、トランジスタデバイスの性能を向上させることを含む、前述の様々な優れた効果を達成することができる。該イオン注入プロセスにおいて、一部のイオンはドリフト領域６１５に入り込む可能性があり、具体的な入り込み程度は限定されない。
いくつかの実施例では、イオン注入プロセスの温度は、５００℃から７００℃の範囲である。これは、炭化ケイ素基板材料は、高温環境下でイオン注入を行う必要があるためである。イオン注入の用量は、前記第２サブ領域６２２の平均キャリア濃度が初期ボディ領域の平均キャリア濃度の約６０％から８０％となるようなものであってもよい。第２サブ領域６２２のゲートトレンチ６０５の側壁に対する位置、及び第２サブ領域６２２の第２方向に沿った幅は、すでに上述されており、ここでは繰り返し述べない。
より具体的な実施例では、ステップＳ５１５は、具体的には、前記ドーパントを含むイオンビームを、前記第２方向に対してゼロでない角度をなす方向に、前記ゲートトレンチを貫通して前記初期ボディ領域に注入することを含んでもよい。図６Ｃに示すように、イオンビームの方向は、第２方向に対してゼロでない角度をなす。イオンビームは、ゲートトレンチ６０５内に斜めに注入され、ゲートトレンチの側壁及び底部に衝突し、その結果、ドーピングされる元素が初期ボディ領域及びドリフト領域内に入り込む。
イオン注入の効果をより良好にし、第２サブ領域内の不純物濃度をより均一にするために、複数回注入する方法を用いることができる。例えば、「前記ドーパントを含むイオンビームを、前記第２方向に対してゼロでない角度をなす方向に、前記ゲートトレンチを貫通して前記初期ボディ領域に注入する」ことは、具体的には、少なくとも２回のイオン注入過程において、イオンビームを異なる角度で前記初期ボディ領域に注入することを含んでもよい。複数回の注入では、イオンビームの注入角度は、それぞれの回で異なってもよい。イオンビームと第２方向のなす角度が小さい場合、イオンビームは主にゲートトレンチの側壁の上部に衝突し、イオンビームと第２方向のなす角度が大きい場合、イオンビームは主にゲートトレンチの側壁の下部及びゲートトレンチの底部に衝突する。イオン注入の回数及び角度は、ゲートトレンチのアスペクト比に関連する。ゲートトレンチのアスペクト比が小さいほど、ゲートトレンチは比較的深くなり、より多くのイオン注入の回数が必要とされ得る。いくつかの実施例では、イオンビームと第２方向のなす角度は、最小値が３０°であり、最大値が６０°であってもよい。例えば、１回目のイオン注入では、イオンビームと第２方向のなす角度を３０°とし、２回目のイオン注入では、イオンビームと第２方向のなす角度を６０°とする。いくつかの実施例では、より良好なイオン注入効果を達成するために、３回以上のイオン注入が必要とされる。
イオン注入プロセスの後、半導体本体に対してアニール処理を行うことができる。具体的には、本出願の実施例に係るトランジスタデバイスの製造方法は、トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入した後、１５００℃から１７００℃の範囲内で前記トレンチ埋め込みボディ領域に対してアニール処理を行うことをさらに含む。アニールは、格子ダメージを修復し、不純物原子を格子点に移動させ、それを活性化することができる。基板材料が炭化ケイ素である場合、必要なアニール温度はより高い。いくつかの実施例では、アニール温度を１５００℃から１７００℃の範囲に設定することによって、アニールの効果を確実にすることができる。
トレンチ埋め込み領域を形成し、その各サブ領域の平均キャリア濃度が上記の要件を満たすようにした後、ゲート酸化物を形成することができる。具体的には、基板材料が炭化ケイ素である場合、前記方法はさらに、前記ゲートトレンチの内壁に二酸化ケイ素ゲート酸化物を形成するように、前記ゲートトレンチに対して熱酸化処理を行うことを含む。図６Ｄに示すように、ゲートトレンチ６０５に対して熱酸化処理を行うことにより、炭化ケイ素基板に対して酸素を供給し、酸素原子と炭化ケイ素基板中の炭素原子とが二酸化ケイ素ゲート酸化物６１０を形成し、その厚さは１ｎｍから１００ｎｍの範囲内である。
次に、図６Ｅに示すように、ゲートトレンチ６０５内にゲート６０６を形成する。ゲートの材料はポリシリコンであってもよい。具体的には、ゲートは、ポリシリコン材料を堆積してエッチングすることによって形成することができる。
次に、図６Ｆに示すように、高濃度ドープソース領域６３５をトレンチ埋め込みボディ領域６２５内に形成することができる。具体的には、トレンチ埋め込みボディ領域６２５内にイオンを注入することができ、注入されるイオンは、上述した第２サブ領域６２２を形成するプロセスにおいて注入されるイオンと同じである。例えば、ステップＳ５１５のイオン注入プロセスにおいて初期ボディ領域に窒素イオンを注入した場合、高濃度ドープソース領域を形成するプロセスにも窒素イオンを注入する必要がある。高濃度ドープソース領域を形成するプロセスのイオン濃度は、より高くなければならない。例えば、高濃度ソース領域の不純物濃度は、１０１９ｃｍ－３から１０２０ｃｍ－３であってもよい。上記のステップを経ることにより、ドリフト領域、ボディ領域、ゲート絶縁体、ゲート、高濃度ドープソース領域を有する半導体本体が得られ、ボディ領域内のキャリア濃度はゲート絶縁体から離れる方向に沿ってまず低下し、その後、上昇する。
その後、ソース及びドレインを得られた半導体本体上に形成して、図１に示すような本出願の実施例によるトランジスタデバイスを得ることができる。ソース及びドレインの形成は、金属材料を堆積し、パターンをエッチングすることによって実現することができる。
上記の方法によって製造されたトランジスタデバイスは、本出願の実施例によるトランジスタデバイスの前述の様々な利点を有するが、ここでは繰り返し述べない。
本出願の説明では、より明確にし、理解を容易にするために、本出願の実施例は、主にＮトレンチトランジスタデバイスを例としている。しかし、本出願は、Ｐトレンチトランジスタデバイスにも同様に適用可能であり、ドーパントの種類及び濃度がそれに応じて調整されればよい。
当業者によって理解されるように、本出願の実施例における方法の各ステップは、特定の順序で図面に示されているが、これは、文脈がそうでないことを明確に示さない限り、ステップが特定の順序で実行されなければならないことを要求又は暗示するものではない。追加的又は代替的に、複数のステップを組み合わせて単一のステップとして実行してもよく、および／または単一のステップを分解して複数のステップとして実行してもよい。さらに、ステップ間に他の方法ステップを挿入してもよい。挿入されるステップは、本明細書に記載されるような方法の改良を表す場合もあれば、方法とは無関係の場合もある。さらに、次のステップが開始する前に、所定のステップは完全に完了していなくてもよい。
本出願の実施例の説明において、「上」、「下」、「左」、「右」などの用語が示す方位又は位置関係は、図面に示される方位又は位置関係に基づいており、本出願の実施例を説明しやすくするためのものに過ぎず、本出願の実施例が特定の方位で構成及び操作することを要求するものではなく、従って本出願を限定するものと理解すべきではない。
本明細書の説明において、「一実施例」、「別の実施例」などの用語を参照した説明は、該実施例に関連して説明される特定の特徴、構造、材料、又は特性が、本出願の少なくとも１つの実施例に含まれることを意味する。本明細書において、上記の用語の概略的な表現は、必ずしも同じ実施例又は例を指す必要はない。さらに、記載された特定の特徴、構造、材料、又は特性は、任意の１つ又は複数の実施例又は実施例において適切な方法で組み合わせることができる。さらに、当業者は、本明細書に記載された異なる実施例又は例、及び異なる実施例又は例の特徴を、互いに矛盾することなく組み合わせることができる。さらに、本明細書では、「第１」、「第２」などの用語は、説明のためにのみ使用され、相対的な重要性を示したり暗示するものとして、又は示された技術的特徴の数を暗黙的に示すものとして理解されるべきではないことに留意されたい。
以上の記載は、本出願の具体的な実施例に過ぎず、本出願の保護範囲はこれに限定されるものではない。当業者であれば本出願に開示された技術範囲内において変更又は置換を容易に想到することができ、それらはいずれも本出願の保護範囲内に含まれるべきである。したがって、本出願の保護範囲は、特許請求の範囲の保護範囲に従うべきである。

Claims (16)

  1. ゲートと、ゲート絶縁体と、第１方向に沿って積層配置されたボディ領域及びドリフト領域とを含み、
    前記ゲートは、対向する上面及び底面と、前記上面と前記底面との間に介在する側面とを含み、前記底面は、前記上面の前記第１方向にあり、前記ゲート絶縁体は、前記ゲートの前記底面及び前記側面の少なくとも一部を囲み、前記ゲート絶縁体は、側壁と底部とを含み、前記ボディ領域は、前記ゲート絶縁体の側壁の一部を囲み、前記ゲート絶縁体は、前記第１方向に沿って、前記ドリフト領域の前記ボディ領域に面する表面から前記ドリフト領域内に延在し、
    前記ボディ領域は、第２方向に沿って順に配置された、第１サブ領域と、第２サブ領域と、第３サブ領域とを含み、前記第２方向は、前記第１方向と垂直であり、且つ前記ゲート絶縁体から離れる方向を指し、前記第１サブ領域の平均キャリア濃度及び前記第３サブ領域の平均キャリア濃度はいずれも、前記第２サブ領域の平均キャリア濃度より高い、
    トランジスタデバイス。
  2. 前記第２サブ領域の平均キャリア濃度は、前記第３サブ領域の平均キャリア濃度の６０％から８０％である、
    請求項１に記載のトランジスタデバイス。
  3. 前記第１サブ領域の平均キャリア濃度は、前記第３サブ領域の平均キャリア濃度の９０％から１００％である、
    請求項２に記載のトランジスタデバイス。
  4. 前記第１サブ領域及び前記第３サブ領域はいずれも第１導電型のドーパントを含み、前記ドリフト領域は第２導電型のドーパントを含み、前記第２サブ領域は前記第１導電型のドーパントと前記第２導電型のドーパントを含み、且つ
    前記第２サブ領域において、前記第２導電型のドーパントの平均ドーパント濃度は、前記第１導電型のドーパントの平均ドーパント濃度の２０％から４０％である、
    請求項２に記載のトランジスタデバイス。
  5. 前記第２サブ領域の前記第１方向に沿った中心線と前記ゲート絶縁体の側壁との間の距離は、５ｎｍから１０ｎｍの範囲である、
    請求項１に記載のトランジスタデバイス。
  6. 前記第２サブ領域の前記第２方向に沿った幅は、前記第２サブ領域の前記第１方向に沿った中心線と前記ゲート絶縁体の側壁との間の距離の６０％から１００％である、
    請求項１に記載のトランジスタデバイス。
  7. 前記ドリフト領域において、前記第１方向に沿って前記第２サブ領域とアラインメントされた位置に、ドーパント濃度上昇領域が存在し、ここで、前記第２導電型のドーパントの前記ドーパント濃度上昇領域での平均ドーパント濃度は、前記第２導電型のドーパントの前記ドリフト領域での平均ドーパント濃度より高い、
    請求項４に記載のトランジスタデバイス。
  8. 前記ボディ領域及びドリフト領域の基板材料は炭化ケイ素である、
    請求項１に記載のトランジスタデバイス。
  9. 前記ゲート絶縁体の前記第２方向における寸法は、前記ゲート絶縁体の前記第１方向における寸法の２から５倍である、
    請求項１に記載のトランジスタデバイス。
  10. 第１方向に沿って積層配置された初期ボディ領域及びドリフト領域を用意することと、
    前記初期ボディ領域及び前記ドリフト領域内においてゲートトレンチを形成することであって、前記ゲートトレンチは、前記第１方向に沿って、前記初期ボディ領域の前記ドリフト領域から離れる表面から前記初期ボディ領域を貫通して、前記ドリフト領域内に延在する、ことと、
    トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入することであって、前記トレンチ埋め込みボディ領域は、第１サブ領域と、第２サブ領域と、第３サブ領域とを含み、前記第１サブ領域、前記第２サブ領域及び前記第３サブ領域は第２方向に沿って順に配列され、前記第２方向は、前記第１方向と垂直であり、且つ前記ゲートトレンチから離れる方向を指し、前記第１サブ領域の平均キャリア濃度及び前記第３サブ領域の平均キャリア濃度はいずれも、前記第２サブ領域の平均キャリア濃度より高い、ことと、を含む、
    トランジスタデバイスの製造方法。
  11. トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域にドーパントを注入することは、
    前記ドーパントを含むイオンビームを、前記第２方向に対してゼロでない角度をなす方向に、前記ゲートトレンチを通して前記初期ボディ領域に注入することを含む、
    請求項１０に記載のトランジスタデバイスの製造方法。
  12. 前記ドーパントを含むイオンビームを、前記第２方向に対してゼロでない角度をなす方向に、前記ゲートトレンチを貫通して前記初期ボディ領域に注入することは、
    少なくとも２回のイオン注入の過程において、イオンビームを異なる角度で前記初期ボディ領域に注入することを含む、
    請求項１１に記載のトランジスタデバイスの製造方法。
  13. 前記イオンビームと前記第２方向との間の角度の範囲は３０°から６０°である、
    請求項１０に記載のトランジスタデバイスの製造方法。
  14. 前記イオン注入プロセスの温度範囲は５００℃から７００℃である、
    請求項１０に記載のトランジスタデバイスの製造方法。
  15. 前記初期ボディ領域及び前記ドリフト領域の基板材料は炭化ケイ素であり、
    前記方法は、前記ゲートトレンチの内壁に二酸化ケイ素ゲート酸化物を形成するように、前記ゲートトレンチに対して熱酸化処理を行うことをさらに含む、
    請求項１０に記載のトランジスタデバイスの製造方法。
  16. トレンチ埋め込みボディ領域を得るように、イオン注入プロセスによって前記初期ボディ領域内にドーパントを注入した後、１５００℃から１７００℃の範囲内で前記トレンチ埋め込みボディ領域に対してアニール処理を行うことをさらに含む、
    請求項１０に記載のトランジスタデバイスの製造方法。
JP2023571842A 2022-04-14 2022-04-14 トランジスタデバイス及びトランジスタデバイスの製造方法 Pending JP2024518629A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/086861 WO2023197256A1 (zh) 2022-04-14 2022-04-14 晶体管器件和制造晶体管器件的方法

Publications (1)

Publication Number Publication Date
JP2024518629A true JP2024518629A (ja) 2024-05-01

Family

ID=88328587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023571842A Pending JP2024518629A (ja) 2022-04-14 2022-04-14 トランジスタデバイス及びトランジスタデバイスの製造方法

Country Status (5)

Country Link
US (1) US20240266401A1 (ja)
EP (1) EP4325577A4 (ja)
JP (1) JP2024518629A (ja)
CN (1) CN117242577A (ja)
WO (1) WO2023197256A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208414B (zh) * 2010-03-31 2013-05-22 力士科技股份有限公司 一种超结沟槽金属氧化物半导体场效应管及其制造方法
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
JP6914624B2 (ja) * 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN109065628A (zh) * 2018-08-21 2018-12-21 电子科技大学 一种体区变掺杂的槽栅dmos器件

Also Published As

Publication number Publication date
EP4325577A4 (en) 2024-07-17
US20240266401A1 (en) 2024-08-08
EP4325577A1 (en) 2024-02-21
WO2023197256A1 (zh) 2023-10-19
CN117242577A (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US10923563B2 (en) Power device
US9812563B2 (en) Transistor with field electrodes and improved avalanche breakdown behavior
CN108604551B (zh) 半导体装置以及用于制造这种半导体装置的方法
CN112786703A (zh) 具有分级沟道的功率器件
KR20010102255A (ko) 자기 정렬된 실리콘 탄화물 ｌｍｏｓｆｅｔ
TW202234712A (zh) 具有縮短溝道長度和高Ｖｔｈ的碳化矽金屬氧化物半導體場效電晶體
JP5037103B2 (ja) 炭化珪素半導体装置
KR20230015774A (ko) Mosfet 소자 및 그 제조 방법
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
JP2024518629A (ja) トランジスタデバイス及びトランジスタデバイスの製造方法
US11309411B2 (en) Insulated gate bipolar transistor and method of manufacturing same
TW202341479A (zh) 碳化矽半導體功率電晶體及其製造方法
KR102042834B1 (ko) 전력 반도체 소자 및 그 제조방법
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
KR102251761B1 (ko) 전력 반도체 소자
US20230078785A1 (en) Semiconductor device
KR102315055B1 (ko) 전력 반도체 소자 및 그 제조 방법
WO2022205556A1 (zh) 绝缘栅双极型晶体管装置及其制备方法
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
JP2024138816A (ja) 半導体装置及び半導体装置の製造方法
JP2024125203A (ja) 電流拡散層を有するパワー電子デバイスを製造するためのプロセス
JP2023088540A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231117