KR20010102255A - 자기 정렬된 실리콘 탄화물 ｌｍｏｓｆｅｔ - Google Patents
자기 정렬된 실리콘 탄화물 ｌｍｏｓｆｅｔ Download PDFInfo
- Publication number
- KR20010102255A KR20010102255A KR1020017010524A KR20017010524A KR20010102255A KR 20010102255 A KR20010102255 A KR 20010102255A KR 1020017010524 A KR1020017010524 A KR 1020017010524A KR 20017010524 A KR20017010524 A KR 20017010524A KR 20010102255 A KR20010102255 A KR 20010102255A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon carbide
- material layer
- layer
- source
- carbide semiconductor
- Prior art date
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 73
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000007769 metal material Substances 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H01L29/66068—
-
- H01L29/41766—
-
- H01L29/7834—
-
- H01L29/1608—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
자기 정렬된 게이트(52, 54)를 구비하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터(LMOSFET : lateral metal-oxide-semiconductor field effect transistor)는 p형 도전성을 갖는 제 1 SiC 반도체 재료층과, 이 제 1 층 상에 형성되는 n형 도전성(36)을 갖는 제 2 SiC 반도체 재료층을 포함한다. n형 도전성을 갖는 소스 및 드레인 영역(40, 42)은 제 2 SiC 반도체 재료층 상에 형성된다. 소스 및 드레인 영역의 n형 도전성은 제 2 SiC 반도체 재료층의 n형 도전성보다 크다. 트렌치(44)는 제 2 SiC 반도체 재료층을 통해 부분적으로 제 1 SiC 반도체 재료층으로 확장한다. 트렌치는 전기적으로 절연 산화물(52)층 상에 도포되고, 부분적으로 금속 재료층(54)으로 충진된다.
Description
본 발명은 실리콘 탄화물(SiC) 기술에 특히 적합한 UHF 전송과 같은 고전력 애플리케이션(application)에 사용되는 횡형 금속-산화물-반도체 전계 효과 트랜지스터(LMOSFET : lateral metal-oxide-semiconductor field effect transistor)에 관한 것으로, 특히 자기 정렬된 게이트 구조체를 구비하는 SiC LMOSFET 및 그 제조 방법에 관한 것이다.
최근에, 횡형 실리콘 이중 확산형 금속 산화물 반도체 전계 효과 트랜지스터(Si LDMOSFET)를 고전력 및 고주파 애플리케이션에 사용하는 것이 매우 증가되었다. 이는 Si LDMOSFET가 보다 간단한 게이트 구동 및 바이폴라 디바이스보다 더 빠른 응답을 제공하기 때문이다.
Si LDMOSFET는 통상적으로 소스 및 드리프트/드레인 영역의 게이트 중첩부를 최소화하는 자기 정렬된 기술을 사용하여 제조된다. 최소 중첩부는 소자의 고주파 성능을 저하시키는 게이트와 소스간 및 게이트와 드리프트/드레인간 캐패시턴스를 낮게 유지시키는 것이 중요하다. 셀 피치(cell pitch)를 감소시키고 디바이스에 사용된 실리콘 영역을 보존하기 위해 중첩부를 감소시키는 것이 또한 바람직하다.
도 1은 자기 정렬된 게이트 기법을 사용하여 제조되는 통상적인 Si LDMOSFET(10)의 단면도이다. 이러한 기법들은 소자의 다른 구조를 형성하는 단계 이전에 게이트 산화물(11)의 상부에 게이트 금속(12)(폴리실리콘)을 규정하는 단계를 포함한다. 게이트 금속(12)이 일단 규정되면, N+ 소스 및 드레인 영역(13, 14), P 베이스 영역(15), N- 드리프트 영역(16)은 N+ 소스 영역(13) 및 P 베이스 영역(15)을 웨이퍼(17)의 소스측으로부터 확산시키고, N- 드리프트 영역(16) 및 N+ 드레인 영역(14)을 웨이퍼(17)의 드레인측으로부터 확산시킴으로써, 소스, 베이스. 드레인, 드리프트 영역(13, 15, 14, 16)을 게이트 금속(12)과 자기 정렬시킨다. 실리콘 기반 기술에 사용되는 확산 온도가 900 - 1000℃ 정도이기 때문에, 게이트 금속(12) 및 게이트 산화물(11)은 악영향을 받지 않는다.
실리콘 탄화물(silicon carbide)(SiC)은 고주파 및 고전력 애플리케이션에 적합한 매력적인 반도체 재료이다. SiC를 고전력 UHF 애플리케이션에 적합한 매력적인 재료로 만드는 특성은 큰 임계 전계(Si의 10배) 및 큰 전자 포화 속도(Si의 2배)에 있다. 큰 임계 전계는 디바이스의 항복 전압을 증가시키는 데 도움이 되고, 큰 포화 속도는 피크(peak) 전류를 증가시키는 데 도움이 된다.
이론적으로는, SiC LDMOSFET에서 동등한 피처 크기로 Si LDMOSFET의 전력 밀도보다 20 배 큰 전력 밀도를 달성하는 것이 가능하다. 동작 주파수 및 이득은 동등한 게이트 길이로 Si 및 SiC 디바이스에서 모두 유사해야 한다. 따라서, Si 대신에 SiC로 도 1에 도시한 LDMOSFET 구조체를 제작하는 것이 바람직하다.
불행하게도, SiC로 도 1의 LDMOSFET(10)를 달성하는 데 실질적인 어려움이많다. 그 중 하나는 SiC에 도펀트를 확산시키는 것이 불가능하기 때문에, 고에너지 이온 주입만이 소스 및 베이스, 드리프트, 드레인 영역을 제조하는 데 사용될 수 있다. 그러나, SiC에 주입된 도펀트들은 1500℃ 이상의 주입 활성 온도를 필요로 한다. 게이트 산화물 및 게이트 금속 모두 그러한 높은 온도를 견딜 수 없다. 따라서, 소스, 드레인, 베이스, 드리프트 영역은 게이트 산화물 및 게이트 금속을 제조하기 전에 활성화되어야 한다. 그러므로, 디바이스 구조체에서 게이트 금속과 같이 더 이상 자기 정렬되지 않는 바람직하지 않은 결과물이 소스 및 드레인 제조 후에 제조된다.
SiC에 도 1의 소자 구조체(10)를 달성하는 데 있어서의 또 다른 어려움은 채널 형성과 관련된 것이다. 도 1의 Si LDMOSFIT(10)의 채널(19)은 확산된 P 베이스 영역(15) 내에 형성된다. 이는 반전층이 주입된 P 베이스 영역 내에 형성되기 때문에 SiC에 적용하는 것이 실용적이지 않다. SiC에 주입된 P 베이스 영역은 매우 낮은 (1 cm2/Vs보다 낮은) 반전층 이동도를 갖는다. 에피텍셜 P형 SiC층 만이 100 cm2/Vs 보다 높은 반전층 이동도를 갖는다.
도 2는 전술한 문제점을 해결하기 위한 SiC 횡형 MOSFET(LMOSFET)(20)를 도시한다. 이 LMOSFET에서, N+ 소스, N- 드리프트, N+ 드레인 영역(22, 24, 23)이 약도핑된 P- 에피텍셜층(21) 내에 먼저 제조된 다음 게이트 산화물(25) 및 게이트 금속(26)이 후속하여 제조된다. 채널 영역(27)은 (도 1의 MOSFET(10)에서와 같이 P- 베이스 영역 대신에) P- 에피텍셜층(21) 내의 게이트 금속 및 게이트산화물(26, 25) 하부에 규정된다. 게이트 구조체를 제조하는 동안, 게이트 금속(26)이 N+ 소스 영역(22) 및 N- 드리프트 영역(24)에 자기정렬 된다. 그러나, 게이트-소스간 및 게이트-드리프트간 영역 중첩부 "x"는 정렬 공차보다 충분히 더 크게 만들어져야 한다. 그러므로, 중첩부는 사용된 정렬 도구의 유형에 따라 0.5 내지 2 미크론 사이의 어느 곳에도 위치될 수 있다.
도 2의 SiC LMOSFET(20)가 동작가능할지라도, 이것은 다수의 제한을 갖는다. 특히, LMOSFET(20)의 게이트-소오스간 및 게이트-드리프트간 영역 중첩부 x는 통상적으로 접합 깊이보다 약 0.75배이며 매우 소형으로 만들어질 수 있는 자기 정렬된 Si LDMOSFET 구조체 내의 게이트-소스간 및 게이트-드리프트/드레인간 영역 중첩부보다 훨씬 더 크다.
또한, N- 드리프트 영역(24)이 P- 에피텍셜층(21) 내에 주입되기 때문에, 드리프트 영역(24) 내의 도핑 농도는 P- 에피텍셜층(21) 내의 농도보다 상당히 더 높아야 한다(5배 이상). 이것은 드리프트 영역 깊이 및 농도의 선택에 대한 부가적인 제약이다.
또한, 도 2의 SiC LMOSFET는 게이트 영역이 강도핑된 P 베이스 영역 대신에 약도핑된 P- 에피텍셜층(21)의 상부에 형성되는 바와 같은 "게이트 리치-스로우(gate reach-through)"를 겪게된다. 더욱이, N- 드리프트 영역의(24) 농도는 공핍층을 P- 에피텍셜층(21)으로 더욱 확장시킴으로써 게이트 리치-스로우 문제를 복잡하게 하는 P- 에피텍셜층(21)의 농도보다 높다.
또한, 전술한 바와 같이, SiC 내의 주입 영역은 유사하게 도핑된 에피텍셜층과 비교하여 상대적으로 열악한 이동도를 갖는 것으로 설명되었다. 따라서, 도 2의 SiC LMOSFET(20) 내에 형성된 N- 드리프트 영역(24)은 바람직하지 않게 더 높은 "온-저항(on-resistance)"을 제공할 것이다.
따라서, 전술한 문제점들을 해결한 자기 정렬된 SiC LMOSFET가 필요하다.
자기 정렬된 게이트를 구비하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터(LMOSFET)는 p형 도전성을 갖는 제 1 실리콘 탄화물 반도체 재료층과, n형 도전성을 가지며 제 1 층 상에 형성된 제 2 실리콘 탄화물 반도체 재료층을 포함한다. n형 도전성을 갖는 소스 및 드레인 영역은 제 2 실리콘 탄화물 반도체층을 통해 형성되고, 제 1 실리콘 탄화물 반도체층으로 부분적으로 확장할 수 있다. 소스 및 드레인 영역의 n형 도전성은 제 2 실리콘 탄화물층의 n형 도전성보다 크다. 트렌치 영역이 제 2 실리콘 탄화물 반도체층을 통해 제 1 실리콘 탄화물 반도체층으로 부분적으로 확장함으로써, 소스 및 드레인 영역이 실질적으로 제 1 실리콘 탄화물 반도체층에 대해 실질적으로 측방향이 된다. 이 트렌치는 전기적 절연 산화물 재료층으로 덮여지고, 부분적으로 금속 재료층으로 충진된다. 산화물층 및 금속 재료층이 게이트 구조체를 형성한다. 채널 영역이 게이트 구조체 하부의 제 1 층 내에 정의되고, 소스 및 드레인 영역과 게이트 구조체와 결합된 전기적 컨택트가 LMOSFET의 소스, 드레인, 게이트 전극을 설정한다.
본 발명의 다른 특징은 자기 정렬된 게이트를 구비하는 LMOSFET을 제조하기 위한 방법을 포함한다. 이 방법은 p형 도전성을 갖는 제 1 실리콘 탄화물 반도체재료층과, n형 도전성을 가지며 제 1 층 상에 배열된 제 2 실리콘 탄화물 반도체 재료층을 포함하는 웨이퍼를 제공하는 단계를 포함한다. n형 도전성을 갖는 소스 및 드레인 영역이 제 2 실리콘 탄화물 반도체층 내에 형성된다. 트렌치가 제 2 실리콘 탄화물 반도체층을 통해 제 1 실리콘 탄화물 반도체층으로 부분적으로 생성됨으로써, 소스 및 드레인 영역이 실질적으로 제 1 실리콘 탄화물 반도체층에 대해 측방향으로 된다. 전기적 절연 산화물 재료층이 트렌치의 표면 상에서 성장되거나 증착된다. 그러면, 이 트렌치는 부분적으로 금속 재료층으로 충진되어 게이트 구조체를 규정한다. 이 게이트 구조체는 제 1 층 내의 하부에 채널 영역을 설정한다. 소스 및 드레인 영역과 게이트 구조체와 결합된 전기적 컨택트가 형성되어 LMOSFET의 소스, 드레인, 게이트 전극을 설정한다.
본 발명의 이점, 특성, 다양한 부가적인 특징은 첨부한 도면을 참조하여 이제 상세하게 설명될 예시적인 실시예의 고찰을 통해 자명해질 것이다.
도 1은 종래 기술의 Si LDMOSFET의 단면도.
도 2는 SiC LMOSFET의 단면도.
도 3은 본 발명의 실시예에 따라 자기 정렬된 게이트를 구비하는 SiC LMOSFET를 제조하기 위해 사용된 개시 기판의 단면도.
도 4 내지 도 6은 본 발명의 SiC LMOSFET의 제조에 사용된 다양한 단계를 나타내는 도 3의 웨이퍼의 단면도.
도 7은 본 발명의 완성된 SiC LMOSFET의 단면도.
도면은 본 발명의 개념을 설명하기 위한 목적으로 작성되었으며 실제 치수가 아님을 이해해야만 한다.
도 3은 본 발명의 실시예에 따라 자기 정렬된 SiC 횡형 금속-산화물-반도체 전계 효과 트랜지스터(LMOSFET)를 제조하기 위해 사용된 적층형 웨이퍼(30)를 도시하고 있다. 웨이퍼(30)는 기판(32)의 상부에서 성장된 P- 에피텍셜층(34)(P- 에피층)을 구비한 기판(32)과, P- 에피층(34)의 상부에서 성장된 약도핑된 n형 에피텍셜 SiC층(36)을 포함한다. 기판은 임의의 적합한 n 혹은 p 도핑된 Si 또는 SiC 반도체 재료나 도핑되지 않은 Si, 도핑되지 않은 SiC, 혹은 글래스(glass)와 같은 절연 재료로부터 만들어질 수 있다. P- 및 N- 에피층(34, 36)은 화학적 기상 증착법 CVD와 같은 통상적인 방법을 사용하여 에피텍셜 성장되며, 에피텍셜 성장 동안 통상적인 알루미늄, 붕소, 혹은 질소 도입법을 사용하여 도핑된다. P- 에피층(34)의 두께 및 도핑은 LMOSFET의 원하는 전기적 항복 전압에 따라 선택된다. N- 에피층(36)의 (가능한 최소로 선택된) 두께 및 도핑 농도는 LMOSFET의 원하는 항복 전압에 따라 감소된 표면 전계(RESURF) 효과를 사용하여 선택된다. N- 에피층(36)의 도핑 농도는 또한 P- 에피층(34)의 도핑 농도와 독립적으로 선택된다.
도 4에 도시한 바와 같이, 소스 및 드레인 영역(40, 42)은 적층형 웨이퍼(30)의 상부면 내에 선택적으로 N+ 도펀트를 주입함으로써 적층형 웨이퍼(30) 내에 먼저 제조된다. 주입 깊이는 N- 에피층(36)의 두께와 실질적으로 동일하거나 (도시한 바와 같이) 약간 두껍게 선택된다. 그러면, N+ 도펀트는 소정의 원하는 처리 온도를 사용하여 활성화된다. N- 에피층(36)은 이하 드리프트 영역(43)으로 지칭되는 약도핑된 드레인 영역(42)의 확장부를 형성할 것이다.
도 5에 있어서, 트렌치(44)는 반응성 이온 에칭(RIE) 혹은 전기화학적 에칭과 같은 소정의 바람직한 기법을 사용하여 N- 에피층(36)을 통해 P- 에피층(34)으로 부분적으로 에칭된다. 이 트렌치(44)는 제 1 및 제 2 대향 측벽(46, 48)과 이들 대향 측벽(46, 48) 사이로 확장하는 기저부(50)를 포함한다. 트렌치(44)의 제 1 측벽(46)은 소스 영역(40)으로 중첩되어야 하며, 트렌치(44)의 기저부(50)는 소스 영역(40)의 깊이보다 약간 큰 (트렌치를 에칭하기 위해 사용된 기법에 따른 약 50 나노미터) 깊이를 가져야 한다.
도 6에 있어서, 실리콘 산화물과 같은 산화물 재료층(52)이 트렌치(44)의 측벽(46, 48) 및 기저부(50) 상에 형성된다. 그러면, 트렌치(44)는 부분적으로 폴리실리콘과 같은 금속 재료층(54)으로 덮여진다. 산화물층(52)은 증착법, 열 산화법, 혹은 이들의 조합과 같은 소정의 바람직한 통상적인 방법을 사용하여 형성될 수 있다. 금속 재료층(54)은 스퍼터링 혹은 화학적 기상 증착법(CVD)과 같은 소정의 바람직한 통상적인 방법을 사용하여 트렌치(44) 내에 증착된다. 금속 재료층(54)이 하부 산화물 재료층(52)과 협력하여 소스 및 드리프트 영역(40, 43)의 에지(59)와 실질적으로 정렬되는 에지(57)를 구비한 자기 정렬된 게이트 구조체(56)를 형성한다. 따라서, 게이트 소스간 영역 및 게이트 드리프트 영역(에지) 중첩부는 매우 얇게 선택될 수 있는 게이트 금속(54)의 두께에 의해 바람직하게 제어될 수 있다.
도 7은 완성된 본 발명의 SiC LMOSFET(60)를 도시하고 있다. 이 LMOSFET(60)는 도 6에 도시한 적층형 웨이퍼(30)의 상부 위에 실리콘 산화물과 같은 제 2 산화물 재료층(62)을 적용하여 완성된다. 제 2 산화물 재료층(62)은 트렌치(44)의 나머지 부분을 충진시켜 웨이퍼(30)의 상부를 전기적으로 분리시킨다. 윈도우(64, 66)는 산화물층(62, 52) 내에 규정되어 소스 영역(40), 자기 정렬된 게이트 구조체(56)(윈도우가 측방향으로 위치되어 이 면에서는 보이지 않음), 드레인 영역(42)에 대한 액세스를 제공한다. 마지막으로, 소스 영역(40), 게이트(56)(컨택트는 보이지 않음), 드레인 영역(42)에 대한 전기적 도전성 컨택트(68, 70)가 통상적인 기법을 사용하여 윈도우(64, 66) 내에 증착된다. (도면에서는 보이지 않는 컨택트를 포함하는) 컨택트(68, 70) 및 이에 대응하는 소스 영역(40), 드레인 영역(42), 게이트 구조체(56)는 LMOSFET(60)의 소스, 드레인, 게이트 전극을 규정한다.
최소의 게이트 소스간 영역 및 게이트 드리프트간 영역 중첩부 내에 자기 정렬된 구조체(56)를 제공하는 단계에 부가하여, 본 발명의 LMOSFET(60) 구조체는 바람직하게 P-에피층(34) 내에 채널 영역(72)을 제공한다. LMOSFET(60)의 문턱 전압보다 큰 포지티브 전압이 게이트(56)에 인가되는 경우, 채널 영역(72)이 반전으로 인해 p형에서 n형으로 변경됨으로써 소스 영역(40)과 드리프트 영역(43) 사이에 낮은 저항 전류 경로를 제공한다.
LMOSFET(60)로 구현된 부가적인 이점으로는 공핍층이 소스쪽 측방향으로 확산하지 않는 것과 같은 게이트 리치 스루(gate reach-through)의 실질적인 경감이있다. 이 구조체에서의 공핍층은 드리프트 영역(43)과 이 드리프트 영역(43) 하부의 P- 에피층(34)으로 제한된다. 또다른 이점으로는 주입된 N- 층과 비교하여 우수한 이동도를 갖는 N- 에피층(36)에 의해 형성되는 드리프트 영역(43)에 있다. 따라서, 에피텍셜적으로 형성된 드리프트 영역(43)은 바람직하지 않게 LMOSFET(60)의 "온-저항"을 증가시키지 않고 LMOSFET(60)의 전기적 항복 전압을 증가시킨다. 에피텍셜적으로 형성된 드리프트 영역(43)의 사용은 또한 설계자에게 이 영역(43)의 도핑 농도 및 두께를 규정하는 데 있어서의 상당한 자율성을 제공함으로써 드리프트 영역이 주입법을 사용하여 형성된다. LMOSFET(60)는 또한 소형의 피치 사이즈를 갖는다.
또다른 이점은 본 발명의 자기 정렬된 SiC LMOSFET(60)가 Si LDMOSFET보다 더 우수한 이득, 선형성, 필적할만한 주파수에서의 효율 및 전력 밀도, 더 높은 주파수 동작을 제공한다는 것이다. 따라서, 본 발명의 SiC LMOSFET(60)는 2 GHz UHF 전송기 내의 Si LDMOSFET를 대체할 수 있으며, 전송 대역을 적어도 4 GHz까지 확장시킬 수 있다.
전술한 발명이 실시예를 참조하여 설명되었으나, 본 발명의 사상을 벗어나지 않고 다양한 변형 및 변경이 이루어질 수 있다. 따라서, 이러한 모든 변형 및 변경은 첨부한 청구항의 범주 내에 있는 것으로 고려된다.
Claims (17)
- 자기 정렬된 게이트를 구비하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터(LMOSFET)에 있어서,p형 도전성을 갖는 제 1 실리콘 탄화물 반도체 재료층과,n형 도전성을 가지며 상기 제 1 층 상에 형성된 제 2 실리콘 탄화물 반도체 재료층과,상기 제 2 실리콘 탄화물 반도체층 내에 형성되며, 상기 제 2 실리콘 탄화물층의 n형 도전성보다 더 큰 n형 도전성을 갖는 소스 및 드레인 영역과,전기적 절연 산화물 재료층으로 덮여지고 금속 재료층으로 부분적으로 충진 ― 상기 산화물 및 금속 재료층은 게이트 구조를 형성함 ― 되며, 상기 제 2 실리콘 탄화물 반도체층을 통해 상기 제 1 실리콘 탄화물 반도체층으로 부분적으로 확장함으로써 상기 소스 및 드레인 영역이 실제적으로 상기 제 1 실리콘 탄화물 반도체층에 대해 측방향이 되는 트렌치와,상기 게이트 구조 하부의 상기 제 1 층 내에 규정된 채널 영역과,상기 소스 및 드레인 영역과 상기 게이트 구조와 결합됨으로써 상기 LMOSFET의 소스, 드레인, 게이트 전극을 설정하는 전기적 컨택트들을 포함하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 제 1 및 제 2 실리콘 탄화물 반도체층을 지지하는 기판을 더 포함하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 제 1 실리콘 탄화물 반도체 재료층이 에피텍셜층인 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 제 2 실리콘 탄화물 반도체 재료층이 에피텍셜층인 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 4 항에 있어서,상기 제 2 에피텍셜 실리콘 탄화물 반도체 재료층이 상기 드레인 영역으로부터 상기 소스 및 드리프트 영역과 실질적으로 정렬되는 상기 게이트 구조로 측방향으로 확장하는 드리프트 영역을 규정하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 소스 및 드레인 영역 각각이 적어도 상기 제 2 실리콘 탄화물 재료층의 두께와 동일한 깊이를 갖는 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 6 항에 있어서,상기 소스 및 드레인 영역이 상기 제 1 실리콘 탄화물 반도체 재료층 내에 부분적으로 확장하고, 각각이 상기 트렌치의 깊이보다 약간 낮은 깊이를 갖는 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 제 1 항에 있어서,상기 소스 및 드레인 영역은 주입 영역인 횡형 금속-산화물-반도체 전계 효과 트랜지스터.
- 자기 정렬된 게이트를 구비하는 횡형 금속-산화물-반도체 전계 효과 트랜지스터(LMOSFET)를 제작하기 위한 방법에 있어서,p형 도전성을 갖는 제 1 실리콘 탄화물 반도체 재료층 및 상기 제 1 층 상에 배열되고 n형 도전성을 갖는 제 2 실리콘 탄화물 반도체 재료층을 포함하는 웨이퍼를 마련하는 단계와,상기 제 2 실리콘 탄화물 반도체층 내에 n형 도전성을 갖는 소스 및 드레인 영역을 형성하는 단계와,상기 제 2 실리콘 탄화물 반도체층을 통해 상기 제 1 실리콘 탄화물 반도체층 내에 부분적으로 확장함으로써 상기 소스 및 드레인 영역이 상기 제 1 실리콘 산화물에 대해 실질적으로 측방향이 되도록 하는 트렌치를 형성하는 단계와,상기 트렌치를 전기적 절연 산화물 재료층으로 도포하는 단계와,상기 제 1 층 내의 하부에 채널 영역을 설정하는 게이트 구조를 규정하는 상기 산화물층과 금속 재료층 중 상기 금속 재료층으로 상기 트렌치를 부분적으로 충진하는 단계와,상기 소스 및 드레인 영역과 상기 게이트 구조와 협력하여 상기 LMOSFET의 소스, 드레인, 게이트 전극을 설정하는 전기적 컨택트를 형성하는 단계를 포함하는 LMOSFET 제작 방법.
- 제 9 항에 있어서,상기 웨이퍼는 상기 제 1 및 제 2 실리콘 탄화물 반도체층을 지지하는 반도체 기판을 더 포함하는 LMOSFET 제작 방법.
- 제 9 항에 있어서,상기 웨이퍼 마련 단계가 기판 상에 상기 제 1 실리콘 탄화물 반도체 재료층을 에피텍셜적으로 형성하는 단계를 포함하는 LMOSFET 제작 방법.
- 제 9 항에 있어서,상기 웨이퍼 마련 단계가 상기 제 1 실리콘 탄화물 반도체 재료층 상에 상기 제 2 실리콘 탄화물 반도체 재료층을 에피텍셜적으로 형성하는 단계를 포함하는 LMOSFET 제작 방법.
- 제 12 항에 있어서,상기 제 2 에피텍셜 실리콘 탄화물 반도체 재료층은 상기 드레인 영역으로부터 상기 소스 및 드리프트 영역과 실질적으로 정렬되는 상기 게이트 구조까지 측방향으로 확장하는 드리프트 영역을 정의하는 LMOSFET 제작 방법.
- 제 9 항에 있어서,상기 소스 및 드레인 영역 형성 단계는 이온 주입법에 의해 수행되는 LMOSFET 제작 방법.
- 제 9 항에 있어서,상기 소스 및 드레인 영역 각각은 적어도 상기 제 2 실리콘 탄화물 재료층의 두께와 동일한 깊이를 갖는 LMOSFET 제작 방법.
- 제 15 항에 있어서,상기 소스 및 드레인 영역이 상기 제 1 실리콘 탄화물 반도체 재료층으로 부분적으로 확장하고, 각각이 상기 트렌치의 깊이보다 약간 낮은 깊이를 갖는 LMOSFET 제작 방법.
- 제 9 항에 있어서,상기 트렌치 생성 단계가 에칭에 의해 수행되는 LMOSFET 제작 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/469,454 US6323506B1 (en) | 1999-12-21 | 1999-12-21 | Self-aligned silicon carbide LMOSFET |
| US09/469,454 | 1999-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010102255A true KR20010102255A (ko) | 2001-11-15 |
| KR100762545B1 KR100762545B1 (ko) | 2007-10-01 |
Family
ID=23863863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017010524A KR100762545B1 (ko) | 1999-12-21 | 2000-11-20 | Ｌｍｏｓｆｅｔ 및 그 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6323506B1 (ko) |
| EP (1) | EP1177583B1 (ko) |
| JP (1) | JP4990458B2 (ko) |
| KR (1) | KR100762545B1 (ko) |
| DE (1) | DE60045864D1 (ko) |
| TW (1) | TW480603B (ko) |
| WO (1) | WO2001047025A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853900B1 (ko) * | 2004-07-28 | 2008-08-25 | 미크론 테크놀로지,인코포레이티드 | 메모리 장치, 트랜지스터, 메모리 셀과, 메모리 장치를 형성하기 위한 방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6620697B1 (en) * | 2001-09-24 | 2003-09-16 | Koninklijke Philips Electronics N.V. | Silicon carbide lateral metal-oxide semiconductor field-effect transistor having a self-aligned drift region and method for forming the same |
| US6982440B2 (en) * | 2002-02-19 | 2006-01-03 | Powersicel, Inc. | Silicon carbide semiconductor devices with a regrown contact layer |
| US6764907B2 (en) * | 2002-02-19 | 2004-07-20 | Bart J. Van Zeghbroeck | Method of fabricating self-aligned silicon carbide semiconductor devices |
| US7241699B2 (en) * | 2002-07-30 | 2007-07-10 | Microsemi Corp. | Wide bandgap semiconductor device construction |
| US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| US7867851B2 (en) * | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5344477B2 (ja) * | 2009-08-28 | 2013-11-20 | 独立行政法人産業技術総合研究所 | リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ |
| JP2011100761A (ja) * | 2009-11-04 | 2011-05-19 | Sanken Electric Co Ltd | 半導体装置、半導体集積回路装置及び半導体装置の製造方法 |
| US9000783B2 (en) * | 2010-08-02 | 2015-04-07 | Wafertech, Llc | Solid state sensor for metal ion detection and trapping in solution |
| JP6811674B2 (ja) * | 2017-04-27 | 2021-01-13 | 日立オートモティブシステムズ株式会社 | 発熱抑制したａｔｃｕ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093779A (ko) * | 1973-12-21 | 1975-07-26 | ||
| US4453305A (en) | 1981-07-31 | 1984-06-12 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Method for producing a MISFET |
| JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
| JPH0294477A (ja) | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5726463A (en) * | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| US5378912A (en) | 1993-11-10 | 1995-01-03 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region |
| JPH0888283A (ja) | 1994-09-16 | 1996-04-02 | Fuji Electric Co Ltd | 炭化ケイ素相補形ｍｏｓｆｅｔ |
| US5672889A (en) * | 1995-03-15 | 1997-09-30 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
| ATE452426T1 (de) * | 1997-06-23 | 2010-01-15 | Cooper James Albert Jr | Leistungshalbleiteranordnung mit halbisolierendem substrat |
| JP3180895B2 (ja) * | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| US6011278A (en) | 1997-10-28 | 2000-01-04 | Philips Electronics North America Corporation | Lateral silicon carbide semiconductor device having a drift region with a varying doping level |
| US6355944B1 (en) * | 1999-12-21 | 2002-03-12 | Philips Electronics North America Corporation | Silicon carbide LMOSFET with gate reach-through protection |
-
1999
- 1999-12-21 US US09/469,454 patent/US6323506B1/en not_active Expired - Fee Related
-
2000
- 2000-11-20 JP JP2001547661A patent/JP4990458B2/ja not_active Expired - Fee Related
- 2000-11-20 DE DE60045864T patent/DE60045864D1/de not_active Expired - Lifetime
- 2000-11-20 KR KR1020017010524A patent/KR100762545B1/ko not_active IP Right Cessation
- 2000-11-20 WO PCT/EP2000/011537 patent/WO2001047025A1/en active Application Filing
- 2000-11-20 EP EP00976056A patent/EP1177583B1/en not_active Expired - Lifetime
-
2001
- 2001-02-05 TW TW090102346A patent/TW480603B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853900B1 (ko) * | 2004-07-28 | 2008-08-25 | 미크론 테크놀로지,인코포레이티드 | 메모리 장치, 트랜지스터, 메모리 셀과, 메모리 장치를 형성하기 위한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW480603B (en) | 2002-03-21 |
| DE60045864D1 (de) | 2011-06-01 |
| EP1177583B1 (en) | 2011-04-20 |
| EP1177583A1 (en) | 2002-02-06 |
| JP4990458B2 (ja) | 2012-08-01 |
| JP2003518748A (ja) | 2003-06-10 |
| US6323506B1 (en) | 2001-11-27 |
| KR100762545B1 (ko) | 2007-10-01 |
| WO2001047025A8 (en) | 2001-10-04 |
| WO2001047025A1 (en) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US20220320295A1 (en) | Sic mosfet structures with asymmetric trench oxide | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| US6127695A (en) | Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor | |
| JP2000269487A (ja) | 半導体装置及びその製造方法 | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| TWI829085B (zh) | 的碳化矽金屬氧化物半導體場效電晶體 | |
| US6355944B1 (en) | Silicon carbide LMOSFET with gate reach-through protection | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| US6593594B1 (en) | Silicon carbide n-channel power LMOSFET | |
| CN113097297A (zh) | 功率器件结构及制作方法 | |
| KR100300189B1 (ko) | 수평형에스오아이바이폴라모드전계효과트랜지스터및그형성방법 | |
| KR20040065560A (ko) | 전계 효과 트랜지스터 디바이스 | |
| WO2010098742A1 (en) | Trench device structure and fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110901 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120917 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |