JP2024132785A - 積層型電子部品 - Google Patents

Abstract

【課題】積層型電子部品を提供する。【解決手段】本発明の一実施形態による積層型電子部品は、誘電体層及び内部電極を含む本体と、前記本体上に配置され、第１金属元素を含む下地電極層、前記下地電極層上に配置された合金層、及び前記合金層上に配置されためっき層を含む外部電極と、を含み、前記合金層は、前記下地電極層と接するように配置され、前記第１金属元素とＳｎとの合金を含む第１合金層、及び前記第１合金層に接するように配置され、ＮｉとＳｎとの合金を含む第２合金層を含み、前記めっき層は、前記第２合金層と接するように配置されるＮｉめっき層を含むことができる。【選択図】図５

Description

本発明は、積層型電子部品に関する。

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）等の映像機器、コンピュータ、スマートフォン、及び携帯電話等の様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。

積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用されている。

一般に、積層セラミックキャパシタの外部電極は、下地電極層、下地電極層上に配置されたＮｉめっき層、及びＮｉめっき層上に配置されたＳｎめっき層を含む。

積層セラミックキャパシタを基板に実装する際、リフロー（ｒｅｆｌｏｗ）過程中に発生する熱による引張応力や物理的な応力が積層セラミックキャパシタに加わることがある。この場合、密着力の弱い部分である下地電極層とＮｉめっき層との間の界面が剥離することがある。

このような問題点を解決するために、特許文献１では、下地電極層とＮｉめっき層との間にＮｉ－Ｓｎ合金めっき層を形成し、下地電極層とＮｉめっき層との間の密着力を向上させようとした。

しかし、Ｎｉ－Ｓｎ合金めっき層の形成だけでは、下地電極層とＮｉ－Ｓｎ合金めっき層との間の密着力を向上させることが困難であるため、新たな方案が必要である。

特開第２０２１－１０００１９号公報

本発明のいくつかの目的の一つは、下地電極層とＮｉめっき層との間の密着力が向上した積層型電子部品を提供することである。

但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層型電子部品は、誘電体層及び内部電極を含む本体と、前記本体上に配置され、第１金属元素を含む下地電極層、前記下地電極層上に配置された合金層、及び前記合金層上に配置されためっき層を含む外部電極と、を含み、前記合金層は、前記下地電極層と接するように配置され、前記第１金属元素とＳｎとの合金を含む第１合金層、及び前記第１合金層に接するように配置され、ＮｉとＳｎとの合金を含む第２合金層を含み、前記めっき層は前記第２合金層と接するように配置されるＮｉめっき層を含むことができる。

本発明の様々な効果のうち一効果として、下地電極層とＮｉめっき層との間に合金層を配置することにより、下地電極層とＮｉめっき層との間の密着力を向上させることができる。

但し、本発明の多様かつ有益な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層型電子部品の斜視図を概略的に示す。 図１のＩ－Ｉ’線に沿った断面図を概略的に示す。 図１のＩＩ－ＩＩ’線に沿った断面図を概略的に示す。 本体を分解して概略的に示す。 Ｋ領域を拡大した図である。 本発明の一実施形態による積層型電子部品の外部電極の断面を走査電子顕微鏡でスキャンしたイメージである。 ＳＥＭ－ＥＤＳを用いて図６のＬ１ラインに沿ってラインプロファイルを行ったグラフである。 実施例の外部電極の断面を走査電子顕微鏡でスキャンしたイメージである。 比較例の外部電極の断面を走査電子顕微鏡でスキャンしたイメージである。

以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさ等は、より明確な説明のために誇張されることがあり、図面上の同じ符号で示される要素は同じ要素である。

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示したものに限定されるものではない。なお、同一思想の範囲内の機能が同一である構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含み得ることを意味する。

図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ’線に沿った断面図を概略的に示すものであり、図３は、図１のＩＩ－ＩＩ’線に沿った断面図を概略的に示すものであり、図４は、本体を分解して概略的に示すものであり、図５は、Ｋ領域を拡大した図である。

以下、図１～図５を参照して、本発明の一実施形態による積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明はこれに限定されるものではなく、外部電極を備えた多様な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、又はサーミスタなどにも適用することができる。

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１及び内部電極１２１、１２２を含む本体１１０と、前記本体上に配置され、第１金属元素を含む下地電極層１３１ａ、１３２ａ、前記下地電極層上に配置された合金層１３１ｂ、１３２ｂ、及び前記合金層上に配置されためっき層１３１ｃ、１３２ｃを含む外部電極１３１、１３２と、を含み、前記合金層は、前記下地電極層と接するように配置され、前記第１金属元素とＳｎとの合金を含む第１合金層１３１ｂ１、１３２ｂ１、及び前記第１合金層に接するように配置され、ＮｉとＳｎとの合金を含む第２合金層１３１ｂ２、１３２ｂ２を含み、前記めっき層は、前記第２合金層と接するように配置されるＮｉめっき層１３１ｃ１、１３２ｃ１を含むことができる。

上述したように、積層型電子部品の一つである積層セラミックキャパシタを基板に実装する際、リフロー（ｒｅｆｌｏｗ）過程中に発生する熱による引張応力や物理的な応力が積層セラミックキャパシタに加わることがある。この場合、密着力の弱い部分である下地電極層とＮｉめっき層との間の界面が剥離することがある。

このような問題点を解決するために、下地電極層とＮｉめっき層との間にＮｉ－Ｓｎ合金めっき層を形成し、下地電極層とＮｉめっき層との間の密着力を向上させる方案が提示された。この場合、Ｎｉ－Ｓｎ合金めっき層を配置しないよりは密着力が向上するものの、Ｎｉ－Ｓｎ合金めっき層と下地電極層の密着力向上には限界がある。また、Ｎｉ－Ｓｎ合金めっき層は、下地電極層との界面及びＮｉめっき層との界面において組成がはっきりと変化し、密着力を向上させる効果が限定的である可能性があった。これは、異種金属間の界面において組成が類似するほど密着力は増加するが、下地電極層上にＮｉ－Ｓｎ合金めっき層を形成する場合、下地電極層とＮｉ－Ｓｎ合金めっき層との界面において組成が急激に変化するため、密着力が低下することがあるからである。

そこで、本発明では、下地電極層１３１ａ、１３２ａと接するように配置され、第１金属元素とＳｎとの合金を含む第１合金層１３１ｂ１、１３２ｂ１、及び前記第１合金層１３１ｂ１、１３２ｂ１に接するように配置され、ＮｉとＳｎとの合金を含む第２合金層１３１ｂ２、１３２ｂ２を含むため、合金層１３１ｂ１、１３１ｂ２と下地電極層との間の密着力を向上させるとともに、合金層１３１ｂ１、１３１ｂ２とＮｉめっき層との間の密着力を向上させることにより、下地電極層１３１ａ、１３２ａとＮｉめっき層１３１ｃ１、１３２ｃ１との間の密着力を向上させることができる。すなわち、本発明では、異種層間の界面において互いの組成を極力同様にして、異種層間の密着力を向上させようとした。

以下、本発明の一実施形態による積層型電子部品１００に含まれる各構成について説明する。

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていてもよい。

本体１１０の具体的な形状に特に制限はないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程において本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、第１方向に対向する第１及び第２面１、２、第１及び第２面１、２と連結され、第２方向に対向する第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に対向する第５及び第６面５、６を有することができる。

誘電体層１１１上に内部電極１２１、１２２が配置されていないマージン領域が重なることにより、内部電極１２１、１２２の厚さによる段差が発生して第１面と第３～第５面とを連結するコーナー及び／又は第２面と第３～第５面とを連結するコーナーは、第１面又は第２面を基準として見たときに、本体１１０の第１方向の中央側に収縮した形状を有することがある。あるいは、本体の焼結過程における収縮挙動により、第１面１と第３～第６面３、４、５、６とを連結するコーナー及び／又は第２面２と第３～第６面３、４、５、６とを連結するコーナーは、第１面又は第２面を基準として見たときに、本体１１０の第１方向の中央側に収縮した形態を有することがある。あるいは、チッピング不良などを防止するために本体１１０の各面を連結する角を別途の工程を行ってラウンド処理することにより、第１面と第３～第６面とを連結するコーナー及び／又は第２面と第３～第６面とを連結するコーナーは丸みを帯びた形態を有することがある。

一方、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成する場合には、第１面と第５及び第６面とを連結する部分、並びに第２面と第５及び第６面とを連結する部分が収縮した形態を有さなくてもよい。

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。誘電体層の積層数は特に限定する必要はなく、積層型電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。

誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、セラミックグリーンシートを焼成することにより形成することができる。セラミック粉末は、十分な静電容量が得られる限り、特に限定されないが、例えば、セラミック粉末としてチタン酸バリウム系（ＢａＴｉＯ_３）系粉末を用いることができる。より具体的な例を挙げると、セラミック粉末は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上であってもよい。

誘電体層１１１の平均厚さｔｄは特に限定する必要はないが、例えば、１０μｍ以下であってもよい。また、誘電体層１１１の平均厚さｔｄは、所望の特性や用途に応じて任意に設定することができる。また、積層型電子部品の小型化及び高容量化をより容易に達成するために誘電体層１１１の平均厚さｔｄは０．４μｍ以下であってもよい。

ここで、誘電体層１１１の平均厚さｔｄとは、内部電極１２１、１２２の間に配置される誘電体層１１１の第１方向のサイズを意味する。誘電体層１１１の平均厚さは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、一つの誘電体層１１１の多数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、後述する容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の平均厚さをさらに一般化することができる。

本体１１０は本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。

また、容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成することができる。

カバー部１１２、１１３は、容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２、及び容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。

上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。

すなわち、上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

一方、カバー部１１２、１１３の厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｃは１５μｍ以下であってもよい。

カバー部１１２、１１３の平均厚さｔｃは第１方向のサイズを意味することができ、容量形成部Ａｃの上部又は下部において等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向のサイズを平均した値であることができる。

また、容量形成部Ａｃの側面にはマージン部１１４、１１５が配置されてもよい。

マージン部１１４、１１５は、本体１１０の第５面５に配置された第１マージン部１１４と、第６面６に配置された第２マージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、セラミック本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

マージン部１１４、１１５は、図３に示すように、本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。

マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除き、導電性ペーストを塗布して内部電極を形成することにより形成されたものであってもよい。

また、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。

一方、マージン部１１４、１１５の幅は特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であってもよい。

マージン部１１４、１１５の平均幅は、内部電極が第５面と離隔した領域の第３方向の平均サイズＭＷ１、及び内部電極が第６面と離隔した領域の第３方向の平均サイズＭＷ２を意味することができ、容量形成部Ａｃの側面において等間隔の５個の地点で測定したマージン部１１４、１１５の第３方向のサイズを平均した値であり得る。

したがって、一実施形態において、内部電極１２１、１２２が第５及び第６面と離隔した領域の第３方向の平均サイズＭＷ１、ＭＷ２はそれぞれ１５μｍ以下であり得る。

内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

第１内部電極１２１は第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。本体の第３面３には第１外部電極１３１が配置されて第１内部電極１２１と連結され、本体の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されず、第２外部電極１３２と連結される。したがって、第１内部電極１２１は第４面４において一定距離離隔して形成され、第２内部電極１２２は第３面３において一定距離離隔して形成されることができる。また、第１及び第２内部電極１２１、１２２は、本体１１０の第５及び第６面と離隔して配置されてもよい。

内部電極１２１、１２２に含まれる導電性金属は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ｉｎ、Ｓｎ、Ａｌ、Ｔｉ及びこれらの合金のうち一つ以上であってもよいが、本発明はこれに限定されるものではない。

内部電極１２１、１２２を形成する方法は特に限定されない。例えば、内部電極１２１、１２２は、セラミックグリーンシート上に導電性金属を含む内部電極用導電性ペーストを塗布して焼成することによって形成することができる。内部電極用導電性ペーストの塗布方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

他の例として、内部電極１２１、１２２は、スパッタリング工法、真空蒸着法及び／又は化学気相蒸着法を用いて形成することもできる。

内部電極の平均厚さｔｅは特に限定する必要はない。このとき、内部電極１２１、１２２の厚さは、内部電極１２１、１２２の第１方向のサイズを意味することができる。例えば、積層型電子部品の小型化及び高容量化をより容易に達成するために、内部電極１２１、１２２の平均厚さｔｅは０．４μｍ以下であってもよい。

ここで、内部電極の平均厚さｔｅは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、一つの内部電極１２１、１２２の多数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の平均厚さをさらに一般化することができる。

外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されてもよい。

外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。

本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

外部電極１３１、１３２は、本体１１０上に配置され、第１金属元素を含む下地電極層１３１ａ、１３２ａ、上記下地電極層上に配置された合金層１３１ｂ、１３２ｂ、及び上記合金層上に配置されためっき層１３１ｃ、１３２ｃを含むことができる。

合金層１３１ｂ、１３２ｂは、下地電極層１３１ａ、１３２ａと接するように配置され、第１金属元素とＳｎとの合金を含む第１合金層１３１ｂ１、１３２ｂ１、及び第１合金層１３１ｂ１、１３２ｂ１に接するように配置され、ＮｉとＳｎとの合金を含む第２合金層１３１ｂ２、１３２ｂ２を含み、めっき層１３１ｃ、１３２ｃ１は第２合金層１３１ｂ２、１３２ｂ２と接するように配置されるＮｉめっき層１３１ｃ１、１３２ｃ１を含むことができる。すなわち、外部電極１３１、１３２は、下地電極層１３１ａ、１３２ａ、第１合金層１３１ｂ１、１３２ｂ１、第２合金層１３１ｂ２、１３２ｂ２、Ｎｉめっき層１３１ｃ１、１３２ｃ１が順次に配置された構造を有することができる。

第１合金層１３１ｂ１、１３２ｂ１は、第１金属元素とＳｎとの合金を含むことにより、第１金属元素を含む下地電極層１３１ａ、１３２ａとの密着力が向上し、第２合金層１３１ｂ２、１３２ｂ２は、ＮｉとＳｎとの合金を含むことにより、Ｎｉめっき層１３１ｃ１、１３２ｃ１との密着力が向上する。

また、第１合金層１３１ｂ１、１３２ｂ１及び第２合金層１３１ｂ２、１３２ｂ２はＳｎを共通に含むため、第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２との間の密着力も向上する。

一実施形態において、第１合金層１３１ｂ１、１３２ｂ１の第１金属元素の含量は、下地電極層１３１ａ、１３２ａとの界面で最も高く、第２合金層１３１ｂ２、１３２ｂ２との界面で最も低くなり得る。これにより、第１合金層１３１ｂ１、１３２ｂ１と下地電極層１３１ａ、１３２ａとの界面における密着力をより向上させることができ、第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の界面において第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の組成を極力同様にして密着力をより向上させることができる。

より好ましくは、第１合金層１３１ｂ１、１３２ｂ１の第１金属元素の含量は、下地電極層１３１ａ、１３２ａとの界面から第２合金層１３１ｂ２、１３２ｂ２との界面に向かうほど低くなり得る。第１合金層１３１ｂ１、１３２ｂ１の第１金属元素の含量が連続的に変化することによって、下地電極層１３１ａ、１３２ａ及び第２合金層１３１ｂ２、１３２ｂ２との密着力をより向上させることができる。

一実施形態において、第２合金層１３１ｂ２、１３２ｂ２のＮｉ含量は、Ｎｉめっき層１３１ｃ１、１３２ｃ２との界面で最も高く、第１合金層１３１ｂ１、１３２ｂ１との界面で最も低くなり得る。これにより、第２合金層１３１ｂ２、１３２ｂ２と第１合金層１３１ｂ１、１３２ｂ１との界面における密着力をより向上させることができ、第２合金層１３１ｂ２、１３２ｂ２とＮｉめっき層１３１ｃ１、１３２ｃ１の界面において第２合金層１３１ｂ２、１３２ｂ２とＮｉめっき層１３１ｃ１、１３２ｃ１の組成を極力同様にして密着力をより向上させることができる。

より好ましくは、第２合金層１３１ｂ２、１３２ｂ２のＮｉ含量は、Ｎｉめっき層１３１ｃ１、１３２ｃ１との界面から第１合金層１３１ｂ１、１３２ｂ１との界面に向かうほど低くなり得る。第２合金層１３１ｂ２、１３２ｂ２のＮｉ含量が連続的に変化することによって、第１合金層１３１ｂ１、１３２ｂ１及びＮｉめっき層１３１ｃ１、１３２ｃ１との密着力をより向上させることができる。

一実施形態において、合金層１３１ｂ、１３２ｂの第１金属元素の含量は、下地電極層１３１ａ、１３２ａとの界面で最も高く、Ｎｉめっき層１３１ｃ１、１３２ｃ１との界面で最も低く、合金層１３１ｂ、１３２ｂのＮｉ含量は、下地電極層１３１ａ、１３２ａとの界面で最も低く、Ｎｉめっき層１３１ｃ１、１３２ｃ１との界面で最も高くなり得る。これにより、合金層１３１ｂ、１３２ｂと下地電極層１３１ａ、１３２ａとの界面において合金層１３１ｂ、１３２ｂと下地電極層１３１ａ、１３２ａの組成を極力同様にすることができ、合金層１３１ｂ、１３２ｂとＮｉめっき層１３１ｃ１、１３２ｃ１との界面において合金層１３１ｂ、１３２ｂとＮｉめっき層１３１ｃ１、１３２ｃ１の組成を極力同様にして密着力を向上させることができる。

より好ましくは、合金層１３１ｂ、１３２ｂの第１金属元素の含量は、下地電極層１３１ａ、１３２ａとの界面からＮｉめっき層１３１ｃ１、１３２ｃ２との界面に向かうほど低くなり、合金層１３１ｂ、１３２ｂのＮｉ含量は、下地電極層１３１ａ、１３２ａとの界面からＮｉめっき層１３１ｃ１、１３２ｃ１との界面に向かうほど高くなり得る。合金層１３１ｂ、１３２ｂの第１金属元素の含量及びＮｉ含量が連続的に変化することによって、下地電極層１３１ａ、１３２ａ及びＮｉめっき層１３１ｃ１、１３２ｃ１との密着力をより向上させることができる。

一実施形態において、合金層１３１ｂ、１３２ｂは、第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の界面でＳｎ含量が最も高くてもよい。これにより、第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の界面において第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の組成を極力同様にして密着力をより向上させることができる。

一実施形態において、合金層１３１ｂ、１３２ｂのＳｎ含量は、下地電極層１３１ａ、１３２ａとの界面から第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の界面に向かうほど増加し、第１合金層１３１ｂ１、１３２ｂ１と第２合金層１３１ｂ２、１３２ｂ２の界面からＮｉめっき層１３１ｃ１、１３２ｃ１との界面に向かうほど低くなり得る。合金層１３１ｂ、１３２ｂのＳｎ含量が連続的に変化することによって、下地電極層１３１ａ、１３２ａ及びＮｉめっき層１３１ｃ１、１３２ｃ１との密着力をより向上させることができる。

第１合金層１３１ｂ１、１３２ｂ１及び第２合金層１３１ｂ２、１３２ｂ２の元素含量を測定する方法は特に限定されない。例えば、積層型電子部品１００を第３方向の中央から第１方向及び第２方向に切断した断面を２万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして図６のようなイメージを得た後、前述のイメージにおいて、ＳＥＭ－ＥＤＳを用いて第１下地電極層の一部からＮｉめっき層までのラインＬ１に沿ってラインプロファイルを行い、図７のような元素含量に対するグラフを得ることができ、グラフを分析して第１合金層及び第２合金層の元素含量を測定することができる。

図６を参照すると、ＳＥＭイメージで合金層１３１ｂ１、１３１ｂ２の形成の有無を確認することができ、図７を参照すると、合金層のうちＳｎ含量が最高である地点を基準に、第１合金層１３１ｂ１と第２合金層１３１ｂ２とを区分することができる。

一方、合金層１３１ｂ、１３２ｂを形成する方法は特に限定されない。例えば、下地電極層１３１ａ、１３２ａ上にＳｎ層を薄く形成した後、Ｓｎ層上にＮｉめっき層を形成して熱処理することにより、下地電極層１３１ａ、１３２ａの第１元素とＮｉめっき層のＮｉがＳｎ層に拡散することで合金層１３１ｂ、１３２ｂを形成することができる。

一実施形態において、合金層１３１ｂ、１３２ｂに含まれたＳｎは、第１金属元素及びＮｉのうちいずれか一つ以上と合金の形態で存在することができる。すなわち、合金層１３１ｂ、１３２ｂ内にはＳｎからなる層が配置されていなくてもよく、Ｓｎは合金の形態でのみ存在してもよい。合金層１３１ｂ、１３２ｂ内にＳｎからなる層が配置される場合、Ｓｎからなる層は水素透過率が低いため、絶縁抵抗の劣化を発生させる恐れがある。合金層１３１ｂ、１３２ｂ内にＳｎからなる層が配置される場合、Ｓｎの低い水素透過率のため、本体内の残留水素を除去し難くなる可能性がある。したがって、合金層内でのＳｎは合金の形態でのみ存在することが好ましく、第１金属元素及びＮｉのうちいずれか一つ以上と合金の形態で存在することができる。

合金層１３１ｂ、１３２ｂ内にＳｎからなる層が配置されていない実施例及び合金層内にＳｎからなる層が残存する比較例に対応するサンプルチップを用意した後、各サンプルチップの断面を走査電子顕微鏡で撮影した。図８は、実施例の外部電極の断面を走査電子顕微鏡でスキャンしたイメージであり、図９は、比較例の外部電極の断面を走査電子顕微鏡でスキャンしたイメージである。図９を参照すると、比較例の場合、Ｎｉめっき層と下地電極層との間にＳｎからなる層が残存し、Ｎｉめっき層、下地電極層及びＳｎからなる層の界面において組成差がはっきりと区分されることが確認できる。一方、図８を参照すると、実施例の場合、Ｎｉめっき層と下地電極層との間にＳｎからなる層が配置されていないことが確認できる。合金層の場合、図６のように高い倍率でスキャンした後、図７のようにＳＥＭ－ＥＤＳを用いてラインプロファイルを行うと、確認することができる。

実施例及び比較例のそれぞれ４０個のサンプルチップを用意し、温度８５℃及び湿度８５％の条件で１５Ｖの電圧を２０時間の間印加した後、絶縁抵抗を測定して１０＾６Ω未満、１０＾６～１０＾７Ω、１０＾７Ω超過に該当するサンプルチップの個数を記載した。

絶縁抵抗が１０＾７Ω未満と測定されたチップの個数は、実施例の場合１個に過ぎないのに対し、比較例の場合は６個と耐湿信頼性の面で顕著な差が発生したことが確認できる。

また、比較例の場合、絶縁抵抗が１０＾７Ω～１０＾８Ωと測定されたチップの個数は２１個と、過半数のサンプルチップにおいてＩＲ Ｄｒｏｐが発生したのに対し、実施例の場合、絶縁抵抗が１０＾７Ω～１０＾８Ωと測定されたチップの個数は４個と、ほとんどのサンプルチップにおいてＩＲ Ｄｒｏｐが発生せず、耐湿信頼性の面で顕著な差が発生したことが分かる。

なお、水素分析器を用いて実施例及び比較例それぞれ一つのサンプルチップ内の水素含量を測定した結果、実施例は７．８ｗｔｐｐｍ、比較例は１８．４ｗｔｐｐｍと測定された。比較例のようにＳｎからなる層が配置される場合、Ｓｎの低い水素透過率により、本体内の残留水素を除去し難くなることが確認できる。

合金層１３１ｂ、１３２ｂの平均厚さは特に限定する必要はない。但し、下地電極層１３１ａ、１３２ａとＮｉめっき層１３１ｃ１、１３２ｃ１との間に配置されたＳｎ層を熱処理して合金層１３１ｂ、１３２ｂを形成する場合、合金層１３１ｂ、１３２ｂの平均厚さが０．２μｍを超えると、合金層１３１ｂ、１３２ｂ内にＳｎ層が残存する恐れがある。これにより、絶縁抵抗が低下する可能性があるため、合金層１３１ｂ、１３２ｂの平均厚さは０．２μｍ以下であることが好ましい。一方、合金層１３１ｂ、１３２ｂの平均厚さの下限は特に限定する必要はないが、０．０１μｍ未満の場合には、密着力を確保する効果が不十分である可能性があるため、０．０１μｍ以上であることが好ましい。

また、図５を参照すると、第１合金層１３１ｂ１、１３２ｂ１の平均厚さをｔｂ１、第２合金層１３１ｂ２、１３２ｂ２の平均厚さをｔｂ２とするとき、ｔｂ１及びｔｂ２はそれぞれ０．１μｍ以下であり得る。合金層１３１ｂ、１３２ｂの平均厚さはｔｂ１とｔｂ２を加えた値であり得る。

ｔｂ１及びｔｂ２は、積層型電子部品１００を第３方向の中央から第１方向及び第２方向に切断した断面を２万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、合金層１３１ｂ、１３２ｂの多数の地点、例えば、第１方向に等間隔である１０個の地点で第１合金層及び第２合金層の厚さを測定して平均値を測定することができる。上記等間隔である１０個の地点は外部電極の第１方向の中央部で指定することができる。

一方、下地電極層１３１ａ、１３２ａは、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよく、さらに多層構造を有してもよい。

例えば、下地電極層１３１ａ、１３２ａは、第１金属元素及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であってもよく、第１金属元素及び樹脂を含む樹脂系電極であってもよい。

また、下地電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順次に形成された形態であってもよい。また、下地電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されてもよく、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであってもよい。

下地電極層１３１ａ、１３２ａに含まれる第１金属元素として電気伝導性に優れた材料を使用することができるが、特に限定されない。但し、第１金属元素がＮｉ及びＳｎである場合には、本発明の一実施形態による合金層の実現が難しくなることがあるため、第１金属元素はＮｉ及びＳｎを除く金属元素のうち一つ以上であってもよい。好ましい一例として、第１金属元素はＣｕ及びＡｇのうち一つ以上であってもよい。第１金属元素がＣｕ及びＡｇのうち一つ以上である場合、Ｓｎとの合金を容易に形成することができるため、本発明による合金層の確保が容易になり得る。

めっき層１３１ｃ、１３２ｃは、実装特性を向上させるためにＮｉめっき層１３１ｃ１、１３２ｃ１上に配置された追加めっき層１３１ｃ２、１３２ｃ２を含むことができる。

追加めっき層１３１ｃ２、１３２ｃ２の種類は特に限定されず、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であってもよく、複数の層で形成されてもよい。積層型電子部品１００を半田を用いて基板に実装する場合、追加めっき層１３１ｃ２、１３２ｃ２はＳｎめっき層であることが好ましく、導電性接着剤を用いて基板に実装する場合、追加めっき層１３１ｃ２、１３２ｃ２はＰｄめっき層であることが好ましい。

以上のように、本発明の実施形態について詳細に説明したが、本発明は上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定するものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

また、本発明において使用された「一実施形態」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態に説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対又は矛盾する説明がない限り、他の一実施形態に関連する説明と理解することができる。

本発明において使用された用語は、単に一実施形態を説明するために使用されたものであり、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：電極層
１３１ｂ、１３２ｂ：合金層
１３１ｂ１、１３２ｂ１：第１合金層
１３１ｂ２、１３２ｂ２：第２合金層
１３１ｃ、１３２ｃ：めっき層
１３１ｃ１、１３２ｃ１：Ｎｉめっき層
１３１ｃ２、１３２ｃ２：追加めっき層

Claims (15)

1. 誘電体層及び内部電極を含む本体と、
   前記本体上に配置され、第１金属元素を含む下地電極層、前記下地電極層上に順次に配置された合金層、及びめっき層を含む外部電極と、を含み、
   前記合金層は、前記下地電極層と接するように配置され、前記第１金属元素とＳｎと合金を含む第１合金層、及び前記第１合金層に接するように配置され、ＮｉとＳｎとの合金を含む第２合金層を含み、
   前記めっき層は、前記第２合金層と接するように配置されたＮｉめっき層を含む、積層型電子部品。
2. 前記合金層は、前記第１合金層と第２合金層との界面でＳｎ含量が最も高い、請求項１に記載の積層型電子部品。
3. 前記第１合金層の前記第１金属元素の含量は、前記下地電極層との界面で最も高く、前記第２合金層との界面で最も低い、請求項１に記載の積層型電子部品。
4. 前記第１合金層の前記第１金属元素の含量は、前記下地電極層との界面から前記第２合金層との界面に向かうほど低くなる、請求項１に記載の積層型電子部品。
5. 前記第２合金層のＮｉ含量は、前記Ｎｉめっき層との界面で最も高く、前記第１合金層との界面で最も低い、請求項１に記載の積層型電子部品。
6. 前記第２合金層のＮｉ含量は、前記Ｎｉめっき層との界面から前記第１合金層との界面に向かうほど低くなる、請求項１に記載の積層型電子部品。
7. 前記合金層の前記第１金属元素の含量は、前記下地電極層との界面で最も高く、前記Ｎｉめっき層との界面で最も低く、
   前記合金層のＮｉ含量は、前記下地電極層との界面で最も低く、前記Ｎｉめっき層との界面で最も高い、請求項１に記載の積層型電子部品。
8. 前記合金層の前記第１金属元素の含量は、前記下地電極層との界面から前記Ｎｉめっき層との界面に向かうほど低くなり、
   前記合金層のＮｉ含量は、前記下地電極層との界面から前記Ｎｉめっき層との界面に向かうほど高くなる、請求項１に記載の積層型電子部品。
9. 前記合金層のＳｎ含量は、前記下地電極層との界面から前記第１合金層と前記第２合金層の界面に向かうほど増加し、前記第１合金層と前記第２合金層の界面から前記Ｎｉめっき層との界面に向かうほど低くなる、請求項８に記載の積層型電子部品。
10. 前記合金層に含まれたＳｎは、前記第１金属元素及びＮｉのうちいずれか一つ以上との合金の形態で存在する、請求項１に記載の積層型電子部品。
11. 前記合金層の平均厚さは０．２μｍ以下である、請求項１に記載の積層型電子部品。
12. 前記第１合金層及び前記第２合金層の平均厚さはそれぞれ０．１μｍ以下である、請求項１に記載の積層型電子部品。
13. 前記第１金属元素は、Ｎｉ及びＳｎを除く金属元素のうち一つ以上である、請求項１に記載の積層型電子部品。
14. 前記第１金属元素は、Ｃｕ及びＡｇのうち一つ以上である、請求項１に記載の積層型電子部品。
15. 前記めっき層は、前記Ｎｉめっき層上に配置されるＳｎめっき層をさらに含む、請求項１に記載の積層型電子部品。