[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2023014076A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2023014076A
JP2023014076A JP2022174109A JP2022174109A JP2023014076A JP 2023014076 A JP2023014076 A JP 2023014076A JP 2022174109 A JP2022174109 A JP 2022174109A JP 2022174109 A JP2022174109 A JP 2022174109A JP 2023014076 A JP2023014076 A JP 2023014076A
Authority
JP
Japan
Prior art keywords
transistor
floating diffusion
diffusion region
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022174109A
Other languages
English (en)
Other versions
JP7472952B2 (ja
Inventor
貴志 町田
Takashi Machida
和芳 山下
Kazuyoshi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Group Corp filed Critical Sony Group Corp
Publication of JP2023014076A publication Critical patent/JP2023014076A/ja
Priority to JP2024062983A priority Critical patent/JP2024091714A/ja
Application granted granted Critical
Publication of JP7472952B2 publication Critical patent/JP7472952B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/93—Lidar systems specially adapted for specific applications for anti-collision purposes
    • G01S17/931—Lidar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】固体撮像素子の全画素でＦＤ変換効率を切り替えることができるようにする。【解決手段】フォトダイオードが入射した光を光電変換する。フローティングディフュージョン（ＦＤ）がフォトダイオードにより得られた電荷を蓄積する。付加容量部ＭＩＭの容量が付加された第２のＦＤであるＦＤ２が、ＦＤに容量を付加する。この付加容量部ＭＩＭは、ＦＤ、および第２のＦＤの端子へと電気的に接続される配線が形成される配線層からなる第１電極と、フォトダイオードが形成される基板における光の光源に近い面上であって、配線層よりも基板に近く、配線層に対向して設けられた金属製の遮光膜からなる第２電極とから形成される。このＦＤと、ＦＤ＋ＦＤ２とを切り替えることで、ＦＤ変換効率を切り換えることが可能となる。本技術は、ＣＭＯＳイメージセンサに適用することができる。【選択図】図６

Description

本技術は、光検出素子に関し、特に、全画素でＦＤ変換効率の切り替えを実現できるようにした光検出素子に関する。
各画素に設けられたフローティングディフュージョン（ＦＤ）の変換効率を切り替える機構を備えた固体撮像素子（イメージセンサ）が提案されている（特許文献１参照）。
ＦＤの変換効率はＦＤに対する寄生容量の逆数に比例する値で設定されるため、変換効率切り替えは、この寄生容量を切り替えることで実現する。
特許文献１に係る技術では、一般的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサを基本として、第１の容量の第１のＦＤと、第１の容量よりも大きな第２の容量の第２のＦＤとを切り替えるゲートを設けている。そして、高変換効率にする場合、ゲートをＯＦＦにして第１のＦＤへの寄生容量を最小化し、反対に低変換効率にする場合、ゲートをＯＮにして第１のＦＤと第２のＦＤとを接続して寄生容量を最大化する。
さらに、特許文献１の技術においては、像面位相差検出用（ＺＡＦ）画素とを組み合わせることで、ＦＤの変換効率を切り替えることが提案されている。
像面位相差検出を備えたイメージセンサでは、通常画素アレイの中に、オートフォーカス用の像面位相差検出用（ＺＡＦ）画素が埋め込まれている。ＺＡＦ画素は、通常画素に対して、入射光の一部を遮光する遮光配線層が設けられている。遮光配線層は、遮光という性質上、他の通常配線と比べてその面積が大きくなる。
そこで、この特許文献１の技術においては、ＦＤ変換効率切り替えのための第２の容量として、このＺＡＦ遮光配線層を用いて、寄生容量を形成し、この寄生容量の利用を切り替えることで変換効率の切り替えを実現している。
特開２０１４－１１２５８０号公報
ところで、通常画素では感度を最大化するため、画素表面に設けられたマイクロレンズの焦点をフォトダイオード表面に合わせることで最適化される。これに対して、ＺＡＦ画素では、位相差検出特性のため、マイクロレンズの焦点を、遮光膜面に合わせることで最適化される。
ここで、ＺＡＦ用の遮光配線層はフォトダイオード表面から離れた位置に設けられているため、通常画素とＺＡＦ画素とでは、最適なマイクロレンズの曲率が異なったものとなる。このため、双方の画素でマイクロレンズを最適化しようとすると、画素毎にマイクロレンズの曲率を作り分ける必要が生じ工程数が増加し、結果としてコスト高となる。また、工程数を優先して（低コスト化を優先して）全画素で同じ曲率のマイクロレンズとした場合、通常画素の感度特性かＺＡＦ画素の位相差検出特性の少なくともそのいずれかが犠牲になる。
また、ＺＡＦ用の遮光配線層を用いて切り替える寄生容量を構成しているため、遮光配線層の無い通常画素では同様の容量を形成できない。つまり、特許文献１の技術においては固体撮像素子内の一部であるＺＡＦ画素にしか適用できず、通常画素には適用できない。
本技術は、このような状況に鑑みてなされたものであり、特に、全画素でＦＤ変換効率の切り替えを実現できるようにするものである。
本技術の第１の側面の光検出素子は、光電変換領域と、前記光電変換領域に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散領域と、前記浮遊拡散領域に接続されたスイッチトランジスタと、前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、前記浮遊拡散領域に接続されたリセットトランジスタと、前記浮遊拡散領域に接続された増幅トランジスタと、前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とを備え、前記容量は、前記第１の金属配線と前記第２の金属配線とを含み、前記第２層は、コンタクトが設けられておらず、前記第１層は、前記第３層とは異なる層であって、前記浮遊拡散領域のコンタクト領域は、前記スイッチトランジスタと前記リセットトランジスタとの間に設けられる光検出素子である。
本技術の第１の側面においては、光電変換領域と、前記光電変換領域に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散領域と、前記浮遊拡散領域に接続されたスイッチトランジスタと、前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、前記浮遊拡散領域に接続されたリセットトランジスタと、前記浮遊拡散領域に接続された増幅トランジスタと、前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とが設けられ、前記容量には、前記第１の金属配線と前記第２の金属配線とが含まれ、前記第２層は、コンタクトが設けられておらず、前記第１層は、前記第３層とは異なる層であって、前記浮遊拡散領域のコンタクト領域が、前記スイッチトランジスタと前記リセットトランジスタとの間に設けられる。
本技術の第２の側面の光検出素子は、光電変換領域と、前記光電変換領域に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散領域と、前記浮遊拡散領域に接続されたスイッチトランジスタと、前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、前記浮遊拡散領域に接続されたリセットトランジスタと、前記浮遊拡散領域に接続された増幅トランジスタと、前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とを備え、前記容量は、前記第１の金属配線と前記第２の金属配線とを含み、前記第２層は、コンタクトが設けられておらず、前記第１層は、前記第３層とは異なる層である光検出素子である。
本技術の第２の側面においては、光電変換領域と、前記光電変換領域に接続された転送トランジスタと、前記転送トランジスタに接続された浮遊拡散領域と、前記浮遊拡散領域に接続されたスイッチトランジスタと、前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、前記浮遊拡散領域に接続されたリセットトランジスタと、前記浮遊拡散領域に接続された増幅トランジスタと、前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とが設けられ、前記容量には、前記第１の金属配線と前記第２の金属配線とが含まれ、前記第２層は、コンタクトが設けられておらず、前記第１層は、前記第３層とは異なる層である。
本技術の一側面によれば、固体撮像素子の全画素でＦＤ変換効率を切り替えることが可能となる。
固体撮像素子の構成例を示す図である。 各画素の基板上の構成例を説明する図である。 図１の画素アレイ上の各画素の構成例を説明する図である。 図３の基板上に形成される金属製の遮光膜の構成例を説明する図である。 図４の遮光膜からなる層上に形成されるＦＤ配線層の構成を説明する図である。 図３乃至図５の各層が積層されたときの断面を説明する図である。 図３の基板上に形成される金属製の遮光膜のその他の構成例である第１の変形例を説明する図である。 ＦＤ配線層をこれまでのＦＤ配線層よりも基板に近い層に形成する構成例である第２の変形例を説明する図である。 図１の画素アレイがグローバルシャッタ方式のであるときの各画素の構成例を説明する図である。 図９の基板上に形成される金属製の遮光膜の構成例を説明する図である。 図１０の遮光膜からなる層上に形成されるＦＤ配線層の構成を説明する図である。 図９乃至図１１の各層が積層されたときの断面を説明する図である。 図１０の遮光膜からなる層上に形成されるＦＤ配線層のその他の構成を説明する図である。 図１３の場合の断面を説明する図である。 本技術を適用した固体撮像素子を利用した撮像装置および電子機器の構成を説明する図である。 固体撮像素子の使用例を示す図である。
以下、図面を参照して、本技術を適用した実施の形態について説明する。
＜第１の実施の形態＞
＜固体撮像素子の構成例＞
まず、本技術を適用した固体撮像素子の構成例について説明する。図１は、本技術を適用した固体撮像素子の一実施の形態の構成例を示す図である。
固体撮像素子１１は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどからなる表面照射型のイメージセンサであり、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。
なお、表面照射型のイメージセンサとは、被写体からの光を入射させる受光面、つまり光を集光するマイクロレンズ（オンチップレンズ）と、各画素を駆動させるトランジスタ等の配線が設けられた配線層とが、被写体からの光を受光するフォトダイオード上に設けられている構成のイメージセンサである。
固体撮像素子１１は、画素アレイ部２１、垂直駆動部２２、カラム処理部２３、水平駆動部２４、システム制御部２５、画素駆動線２６、垂直信号線２７、信号処理部２８、およびデータ格納部２９から構成される。
固体撮像素子１１では、図示せぬ半導体基板（チップ）上に画素アレイ部２１が形成され、さらに半導体基板上に垂直駆動部２２乃至システム制御部２５が集積されている。
画素アレイ部２１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を有する画素からなり、画素アレイ部２１を構成する画素は、図中、横方向（行方向）および縦方向（列方向）に２次元配置されている。
例えば、画素アレイ部２１では、行方向に配列された画素からなる画素行ごとに、画素駆動線２６が行方向に沿って配線され、列方向に配列された画素からなる画素列ごとに、垂直信号線２７が列方向に沿って配線されている。
垂直駆動部２２は、シフトレジスタやアドレスデコーダなどからなり、複数の画素駆動線２６を介して各画素に信号等を供給することで、画素アレイ部２１の各画素を全画素同時に、または行単位等で駆動する。
カラム処理部２３は、画素アレイ部２１の画素列ごとに垂直信号線２７を介して各画素から信号を読み出して、ノイズ除去処理、相関二重サンプリング処理、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換処理などを行なって画素信号を生成する。
水平駆動部２４は、シフトレジスタやアドレスデコーダなどからなり、カラム処理部２３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された画素信号が順番に信号処理部２８に出力される。
システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどからなり、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部２２、カラム処理部２３、および水平駆動部２４の駆動制御を行なう。
信号処理部２８は、必要に応じてデータ格納部２９にデータを一時的に格納しながら、カラム処理部２３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力する。
＜画素の回路構成＞
次に、上述した画素アレイ部２１の各画素の回路構成について説明する。図２は、画素アレイ部２１に設けられた１つの画素の回路構成例を示す回路図である。
図２では、画素アレイ部２１の画素は、フォトダイオード６１、転送ゲート部６２、電荷電圧変換部６３、容量切替スイッチ６４、電荷蓄積部６５、リセットゲート部６６、増幅トランジスタ６７、および選択トランジスタ６８から構成される。
フォトダイオード６１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する。
転送ゲート部６２は、フォトダイオード６１と電荷電圧変換部６３との間に設けられており、転送ゲート部６２のゲート電極に印加される駆動信号ＴＲＧに応じて、フォトダイオード６１に蓄積されている電荷を電荷電圧変換部６３に転送する。
例えば、図２では、転送ゲート部６２、容量切替スイッチ６４、リセットゲート部６６、および選択トランジスタ６８はＮチャンネルのＭＯＳトランジスタから構成されている。
そして、これらの転送ゲート部６２乃至選択トランジスタ６８のゲート電極には、駆動信号ＴＲＧ，ＦＤＧ，ＲＳＴ，ＳＥＬが供給される。これらの駆動信号は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。
したがって、例えば転送ゲート部６２では、転送ゲート部６２のゲート電極に供給される駆動信号ＴＲＧがアクティブ状態となり、転送ゲート部６２がオンされた状態となったとき、フォトダイオード６１に蓄積された電荷が電荷電圧変換部６３に転送される。
電荷電圧変換部６３は、転送ゲート部６２を介してフォトダイオード６１から転送されてきた電荷を電気信号、例えば電圧信号に変換して出力する浮遊拡散領域（ＦＤ）である。
電荷電圧変換部６３には、リセットゲート部６６が接続されるとともに、増幅トランジスタ６７および選択トランジスタ６８を介して垂直信号線２７も接続されている。さらに、電荷電圧変換部６３には、容量切替スイッチ６４を介して、電荷を電気信号、例えば、電圧信号に変換する浮遊拡散領域（ＦＤ）であって、さらに、後述する付加容量部（ＭＩＭ）を含む電荷蓄積部６５も接続されている。尚、電荷蓄積部６５は、浮遊拡散領域（ＦＤ）ではあるが、後述する付加容量部ＭＩＭを含めた容量での動作となるため、キャパシタの回路記号を用いて表現するものとする。
容量切替スイッチ６４は駆動信号ＦＤＧに応じてオン，オフされることで、電荷電圧変換部６３と電荷蓄積部６５とが、電気的に接続された状態または電気的に切り離された状態の何れかの状態に接続状態を切り替える。
すなわち、容量切替スイッチ６４を構成するゲート電極には、駆動信号ＦＤＧが供給され、この駆動信号ＦＤＧがオンされると、容量切替スイッチ６４の直下のポテンシャルが深くなり、電荷電圧変換部６３と電荷蓄積部６５とが電気的に接続される。
これに対して、駆動信号ＦＤＧがオフされると、容量切替スイッチ６４の直下のポテンシャルが浅くなり、電荷電圧変換部６３と電荷蓄積部６５とが電気的に切り離される。
したがって、駆動信号ＦＤＧをオン，オフすることで、電荷電圧変換部６３に容量を付加し、画素の感度を変化させることができる。具体的には、蓄積される電荷の変化量をΔＱとし、そのときの電圧の変化をΔＶとし、容量値をＣとすると、ΔＶ＝ΔＱ／Ｃの関係が成立する。
いま、電荷電圧変換部６３の容量値をＣＦＤとし、電荷蓄積部６５の容量値をＣＦＤ２とすると、駆動信号ＦＤＧがオンされている状態では、信号レベルの読み出しが行なわれる画素の領域における容量値Ｃは、ＣＦＤ＋ＣＦＤ２である。これに対して、駆動信号ＦＤＧがオフされると、容量値ＣはＣＦＤに変化するため、電荷の変化量に対する電圧の感度（電圧の変化量：ＦＤ変換効率）が上がることになる。
このように、固体撮像素子１１では、駆動信号ＦＤＧをオン，オフさせることで、画素の感度が適宜変更される。例えば、駆動信号ＦＤＧがオンされると、電荷蓄積部６５は電気的に電荷電圧変換部６３に接続されるので、電荷電圧変換部６３だけでなく電荷蓄積部６５にも、フォトダイオード６１から電荷電圧変換部６３に転送されてきた電荷の一部が蓄積される。
リセットゲート部６６は、電荷電圧変換部６３から電荷蓄積部６５までの各領域を適宜初期化（リセット）する素子であり、ドレインが電源電圧ＶＤＤの電源に接続され、ソースが電荷電圧変換部６３に接続されている。リセットゲート部６６のゲート電極には、駆動信号ＲＳＴがリセット信号として印加される。
また、駆動信号ＲＳＴがアクティブ状態とされると、リセットゲート部６６は導通状態となり、電荷電圧変換部６３等の電位が電源電圧ＶＤＤのレベルにリセットされる。すなわち、電荷電圧変換部６３等の初期化が行なわれる。
増幅トランジスタ６７は、ゲート電極が電荷電圧変換部６３に接続され、ドレインが電源電圧ＶＤＤの電源に接続されており、フォトダイオード６１での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ６７は、ソースが選択トランジスタ６８を介して垂直信号線２７に接続されることにより、垂直信号線２７の一端に接続される定電流源とソースフォロワ回路を構成する。
選択トランジスタ６８は、増幅トランジスタ６７のソースと垂直信号線２７との間に接続されており、選択トランジスタ６８のゲート電極には、選択信号として駆動信号ＳＥＬが供給される。駆動信号ＳＥＬがアクティブ状態とされると、選択トランジスタ６８は導通状態となって選択トランジスタ６８が設けられている画素が選択状態とされる。画素が選択状態とされると、増幅トランジスタ６７から出力される信号が垂直信号線２７を介してカラム処理部２３に読み出される。
また、各画素では、図１の画素駆動線２６として、複数の駆動線が例えば画素行ごとに配線される。そして、垂直駆動部２２から画素駆動線２６としての複数の駆動線を通して画素内に駆動信号ＴＲＧ，ＦＤＧ，ＲＳＴ，ＳＥＬが供給される。
＜画素の物理構造＞
次に、図３乃至図６を参照して、上述した画素の物理的な構造について説明する。ここで、図２を参照して説明した構成と対応する構成については、同一の名称、および同一の符号を付しており、その説明は、適宜省略するものとする。
また、図３は、画素のうち、基板上の素子分離層、ポリシリコン、およびコンタクトが形成される第１層の上面図である。ここで、図３乃至図５については、紙面に向かう方向が入射光の入射方向であり、図３におけるフォトダイオード（ＰＤ）６１は、受光面である。
また、図４は、第１層の上層である（入射光の入射方向に対して光源側に積層される層である）、遮光膜が形成される第２層の上面図である。以降においては、第２層は、遮光膜層とも称する。
さらに、図５は、第２層の上層であるコンタクト間を接続する配線が形成される第３層の上面図である。以降において、第３層は、配線層とも称する。
また、図６は、第１層乃至第３層が積層された状態の各画素のＡ－Ａ’断面およびＢ－Ｂ’断面を示しており、図６の右上部が通常画素における、図６の左上部のＡ－Ａ’断面を示している。
また、図６の右下部が像面位相差検出用画素（ＺＡＦ画素）における側面断面であり、図６の左下部Ｂ－Ｂ’断面を示している。図６における側面断面においては、図３で示される第１層が最下層とされており、図中の上方に向かって、図４で示される第２層、および図５で示される第３層が積層された構成とされて表されている。
さらに、図６の右上部、および右下部で示される断面においては、図中の上部から下部への方向が入射光の入射方向である。また、図３乃至図５における黒色の正方形は、（ウェル）コンタクト（電極）の位置を示しており、図６においては、コンタクトに対応する位置で配線が接続されている部位が、縦線部からなる丸印で示されている。
また、図３乃至図６においては、各図の左上部に１画素分の画素の第１層の上面図が示されており、各図の右部には、水平方向および垂直方向に２画素×２画素からなる４画素分の上面図が示されている。さらに、各図の右部における画素５１－１乃至５１－４のうち、右下部の画素５１－４は、ＺＡＦ画素であり、その他の画素５１－１乃至５１－３が通常画素である。
まず、図３の左上部を参照して、１画素分の第１層における物理構成について説明する。図３の画素５１においては、素子分離層Ｄに囲まれており、その略下半分の領域にフォトダイオード６１が設けられている。
フォトダイオード６１の図中の上部には、転送ゲート部（ＴＲＧ）６２が設けられており、転送ゲート部６２が開閉することにより、フォトダイオード６１に蓄積された電荷が浮遊拡散領域（フローティングディフュージョン（ＦＤ））からなる電荷電圧変換部６３に転送される。
電荷電圧変換部６３の図中の左側には、第２の浮遊拡散領域（ＦＤ）を構成する電荷蓄積部６５と電荷電圧変換部６３とを電気的な接続を制御する容量切替スイッチ６４が設けられている。従って、この容量切替スイッチ６４のオン、またはオフが切り替えられることにより、電荷蓄積部６５と電荷電圧変換部６３とが電気的な接続されたり、切り離されたりする。
一方、電荷電圧変換部６３の図中の右側には、電荷蓄積部６５および電荷電圧変換部６３に蓄積された電荷を排出するためのリセットゲート部６６が設けられている。従って、この容量切替スイッチ６４のオン、またはオフが切り替えられることにより、電荷蓄積部６５と電荷電圧変換部６３とが電気的に接続されたり、切り離されたりする。
リセットゲート部６６の図中の右側には、増幅トランジスタ６７が設けられている。増幅トランジスタ６７は、図５，図６でも示されるように、縦線部で示される配線９１により電気的に接続されており、電荷電圧変換部６３から供給される電気的な信号を増幅して選択トランジスタ６８に出力する。
増幅トランジスタ６７の図中の右側には、選択トランジスタ６８が設けられており、駆動信号ＳＥＬがアクティブ状態にされると、導通状態となって、増幅トランジスタ６７から出力される信号が垂直信号線２７に接続されるコンタクトＳＯを介して出力される。
図３の右部には、図３の左部で示される画素５１が、２画素×２画素（水平方向×垂直方向）の４画素分の画素５１－１乃至５１－４が示されているが、このように水平方向、および垂直方向に画素５１が配設されることにより、画素アレイ部２１が形成される。
次に、図４を参照して、受光面に対して、入射光の光源に向かって第１層に積層して形成される遮光膜層として機能する第２層について説明する。
図４の右部における、斜線部で示される範囲が、遮光膜７１である。遮光膜７１は、例えば、タングステンにより構成されている。タングステン製の遮光膜は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサにおいて垂直転送路への光入射（スミア）を抑制するために使用されていたもので一般的な構造である。ただし、ＣＣＤではスミア抑制で使用していたのに対して、遮光膜７１では像面位相差検出用画素の実現のために利用している。
すなわち、図４の右部における縦２画素×横２画素のうち、右下部の画素５１－４が、像面位相差検出用画素（ＺＡＦ画素）とされている。他の画素５１－１乃至５１－３は、通常画素であり、フォトダイオード６１上は遮光膜７１が開口されたレイアウトとされている。これに対し、像面位相差検出用画素（ＺＡＦ画素）においては、フォトダイオード６１の一部を遮光膜７１で遮光するようレイアウトされている。図４ではフォトダイオード６１の上側を遮光膜７１で遮光した構成例が示されている。
また、遮光膜７１は、第１層と第３層との間に形成される金属層からなる第２層を形成しているため、コンタクトが設けられた部位において、電気的な短絡が発生するのを防止するため、配設されていない。
次に、図５を参照して、第３層の構成について説明する。
第３層は、図５における縦線部で示されるＦＤ配線９１と、第２のＦＤである電荷蓄積部６５に付加容量を付加する付加容量部ＭＩＭを形成するための電極９１ａが形成されるＦＤ配線層である。また、図５の縦線部において、図３，図４における黒色の正方形で示されるコンタクトに対応する位置に設けられた丸印は、コンタクトを電気的に接続している部位を表している。さらに、縦線部で示される第３層のうち、方形状の電極９１ａは、その下層であって対向する位置に設けられた第２層における遮光膜７１と対になって、相互に付加容量部ＭＩＭを形成する。この付加容量部ＭＩＭの容量が、電荷蓄積部６５の容量に付加されることで、上述したようにＦＤ変換効率が低減される。
すなわち、図６の右上部、および右下部の点線で囲まれた、Ａ２－Ａ’間、およびＢ２－Ｂ’間においては、電極９１ａと遮光膜７１とが図中の垂直方向に対向する構成とされており、このような構成により、点線で示される付加容量部ＭＩＭが形成される。そして、電極９１ａがコンタクト６５ａを介して接続されることにより、第１層の浮遊拡散層（ｎ＋）の電荷蓄積部６５の容量に付加され、容量切替スイッチ６４がオンにされることで、浮遊拡散領域である電荷電圧変換部６３と電気的に接続されて、ＦＤ変換効率を低減させることが可能となる。
これに対して、図６の右上部、および右下部の、Ａ１－Ａ２間、およびＢ１－Ｂ２間においては、遮光膜７１が存在せず、付加容量部ＭＩＭが形成されていないので、ＦＤ配線９１が、コンタクト６３ａを介して第１層の浮遊拡散領域（ｎ＋）として形成されている電荷電圧変換部６３と接続される。この場合、電荷電圧変換部６３は、容量切替スイッチ６４がオンにされることがない限り、自らの容量のみであるため、ＦＤ変換効率が低減されるといったことがなくなる。
結果として、このように形成された電荷電圧変換部６３と電荷蓄積部６５とが、容量切替スイッチ６４により電気的に接続されたり、または切り離されたりすることにより、画素信号のＦＤ変換効率（感度）を切り替えることが可能となる。また、このような構成により、電荷蓄積部６５と付加容量部ＭＩＭとの和容量が、電荷電圧変換部６３の容量として付加されるか、または、付加されないかでＦＤ変換効率が切り換えられるため、全画素について、通常画素と像面位相差検出用画素とを区別することなく、全ての画素で統一されたＦＤ変換効率の切り換えを実現することが可能となる。
また、通常画素は感度を最も高めるため、フォトダイオード６１の表面（Ｓｉ表面）に焦点があうように、例えば、図６における右上部、および右下部で示されるようなマイクロレンズＭＬの曲率を調整する。一方、像面位相差検出用画素（ＺＡＦ画素）の場合、遮光膜７１の位置（高さ）に焦点をあわせることが、最も像面位相差検出用画素としての特性が高まる。つまり、遮光膜７１とフォトダイオード６１の表面（Ｓｉ表面）の高さが大きく異なると、通常画素と像面位相差検出用画素とで、マイクロレンズＭＬの曲率をそれぞれに適合するように異なる曲率とする必要があり、その加工のために工程数増とするか、いずれかの特性を犠牲にして工程数を増やさないようにする必要がある。
しかしながら、図６の右上部、および右下部で示されるように、フォトダイオード６１に近接して遮光膜７１が形成されることにより（遮光膜７１で像面位相差検出用画素が形成されることにより）、マイクロレンズＭＬはいずれも同一の曲率で特性も最大化することが可能となり、異なる曲率のマイクロレンズを加工すると入った工数の増大に伴ったコストアップを抑制することが可能となる。
また、斜め光が入射することを考えても、フォトダイオード６１の直上に遮光膜７１を形成して像面位相差検出用画素（ＺＡＦ画素）を形成するメリットが生じる。すなわち、フォトダイオード６１との高さが異なる上層において金属製の遮光膜７１が形成されると、斜め光が入射した際に、遮光膜７１で遮光されずに、遮光膜７１とＳｉ表面の隙間を通過してフォトダイオード６１に入射してしまう恐れがある。これに対し、図６の右上部および右下部で示されるように、遮光膜７１が形成される場合、フォトダイオード６１の直上に形成されるため、斜め光がフォトダイオード６１に入射することがなくなる。
以上のように、ＦＤ配線９１の直下の層に、遮光膜７１からなる金属層を配設せず、電荷蓄積部６５の付加容量を付加する付加容量部ＭＩＭを形成する遮光膜７１にのみ電極９１ａを配設するようにした。
このような構成により、電荷電圧変換部６３における電荷容量に対して、付加容量部ＭＩＭの容量が加算されるようにすることで電荷蓄積部６５における容量を大きく設定することができ、これらを容量切替スイッチ６４により接続したり、切り離したりすることで、実質的に拡散容量の異なる浮遊拡散領域を切り替えて使用することが可能となる。
結果として、容量切替スイッチ６４により電荷電圧変換部６３と電荷蓄積部６５とを電気的に接続することで、容量を大きくして、ＦＤ変換効率を低減させることが可能となる。逆に、容量切替スイッチ６４により電荷電圧変換部６３と電荷蓄積部６５とを電気的に切り離すことで、容量を小さくして、変換効率を高めることが可能となる。このようにＦＤ変換効率を切り替えることで、感度を切り替えることが可能となる。
尚、第３層における電極９１ａの下層の遮光膜７１が、ポリシリコンゲートを覆っているような構成である場合、さらに付加容量部ＭＩＭの容量を大きくすることができる。すなわち、遮光膜７１は下地形状の凹凸に倣った形状に形成されるため、ポリシリコンゲートがある部分の遮光膜７１と電極９１ａとの距離がより近いものとなる。その結果、例えば、図６の右上部および右下部で示されるように、転送ゲート部６２のゲート電極が設けられて入るような場合、遮光膜７１と電極９１ａと距離が短くなることで、付加容量部ＭＩＭの容量がより大きくなる。ここではポリシリコンゲートを例として挙げたが、基板（Ｓｉ）表面から上層に盛り上がっている構造であれば同様の効果を得ることができる。例えば、Ｌｏｃｏｓなどの酸化膜素子分離でもよい。
また、遮光膜７１が、像面位相差検出用画素（ＺＡＦ画素）だけでなく、通常画素にも配置されることにより、電荷電圧変換部６３周辺の構造は、通常画素と像面位相差検出用画素とで共通化されることになるので、基本的に両者のＦＤ変換効率を同一のものとすることができる。
すなわち、像面位相差検出用画素（ＺＡＦ画素）のフォトダイオード６１を遮光する部分以外は、両者で共通したレイアウトとすることで変換効率を全画素で共通化することが可能となる。結果として、画素毎にＦＤ変換効率が異なることで後段の処理で発生しうる不都合を防止することができる。
また、像面位相差検出用画素にのみ遮光膜７１が配設されると、像面位相差検出用画素は通常画素に比べてその画素数が少なく、かつ、画素アレイ部２１内に点在することになるため、遮光膜７１が小分けに配設されることになる。遮光膜７１が小分けに配設されることにより、遮光膜７１は、電気的に浮遊状態となるため、電荷蓄積部６５を形成するための容量を発生させる効果が得られない。遮光膜７１が、電気的に浮遊状態にならないようにするためには、電源やＧＮＤなどに固定する必要があるが、そのために像面位相差検出用画素だけ配線レイアウトを変えると、電荷電圧変換部６３、および電荷蓄積部６５により発生される容量（変換効率）が通常画素とは異なる容量となる懸念があるためこれも好ましくない。これを防ぐため、遮光膜７１が通常画素にも配設されており、遮光膜７１だけで画素アレイ外側まで引き出すことができるようにし、画素アレイ部２１外側でいずれかの電位を印加するようにすることで電気的に浮遊状態にならないようにしている。
＜第１の変形例＞
以上においては、像面位相差検出用画素を形成するにあたって、図７の左上部で示されるようにフォトダイオード６１の上部を遮光するように遮光膜７１が配設される例について説明してきた。しかしながら、像面位相差検出用画素が形成可能であれば、フォトダイオード６１のその他の部位が遮光されるように配設されても良い。すなわち、図７の右上部で示されるように、フォトダイオード６１の下部が遮光されるように遮光膜７１が配設されるようにしてもよい。また、図７の左下部、および右下部で示されるように、それぞれフォトダイオード６１の右部および左部が遮光されるように遮光膜７１が配設されるようにしてもよい。
＜第２の変形例＞
以上においては、ＦＤ配線９１と同一の金属配線層に転送ゲート部６２のゲート電極を設ける例について説明してきたが、例えば、図８で示されるように、電荷電圧変換部６３、および電荷蓄積部６５における配線層をＦＤ配線１０１とし、転送ゲート部６２におけるゲート電極の配線をこれまでのＦＤ配線９１を一般の配線９１とすることにより、付加容量部ＭＩＭを形成する電極１０１ａを遮光膜７１に対して、より近い層に形成するようにしても良い。
図８においては、左部において、通常画素の、図６の右上部に対応する側面断面が示されており、右部において、像面位相差検出用画素の、図６の右下部に対応する側面断面が示されており、それぞれにこれまでのＦＤ配線９１を一般の配線９１として使用し、これまでのＦＤ配線９１よりも、より遮光膜７１に近い位置にＦＤ配線１０１が形成される例が示されている。
このような構成により、付加容量部ＭＩＭが形成される電極１０１ａが、遮光膜７１に対してより近い位置に配設されることで、付加容量部ＭＩＭの容量を増大させ、第２の浮遊拡散領域として機能する電荷蓄積部６５の容量と合わせて、さらに大きな容量とすることが可能となり、ＦＤ変換効率をより下げることが可能となり、より大きな差を持つ２つのＦＤ変換効率を切り換えて利用することが可能となる。
また、ＦＤ配線１０１のように、ＦＤ配線１０１のみを遮光膜７１に近い位置の配線とし、それ以外の一般の配線９１と遮光膜７１との距離を変更しないようにすることで、ＦＤ配線１０１以外の一般の配線９１と遮光膜７１との容量を変化させないようにすることができる。これにより、一般の配線９１と遮光膜７１との間の容量が増大することにより生じるトランジスタの動作遅延などの不具合の発生を抑制しつつ、付加容量部ＭＩＭの容量のみを増大させることが可能となる。
＜第２の実施の形態＞
以上においては、一般的な表面照射型のＣＭＯＳイメージセンサの例について説明してきたが、各画素にメモリを設けて、全画素で一斉に画素信号を読み出す、いわゆるグローバルシャッタ形式の表面照射型のＣＭＯＳイメージセンサであってもよい。
図９乃至図１２は、図３乃至図６に対応するグローバルシャッタ形式の表面照射型ＣＭＯＳイメージセンサの第１層乃至第３層、および側面断面を示す図である。尚、図９乃至図１２において、図３乃至図６における構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。
すなわち、図９乃至図１２において、図３乃至図６における構成と異なる点は、図３乃至図６における画素５１が画素単位で示されているのに対して、図９乃至図１２においては、画素１５１として示されている点である。
さらに、各画素１５１においては、フォトダイオード（ＰＤ）６１により蓄積された電荷からなる信号を画素単位で同時に蓄積するメモリ１７１（図１２）へのゲートを開閉する転送ゲート部（ＴＲＧ２）１６１が設けられると共に、フォトダイオード６１をリセットするためのオーバフローゲート（ＯＦＧ）部１６２が設けられている。
転送ゲート部１６１は、メモリ１７１を覆うように配置されている。転送ゲート部１６１、およびオーバフローゲート部１６２は、いずれも高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号からなる図示せぬ駆動信号ＴＲＧ２，ＯＦＧにより駆動される。
各画素１５１においては、図１０の画素１５１－１乃至１５１－４で示されるように、フォトダイオード６１上などの第１層の上層となる第２層として、遮光膜７１が形成されている。この第２層についてもやはりコンタクト周辺には、短絡を防止する観点から遮光膜７１が設けられていない。尚、画素１５１における遮光膜７１は、例えば、タングステンなどからなり、グローバルシャッタ形式のＣＭＯＳイメージセンサではメモリ１７１（図１２）への光入射（ＰＬＳ＝ｐａｒａＳｉｔｉｃ ｌｉｇｈｔ ｓｅｎＳｉｔｉｖｉｔｙ：スミアと類似の現象）を抑制する。
さらに、図１１で示されるように、遮光膜７１からなる第２層上にＦＤ配線９１からなる第３層が形成されており、その一部が、電極９１ａを形成している。
このような構成により、図１２で示されるＣ－Ｃ’断面の点線で囲まれた、Ｃ２－Ｃ’間においては、電極９１ａと遮光膜７１とが対向する構成とされることで、付加容量部ＭＩＭが形成される。そして、電極９１ａがコンタクト６５ａを介して接続されることにより、第１層である浮遊拡散領域（ｎ＋層）からなる電荷蓄積部６５に、付加容量部ＭＩＭの容量が付加される。
これに対して、図１２で示されるＣ１－Ｃ２間においては、ＦＤ配線９１が、コンタクト６３ａを介して接続され、電荷電圧変換部６３が第１層である浮遊拡散領域（ｎ＋層）として機能する。ただし、電荷電圧変換部６３の場合、ＦＤ配線９１に対向する位置には、遮光膜７１が形成されておらず、付加容量部ＭＩＭは形成されないので、電荷蓄積部６５は自らの容量のみとなる。
このように形成された電荷電圧変換部６３と電荷蓄積部６５とが、容量切替スイッチ６４により電気的に接続されたり、または切り離されたりすることにより、画素信号のＦＤ変換効率（感度）を切り替えることが可能となる。
結果として、グローバルシャッタ型ＣＭＯＳイメージセンサにおいても、全画素でＦＤ変換効率の切り替えを実現することが可能となる。
＜第３の変形例＞
以上においては、遮光膜７１と、第３層に設けられる電極９１ａとが対向して設けられることにより、付加容量部ＭＩＭを形成できる構成とすることで、電荷蓄積部６５の容量を増大させる例について説明してきたが、電極９１ａは、遮光膜７１に対向する範囲であれば、その他の範囲に設けられるようにしてもよく、例えば、図１３で示されるように、電極９１ａに代えて、電極９１ｂとして形成するようにしてもよい。
すなわち、グローバルシャッタ型のＣＭＯＳイメージセンサからなる画素１５１においては、フォトダイオード６１上に、比較的大きな面積を占めるメモリ１７１上のポリシリコンゲート（ＴＲＧ２）である転送ゲート部１６１が存在するので、その上の層として電極９１ｂを形成する。
このような構成とすることにより、図１４で示されるＤ－Ｄ’断面の点線で囲まれた、Ｄ２－Ｄ’間で示されるように、電極９１ｂと遮光膜７１とが対向する構成とされることで、付加容量部ＭＩＭが形成される。そして、電極９１ｂがコンタクト６５ａを介して接続されることにより、第１層である浮遊拡散領域（ｎ＋層）からなる電荷蓄積部６５の容量に付加されることになる。
これに対して、図１４で示されるＤ１－Ｄ２間においては、ＦＤ配線９１が、コンタクト６３ａを介して接続される、第１層の電荷電圧変換部６３が浮遊拡散領域（ｎ＋）として機能する。ただし、電荷電圧変換部６３の場合、ＦＤ配線９１に対向する位置には、遮光膜７１が形成されていないので、付加容量部ＭＩＭが形成されず、また、電荷蓄積部６５が接続されていない場合の容量も付加されないので、その容量は、自らのもののみとなる。
また、図１４で示されるように、転送ゲート部１６１上に電極９１ｂを設ける場合、電極９１ｂと遮光膜７１との距離は、図１２で示される電極９１ａと遮光膜７１との距離よりも近いものとなるため、付加容量部ＭＩＭの付加容量も増大することになる。結果として、このように形成された電荷電圧変換部６３と電荷蓄積部６５とが、容量切替スイッチ６４により電気的に接続されたり、または切り離されたりすることにより、変化の大きな２種類の画素信号のＦＤ変換効率（感度）を切り替えることが可能となる。
結果として、このように電極９１ｂを形成するようにしても、グローバルシャッタ型ＣＭＯＳイメージセンサにおいて、全画素でＦＤ変換効率の切り替えを実現することが可能となる。
＜電子機器への適用例＞
上述した固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図１５は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図１５に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
固体撮像素子２０４は、上述した固体撮像素子１１、または、固体撮像素子１１を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、固体撮像素子１を適用することにより、全画素でＦＤ変換効率の切り替えを実現させることが可能となる。
＜固体撮像素子の使用例＞
図１６は、上述の固体撮像素子１１を使用する使用例を示す図である。
上述した固体撮像素子１１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
尚、本開示は、以下のような構成も取ることができる。
＜１＞ 光電変換領域と、
前記光電変換領域に接続された転送トランジスタと、
前記転送トランジスタに接続された浮遊拡散領域と、
前記浮遊拡散領域に接続されたスイッチトランジスタと、
前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、
前記浮遊拡散領域に接続されたリセットトランジスタと、
前記浮遊拡散領域に接続された増幅トランジスタと、
前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とを備え、
前記容量は、前記第１の金属配線と前記第２の金属配線とを含み、
前記第２層は、コンタクトが設けられておらず、
前記第１層は、前記第３層とは異なる層であって、
前記浮遊拡散領域のコンタクト領域は、前記スイッチトランジスタと前記リセットトランジスタとの間に設けられる
光検出素子。
＜２＞ 選択トランジスタをさらに備える
＜１＞に記載の光検出素子。
＜３＞ 前記スイッチトランジスタ、前記浮遊拡散領域、前記リセットトランジスタ、および前記増幅トランジスタは、同一の拡散領域を共有する
＜１＞または＜２＞に記載の光検出素子。
＜４＞ 前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタは、前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタの順に第1の方向に並んで配設される
＜２＞に記載の光検出素子。
＜５＞ 前記光電変換領域と前記転送トランジスタは、前記第１の方向に垂直な第２の方向に並んで配設される
＜４＞に記載の光検出素子。
＜６＞ 前記選択トランジスタは、前記第１の方向に沿って配設される
＜４＞に記載の光検出素子。
＜７＞ 前記第２の金属配線は、固定電位に接続される
＜１＞乃至＜６＞のいずれかに記載の光検出素子。
＜８＞ 前記第1の金属配線は、方形状である
＜１＞乃至＜７＞に記載の光検出素子。
＜９＞ 前記浮遊拡散領域は、前記転送トランジスタからの電荷を電気信号に変換する電荷電圧変換部である
＜１＞乃至＜８＞に記載の光検出素子。
＜１０＞ 光電変換領域と、
前記光電変換領域に接続された転送トランジスタと、
前記転送トランジスタに接続された浮遊拡散領域と、
前記浮遊拡散領域に接続されたスイッチトランジスタと、
前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、
前記浮遊拡散領域に接続されたリセットトランジスタと、
前記浮遊拡散領域に接続された増幅トランジスタと、
前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とを備え、
前記容量は、前記第１の金属配線と前記第２の金属配線とを含み、
前記第２層は、コンタクトが設けられておらず、
前記第１層は、前記第３層とは異なる層である
光検出素子。
＜１１＞ 選択トランジスタをさらに備える
＜１０＞に記載の光検出素子。
＜１２＞ 前記スイッチトランジスタ、前記浮遊拡散領域、前記リセットトランジスタ、および前記増幅トランジスタは、同一の拡散領域を共有する
＜１０＞または＜１１＞に記載の光検出素子。
＜１３＞ 前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタは、前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタの順に第1の方向に並んで配設される
＜１０＞または＜１１＞に記載の光検出素子。
＜１４＞ 前記第２の金属配線は、固定電位に接続される
＜１０＞に記載の光検出素子。
＜１５＞ 前記第1の金属配線は、方形状である
＜１０＞に記載の光検出素子。
１１ 固体撮像素子， ２１ 画素アレイ部， ５１ 画素， ６１ フォトダイオード， ６２ 転送ゲート部， ６３ 電荷電圧変換部， ６４ 容量切替スイッチ， ６５ 電荷蓄積部， ６６ リセットゲート部， ６７ 増幅トランジスタ， ６８ 選択トランジスタ， ７１ 遮光膜， ９１ ＦＤ配線， ９１ａ 電極， １５１ 画素， １６１ 転送ゲート部， １６２ オーバフローゲート部
本技術は、撮像装置に関し、特に、全画素でＦＤ変換効率の切り替えを実現できるようにした撮像装置に関する。
本技術の第１の側面の撮像装置は、入射光に応じて電荷を生成する光電変換部と、前記光電変換部に接続された転送トランジスタと、前記転送トランジスタを介して前記光電変換部より転送される前記電荷を蓄積する浮遊拡散領域と、前記電荷を蓄積する電荷蓄積領域と、第１の方向に配設された前記浮遊拡散領域と前記電荷蓄積領域との間に配設され、前記浮遊拡散領域と前記電荷蓄積領域とを電気的に接続するように構成されたスイッチトランジスタと、前記浮遊拡散領域に接続された増幅トランジスタと、前記増幅トランジスタに接続された選択トランジスタとを備え、前記浮遊拡散領域は、前記増幅トランジスタおよび前記選択トランジスタを介して、垂直信号線に接続され、前記増幅トランジスタは、前記第１の方向に配設された前記スイッチトランジスタおよび前記選択トランジスタとの間に配設され、前記転送トランジスタのゲートは、平面視において、前記第１の方向が長辺となる長方形状であり、前記長辺の長さは、前記浮遊拡散領域、前記電荷蓄積領域、および前記スイッチトランジスタを含む領域の長さよりも長い撮像装置である。
本技術の第１の側面においては、入射光に応じて電荷を生成する光電変換部と、前記光電変換部に接続された転送トランジスタと、前記転送トランジスタを介して前記光電変換部より転送される前記電荷を蓄積する浮遊拡散領域と、前記電荷を蓄積する電荷蓄積領域と、第１の方向に配設された前記浮遊拡散領域と前記電荷蓄積領域との間に配設され、前記浮遊拡散領域と前記電荷蓄積領域とを電気的に接続するように構成されたスイッチトランジスタと、前記浮遊拡散領域に接続された増幅トランジスタと、前記増幅トランジスタに接続された選択トランジスタとが設けられ、前記浮遊拡散領域は、前記増幅トランジスタおよび前記選択トランジスタを介して、垂直信号線に接続され、前記増幅トランジスタは、前記第１の方向に配設された前記スイッチトランジスタおよび前記選択トランジスタとの間に配設され、前記転送トランジスタのゲートは、平面視において、前記第１の方向が長辺となる長方形状であり、前記長辺の長さは、前記浮遊拡散領域、前記電荷蓄積領域、および前記スイッチトランジスタを含む領域の長さよりも長い。
本技術の第２の側面の撮像装置は、入射光に応じて電荷を生成する光電変換部と、前記光電変換部より転送される電荷を蓄積する浮遊拡散領域と、前記光電変換部と前記浮遊拡散領域との間に配設され、前記光電変換部から前記浮遊拡散領域に電荷を転送し、２つの短辺および２つの長辺からなるゲートを有する転送トランジスタと、前記電荷を蓄積する電荷蓄積領域と、前記浮遊拡散領域と前記電荷蓄積領域との間に配設され、前記浮遊拡散領域と前記電荷蓄積領域とを電気的に接続するように構成されたスイッチトランジスタと、前記浮遊拡散領域と接続され、前記浮遊拡散領域を電源電圧にリセットするリセットトランジスタとを備え、前記電荷蓄積領域、前記スイッチトランジスタ、および前記浮遊拡散部は、前記電荷蓄積領域、前記スイッチトランジスタ、および前記浮遊拡散領域の順序で、前記転送トランジスタのゲートの前記長辺と平行な線に沿って配設され、前記ゲートの長辺の長さは、前記浮遊拡散領域、前記電荷蓄積領域、前記リセットトランジスタ、および前記スイッチトランジスタを含む領域の長さよりも長い撮像装置である。
本技術の第２の側面においては、入射光に応じて電荷を生成する光電変換部と、前記光電変換部より転送される電荷を蓄積する浮遊拡散領域と、前記光電変換部と前記浮遊拡散領域との間に配設され、前記光電変換部から前記浮遊拡散領域に電荷を転送し、２つの短辺および２つの長辺からなるゲートを有する転送トランジスタと、前記電荷を蓄積する電荷蓄積領域と、前記浮遊拡散領域と前記電荷蓄積領域との間に配設され、前記浮遊拡散領域と前記電荷蓄積領域とを電気的に接続するように構成されたスイッチトランジスタと、前記浮遊拡散領域と接続され、前記浮遊拡散領域を電源電圧にリセットするリセットトランジスタとが設けられ、前記電荷蓄積領域、前記スイッチトランジスタ、および前記浮遊拡散領域は、前記電荷蓄積領域、前記スイッチトランジスタ、および前記浮遊拡散部の順序で、前記転送トランジスタのゲートの前記長辺と平行な線に沿って配設され、前記ゲートの長辺の長さは、前記浮遊拡散領域、前記電荷蓄積領域、前記リセットトランジスタ、および前記スイッチトランジスタを含む領域の長さよりも長い。

Claims (15)

  1. 光電変換領域と、
    前記光電変換領域に接続された転送トランジスタと、
    前記転送トランジスタに接続された浮遊拡散領域と、
    前記浮遊拡散領域に接続されたスイッチトランジスタと、
    前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、
    前記浮遊拡散領域に接続されたリセットトランジスタと、
    前記浮遊拡散領域に接続された増幅トランジスタと、
    前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とを備え、
    前記容量は、前記第１の金属配線と前記第２の金属配線とを含み、
    前記第２層は、コンタクトが設けられておらず、
    前記第１層は、前記第３層とは異なる層であって、
    前記浮遊拡散領域のコンタクト領域は、前記スイッチトランジスタと前記リセットトランジスタとの間に設けられる
    光検出素子。
  2. 選択トランジスタをさらに備える
    請求項１に記載の光検出素子。
  3. 前記スイッチトランジスタ、前記浮遊拡散領域、前記リセットトランジスタ、および前記増幅トランジスタは、同一の拡散領域を共有する
    請求項１に記載の光検出素子。
  4. 前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタは、前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタの順に第１の方向に並んで配設される
    請求項２に記載の光検出素子。
  5. 前記光電変換領域と前記転送トランジスタは、前記第１の方向に垂直な第２の方向に並んで配設される
    請求項４に記載の光検出素子。
  6. 前記選択トランジスタは、前記第１の方向に沿って配設される
    請求項４に記載の光検出素子。
  7. 前記第２の金属配線は、固定電位に接続される
    請求項１に記載の光検出素子。
  8. 前記第１の金属配線は、方形状である
    請求項１に記載の光検出素子。
  9. 前記浮遊拡散領域は、前記転送トランジスタからの電荷を電気信号に変換する電荷電圧変換部である
    請求項１に記載の光検出素子。
  10. 光電変換領域と、
    前記光電変換領域に接続された転送トランジスタと、
    前記転送トランジスタに接続された浮遊拡散領域と、
    前記浮遊拡散領域に接続されたスイッチトランジスタと、
    前記スイッチトランジスタを介して前記浮遊拡散領域に接続された容量と、
    前記浮遊拡散領域に接続されたリセットトランジスタと、
    前記浮遊拡散領域に接続された増幅トランジスタと、
    前記スイッチトランジスタに接続された第１の金属配線を含む第１層と、第２の金属配線を含む第２層と、前記転送トランジスタに接続された第３の金属配線を含む第３層とを含む配線層とを備え、
    前記容量は、前記第１の金属配線と前記第２の金属配線とを含み、
    前記第２層は、コンタクトが設けられておらず、
    前記第１層は、前記第３層とは異なる層である
    光検出素子。
  11. 選択トランジスタをさらに備える
    請求項１０に記載の光検出素子。
  12. 前記スイッチトランジスタ、前記浮遊拡散領域、前記リセットトランジスタ、および前記増幅トランジスタは、同一の拡散領域を共有する
    請求項１０に記載の光検出素子。
  13. 前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタは、前記スイッチトランジスタ、前記浮遊拡散領域のコンタクト領域、前記リセットトランジスタ、および前記増幅トランジスタの順に第1の方向に並んで配設される
    請求項１０または１１に記載の光検出素子。
  14. 前記第２の金属配線は、固定電位に接続される
    請求項１０に記載の光検出素子。
  15. 前記第1の金属配線は、方形状である
    請求項１０に記載の光検出素子。
JP2022174109A 2014-12-18 2022-10-31 撮像装置 Active JP7472952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024062983A JP2024091714A (ja) 2014-12-18 2024-04-09 光検出装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014256046 2014-12-18
JP2014256046 2014-12-18
JP2020106041A JP2020184636A (ja) 2014-12-18 2020-06-19 光検出素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020106041A Division JP2020184636A (ja) 2014-12-18 2020-06-19 光検出素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024062983A Division JP2024091714A (ja) 2014-12-18 2024-04-09 光検出装置

Publications (2)

Publication Number Publication Date
JP2023014076A true JP2023014076A (ja) 2023-01-26
JP7472952B2 JP7472952B2 (ja) 2024-04-23

Family

ID=56126517

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016564790A Active JP6787134B2 (ja) 2014-12-18 2015-12-07 固体撮像素子、撮像装置、および電子機器
JP2020106041A Pending JP2020184636A (ja) 2014-12-18 2020-06-19 光検出素子
JP2022174109A Active JP7472952B2 (ja) 2014-12-18 2022-10-31 撮像装置
JP2024062983A Pending JP2024091714A (ja) 2014-12-18 2024-04-09 光検出装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016564790A Active JP6787134B2 (ja) 2014-12-18 2015-12-07 固体撮像素子、撮像装置、および電子機器
JP2020106041A Pending JP2020184636A (ja) 2014-12-18 2020-06-19 光検出素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024062983A Pending JP2024091714A (ja) 2014-12-18 2024-04-09 光検出装置

Country Status (4)

Country Link
US (7) US9986186B2 (ja)
JP (4) JP6787134B2 (ja)
CN (4) CN113658968A (ja)
WO (1) WO2016098624A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658968A (zh) * 2014-12-18 2021-11-16 索尼公司 光检测设备
CN109792497B (zh) * 2016-09-27 2021-04-20 富士胶片株式会社 成像元件及摄像装置
JP2018092976A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 撮像装置
WO2018105334A1 (ja) 2016-12-09 2018-06-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
US11082649B2 (en) * 2017-06-02 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging device with pixels having an in-pixel capacitance
JP6650909B2 (ja) * 2017-06-20 2020-02-19 キヤノン株式会社 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
US10529761B2 (en) 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor device and manufacturing method for improving shutter efficiency
JP2019075441A (ja) * 2017-10-13 2019-05-16 キヤノン株式会社 光電変換装置および機器
US10491877B1 (en) * 2017-12-21 2019-11-26 Facebook Technologies, Llc Depth camera assembly using multiplexed sensor phase measurements to determine depth using fringe interferometry
JP7194918B2 (ja) * 2018-03-08 2022-12-23 パナソニックＩｐマネジメント株式会社 固体撮像素子
US11716548B2 (en) 2018-03-13 2023-08-01 Meta Platforms Technologies, Llc Timing of multiplexed sensor phase measurements in a depth camera assembly for depth determination using fringe interferometry
JP2020009883A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
KR102615195B1 (ko) 2018-07-19 2023-12-18 삼성전자주식회사 ToF 기반의 3D 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP7356214B2 (ja) * 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
JP7327916B2 (ja) 2018-09-11 2023-08-16 キヤノン株式会社 光電変換装置および機器
TWI701823B (zh) 2018-10-01 2020-08-11 力晶積成電子製造股份有限公司 影像感測器及其製造方法
JP6929266B2 (ja) 2018-12-17 2021-09-01 キヤノン株式会社 光電変換装置、光電変換システム、移動体
CN109887939A (zh) * 2019-02-18 2019-06-14 德淮半导体有限公司 图像传感器及其制造方法
US20220140156A1 (en) * 2019-02-21 2022-05-05 Sony Semiconductor Solutions Corporation Avalanche photodiode sensor and distance measuring device
US11550060B2 (en) 2019-03-25 2023-01-10 Sony Semiconductor Solutions Corporation Imaging portion, time-of-flight device and method
CN110289274A (zh) * 2019-04-29 2019-09-27 德淮半导体有限公司 图像传感器及其制作方法
CN110085612A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 图像传感器及其形成方法
JPWO2020262629A1 (ja) * 2019-06-26 2020-12-30
CN110429092A (zh) * 2019-07-31 2019-11-08 德淮半导体有限公司 图像传感器及其形成方法
WO2021171813A1 (ja) * 2020-02-28 2021-09-02 富士フイルム株式会社 撮像装置及び撮像センサ
CN111341768B (zh) * 2020-03-06 2022-01-11 弘凯光电(深圳)有限公司 一种传感模组
JP2022149093A (ja) * 2021-03-25 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
KR20220142737A (ko) 2021-04-15 2022-10-24 삼성전자주식회사 Dram 커패시터를 포함하는 이미지 센서 및 이미지 센서의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236013A (ja) * 2004-02-19 2005-09-02 Canon Inc 固体撮像装置
JP2006093517A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 固体撮像装置
JP2008258885A (ja) * 2007-04-04 2008-10-23 Texas Instr Japan Ltd 撮像装置および撮像装置の駆動方法
US20090134313A1 (en) * 2003-07-15 2009-05-28 Aptina Imaging Corporation 4t cmos image sensor with floating diffusion gate capacitor
JP2011204878A (ja) * 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
JP2013077826A (ja) * 2012-12-03 2013-04-25 Sony Corp 固体撮像装置及びカメラ
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3655760B2 (ja) * 1998-11-20 2005-06-02 三菱電機株式会社 赤外線固体撮像素子
JP3558589B2 (ja) * 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
WO2005083790A1 (ja) * 2004-02-27 2005-09-09 Texas Instruments Japan Limited 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
CN100394609C (zh) * 2004-09-07 2008-06-11 三洋电机株式会社 固体摄像装置
JP4389737B2 (ja) * 2004-09-22 2009-12-24 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP2006157142A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4459098B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
JP4848739B2 (ja) * 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
KR100778854B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7336475B2 (en) 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
CN101154348B (zh) * 2006-09-29 2012-09-05 精工爱普生株式会社 电光学装置和电子设备
KR20080062060A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5178364B2 (ja) * 2007-09-06 2013-04-10 ルネサスエレクトロニクス株式会社 固体撮像素子、及び固体撮像装置
US20090201400A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated image sensor with global shutter and storage capacitor
JP4618342B2 (ja) * 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP2009283649A (ja) * 2008-05-22 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
JP5139150B2 (ja) * 2008-05-23 2013-02-06 オリンパスイメージング株式会社 撮像装置
JP2010124418A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 固体撮像装置
JP5465244B2 (ja) * 2008-11-27 2014-04-09 キヤノン株式会社 固体撮像素子及び撮像装置
JP5476745B2 (ja) * 2009-03-05 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5257176B2 (ja) * 2009-03-18 2013-08-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
KR101077408B1 (ko) * 2010-02-05 2011-10-26 서강대학교산학협력단 Ｃｍｏｓ 이미지 센서
JP5601001B2 (ja) * 2010-03-31 2014-10-08 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
US8872298B2 (en) * 2010-07-01 2014-10-28 Samsung Electronics Co., Ltd. Unit pixel array of an image sensor
JP5570377B2 (ja) * 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP5637384B2 (ja) * 2010-12-15 2014-12-10 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
US8847136B2 (en) * 2011-01-02 2014-09-30 Pixim, Inc. Conversion gain modulation using charge sharing pixel
JP2012147169A (ja) * 2011-01-11 2012-08-02 Renesas Electronics Corp 固体撮像装置
JP5664270B2 (ja) 2011-01-21 2015-02-04 ソニー株式会社 撮像素子および撮像装置
GB2487943A (en) * 2011-02-09 2012-08-15 St Microelectronics Res & Dev A CMOS pixel sensor with local analogue storage in each pixel circuit for capturing frames in quick succession
TWI456990B (zh) 2011-04-08 2014-10-11 Pixart Imaging Inc 高動態範圍影像感測電路及高動態範圍影像讀取方法
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP5814626B2 (ja) * 2011-05-27 2015-11-17 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法
JP5812692B2 (ja) * 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置の製造方法
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP2013016675A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
TWI530183B (zh) * 2011-12-08 2016-04-11 Sony Corp An imaging element, a control method, and an imaging device
JP2013145779A (ja) * 2012-01-13 2013-07-25 Sony Corp 固体撮像装置及び電子機器
JP2013254805A (ja) * 2012-06-06 2013-12-19 Sony Corp 固体撮像素子及びその制御方法、並びに電子機器
JP2014049727A (ja) * 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
JP5885634B2 (ja) * 2012-10-02 2016-03-15 キヤノン株式会社 固体撮像装置、および撮像システム
JP6120530B2 (ja) * 2012-11-12 2017-04-26 キヤノン株式会社 撮像装置、および撮像システム。
JP2014112760A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像装置および電子機器
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
JP6234054B2 (ja) * 2013-04-25 2017-11-22 キヤノン株式会社 撮像装置および撮像装置の制御方法
TWI566390B (zh) * 2014-10-31 2017-01-11 力晶科技股份有限公司 能改善像素動態範圍的ｃｍｏｓ影像感應器
CN113658968A (zh) * 2014-12-18 2021-11-16 索尼公司 光检测设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134313A1 (en) * 2003-07-15 2009-05-28 Aptina Imaging Corporation 4t cmos image sensor with floating diffusion gate capacitor
JP2005236013A (ja) * 2004-02-19 2005-09-02 Canon Inc 固体撮像装置
JP2006093517A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 固体撮像装置
JP2008258885A (ja) * 2007-04-04 2008-10-23 Texas Instr Japan Ltd 撮像装置および撮像装置の駆動方法
JP2011204878A (ja) * 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
JP2013077826A (ja) * 2012-12-03 2013-04-25 Sony Corp 固体撮像装置及びカメラ
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法

Also Published As

Publication number Publication date
CN111799285A (zh) 2020-10-20
JP2024091714A (ja) 2024-07-05
CN105934826A (zh) 2016-09-07
WO2016098624A1 (ja) 2016-06-23
US20200007805A1 (en) 2020-01-02
US20210218918A1 (en) 2021-07-15
CN110649050A (zh) 2020-01-03
US20230262359A1 (en) 2023-08-17
US9986186B2 (en) 2018-05-29
JP6787134B2 (ja) 2020-11-18
US20190246055A1 (en) 2019-08-08
CN113658968A (zh) 2021-11-16
US10313618B2 (en) 2019-06-04
US20180234651A1 (en) 2018-08-16
US11678088B2 (en) 2023-06-13
JP7472952B2 (ja) 2024-04-23
CN110649050B (zh) 2022-11-18
JPWO2016098624A1 (ja) 2017-09-28
US20200296311A1 (en) 2020-09-17
US10999545B2 (en) 2021-05-04
US10594969B2 (en) 2020-03-17
CN105934826B (zh) 2021-07-20
CN111799285B (zh) 2024-05-14
US20170280080A1 (en) 2017-09-28
JP2020184636A (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
JP7472952B2 (ja) 撮像装置
US10741605B2 (en) Solid-state image sensor, imaging device, and electronic equipment
JP2014112580A (ja) 固体撮像素子および駆動方法
JP2014165270A (ja) イメージセンサおよび電子機器
KR20170122724A (ko) 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
JP2013197333A (ja) 固体撮像装置、カメラ、および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7472952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150