JP2021044278A - 半導体装置 - Google Patents

Abstract

【課題】積層された複数の半導体チップ間において隣接する電極同士のショート不良を抑制することができる半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第１基板と、第２基板とを備える。第２基板は、第１基板の第１面上に積層され、該第１面と対向する第２面を有する。複数の第１端子は、第１基板の第１面上に設けられている。複数の第２端子は、第２基板の第２面上に設けられている。複数の金属部が複数の第１端子と複数の第２端子との間のそれぞれに設けられている。第１および第２基板の積層方向に対して略垂直方向の断面において、複数の第１端子または複数の第２端子は、最も近くに隣接する他の第１または第２端子へ向かう第１方向に凹部を有し、あるいは、第１方向と交差する第２方向に凸部を有する。【選択図】図４

Description

本実施形態は半導体装置に関する。

半導体装置において、小型化や高機能化のために、１パッケージ内に複数の半導体チップを積層するＳｉＰ (System in Package) 構造が開発されている。ＳｉＰ構造において、複数の半導体チップを積層してフリップチップ接続する場合、上下に隣接する複数の半導体チップの電極同士をはんだバンプ等を用いて互いに接続する。

はんだバンプは、半導体チップを押圧しながらリフローすると、電極間において潰されてはみ出す場合がある。はんだのはみ出す方向が、隣接する他の電極の方向である場合には、はんだバンプは、隣接する他の電極と接触し、ショート不良を引き起こすおそれがある。一方、ショート不良を抑制するために、電極やはんだバンプの径を小さくすると、本来接続すべき電極とのオープン不良のおそれがある。

米国特許公開第２００９−１４８９６号 特開２００９−２４８１５６号公報 米国特許公開第２０１３−９９３７１号

積層された複数の半導体チップ間において隣接する電極同士のショート不良を抑制することができる半導体装置を提供する。

本実施形態による半導体装置は、第１基板と、第２基板とを備える。第２基板は、第１基板の第１面上に積層され、該第１面と対向する第２面を有する。複数の第１端子は、第１基板の第１面上に設けられている。複数の第２端子は、第２基板の第２面上に設けられている。複数の金属部が複数の第１端子と複数の第２端子との間のそれぞれに設けられている。第１および第２基板の積層方向に対して略垂直方向の断面において、複数の第１端子または複数の第２端子は、最も近くに隣接する他の第１または第２端子へ向かう第１方向に凹部を有し、あるいは、第１方向と交差する第２方向に凸部を有する。

第１実施形態による半導体装置の製造方法の一例を示す断面図。 図１に続く、半導体装置の製造方法の一例を示す断面図。 図２に続く、半導体装置の製造方法の一例を示す断面図。 図１の半導体チップを第２面から見た該略平面図。 金属バンプがバンプ電極間でリフローされたときの半導体チップの断面図。 リフロー工程に用いられる熱処理装置の構成例を示すブロック図。 金属バンプのリフロー工程の一例を示す断面図。 図７に続く、金属バンプのリフロー工程の一例を示す断面図。 半導体パッケージの一例を示す断面図。 リフロー後の半導体チップを第２面から見た該略平面図。 第１実施形態の変形例１による半導体チップの該略平面図。 第１実施形態の変形例２による半導体チップの該略平面図。 第２実施形態による半導体チップの該略平面図。 第２実施形態の変形例による半導体チップの該略平面図。 第３実施形態による半導体チップの該略断面図。 第３実施形態による基板配線と金属バンプとの接続部分の構成を示す概略平面図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１〜図３は、第１実施形態による半導体装置の製造方法の一例を示す断面図である。まず、半導体基板１０の第１面Ｆ１上に半導体素子２０を形成する。半導体基板１０は、例えば、シリコン基板等でよい。半導体素子２０は、例えば、複数のメモリセルを三次元配置した立体型メモリセルアレイと、該メモリセルアレイを制御するＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）回路でよい。即ち、半導体装置は、ＮＡＮＤ型フラッシュメモリの半導体チップであってもよい。尚、半導体素子２０は、他のＬＳＩ（Large-Scale Integration）であってもよい。また、半導体素子２０は、第２面Ｆ２に形成されてもよい。

次に、半導体基板１０に、ＴＳＶ（Through-Silicon Via）等の貫通電極３０が形成される。貫通電極３０は、第１面Ｆ１とその反対側にある第２面Ｆ２との間に設けられ、半導体基板１０を貫通する貫通孔４０に金属材料を埋め込むことによって形成される。貫通電極３０には、例えば、銅、ニッケル、タングステン等の低抵抗金属が用いられる。

第１面Ｆ１上には、貫通電極３０に接続する第１端子としてのバンプ電極５１が形成される。バンプ電極５１には、例えば、銅、ニッケル、タングステン等の低抵抗金属が用いられる。

第２面Ｆ２上には、貫通電極３０に接続する第２端子としてのバンプ電極５２が形成される。バンプ電極５２には、例えば、銅、ニッケル、タングステン等の低抵抗金属が用いられる。バンプ電極５２には、金属部としての金属バンプ６０が設けられている。金属バンプ６０は、バンプ電極５１、５２よりも融点の低い材料で構成されている。金属バンプ６０には、例えば、はんだ（スズ）等の低融点金属が用いられる。金属バンプ６０は、バンプ電極５１、５２よりも融点の低い導電性材料であれば、はんだ以外の他の材料でもよい。バンプ電極５２および金属バンプ６０の幅は、例えば、５μｍ〜５０μｍでよい。隣接するバンプ電極５２間の距離は、例えば、１０μｍ〜１００μｍでよい。

半導体基板１０の第２面Ｆ２上には、接着剤７０が形成されている。接着剤７０には、例えば、エポキシ、フェノール、アクリル等の樹脂またはこれらの混合樹脂が用いられる。

以上の半導体ウェハまたは半導体チップはフリップチップ接続される。尚、複数の半導体ウェハは、ウェハ状態のまま積層され、その後、ダイシングされてもよい。代替的に、半導体ウェハは、それぞれチップ状態に個片化されてから積層されてもよい。以下、半導体ウェハは、半導体チップにダイシングされ、その後、積層されるものとして説明する。

次に、図２に示すように、リードフレーム１００上に接着剤１１０で配線基板１２０を接着する。その後、複数の半導体チップＣ１、Ｃ２・・・を配線基板１２０上に積層する。即ち、複数の半導体チップＣ１、Ｃ２・・・は、フリップチップ接続される。ここで、配線基板１２０を「第１基板」とし、半導体チップＣ１を「第２基板」としてよい。また、配線基板１２０の代わりに、貫通電極３０が形成されていない半導体チップを「第１基板」とし、その半導体チップの上に積層される他の複数の半導体チップを「第２基板」としてもよい。半導体チップを第１基板とする場合、第１基板としての半導体チップは、その上に積層される第２基板としての他の半導体チップと略同等の回路構成を有し、かつ、貫通電極３０が形成されていないことのみ異なる半導体チップでよい。

図３は、複数の半導体チップＣ１〜Ｃ４を配線基板１２０上に積層したときの構成を示す断面図である。半導体チップＣ１〜Ｃ３は、例えば、ＮＡＮＤメモリチップであり、半導体チップＣ４は、例えば、コントローラチップである。積層方向（Ｄ１方向）に隣接する複数の半導体チップＣ１〜Ｃ４は、接着剤７０で互いに接着されており積層体ＳＴを構成する。半導体チップＣ１〜Ｃ４は、バンプ電極５１、５２、金属バンプ６０および貫通電極３０によって電気的に接続されている。尚、本実施形態では、４つの半導体チップＣ１〜Ｃ４が積層されているが、積層される半導体チップの数は、３以下であっても、５以上であってもよい。

ここで、バンプ電極５１，５２および金属バンプ６０の平面形状について説明する。

図４は、図１の半導体チップを第２面Ｆ２から見た該略平面図である。尚、便宜的に、バンプ電極５１の外形も図示している。バンプ電極５２および金属バンプ６０は、図１の半導体チップを形成する際に、リソグラフィ技術およびエッチング技術を用いて同時に加工される。従って、バンプ電極５２および金属バンプ６０は、平面形状においてほぼ同一形状を有する。

本実施形態において、バンプ電極５２および金属バンプ６０は、２列に略等間隔で配置されており、その周囲に接着剤７０が配置されている。バンプ電極５２および金属バンプ６０は、３列以上のマトリックス状に配置されてもよい。

本実施形態において、各バンプ電極５２および各金属バンプ６０は、平面形状において、凹部Ｐ１および凸部Ｐ２を有する。凹部Ｐ１は、バンプ電極５２および金属バンプ６０に最も近くに隣接する他のバンプ電極５２または他の金属バンプ６０へ向かう第１方向としてのＤ１１ａ方向およびＤ１１ｂ方向に設けられている。即ち、凹部Ｐ１は、四方に隣接する最寄りの他のバンプ電極５２または他の金属バンプ６０に向かって四方に設けられている。

一方、凸部Ｐ２は、隣接する凹部Ｐ１間に設けられ、Ｄ１１ａ方向およびＤ１１ｂ方向に交差する第２方向Ｄ１２ａおよびＤ１２ｂに設けられている。凸部Ｐ２も四方に向かって設けられているが、Ｄ１１ａ方向およびＤ１１ｂ方向に対して約４５度の角度で傾斜し交差する第２方向Ｄ１２ａおよびＤ１２ｂに向かって突出している。

もし、バンプ電極５２および金属バンプ６０が凹部Ｐ１および凸部Ｐ２を有さず、バンプ電極５１と同様に略円形である場合、Ｄ１１ａ方向およびＤ１１ｂ方向において、隣接する２つのバンプ電極５２間の距離ＤＳＴ１ａ、ＤＳＴ１ｂは比較的短い。一方、Ｄ１２ａ方向およびＤ１２ｂ方向において、隣接する２つのバンプ電極５２間の距離ＤＳＴ２ａ、ＤＳＴ２ｂは比較的長い。この場合、金属バンプ６０のチップ積層およびリフロー工程において、はんだがＤ１１ａ方向およびＤ１１ｂ方向にはみ出したときに、隣接する金属バンプ６０同士の距離ＤＳＴ１ａ、ＤＳＴ１ｂが比較的短いため、金属バンプ６０同士が接触し易く、ショート不良を引き起こすおそれがある。一方、はんだがＤ１２ａ方向およびＤ１２ｂ方向にはみ出した場合には、隣接する金属バンプ６０同士の距離ＤＳＴ２ａ、ＤＳＴ２ｂが比較的長いため、金属バンプ６０同士が接触し難い。

そこで、本実施形態では、各バンプ電極５２および各金属バンプ６０は、平面形状において、Ｄ１１ａ方向およびＤ１１ｂ方向に凹部Ｐ１を有し、Ｄ１２ａ方向およびＤ１２ｂ方向に凸部Ｐ２を有する。Ｄ１１ａ方向およびＤ１１ｂ方向において、最も近くに隣接する２つのバンプ電極５２または金属バンプ６０は、凹部Ｐ１において対向している。よって、最も近くに隣接する２つのバンプ電極５２間の距離または金属バンプ６０間の距離ＤＳＴ１ａ、ＤＳＴ１ｂが拡がる。これにより、金属バンプ６０のチップ積層およびリフロー工程において、はんだがＤ１１ａ方向およびＤ１１ｂ方向にはみ出しても、金属バンプ６０同士が接触し難くなる。

また、はんだがＤ１１ａ方向およびＤ１１ｂ方向にはみ出すとき、はんだは、バンプ電極５２の側面を図４の紙面方向（図５のＤ１方向）へ或る程度はみ出す。例えば、図５は、金属バンプ６０がバンプ電極５２とバンプ電極５１との間でリフローされたときの半導体チップの断面図である。図５に示すように、金属バンプ６０は、Ｄ１１ａ方向およびＤ１１ｂ方向からはみ出すと、はんだは、バンプ電極５２の側面を伝わってＤ１方向へ広がっている。これにより、はんだがＤ１１ａ方向およびＤ１１ｂ方向にはみ出すことを軽減することができる。その結果、金属バンプ６０同士がさらに接触し難くなる。

また、Ｄ１２ａ方向およびＤ１２ｂ方向に凸部Ｐ２を設けることによって、金属バンプ６０のリフロー工程において、溶融したはんだが、凸部Ｐ２に伝って流動する。従って、凸部Ｐ２は、はんだのはみ出す（流出）方向をＤ１２ａ方向およびＤ１２ｂ方向へ誘導することができる。Ｄ１２ａ方向およびＤ１２ｂ方向は、金属バンプ６０間の距離（ＤＳＴ２ａ、ＤＳＴ２ｂ）が広い方向である。よって、金属バンプ６０は、Ｄ１２ａ方向およびＤ１２ｂ方向にはみ出しても、他の金属バンプ６０に接触し難くい。

このように、本実施形態によるバンプ電極５２は、金属バンプ６０のリフロー工程において、はんだのはみ出す方向を制御して、他の金属バンプ６０との距離が遠い方向Ｄ１２ａ、Ｄ１２ｂへはんだをはみ出させる。あるいは、バンプ電極５２は、金属バンプ６０をバンプ電極５２の側面に沿ってＤ１方向へ誘導する。これにより、隣接する金属バンプ６０同士のショート不良を抑制することができる。

次に、図２から図３へ半導体チップＣ１〜Ｃ４を積層する際のリフロー工程を説明する。

図６は、リフロー工程に用いられる熱処理装置２００の構成例を示すブロック図である。熱処理装置２００は、チャンバ２０１と、ヒータ２０２と、ステージ２０３と、薬液タンク２０４と、不活性ガス供給部２０５と、配管２０６、２０７と、マスフローコントローラＭＦＣと、真空ポンプ２０８と、除害装置２０９とを備えている。

チャンバ２０１は、ヒータ２０２およびステージ２０３を収容する。ステージ２０３は、チャンバ２０１内に搬入された複数の積層体ＳＴを載置することができる。ヒータ２０２は、複数の積層体ＳＴを加熱することができる。これにより、チャンバ２０１内部で半導体チップ間の金属バンプ６０をリフローすることができる。

薬液タンク２０４は、薬液Ｃを収容可能であり、配管２０６を介してチャンバ２０１および不活性ガス供給部２０５に接続されている。薬液Ｃは、還元剤として、例えば、ギ酸（ＨＣＯＯＨ）を含む。ギ酸は、例えば、酸化されたはんだ（酸化スズ（ＳｎＯ、ＳｎＯ_２））を還元する還元剤として用いられる。薬液Ｃは、薬液タンク２０４内で気化され、酸化スズ（ＳｎＯ、ＳｎＯ_２）を還元する還元ガスとして配管２０６を介してチャンバ２０１内に導入される。

不活性ガス供給部２０５は、配管２０６を介して薬液タンク２０４またはチャンバ２０１内に不活性ガスを供給する。不活性ガスは、例えば、窒素、希ガス等でよい。薬液タンク２０４において、不活性ガスは、薬液Ｃの気化に用いられる。また、不活性ガスは、還元ガスの濃度を調整するために用いられたり、チャンバ２０１内部のクリーニングのために用いられる。以下、薬液Ｃは、ギ酸溶液であり、還元ガスは、ギ酸ガスを主成分として含むものとして説明を進める。

真空ポンプ２０８は、配管２０７を介してチャンバ２０１に接続されており、チャンバ２０１内部を減圧したり、チャンバ２０１内部の気圧を制御することができる。除害装置２０９は、真空ポンプ２０８によって排気されたガスを無害化する。

このような構成を有する熱処理装置２００によって、積層体ＳＴは熱処理される。

図７（Ａ）〜図８は、金属バンプ６０のリフロー工程の一例を示す断面図である。
図７（Ａ）〜図８では、第１半導体チップとしての半導体チップＣ１の第１面Ｆ１上に第２半導体チップとしての半導体チップＣ２が積層される様子を示している。

まず、図７（Ａ）に示すように、第１半導体チップとしての半導体チップＣ１の第１面Ｆ１と第２半導体チップとしての半導体チップＣ２の第２面Ｆ２とを対向させて、半導体チップＣ１側のバンプ電極５１と半導体チップＣ２側のバンプ電極５２あるいは金属バンプ６０とを互いに接触可能なように位置合わせをする。尚、このとき、半導体チップＣ２の第２面Ｆ２から見たバンプ電極５１、５２および金属バンプ６０の平面形状は、図４に示すように成形されている。

半導体チップＣ１において、バンプ電極５１の側面には、酸化膜５５が形成されている。バンプ電極５１には、例えば、ニッケルが用いられている。酸化膜５５は、バンプ電極５１の自然酸化膜であり、例えば、ニッケル酸化膜である。バンプ電極５１の表面には、金メッキ８０が形成されている。バンプ電極５１の周辺の第１面Ｆ１上には、ポリイミド膜９０が設けられており、隣接するバンプ電極５１間を電気的に絶縁している。貫通電極３０には、例えば、ニッケルが用いられている。貫通電極３０は、導電体５６を介してバンプ電極５１に電気的に接続されている。

一方、半導体チップＣ２において、金属バンプ６０の周囲には、酸化膜６１が形成されている。酸化膜６１は、金属バンプ６０の自然酸化膜であり、例えば、酸化スズ（ＳｎＯ、ＳｎＯ_２）膜で構成されている。バンプ電極５２の側面には、例えば、ニッケル酸化膜が形成されている。バンプ電極５２と金属バンプ６０との間には、銅膜３１が設けられており、バンプ電極５２と金属バンプ６０とを良好に接続している。

このような半導体チップＣ１、Ｃ２を加熱しつつ、Ｄ１方向に接近させ圧接する。このとき、半導体チップＣ１、Ｃ２の温度は、金属バンプ６０の融点未満である。例えば、半導体チップＣ１、Ｃ２の温度は、約１５０℃前後でよい。これにより、バンプ電極５１と金属バンプ６０とが仮固定される。仮固定は、熱処理装置２００に半導体チップＣ１、Ｃ２を搬入する際に、半導体チップＣ１，Ｃ２が外れない程度に接続することである。従って、仮固定は、リフロー工程後の半導体チップＣ１，Ｃ２の接続よりも弱い接続でよい。また、仮固定は、バンプ電極５１と金属バンプ６０とを物理的に接続すればよく、電気的な接続でなくてもよい。バンプ電極５１と金属バンプ６０との仮固定は、例えば、パルスヒータ加熱型ボンダを用いて、金属バンプ６０をその融点未満に加熱しつつ、半導体チップＣ１、Ｃ２を互いに押し付けてバンプ電極５１とはんだバンプとを圧接することで実現される。また、仮固定は、図示しない感光性接着剤または非導電性接着剤で半導体チップＣ１と半導体チップＣ２とを接着することで実現してもよい。

仮固定において、図７（Ｂ）に示すように、金属バンプ６０は、半導体チップＣ１と半導体チップＣ２との間で或る程度潰れて変形し、略楕円形状となる。従って、隣接する金属バンプ６０間の距離（間隙）ＤＳＴが狭くなる。このとき、バンプ電極５１と金属バンプ６０とは、酸化膜６１を介して接続されており、まだ電気的には接続されていなくてもよい。

このとき、金属バンプ６０は、或る程度潰れ、図４および図５を参照して説明したように、他のバンプ電極５２または他の金属バンプ６０との距離が遠い方向Ｄ１２ａ、Ｄ１２ｂへ突出し、あるいは、バンプ電極５２の側面に沿ってＤ１方向へ或る程度突出する。これにより、隣接する金属バンプ６０間の距離（間隙）ＤＳＴはあまり狭くならない。これは、後のリフロー工程で金属バンプ６０間のショート不良を抑制することに繋がる。

このように、半導体チップＣ１およびＣ２は、バンプ電極５１と金属バンプ６０とを互いに接触させて仮固定するように積層される。同様に、他の半導体チップＣ３、Ｃ４も、半導体チップＣ１、Ｃ２の上に仮固定される。積層された配線基板１２０および半導体チップＣ１〜Ｃ４を以下積層体ＳＴともいう。

次に、仮固定された積層体ＳＴを、金属バンプ６０をリフローするために、図６に示す熱処理装置２００のチャンバ２０１内へ搬入する。積層体ＳＴは、ステージ２０３上に載置される。

積層体ＳＴがチャンバ２０１内に搬入された後、チャンバ２０１内が減圧され、ヒータ２０２がステージ２０３の温度を上昇させる。熱処理装置２００は、薬液タンク２０４からチャンバ２０１へギ酸ガスを導入し、酸化膜（酸化スズ）６１を還元し除去する。さらに、熱処理装置２００は、積層体ＳＴを金属バンプ６０の融点以上に熱処理する。これにより、図８に示すように、金属バンプ６０はリフローされ、半導体チップＣ１のバンプ電極５１に電気的に接続される。

ここで、リフロー工程において、金属バンプ６０は、図４および図５を参照して説明したように、他のバンプ電極５２または他の金属バンプ６０との距離が遠い方向Ｄ１２ａ、Ｄ１２ｂへはんだを誘導し、あるいは、バンプ電極５２の側面に伝ってＤ１方向へ流動する。これにより、隣接する金属バンプ６０同士のショート不良を抑制することができる。

次に、ヒータ２０２がステージ２０３の温度を低下させ、チャンバ２０１内の気圧を大気圧へ近づける。その後、積層体ＳＴはチャンバ２０１から搬出され、半導体パッケージとして組み立てられる。例えば、図９は、半導体パッケージの一例を示す断面図である。実装基板３００上に、積層体ＳＴを熱硬化性樹脂３３０で接着し、積層体ＳＴと実装基板との間をワイヤーボンディング（図示せず）やバンプ電極３４０等で接続する。その後、実装基板上の積層体ＳＴを樹脂３１０で封止し、実装基板の底面に外部接続端子３２０を形成する。これにより、半導体パッケージ（ＳｉＰ）が完成する。尚、図９では、積層体ＳＴに含まれる半導体チップＣｎ（ｎは整数）は、図３に示す積層体ＳＴのそれよりも多い。

以上の工程を経て形成された半導体装置では、図８に示すように、半導体チップＣ１および半導体チップＣ２は、第１面Ｆ１と第２面Ｆ２とを対向させるように積層されている。半導体チップＣ１の第１面Ｆ１に設けられたバンプ電極５１と半導体チップＣ２の第２面Ｆ２に設けられたバンプ電極５２とは、金属バンプ６０によって電気的に接続されている。バンプ電極５１とバンプ電極５２との間に設けられた金属バンプ６０は、リフローされているため、図４に示す形状とは異なっている。しかし、バンプ電極５２は、図４に示す形状を維持している。従って、半導体チップＣ１、Ｃ２の積層方向（Ｄ１方向）に対して略垂直方向の断面（図８の４−４線に沿った断面）において、バンプ電極５２は、図４のＤ１１ａ方向およびＤ１１ｂ方向に凹部Ｐ１を有し、Ｄ１２ａ方向およびＤ１２ｂ方向に凸部Ｐ２を有する。これにより、上記仮固定やリフロー工程において、金属バンプ６０のはみ出し方向を制御し、隣接する金属バンプ６０同士のショート不良を抑制することができる。

また、リフロー工程において、金属バンプ６０の流動方向は、バンプ電極５２の形状に従って制御される。例えば、図１０は、リフロー後の半導体チップを第２面Ｆ２から見た該略平面図である。リフロー工程において、金属バンプ６０は、上述の通り、Ｄ１１ａ方向およびＤ１１ｂ方向よりも、Ｄ１２ａ方向およびＤ１２ｂ方向へ多く誘導される（はみ出す）。従って、Ｄ１方向に対して略垂直方向の断面において、金属バンプ６０のＤ１２ａ方向の幅およびＤ１２ｂ方向の幅は、Ｄ１１ａ方向およびＤ１１ｂ方向の幅よりも広くなっている。このように、バンプ電極５２は、仮固定やリフロー工程において、隣接する金属バンプ６０間の距離に応じて、金属バンプ６０のはみ出し方向を制御し、金属バンプ６０同士のショート不良を抑制することができる。

（変形例１）
図１１は、第１実施形態の変形例１による半導体チップの該略平面図である。変形例１では、バンプ電極５１も、バンプ電極５２と同じ形状を有する。即ち、各バンプ電極５１は、平面形状において、凹部Ｐ１および凸部Ｐ２を有する。凹部Ｐ１は、最寄りの他のバンプ電極５１に向かって四方に設けられている。凸部Ｐ２は、隣接する凹部Ｐ１間に設けられ、Ｄ１１ａ方向およびＤ１１ｂ方向に交差する第２方向Ｄ１２ａおよびＤ１２ｂに設けられている。

バンプ電極５１が、バンプ電極５２と同様に、凹部Ｐ１および凸部Ｐ２を有する。これにより、リフロー工程において、バンプ電極５１とバンプ電極５２との間に挟まれる金属バンプ６０は、方向Ｄ１２ａおよびＤ１２ｂにさらに誘導され易くなる。また、金属バンプ６０は、Ｄ１１ａ方向およびＤ１１ｂ方向からはみ出したときに、バンプ電極５２だけでなく、バンプ電極５１の側面にも沿ってＤ１方向へ流出する。これにより、Ｄ１１ａ方向およびＤ１１ｂ方向にはみ出すはんだの量がさらに低減する。その結果、金属バンプ６０同士がさらに接触し難くなる。

（変形例２）
図１２は、第１実施形態の変形例２による半導体チップの該略平面図である。変形例２では、凹部Ｐ１および凸部Ｐ２の向きが、最も近くに隣接する２つのバンプ電極５２間においてほぼ９０度回転している。即ち、複数のバンプ電極５２は、互い違いにほぼ９０度ずつ回転させるように配置されている。従って、積層方向Ｄ１に対して略垂直方向の断面において、最も近くに隣接する２つのバンプ電極５２の一方は、他方へ向かって（Ｄ１１ａまたはＤ１１ｂ方向に）凹部Ｐ１を有し、他方は一方へ向かって（Ｄ１１ａまたはＤ１１ｂ方向に）凸部Ｐ２を有する。換言すると、最も近くに隣接する２つのバンプ電極５２は、凹部Ｐ１と凸部Ｐ２とで対向している。

この場合、最も近くに隣接する２つのバンプ電極５２間の距離ＤＳＴ１ａ、ＤＳＴ１ｂは、或る程度広く維持することができる。また、金属バンプ６０を誘導する凸部Ｐ２の方向が、最も近くに隣接する他のバンプ電極５２の凹部Ｐ１に向かっている。従って、変形例２による半導体装置も、金属バンプ６０同士のショート不良を抑制することができる。

変形例２は、変形例１と組み合わせてもよい。即ち、バンプ電極５１も、バンプ電極５２と同じ形状に形成されてもよい。バンプ電極５１も、互い違いにほぼ９０度ずつ回転させるように配置され、最も近くに隣接する２つのバンプ電極５１は、凹部Ｐ１と凸部Ｐ２とで対向している。これにより、変形例２は、変形例１の効果も得ることができる。

（第２実施形態）
図１３は、第２実施形態による半導体チップの該略平面図である。第２実施形態では、複数のバンプ電極５１、５２は、それぞれ隣接方向に対して傾斜する方向（ほぼ斜め４５度）に長径および／または短径を有するように配列されている。例えば、複数のバンプ電極５１は、それぞれ積層方向Ｄ１に対して略垂直方向の断面において、Ｄ１２ｂ方向に長径を有し、Ｄ１２ｂ方向に略直交するＤ１２ａ方向に短径を有する略楕円形である。バンプ電極５１、５２の長径方向（または短径方向）は、バンプ電極５１、５２の配列方向Ｄ１１ａ、Ｄ１１ｂに対してほぼ４５度に傾斜する方向であると言ってもよい。

これにより、バンプ電極５１、５２の長径は、凸部Ｐ２と同様に機能し、リフロー工程において金属バンプ６０を誘導する。従って、金属バンプ６０は、バンプ電極５１、５２の長径方向（Ｄ１２ｂ方向）にはみ出し、最も近くに隣接する他の金属バンプ６０の方向Ｄ１１ａにはさほどはみ出さない。

また、第２実施形態において、積層方向から見て、バンプ電極５１の長径とバンプ電極５２の長径は、クロス（略直交）している。即ち、積層方向に対して略垂直方向の断面において、バンプ電極５２は、Ｄ１２ｂ方向に長径を有し、Ｄ１２ａ方向に短径を有する略楕円形である。バンプ電極５１は、Ｄ１２ｂ方向に短径を有し、Ｄ１２ａ方向に略直交する方向に長径を有する略楕円形である。これにより、バンプ電極５２の長径がバンプ電極５１の短径の方向にほぼ一致する。よって、リフロー工程において、溶融した金属バンプ６０が、或る程度バンプ電極５１の側面に沿ってＤ１方向へはみ出る。また、バンプ電極５１の長径がバンプ電極５２の短径の方向にほぼ一致する。よって、リフロー工程において、溶融した金属バンプ６０が、或る程度バンプ電極５２の側面に沿ってＤ１方向へはみ出る。よって、金属バンプ６０は、Ｄ１２ａ方向およびＤ１２ｂ方向に誘導され、最も近くに隣接する他の金属バンプ６０の方向へははみ出し難い。その結果、隣接する金属バンプ６０同士のショート不良を抑制することができる。第２実施形態は、第１実施形態と同様の効果を得ることができる。

また、積層方向から見て、バンプ電極５１とバンプ電極５２との重複面積が比較的小さくなる。このため、金属バンプ６０のはみ出し量自体が少なくなり、隣接する金属バンプ６０同士のショート不良を抑制することができる。

尚、図１３では、バンプ電極５１、５２の長径および短径は入れ替えてもよい。即ち、バンプ電極５２がＤ１２ａ方向に長径を有し、バンプ電極５１がＤ１２ｂ方向に長径を有していてもよい。また、バンプ電極５１、５２は、略楕円形に代えて略長方形であってもよい。この場合、バンプ電極５１、５２の長径および短径は、それぞれ長方形の長辺および短辺と読み替えればよい。

また、隣接するバンプ電極５１間の距離またはバンプ電極５２間の距離を維持するために、バンプ電極５１の長径の方向は、全て略同一方向に揃っていることが好ましい。バンプ電極５２の長径の方向も、全て略同一方向に揃っていることが好ましい。

（変形例）
図１４は、第２実施形態の変形例による半導体チップの該略平面図である。本変形例では、複数のバンプ電極５１、５２は、千鳥配置されている。即ち、複数のバンプ電極５１、５２のＤ１１ｂ方向に配列されたバンプ列（配列）ＣＯＬ１、ＣＯＬ２は、Ｄ１１ａ方向に隣接しており、Ｄ１１ｂ方向に半ピッチずつずれている。１ピッチＰＴは、Ｄ１１ｂ方向に隣接する複数のバンプ電極５１、５２間の距離である。

また、バンプ電極５１、５２は、それぞれＤ１１ａ方向またはＤ１１ｂ方向に長径または短径を有する。即ち、バンプ電極５１の長径方向または短径方向は、バンプ電極５１の配列方向Ｄ１１ｂであり、バンプ電極５２の長径方向または短径方向は、バンプ電極５２の配列方向Ｄ１１ｂである。例えば、バンプ電極５１は、Ｄ１１ｂ方向に長径を有し、Ｄ１１ａ方向に短径を有する。バンプ電極５２は、Ｄ１１ａ方向に長径を有し、Ｄ１１ｂ方向に短径を有する。本変形例では、バンプ列ＣＯＬ１、ＣＯＬ２の隣接方向Ｄ１１ａにおいて、バンプ電極５２同士は隣接していない。従って、バンプ電極５２は、Ｄ１１ａ方向に長径を有することによって、リフロー工程において、金属バンプ６０をＤ１１ａ方向に誘導する。これにより、金属バンプ６０はＤ１１ａ方向にはみ出ても、隣接する他の金属バンプ６０と接触し難い。

このように、本変形例によれば、複数のバンプ電極５１、５２を千鳥配置しても、金属バンプ６０のショート不良を抑制することができる。

（第３実施形態）
図１５は、第３実施形態による半導体チップの該略断面図である。図１６は、第３実施形態による基板配線と金属バンプとの接続部分の構成を示す概略平面図である。第３実施形態では、フリップチップ接続によって、半導体チップＣ１が配線基板１２０上に接続されている。

第３実施形態では、図１５に示すように、配線基板１２０上に基板配線１２５が設けられており、基板配線１２５上に半導体チップＣ１の金属バンプ６０を接続している。図１６に示すように、基板配線１２５の側面は、金属バンプ６０の接続部分において凹部１２６を有する。即ち、配線基板１２０の表面上方から見たときに、基板配線１２５のうち金属バンプ６０の接続部分の幅は、他の部分の幅よりも狭くなっており、括れている。ここで、隣接する基板配線１２５の配線方向をＤ１２とする。

金属バンプ６０は、基板配線１２５の凹部１２６に熱圧着または超音波によってリフローされて接続される。このとき、金属バンプ６０は、基板配線１２５の表面のＤ１２方向及び、凹部１２６の側面にＤ１方向に沿って流れる。即ち、金属バンプ６０は、互いに隣接する基板配線１２５同士の方向Ｄ１１へはあまりはみ出さない。尚、配線基板１２０と半導体チップＣ１との間には、ＮＣＰ（Non-Conductive Paste）またはＮＣＦ（Non-Conductive Film）等の接着材が設けられていてもよい。

上記の実施形態において、複数の半導体チップＣ１、Ｃ２・・・を積層することは、「第１基板」としての半導体チップと、「第２基板」としての半導体チップを積層することと解してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０ 半導体基板、２０ 半導体素子、３０ 貫通電極、４０ 貫通孔、５１，５２ バンプ電極、６０ 金属バンプ、７０ 接着剤、Ｃ１〜Ｃ４ 半導体チップ、Ｐ１ 凹部、Ｐ２ 凸部

Claims (7)

1. 第１基板と、
   前記第１基板の第１面上に積層され、該第１面と対向する第２面を有する第２基板と、
   前記第１基板の前記第１面上に設けられた複数の第１端子と、
   前記第２基板の前記第２面上に設けられた複数の第２端子と、
   前記複数の第１端子と前記複数の第２端子との間のそれぞれに設けられた複数の金属部と、
   前記第１および第２基板の積層方向に対して略垂直方向の断面において、前記複数の第１端子または前記複数の第２端子は、最も近くに隣接する他の第１または第２端子へ向かう第１方向に凹部を有し、あるいは、前記第１方向と交差する第２方向に凸部を有する、半導体装置。
2. 前記金属部には、前記第１および第２端子よりも融点の低い材料が用いられ、
   前記積層方向に対して略垂直方向の断面において、前記金属部の前記第２方向の幅は、前記金属部の前記第１方向の幅よりも大きい、請求項１に記載の半導体装置。
3. 前記積層方向に対して略垂直方向の断面において、前記第２方向は、前記第１方向に対して約４５度の角度で交差している、請求項１または請求項２に記載の半導体装置。
4. 前記積層方向に対して略垂直方向の断面において、前記第１または第２端子は、前記第１方向に凹部を有し、かつ、前記第２方向に凸部を有し、
   最も近くに隣接する２つの前記第１端子または最も近くに隣接する２つの前記第２端子は、前記凹部において対向している、請求項１から請求項３のいずれか一項に記載の半導体装置。
5. 前記積層方向に対して略垂直方向の断面において、前記第１または第２端子は、前記第２方向に長径を有し、前記第２方向に略直交する方向に短径を有する略楕円形である、請求項１から請求項３のいずれか一項に記載の半導体装置。
6. 前記積層方向に対して略垂直方向の断面において、前記第１端子は、前記第２方向に長径を有し、前記第２方向に略直交する方向に短径を有する略楕円形であり、前記第２端子は、前記第２方向に短径を有し、前記第２方向に略直交する方向に長径を有する略楕円形である、請求項１から請求項３のいずれか一項に記載の半導体装置。
7. 第１基板と、
   前記第１基板の第１面上に積層され、該第１面と対向する第２面を有する第２半導体チップと、
   前記第１基板の前記第１面上に設けられた複数の第１端子と、
   前記第２基板の前記第２面上に設けられた複数の第２端子と、
   前記複数の第１端子と前記複数の第２端子との間のそれぞれに設けられた複数の金属部と、
   前記第１および第２基板の積層方向に対して略垂直方向の断面において、最も近くに隣接する２つの第１端子のうち一方の第１端子は、他方の第１端子へ向かう第１方向に凹部を有し、前記他方の第１端子は前記第１方向に凸部を有する、半導体装置。
   

Images