[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019114750A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019114750A
JP2019114750A JP2017249495A JP2017249495A JP2019114750A JP 2019114750 A JP2019114750 A JP 2019114750A JP 2017249495 A JP2017249495 A JP 2017249495A JP 2017249495 A JP2017249495 A JP 2017249495A JP 2019114750 A JP2019114750 A JP 2019114750A
Authority
JP
Japan
Prior art keywords
insulating film
rewiring
semiconductor device
film
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017249495A
Other languages
English (en)
Inventor
達矢 宇佐美
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017249495A priority Critical patent/JP2019114750A/ja
Priority to US16/183,359 priority patent/US10734336B2/en
Publication of JP2019114750A publication Critical patent/JP2019114750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】多層配線層の最上層に第１パッド電極ＰＤ１が形成され、第１パッド電極ＰＤ１上に無機材料からなる絶縁膜ＩＦ１が形成され、絶縁膜ＩＦ１上に有機絶縁膜ＰＩＱ１が形成されている。有機絶縁膜ＰＩＱ１には、第１パッド電極ＰＤ１に達する開口部ＯＰ２と、絶縁膜ＩＦ１に達する溝ＧＲとが形成されている。有機絶縁膜ＰＩＱ１上には、バリアメタル膜ＢＭ３および導電性膜ＰＦ１を各々有する、複数の再配線ＲＷ１〜ＲＷ３が形成されている。溝ＧＲは、平面視において、再配線ＲＷ１と再配線ＲＷ２との間の領域に形成され、且つ、溝ＧＲの幅は、第１方向に延在し、互いに隣接している再配線ＲＷ１の第１部分の幅、または、再配線ＲＷ２の第２部分の幅よりも小さい。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、例えば、再配線を有する半導体装置およびその製造方法に利用できるものである。
近年、半導体装置の動作の高速化および小型化などの要求から、半導体基板上の多層配線層の最上層配線の一部である第１パッド電極上に形成された、再配線と呼ばれる配線が用いられている。再配線は、その配線抵抗を低くするため、主として、例えばめっき法により形成された厚い銅膜を用いて構成される。再配線の上面の一部は、例えばバンプ電極またはワイヤボンディングからなる外部接続用の端子と接続するための領域であり、第２パッド電極を構成する。そして、第２パッド電極は、外部接続用の端子を介して、プリント基板などと電気的に接続される。
特許文献１（特開２００９−１９４１４４号公報）には、多層配線層上に、再配線と、再配線と同層のダミーメッキ層とを形成する技術が記載されている。
特許文献２（特開２００１−８５５２６号公報）には、多層配線層内に形成されたヒューズと、多層配線層上に形成された再配線とが開示され、再配線の形成後に、ヒューズ上部の保護膜を開口する技術が開示されている。
特開２００９−１９４１４４号公報 特開２００１−８５５２６号公報
再配線は、主に、有機絶縁膜上に形成され、銅を主体とする導電性膜と、その導電性膜とその有機絶縁膜との間に形成されたバリアメタル膜とから構成される。しかし、有機絶縁膜上に導電性の異物が存在すると、互いに隣接する２つの再配線間において、ＨＡＳＴ試験（Highly Accelerated Temperature and Humidity Stress Test）での寿命が劣化する問題がある。すなわち、互いに隣接する２つの再配線間での絶縁耐性が劣化するため、経時的に、再配線間でリーク電流が発生する問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置は、半導体基板上に形成された多層配線層と、多層配線層の最上層に形成された第１パッド電極と、第１パッド電極上に形成され、且つ、無機材料からなる絶縁膜と、絶縁膜上に形成された第１有機絶縁膜と、第１有機絶縁膜に形成され、且つ、第１パッド電極に達する第１開口部と、第１有機絶縁膜に形成され、且つ、絶縁膜に達する溝と、を有する。また、半導体装置は、第１有機絶縁膜上に形成され、バリアメタル膜を各々有し、且つ、第１再配線および第２再配線を含む複数の再配線を有する。ここで、平面視において、溝は、第１再配線と第２再配線との間の領域に形成され、且つ、第１再配線または第２再配線が延在する方向に沿って形成されており、溝の幅は、第１方向に延在し、互いに隣接している第１再配線の第１部分の幅、または、第２再配線の第２部分の幅よりも小さい。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
実施の形態１である半導体装置の平面図である。 実施の形態１である半導体装置の断面図である。 実施の形態１である半導体装置の断面図である。 実施の形態１である半導体装置の製造工程中の断面図である。 図４に続く半導体装置の製造工程中の断面図である。 図５に続く半導体装置の製造工程中の断面図である。 図６に続く半導体装置の製造工程中の断面図である。 図７に続く半導体装置の製造工程中の断面図である。 図８に続く半導体装置の製造工程中の断面図である。 実施の形態２である半導体装置の断面図である。 実施の形態２である半導体装置の製造工程中の断面図である。 図１１に続く半導体装置の製造工程中の断面図である。 図１２に続く半導体装置の製造工程中の断面図である。 実施の形態３である半導体装置の断面図である。 実施の形態３である半導体装置の製造工程中の断面図である。 図１５に続く半導体装置の製造工程中の断面図である。 図１６に続く半導体装置の製造工程中の断面図である。 検討例である半導体装置の断面図である。 検討例である半導体装置の製造工程中の断面図である。 図１９に続く半導体装置の製造工程中の断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、図面を見易くするためにハッチングを省略する場合もある。
（実施の形態１）
本実施の形態および他の実施の形態の半導体装置は、再配線を備えた半導体装置である。以下に、本実施の形態の半導体装置の構造、本実施の形態の半導体装置の製造方法、検討例の半導体装置、および、本実施の形態の主な特徴を、順番に説明する。
＜半導体装置の構造について＞
本実施の形態の半導体装置の構造について、図１および図２を用いて説明する。図１は、本実施の形態の半導体装置である半導体チップＣＨＰのレイアウトの概要を示す平面図である。図２は、図１のＡ−Ａ線における要部断面図である。なお、図１は平面図であるが、図面を見易くするため、各再配線ＲＷ１〜ＲＷ５にハッチングを付している。
図１に示すように、半導体チップＣＨＰは、平面視において矩形の形状を有している。また、図１では、半導体チップＣＨＰの一部を拡大して示しており、拡大された領域を一点鎖線で示している。半導体チップＣＨＰの表面には、複数の再配線ＲＷ１〜ＲＷ５が形成されている。これらの再配線ＲＷ１〜ＲＷ５は、多層配線層の最上層に形成された第１パッド電極ＰＤ１と接続している。各再配線ＲＷ１〜ＲＷ５の一部は、第２パッド電極ＰＤ２を構成しており、第２パッド電極ＰＤ２は、ワイヤボンディングまたはバンプ電極などの外部接続用の端子ＥＴと接続するための領域である。なお、図１では再配線ＲＷ１〜ＲＷ５の形状を見やすくするため、再配線ＲＷ１〜５上に形成される外部接続用の端子ＥＴ、および、有機絶縁膜ＰＩＱ２を省略して示している。また、第１パッド電極ＰＤ１は、実際には再配線ＲＷ１〜ＲＷ５に覆われているため、破線で示している。
平面視したときに、複数の再配線ＲＷ１〜ＲＷ５のうち、互いに隣接する距離が特に近い再配線の間の領域において、有機絶縁膜ＰＩＱ１には、溝ＧＲが形成されている。溝ＧＲを挟んで互いに対向する位置に配置されている２つの再配線は、互いに異なる電位に接続されている。互いに同じ電位であれば、隣接する再配線間のリークは、問題とならない。本実施の形態では、少なくとも、再配線ＲＷ１および再配線ＲＷ２と、再配線ＲＷ１および再配線ＲＷ３と、再配線ＲＷ４および再配線ＲＷ５とは、互いに異なる電位に接続された再配線である。なお、本明細書中において、「隣接する」とは、隣り合っていることを意味し、隣接する２つの再配線は、互いに接していない。
再配線ＲＷ１〜ＲＷ５の形状および長さは、第１電極パッドＰＤ１および第２電極パッドＰＤ２の間を電気的に接続し、所定の位置に電極パッドＰＤ２を配置することができれば、特に限定されない。例えば、再配線ＲＷ１〜ＲＷ５は、所定の方向に沿って延在している線形状の部分を有する。
再配線ＲＷ１〜ＲＷ５は、主として、形状と、大きさと、位置と、接続されている第１パッド電極ＰＤ１および第２電極パッドＰＤ２の数とが互いに異なるのみであり、平面視したときに、複数の再配線ＲＷ１〜ＲＷ５のうち、互いに隣接する距離が特に近い再配線の間の領域において、有機絶縁膜ＰＩＱ１に溝ＧＲが形成されている点についても、互いに共通している。そこで、以下では、互いに隣接する距離が特に近い再配線の代表例として、再配線ＲＷ１および再配線ＲＷ２を用いて説明する。
再配線ＲＷ１および再配線ＲＷ２は、半導体チップＣＨＰ中に形成されている複数の再配線のうち、最も微細に加工された再配線である。このため、再配線ＲＷ１と再配線ＲＷ２との間の距離は、再配線ＲＷ１の幅または再配線ＲＷ２の幅と同程度である。従って、再配線ＲＷ１と再配線ＲＷ２との間に形成されている溝ＧＲの幅は、再配線ＲＷ１の幅または再配線ＲＷ２の幅よりも小さい。また、再配線ＲＷ１の幅および再配線ＲＷ２の幅は、再配線ＲＷ１と再配線ＲＷ２との間の距離よりも大きくてもよい。
本実施の形態で記載している各々の「幅」とは、平面視において、溝ＧＲを挟んで互いに対向している再配線の辺（面）の対向方向における長さである。したがって、当該対向方向は、半導体チップＣＨＰにおける位置によって異なる。また、再配線ＲＷ１と再配線ＲＷ２との間の距離のように、互いに隣接する２つの再配線の「距離」と記載した時は、再配線ＲＷ１と再配線ＲＷ２とを用いて例示すると、その「距離」とは、再配線ＲＷ１の側面と、その再配線ＲＷ１の側面に対向している再配線ＲＷ２の側面との最短距離を意味する。
再配線ＲＷ１〜ＲＷ５の幅は、特に限定されない。本実施の形態では、再配線ＲＷ１〜ＲＷ３は、例えば、１０〜１２μｍである。
溝ＧＲは、再配線ＲＷ１および再配線ＲＷ２が延在する方向に沿って形成されている。すなわち、溝ＧＲは、平面視において、互いに隣接する再配線ＲＷ１および再配線ＲＷ２の互いに対向する辺（面）に沿うように形成されている。図１に示されるように、溝ＧＲは、互いに隣接する再配線ＲＷ１、ＲＷ２の距離が近い領域に設けられるので、溝ＧＲが延在する方向は、Ｘ方向、および、平面視においてＸ方向と直交する方向であるＹ方向だけでなく、例えばＸ方向に対して、直角より小さい角度で傾斜した方向も含まれる。すなわち、溝ＧＲが延在する方向は、Ｘ方向またはＸ方向に対して、斜めの方向であってもよい。
後で詳細に説明するが、本実施の形態では、このような溝ＧＲを設けていることで、ＨＡＳＴ試験での寿命が劣化し、互いに隣接する再配線ＲＷ１、ＲＷ２間でリーク電流が経時的に発生する問題を解決することができる。
また、溝ＧＲは、主に、互いに隣接する再配線ＲＷ１、ＲＷ２の距離が、１２μｍ以下である場合に形成されていることが好ましく、上記距離が１２μｍより大きい場合には形成されていてもよいし、形成されていなくてもよい。本実施の形態では、図１のＡ−Ａ線上において、再配線ＲＷ１と再配線ＲＷ２との距離は１２μｍであり、再配線ＲＷ３と再配線ＲＷ１との距離は１５μｍである。また、溝ＧＲ自体の幅は６〜８μｍ程度である。溝ＧＲの深さは、特に限定されず、有機絶縁膜ＰＩＱ１の膜厚に応じて決定されうる。
また、図１の領域ＡＲに示されるように、互いに隣接する再配線ＲＷ４の距離が近い場合でも、溝ＧＲが形成されない場合もある。例えば、再配線ＲＷ４において互いに隣接する２つの部分が、同じ電位に接続された再配線である場合には、上記のリーク電流の問題が発生しないので、溝ＧＲを設けなくともよい。本実施の形態では、領域ＡＲに形成されている再配線ＲＷ４の２つの部分は、同じ電位に接続された再配線であり、領域ＡＲ以外の箇所で一体化している。
以下に、図２を用いて、半導体チップＣＨＰの断面構造を説明する。半導体チップＣＨＰは、多層の層間絶縁膜（絶縁膜）ＩＬ０〜ＩＬ５と、多層配線層Ｍ１〜Ｍ５とを有する。また、本実施の形態の主な特徴は、多層配線層Ｍ１〜Ｍ５よりも上の構造体にあるため、ここでは、第４配線Ｍ４とその上層の構造を示しており、第４配線Ｍ４よりも下層の構造については説明しない。下層の構造およびその製造方法については、後述の図３で説明する。
半導体チップＣＨＰの上部には、層間絶縁膜ＩＬ４中に所謂ダマシン（Damascene）構造の第４配線Ｍ４が形成されている。すなわち、第４配線Ｍ４は層間絶縁膜ＩＬ４中に形成された溝内に、銅を主体とする導電性膜を埋め込むことで形成されている。
第４配線Ｍ４上には層間絶縁膜ＩＬ５が形成されており、層間絶縁膜ＩＬ５中にはビアＶ４が形成されている。なお、層間絶縁膜ＩＬ５は、無機材料からなる絶縁膜であり、例えば酸化シリコンまたはフッ素を添加した酸化シリコンで構成されており、ビアＶ４は例えばタングステンを主体とする導電性膜で構成されている。
層間絶縁膜ＩＬ５上には第５配線Ｍ５が形成されており、第５配線Ｍ５と第４配線Ｍ４とはビアＶ４を介して接続している。第５配線Ｍ５は、多層配線層の最上層に複数形成される配線であり、そのうちの一部が第１パッド電極ＰＤ１となる。第１パッド電極ＰＤ１は、バリアメタル膜ＢＭ１、バリアメタル膜ＢＭ１上に形成された導電性膜ＡＬ、および、導電性膜ＡＬ上に形成されたバリアメタル膜ＢＭ２を有する。ここで、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２は、それぞれ、窒化チタン、または、窒化チタンとチタンとの積層膜で構成されている。また、導電性膜ＡＬはアルミニウムを主体として構成されている。
第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上には、絶縁膜ＩＦ１が形成されている。絶縁膜ＩＦ１は、主に、水分の浸入を防ぐ目的から耐湿性の高い材料で構成され、無機材料からなる絶縁膜であり、例えば窒化シリコンまたは酸窒化シリコンからなる。絶縁膜ＩＦ１には、第１パッド電極ＰＤ１に到達し、第１パッド電極ＰＤ１の一部を露出する開口部ＯＰ１が形成されている。
絶縁膜ＩＦ１上には、例えばポリイミドからなる有機絶縁膜ＰＩＱ１が形成されている。有機絶縁膜ＰＩＱ１の膜厚は、再配線ＲＷ１〜ＲＷ３と最上層の配線層との耐圧が十分であれば特に限定されず、例えば、４〜８μｍである。有機絶縁膜ＰＩＱ１には、第１パッド電極ＰＤ１を露出するように、開口部ＯＰ１と、開口部ＯＰ１に連通している開口部ＯＰ２とを有する開口部ＯＰが形成されている。
有機絶縁膜ＰＩＱ１には、溝ＧＲも形成されている。溝ＧＲは、溝ＧＲの底部において絶縁膜ＩＦ１の一部が露出するように、有機絶縁膜ＰＩＱ１を貫通して形成されている。すなわち、有機絶縁膜ＰＩＱ１、再配線ＲＷ１および再配線ＲＷ２を通る断面において、溝ＧＲは、再配線ＲＷ１の下に形成されている有機絶縁膜ＰＩＱ１と、再配線ＲＷ２の下形成されている有機絶縁膜ＰＩＱ１とを、分断するように設けられている。
再配線ＲＷ１〜ＲＷ３が、有機絶縁膜ＰＩＱ１上に形成されている。図２に示した再配線ＲＷ３は、開口部ＯＰ内を埋め込むように形成されることで、第１パッド電極ＰＤ１と接続されている。なお、図１で示した再配線ＲＷ１、ＲＷ２、ＲＷ４、ＲＷ５も、再配線ＲＷ３と同様に、それぞれ開口部ＯＰを介して第１パッド電極ＰＤ１と接続している。
再配線ＲＷ１〜ＲＷ３は、主に、導電性膜ＰＦ１とバリアメタル膜ＢＭ３とから構成されている。本実施の形態では、バリアメタル膜ＢＭ３、バリアメタル膜ＢＭ３上に形成された導電性膜ＰＦ１、および、導電性膜ＰＦ１上に形成された導電性膜ＰＦ２からなる再配線ＲＷ１〜ＲＷ３を例示している。
導電性膜ＰＦ１は、例えば銅を主成分とする材料からなる。導電性膜ＰＦ２は、導電性膜ＰＦ１と異なる材料からなり、例えばニッケルからなる。また、導電性膜ＰＦ２は、ニッケル膜と金膜との積層膜としてもよい。導電性膜ＰＦ２は外部接続用の端子ＥＴとの密着性を高めるために設けられた膜であり、所望の密着性が得られる場合には形成しなくてもよい。すなわち、導電性膜ＰＦ２と外部接続用の端子ＥＴの密着性は、導電性膜ＰＦ１と外部接続用の端子ＥＴの密着性よりも高い。また、再配線ＲＷの全体としての抵抗を下げるため、導電性膜ＰＦ１は導電性膜ＰＦ２よりもシート抵抗の低い材料で形成し、導電性膜ＰＦ２よりも厚い膜厚で形成されている。また、同様の理由で、導電性膜ＰＦ１はバリアメタル膜ＢＭ３よりもシート抵抗の低い材料で形成し、バリアメタル膜ＢＭ３よりも厚い膜厚で形成されている。
バリアメタル膜ＢＭ３は、例えばチタン、タンタルまたはクロムを含む導電性膜であり、導電性膜ＰＦ１（銅）の拡散を防止する機能を有する。また、バリアメタル膜ＢＭ３は、上記の材料の単層膜でもよいが、この単層膜上に、例えば、窒化チタンまたは窒化タンタルなどの窒化金属膜を形成した積層膜としてもよい。
再配線ＲＷ１〜ＲＷ５上および有機絶縁膜ＰＩＱ１上には、有機絶縁膜ＰＩＱ２が形成されている。また、溝ＧＲは、有機絶縁膜ＰＩＱ２によって埋め込まれる。有機絶縁膜ＰＩＱ２は、有機絶縁膜ＰＩＱ１と同じ材料で構成され、例えばポリイミドからなる絶縁膜で構成される。有機絶縁膜ＰＩＱ２には、開口部ＯＰ３が形成されている。再配線ＲＷ３において、この開口部ＯＰ３から露出した領域が、第２パッド電極ＰＤ２となる。第２パッド電極ＰＤ２は、外部接続用の端子ＥＴと接続するための領域である。
第２パッド電極ＰＤ２上には、ワイヤボンディングまたはバンプ電極などからなる外部接続用の端子ＥＴが形成されている。ワイヤボンディングの材料としては、例えば銅や金が適用できる。バンプ電極の材料としては、例えば半田や金が適用できる。なお、本実施の形態では、外部接続用の端子ＥＴとして、ワイヤボンディングを用いた場合を例示している。
また、有機絶縁膜ＰＩＱ２は必ずしも形成されていなくともよい。その場合、外部接続用の端子ＥＴが接続される再配線ＲＷ３の一部の領域を、第２パッド電極ＰＤ２と見做すことができる。
しかし、より高い信頼性を確保したい場合には、有機絶縁膜ＰＩＱ２を形成する方が好ましい。特に、本実施の形態においては、溝ＧＲの底部に絶縁膜ＩＦ１が露出している。半導体装置の外部から、溝ＧＲを経由して、水分などが侵入する恐れがあるが、溝ＧＲの底部に絶縁膜ＩＦ１のみが形成されている場合と比較して、溝ＧＲの内部を有機絶縁膜ＰＩＱ２で埋め込んだ場合の方が、上記水分の侵入をより確実に防止することができる。
＜半導体装置の製造方法について＞
本実施の形態における半導体装置の製造方法を、図３〜図９を用いて説明する。図３は、第４配線Ｍ４とその下層構造とを示す断面図であり、図４〜図９は、第４配線Ｍ４とその上層構造とを示す断面図である。なお、これらの断面図は、図２と同様に、図１のＡ−Ａ断面に対応している。
また、本実施の形態では、多層配線層を５層の配線層により構成することについて説明するが、積層される配線層の数は５層より少なくてよいし、多くてもよい。また、本実施の形態の主な特徴は、多層配線層よりも上の構造体およびその製造方法にあるため、半導体基板の主面近傍に形成する半導体素子の具体的な製造方法についての説明は、一部省略する。
まず、図３に示すように、例えば１〜１０Ωｃｍの比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウェハ）ＳＢを用意する。次に、半導体基板ＳＢに、活性領域を規定する複数の素子分離部ＳＴＩを形成する。素子分離部ＳＴＩは、例えば主に酸化シリコンからなる絶縁膜を、半導体基板ＳＢに形成された溝内に埋め込むことにより形成する。
次に、半導体基板ＳＢに不純物を導入してウエルＷＬを形成した後、ウエルＷＬ上にゲート絶縁膜を介して形成されたゲート電極と、ウエルＷＬ内に形成されたソース・ドレイン領域とを含むＭＩＳＦＥＴ１ＴｒおよびＭＩＳＦＥＴ２Ｔｒを、それぞれ形成する。
次に、半導体基板ＳＢ上に、ＭＩＳＦＥＴ１ＴｒおよびＭＩＳＦＥＴ２Ｔｒを覆う層間絶縁膜ＩＬ０を形成する。層間絶縁膜ＩＬ０は、例えば酸化シリコン膜からなり、例えばＣＶＤ法などを用いて形成することができる。次に、フォトリソグラフィ技術およびドライエッチング法を用いて、層間絶縁膜ＩＬ０内にコンタクトホールを形成する。その後、コンタクトホール内に例えばタングステンからなる金属膜を埋め込むことで、プラグＰＧを形成する。プラグＰＧは、ＭＩＳＦＥＴ１ＴｒまたはＭＩＳＦＥＴ２Ｔｒなどに接続される。
次に、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ０上に、層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、酸化シリコンよりも誘電率の低い材料で構成され、例えばＳｉＯＣのような炭素を含む酸化シリコンで構成される。第１配線Ｍ１は、所謂ダマシン技術を用いて形成される。すなわち、層間絶縁膜ＩＬ１内に溝を形成し、この溝内に、銅を主体とする導電性膜を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、溝外の余分な導電性膜を除去することで、第１配線Ｍ１が形成される。この第１配線Ｍ１は、プラグＰＧの上面に接続される。なお、銅と層間絶縁膜ＩＬ１との間に銅の拡散を防止するバリアメタル膜を形成してもよい。
次に、層間絶縁膜ＩＬ１上に、第１配線Ｍ１を覆うように層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、層間絶縁膜ＩＬ１と同様の材料で構成される。また、第１配線Ｍ１の表面には銅の拡散を防止する機能を有する、例えば炭窒化シリコンからなるバリア絶縁膜が形成されているが、ここでは図示を省略する。次に、層間絶縁膜ＩＬ２にビアホールと配線用の溝を形成し、この溝内に、例えば銅を主体とする導電性膜を埋め込み、ＣＭＰ法を用いて、溝外の余分な導電性膜を除去することで、ビアＶ１と第２配線Ｍ２が形成される。すなわち、ビアＶ１と第２配線Ｍ２は、ダマシン法の一種であるデュアルダマシン（Dual Damascene）法によって形成されており、一体化している。このビアＶ１は、第１配線Ｍ１の上面に接続される。なお、銅と層間絶縁膜ＩＬ２との間に銅の拡散を防止するバリアメタル膜を形成してもよい。
次に、層間絶縁膜ＩＬ２上および第２配線Ｍ２上に、層間絶縁膜ＩＬ３を形成する。その後、ビアＶ１と第２配線Ｍ２とを形成した時と同様の手法を用いて、層間絶縁膜ＩＬ３に、ビアＶ２と第３配線Ｍ３とを形成する。次に、層間絶縁膜ＩＬ３上および第３配線Ｍ３上に、層間絶縁膜ＩＬ４を形成する。その後、ビアＶ１と第２配線Ｍ２とを形成した時と同様の手法を用いて、層間絶縁膜ＩＬ４に、ビアＶ３と第４配線Ｍ４とを形成する。なお、層間絶縁膜ＩＬ３および層間絶縁膜ＩＬ４の材料は、層間絶縁膜ＩＬ２と同様である。
図４は、層間絶縁膜ＩＬ５、ビアＶ４、第５配線Ｍ５、絶縁膜ＩＦ１および開口部ＯＰ１の形成工程を示している。
まず、層間絶縁膜ＩＬ４上に、第４配線Ｍ４を覆うように層間絶縁膜ＩＬ５を形成する。層間絶縁膜ＩＦ５は、無機材料からなる絶縁膜であり、例えば酸化シリコンまたはフッ素を添加した酸化シリコンからなる。また、第４配線Ｍ４の表面には銅の拡散を防止する機能を有する、例えば炭窒化シリコンからなるバリア絶縁膜が形成されているが、ここでは図示を省略する。
次に、フォトリソグラフィ技術およびドライエッチング法を用いて、層間絶縁膜ＩＬ５にビアホールを形成する。その後、ビアホール内に例えばタングステンの金属膜を埋め込むことで、ビアＶ４を形成する。このビアＶ４は、第４配線Ｍ４の上面に接続される。
次に、層間絶縁膜ＩＬ５上に第５配線Ｍ５を形成する。まず、層間絶縁膜ＩＬ５上に、ＣＶＤ法またはスパッタリング法を用いて、バリアメタル膜ＢＭ１、導電性膜ＡＬおよびバリアメタル膜ＢＭ２を順次積層させる。その後、フォトリソグラフィ技術およびドライエッチング法を用いてパターニングを行うことで、第５配線Ｍ５が形成される。第５配線Ｍ５は、多層配線層の最上層に複数形成される配線であり、そのうちの一部が第１パッド電極ＰＤ１となる。この第５配線Ｍ５（第１パッド電極ＰＤ１）は、ビアＶ４の上面に接続される。
ここで、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２は、それぞれ、窒化チタン、または、窒化チタンとチタンの積層膜で構成されている。また、導電性膜ＡＬはアルミニウムを主体として構成されている。バリアメタル膜ＢＭ１の膜厚は３０〜１００ｎｍ程度であり、導電性膜ＡＬの膜厚は３００〜５００ｎｍ程度であり、バリアメタル膜ＢＭ２の膜厚は３０〜１００ｎｍ程度である。また、バリアメタル膜ＢＭ２は形成しなくともよいが、本実施の形態では、バリアメタル膜ＢＭ２を形成する場合で説明する。
次に、第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上に、絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、ＰＥＣＶＤ法を用いて形成され、無機材料からなる絶縁膜であり、例えば窒化シリコンまたは酸窒化シリコンからなる。また、絶縁膜ＩＦ１は、最初に酸化シリコン膜を形成し、その酸化シリコン膜上に窒化シリコン膜を形成した積層膜で構成してもよい。何れの場合も、絶縁膜ＩＦ１の膜厚は５００〜８００ｎｍ程度である。
次に、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ１に、開口部ＯＰ１を形成する。これにより、開口部ＯＰ１の底面において、第１パッド電極ＰＤ１の上面の一部が露出する。
この時、露出した第１パッド電極ＰＤ１において、バリアメタル膜ＢＭ２を除去してもよい。すなわち、開口部ＯＰ１を導電性膜ＡＬまで到達するように形成してもよい。バリアメタル膜ＢＭ２は、必ずしも除去されていなくともよいが、再配線ＲＷ３と第１パッド電極ＰＤ１との間の抵抗をより低くしたい場合には、バリアメタル膜ＢＭ２を除去することは有効である。本実施の形態では、バリアメタル膜ＢＭ２を除去せずに、開口部ＯＰ１を形成した場合を例示する。
以上の工程を経て、半導体基板ＳＢと、半導体基板ＳＢ上に形成された多層配線層および層間絶縁膜ＩＬ５と、多層配線層のうち最上層の配線層に形成された第１パッド電極ＰＤ１と、第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上に形成され、且つ、無機材料からなる絶縁膜ＩＦ１とが準備される。
図５は、有機絶縁膜ＰＩＱ１、開口部ＯＰ２および溝ＧＲの形成工程を示している。
まず、第１パッド電極ＰＤ１上および絶縁膜ＩＦ１上に、有機絶縁膜ＰＩＱ１を形成する。有機絶縁膜ＰＩＱ１は、塗布法を用いて形成される有機樹脂膜であり、例えば、感光性のポリイミドからなる。有機絶縁膜ＰＩＱ１の膜厚は３〜７μｍ程度である。その後、有機絶縁膜ＰＩＱ１に熱処理を施して硬化させる。
次に、有機絶縁膜ＰＩＱ１を、選択的に露光して現像することで、パターニングする。これにより、有機絶縁膜ＰＩＱ１に、第１パッド電極ＰＤ１に達する開口部ＯＰと、絶縁膜ＩＦ１に達する溝ＧＲとを形成する。なお、開口部ＯＰ２は、開口部ＯＰ１に連通するように、開口部ＯＰ１よりも大きい口径で形成されることが好ましい。ここで、溝ＧＲは、溝ＧＲの底部において絶縁膜ＩＦ１の一部が露出するように、有機絶縁膜ＰＩＱ１を貫通して形成されることが重要である。また、本実施の形態においては、開口部ＯＰ２および溝ＧＲの形成工程を同時に行うことができるので、製造工程を簡略化することができる。
図６は、バリアメタル膜ＢＭ３およびシード層ＳＤの形成工程を示している。
まず、有機絶縁膜ＰＩＱ１上、開口部ＯＰ２内の第１パッド電極ＰＤ１上、および、溝ＧＲ内の絶縁膜ＩＦ１上に、スパッタリング法を用いて、バリアメタル膜ＢＭ３を形成する。バリアメタル膜ＢＭ３は、例えばチタン、タンタルまたはクロムを含む導電性膜であり、導電性膜ＰＦ１（銅）の拡散を防止する機能を有する。また、バリアメタル膜ＢＭ３は、上記の材料の単層膜でもよいが、この単層膜上に、例えば、窒化チタンまたは窒化タンタルなどの窒化金属膜を形成した積層膜としてもよい。何れの場合も、バリアメタル膜ＢＭ３の膜厚は５０〜１００ｎｍ程度である。
ここで、溝ＧＲの底部において、バリアメタル膜ＢＭ３が、無機材料からなる絶縁膜ＩＦ１上に形成されることが重要である。すなわち、平面視において、後の工程において形成される再配線ＲＷ１と再配線ＲＷ２との間の領域において、バリアメタル膜ＢＭ３が、有機絶縁膜ＰＩＱ１上だけでなく、絶縁膜ＩＦ１上にも形成されることが重要である。
バリアメタル膜ＢＭ３の形成工程後、バリアメタル膜ＢＭ３上に、スパッタリング法を用いて、シード層ＳＤを形成する。シード層ＳＤは、次工程の導電性膜ＰＦ１と同材料で構成され、例えば銅からなる。なお、シード層ＳＤの膜厚は２００〜４００ｎｍ程度である。
図７は、レジストパターンＰＲ１、導電性膜ＰＦ１および導電性膜ＰＦ２の形成工程を示している。
まず、シード層ＳＤを介してバリアメタル膜ＢＭ３上に、再配線ＲＷ１〜ＲＷ５が形成される領域を開口するレジストパターンＰＲ１を形成する。次に、レジストパターンＰＲ１から露出しているシード層ＳＤ上に、めっき法を用いて、導電性膜ＰＦ１および導電性膜ＰＦ２を順次形成する。これにより、シード層ＳＤは、導電性膜ＰＦ１と一体化する。
導電性膜ＰＦ１は、再配線ＲＷ１〜ＲＷ５の主要部分を構成する膜であり、低抵抗化のために導電性膜ＰＦ２よりもシート抵抗の低い材料で構成され、例えば銅からなる。また、導電性膜ＰＦ１の膜厚は、導電性膜ＰＦ２の膜厚よりも厚く、４〜７μｍ程度である。
導電性膜ＰＦ２は、導電性膜ＰＦ１と異なる材料からなり、例えばニッケルからなる。また、導電性膜ＰＦ２は、ニッケル膜と金膜との積層膜としてもよい。何れの場合も、導電性膜ＰＦ２の膜厚は、１〜２μｍ程度である。
図８は、レジストパターンＰＲ１の除去工程を示している。
レジストパターンＰＲ１は、アッシング処理、または、ウェットエッチングによる剥離処理などによって除去される。これにより、導電性膜ＰＦ１および導電性膜ＰＦ２から露出している領域（導電性膜ＰＦ１および導電性膜ＰＦ２が形成されていない領域）において、シード層ＳＤが露出する。
図９は、シード層ＳＤおよびバリアメタル膜ＢＭ３の除去工程、並びに、再配線ＲＷ１〜ＲＷ３の形成工程を示している。
まず、露出しているシード層ＳＤを、ウェットエッチングまたはドライエッチングによって、除去する。これにより、シード層ＳＤ下に形成されていたバリアメタル膜ＢＭ３が露出する。続いて、露出したバリアメタル膜ＢＭ３を、ウェットエッチングによって除去することで、各導電性膜ＰＦ１の下に、それぞれバリアメタル膜ＢＭ３が選択的に残される。このようにして、導電性膜ＰＦ１、導電性膜ＰＦ２およびバリアメタル膜ＢＭ３を有し、再配線ＲＷ１〜ＲＷ３が形成される。
図９の工程の後、有機絶縁膜ＰＩＱ２、開口部ＯＰ３および外部接続用の端子ＥＴが形成され、図２に示される半導体装置が製造される。
まず、有機絶縁膜ＰＩＱ１上に、再配線ＲＷ１〜ＲＷ３を覆うように、有機絶縁膜ＰＩＱ２を形成する。有機絶縁膜ＰＩＱ２は、有機絶縁膜ＰＩＱ１と同じ材料からなる。ここで、溝ＧＲは、有機絶縁膜ＰＩＱ２によって埋め込まれる。
次に、有機絶縁膜ＰＩＱ２を、選択的に露光して現像することで、パターニングする。これにより、有機絶縁膜ＰＩＱ２に、開口部ＯＰ３を形成する。この開口部ＯＰ３から露出した領域の再配線ＲＷ３が、第２パッド電極ＰＤ２となる。第２パッド電極ＰＤ２は、外部接続用の端子ＥＴと接続するための領域である。その後、第２パッド電極ＰＤ２上に、ワイヤボンディングまたはバンプ電極などからなる外部接続用の端子ＥＴが形成される。なお、本実施の形態では、外部接続用の端子ＥＴとして、ワイヤボンディングを用いた場合を例示している。
また、上述したように、有機絶縁膜ＰＩＱ２は必ずしも形成しなくともよい。その場合、外部接続用の端子ＥＴが接続される再配線ＲＷ３の一部の領域を、第２パッド電極ＰＤ２と見做すことができる。
＜検討例について＞
以下に、図１８〜図２０を用いて、本願発明者が検討した検討例の半導体装置を説明する。
図１８は、検討例の半導体装置の断面図であり、本実施の形態と同様に、図１のＡ−Ａ線に対応する断面図である。図１９および図２０は、再配線ＲＷ１〜ＲＷ３を形成する際の製造工程中の断面図を示している。
図１８に示されるように、検討例では、本実施の形態と異なり、有機絶縁膜ＰＩＱ１に溝ＧＲが形成されていない。すなわち、平面視において、隣接する再配線ＲＷ１と再配線ＲＷ２との間において、溝ＧＲが形成されていない。また、本実施の形態と同様に、検討例においても、再配線ＲＷ１および再配線ＲＷ２は、互いに異なる電位に接続された再配線である。
以下に、検討例の半導体装置の要部となる製造工程と、その問題点を説明する。
図１９は、本実施の形態の図８に対応する製造工程を示しており、図２０は、本実施の形態の図９に対応する製造工程を示している。
図１９に示されるように、有機絶縁膜ＰＩＱ１上に、スパッタリング法を用いて、バリアメタル膜ＢＭ３およびシード層ＳＤが形成される。その後、シード層ＳＤ上に、めっき法を用いて、導電性膜ＰＦ１および導電性膜ＰＦ２が順次形成される。
次に、図２０に示すように、導電性膜ＰＦ１が形成されていない領域において、シード層ＳＤおよびバリアメタル膜ＢＭ３を除去する。この時、バリアメタル膜ＢＭ３の一部が、有機絶縁膜ＰＩＱ１上に残されてしまう場合がある。このため、再配線ＲＷ１と再配線ＲＷ２との間において、ＨＡＳＴ試験での寿命が劣化するという問題が発生した。ＨＡＳＴ試験での寿命が劣化するということは、再配線ＲＷ１と再配線ＲＷ２との間の絶縁耐性が劣化していることを意味し、再配線ＲＷ１と再配線ＲＷ２との間のリーク電流が、経時的に増加することを意味する。すなわち、半導体装置の信頼性が低下する。
また、本発明者が行ったＨＡＳＴ試験では、再配線ＲＷ１と再配線ＲＷ２との間の距離が、１５μｍの場合には不良判定は無かったが、上記距離が１２μｍ以下になると不良判定が著しく増加した。
このような問題の原因について、本発明者の考察を以下に記す。ここでは、バリアメタル膜ＢＭ３の材料の一部としてチタンを用い、有機絶縁膜ＰＩＱ１の材料としてＣ−Ｈ結合などのような炭素を含有するポリイミドを用いた場合で説明する。
バリアメタル膜ＢＭ３のチタンは、スパッタリング法によって、有機絶縁膜ＰＩＱ１上に形成されるが、この時、チタンの一部がポリイミド中に含まれる炭素と反応し、炭化チタンなどの反応生成物ＲＣが形成されることがある。これは、スパッタリング法によってチタンを堆積させる工程の初期段階では、チャンバー内にアルゴンなどのガスが導入されるが、ポリイミドの表面がアルゴンに晒されることで、ポリイミド表面のＣ−Ｈ結合が弱くなっていることが原因である。このため、チタンがポリイミドと反応しやすい状態になっている。
製造工程中には、このような反応生成物ＲＣの発生は予想されていないので、チタンを除去するための通常のウェットエッチングでは反応生成物ＲＣを取りきることが困難である。しかも、この反応生成物ＲＣは導電性を有する。このため、隣接する再配線ＲＷ１と再配線ＲＷ２との間において、反応生成物ＲＣが残存してしまうと、リーク電流が発生しやすくなる。
従って、再配線構造にポリイミドなどからなる有機絶縁膜ＰＩＱ１を用いる場合、このような反応生成物ＲＣの発生をできる限り抑制する、または、反応生成物ＲＣが発生しても、隣接する再配線ＲＷ１と再配線ＲＷ２との間でのリーク電流を発生させないことが重要である。
＜半導体装置の主な特徴について＞
以下に、本実施の形態の半導体装置の主な特徴について説明する。
上述の図１および図２などで説明したように、本実施の形態では、再配線ＲＷ１と再配線ＲＷ２との間の有機絶縁膜ＰＩＱ１に、再配線ＲＷ１および再配線ＲＷ２が延在する方向に沿うように、溝ＧＲを設けている。溝ＧＲは、有機絶縁膜ＰＩＱ１を貫通し、絶縁膜ＩＦ１に達している。絶縁膜ＩＦ１は、無機材料からなる膜である。本明細書中、無機材料とは、有機絶縁膜ＰＩＱ１の形成の際に反応性の炭素原子を含まない材料を意味する。このため、上述の検討例のように、バリアメタル膜ＢＭ３を構成するチタンと、有機絶縁膜ＰＩＱ１を構成するポリイミドとが反応して生成される反応生成物ＲＣは、絶縁膜ＩＦ１上には形成されない。すなわち、反応生成物ＲＣは、溝ＧＲの側部などに形成される恐れはあるが、溝ＧＲの底部では、絶縁膜ＩＦ１が存在しているため、絶縁膜ＩＦ１上に反応生成物ＲＣが形成されない。言い換えれば、絶縁膜ＩＦ１によって、再配線ＲＷ１と再配線ＲＷ２との間のリーク電流の経路が分断されている。従って、本実施の形態の半導体装置は、再配線ＲＷ１と再配線ＲＷ２との間で、反応生成物ＲＣに起因した、ＨＡＳＴ試験での寿命が劣化するという問題、および、リーク電流が増加するという問題を、抑制することができる。従って、半導体装置の信頼性を向上することができる。
また、上記の問題は、複数の再配線ＲＷのうち、最も微細に加工された再配線である再配線ＲＷ１および再配線ＲＷ２のように、互いに隣接する距離が特に近い再配線ＲＷの間で発生しやすい。本実施の形態では、再配線ＲＷ１と再配線ＲＷ２との間の距離は、再配線ＲＷ１の幅または再配線ＲＷ２の幅と同程度として例示した。従って、再配線ＲＷ１と再配線ＲＷ２との間に設けられる溝ＧＲの幅は、再配線ＲＷ１の幅または再配線ＲＷ２の幅よりも小さい。なお、再配線ＲＷ１の幅および再配線ＲＷ２の幅は、再配線ＲＷ１と再配線ＲＷ２との間の距離よりも大きくてもよいことは勿論である。
また、上述のように、本発明者の検討によれば、再配線ＲＷ１と再配線ＲＷ２との間の距離が、１５μｍの場合には不良判定は無かったが、上記距離が１２μｍ以下になると不良判定が著しく増加した。具体的には、互いに隣接する再配線ＲＷ１、ＲＷ２の距離が１５μｍのとき、ＨＡＳＴ試験を２０００時間行ってもリークは発生しなかった。一方で、例えば、互いに隣接する再配線ＲＷ１、ＲＷ２の距離が１２μｍ以下のとき、ＨＡＳＴ試験を５００時間程度行うとリークが発生した。従って、溝ＧＲは、互いに隣接する再配線の間の距離が、１２μｍ以下の領域に形成することが有効である。
例えば、溝ＧＲを、平面視における、再配線ＲＷ１と再配線ＲＷ２との間の領域以外、例えば、再配線ＲＷ３と再配線ＲＷ１との間の領域にも形成することも考えられる。ここで、図１のＡ−Ａ線における断面において、再配線ＲＷ３と再配線ＲＷ１との間の距離は、１２μｍより大きく、例えば１５μｍである。このような領域は、隣接距離が十分に大きいため、有機絶縁膜ＰＩＱ１上に反応生成物ＲＣが形成されたとしても、ＨＡＳＴ試験での寿命の問題、および、リーク電流の問題が、顕著にはならない。このため、溝ＧＲは、再配線ＲＷ３と再配線ＲＷ１との間の領域には、形成しなくともよい。特に、本実施の形態においては、有機絶縁膜ＰＩＱ１の一部を除去して、溝ＧＲの底部に絶縁膜ＩＦ１が露出している。このため、半導体装置の外部から、溝ＧＲを経由して、水分などが侵入する恐れがある。従って、溝ＧＲをむやみに形成すると、むしろ半導体装置全体としての信頼性が低下する恐れもある。従って、溝ＧＲを、再配線ＲＷ１と再配線ＲＷ２との間の領域には形成し、再配線ＲＷ３と再配線ＲＷ１との間の領域には形成しないなど、溝ＧＲは、必要な箇所のみに設けることが好ましい。
また、本実施の形態では、有機絶縁膜ＰＩＱ２は必ずしも形成しなくともよいが、より高い信頼性を確保したい場合には、有機絶縁膜ＰＩＱ２を形成する方が好ましい。そして、溝ＧＲの内部を、有機絶縁膜ＰＩＱ２で埋め込むことが好ましい。上述のように、半導体装置の外部から、溝ＧＲを経由して、水分などが侵入する恐れがあるが、溝ＧＲの底部に絶縁膜ＩＦ１のみが形成されている場合と比較して、溝ＧＲの内部を有機絶縁膜ＰＩＱ２で埋め込んだ場合の方が、上記水分の侵入をより確実に防止することができる。
また、図５に示されるように、溝ＧＲの形成工程は、開口部ＯＰ２の形成工程と同じ工程で行われる。このため、溝ＧＲの形成工程用に、新しくマスクを追加して、個別のエッチング処理などを行う必要が無いので、製造工程の簡略化を図ることができる。
以上のように、本実施の形態では、平面視において、再配線ＲＷ１と再配線ＲＷ２との間の有機絶縁膜ＰＩＱ１に、無機材料からなる絶縁膜ＩＦ１に達する溝ＧＲを形成したことで、半導体装置の信頼性を向上させることができる。
（実施の形態２）
実施の形態２の半導体装置を、図１０〜図１３を用いて以下に説明する。
図１０は、半導体チップＣＨＰの要部断面図であり、実施の形態１の図２と同様に、図１のＡ−Ａ線に沿った断面図である。図１１〜図１３は、図１０の半導体装置の製造工程中の断面図である。
実施の形態１では、溝ＧＲは、有機絶縁膜ＰＩＱ１を貫通し、無機材料からなる絶縁膜ＩＦ１に達するように形成されていた。
これに対し、図１０に示されるように、実施の形態２では、溝ＧＲは、有機絶縁膜ＰＩＱ１および絶縁膜ＩＦ１を貫通し、無機材料からなる層間絶縁膜ＩＬ５に達するように形成されている。
以下に、図１１〜図１３を用いながら、実施の形態２の特徴を詳しく説明する。
図１１は、実施の形態１の図４に対応する製造工程である。実施の形態２では、層間絶縁膜ＩＬ５、ビアＶ４および第５配線Ｍ５の形成工程は、実施の形態１と同じである。実施の形態１では、第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上に、絶縁膜ＩＦ１を形成し、その後、絶縁膜ＩＦ１に開口部ＯＰ１を形成していた。これに対して、実施の形態２では、第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上に、絶縁膜ＩＦ１を形成するが、その後、絶縁膜ＩＦ１に開口部ＯＰ１をしない。
図１２は、実施の形態１の図５に対応する製造工程であり、有機絶縁膜ＰＩＱ１、開口部ＯＰ４および溝ＧＲの形成工程を示している。
まず、絶縁膜ＩＦ１上に有機絶縁膜ＰＩＱ１を形成する。次に、有機絶縁膜ＰＩＱ１を、選択的に露光して現像することで、パターニングする。これにより、有機絶縁膜ＰＩＱ１から、絶縁膜ＩＦ１の一部を露出させる。続いて、パターニングされた有機絶縁膜ＰＩＱ１をマスクとして用いることで、有機絶縁膜ＰＩＱ１から露出している絶縁膜ＩＦ１を、ドライエッチング処理により除去する。これにより、有機絶縁膜ＰＩＱ１および絶縁膜ＩＦ１を貫通し、第１パッド電極ＰＤ１まで達する開口部ＯＰ４と、有機絶縁膜ＰＩＱ１および絶縁膜ＩＦ１を貫通し、層間絶縁膜ＩＬ５に達する溝ＧＲとを形成する。
図１３は、実施の形態１の図６に対応する製造工程であり、バリアメタル膜ＢＭ３およびシード層ＳＤの形成工程を示している。
まず、有機絶縁膜ＰＩＱ１上、開口部ＯＰ４内の第１パッド電極ＰＤ１上、および、溝ＧＲ内の層間絶縁膜ＩＬ５上に、スパッタリング法を用いて、バリアメタル膜ＢＭ３を形成する。バリアメタル膜ＢＭ３の形成工程、膜厚および材料は、実施の形態１と同様である。次に、バリアメタル膜ＢＭ３上に、スパッタリング法を用いて、シード層ＳＤを形成する。シード層ＳＤの形成工程および材料は、実施の形態１と同様である。
その後、実施の形態１と同様の手法を用いて、再配線ＲＷ１〜ＲＷ５、有機絶縁膜ＰＩＱ２、開口部ＯＰ３および外部接続用の端子ＥＴが形成され、図１０に示される半導体装置が製造される。
実施の形態１では、絶縁膜ＩＦ１に開口部ＯＰ１を形成する工程と、有機絶縁膜ＰＩＱ１に開口部ＯＰ２を形成する工程とを、それぞれ別の工程で行っていた。
これに対して、実施の形態２では、有機絶縁膜ＰＩＱ１および絶縁膜ＩＦ１に、同じ工程で開口部ＯＰ４および溝ＧＲを形成することができるので、製造工程の簡略化を図ることができ、製造コストの低減を図ることができる。
また、実施の形態２では、溝ＧＲを、絶縁膜ＩＦ１を貫通し、層間絶縁膜ＩＬ５にまで達するように形成している。ここで、層間絶縁膜ＩＬ５は、絶縁膜ＩＦ１と同様に、無機材料からなる絶縁膜である。従って、実施の形態２においても、実施の形態１と同様に、溝ＧＲの底部では、無機材料からなる層間絶縁膜ＩＬ５が存在しているため、反応生成物ＲＣが形成されない。従って、実施の形態２の半導体装置は、再配線ＲＷ１と再配線ＲＷ２との間で、反応生成物ＲＣに起因した、ＨＡＳＴ試験での寿命が劣化するという問題、および、リーク電流が増加するという問題を、抑制することができる。従って、半導体装置の信頼性を向上することができる。
なお、図１２で説明したように、実施の形態２では、有機絶縁膜ＰＩＱ１をマスクとして用いることで、絶縁膜ＩＦ１を、ドライエッチング処理により除去している。すなわち、有機絶縁膜ＰＩＱ１の表面は、ドライエッチング処理中のプラズマによるダメージを受ける点が、実施の形態１には無かった点である。この時のドライエッチング処理には、炭素およびフッ素を含有する分子からなる第１ガス、酸素を含有する第２ガス、および、不活性ガスである第３ガスが用いられる。例えば、第１ガスはＣＦ４であり、第２ガスはＯ２であり、第３ガスはＡｒである。
有機絶縁膜ＰＩＱ１の表面が、上記ドライエッチング処理によるダメージを受けると、有機絶縁膜ＰＩＱ１の上層部に硬化層が形成される。この硬化層は、有機絶縁膜ＰＩＱ１と、バリアメタル膜ＢＭ３との密着性を低下させることがあり、これに起因して、有機絶縁膜ＰＩＱ１と、再配線ＲＷ１〜ＲＷ５との密着性が低下する恐れがある。従って、半導体装置の信頼性という点では、実施の形態１の半導体装置の方が、実施の形態２の半導体装置よりも優れている。しかしながら、市場から要求される製品の仕様によっては、実施の形態２の半導体装置で十分な場合もある。その場合、上述のように、実施の形態２は、実施の形態１よりも、製造工程を簡略化でき、製造コストを抑制することができる。
その他の特徴については、実施の形態２と実施の形態１とで同様である。
（実施の形態３）
実施の形態３の半導体装置を、図１４〜図１７を用いて以下に説明する。
図１４は、半導体チップＣＨＰの要部断面図であり、実施の形態１の図２と同様に、図１のＡ−Ａ線に沿った断面図である。図１５〜図１７は、図１４の半導体装置の製造工程中の断面図である。
実施の形態３では、実施の形態１と同様に、絶縁膜ＩＦ１に開口部ＯＰ１が形成されており、更に、絶縁膜ＩＦ１に開口部ＯＰ５も形成されている。また、実施の形態３では、実施の形態２と同様に、溝ＧＲの底部において、無機材料からなる層間絶縁膜ＩＬ５が露出している。
以下に、図１５〜図１７を用いながら、実施の形態３の特徴を詳しく説明する。
図１５は、実施の形態１の図４に対応する製造工程である。実施の形態３では、層間絶縁膜ＩＬ５、ビアＶ４および第５配線Ｍ５の形成工程は、実施の形態１と同じである。実施の形態１では、第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上に、絶縁膜ＩＦ１を形成し、その後、絶縁膜ＩＦ１に、開口部ＯＰ１を形成していた。これに対して、実施の形態３では、第１パッド電極ＰＤ１上および層間絶縁膜ＩＬ５上に、絶縁膜ＩＦ１を形成し、その後、絶縁膜ＩＦ１に、開口部ＯＰ１および開口部ＯＰ５を形成する。実施の形態３の開口部ＯＰ１は、実施の形態１と同様に、第１パッド電極ＰＤ１の一部を露出している。また、開口部ＯＰ５の底部では、層間絶縁膜ＩＬ５の一部が露出している。
図１６は、実施の形態１の図５に対応する製造工程であり、有機絶縁膜ＰＩＱ１、開口部ＯＰ２および溝ＧＲの形成工程を示している。
まず、露出している第１パッド電極ＰＤ１上、露出している層間絶縁膜ＩＬ５上、および、絶縁膜ＩＦ１上に有機絶縁膜ＰＩＱ１を形成する。次に、有機絶縁膜ＰＩＱ１を、選択的に露光して現像することで、パターニングする。これにより、有機絶縁膜ＰＩＱ１に、第１パッド電極ＰＤ１が露出するように、開口部ＯＰ１を開口する開口部ＯＰ２と、層間絶縁膜ＩＬ５が露出するように、開口部ＯＰ５を開口する溝ＧＲとを形成する。
図１７は、実施の形態１の図６に対応する製造工程であり、バリアメタル膜ＢＭ３およびシード層ＳＤの形成工程を示している。
まず、有機絶縁膜ＰＩＱ１上、開口部ＯＰ２内の第１パッド電極ＰＤ１上、および、溝ＧＲ内の層間絶縁膜ＩＬ５上に、スパッタリング法を用いて、バリアメタル膜ＢＭ３を形成する。バリアメタル膜ＢＭ３の形成工程および材料は、実施の形態１と同様である。次に、バリアメタル膜ＢＭ３上に、スパッタリング法を用いて、シード層ＳＤを形成する。シード層ＳＤの形成工程、膜厚および材料は、実施の形態１と同様である。
その後、実施の形態１と同様の手法を用いて、再配線ＲＷ１〜ＲＷ５、有機絶縁膜ＰＩＱ２、開口部ＯＰ３および外部接続用の端子ＥＴが形成され、図１４に示される半導体装置が製造される。
実施の形態３では、絶縁膜ＩＦ１に開口部ＯＰ１を形成する工程と同じ工程で、絶縁膜ＩＦ１に開口部ＯＰ５も形成し、有機絶縁膜ＰＩＱ１に開口部ＯＰ２を形成する工程と同じ工程で、有機絶縁膜ＰＩＱ１に溝ＧＲも形成する。従って、実施の形態３の製造工程数は、実施の形態１の製造工程数と同じである。
また、実施の形態３では、実施の形態２と同様に、溝ＧＲの底部では、無機材料からなる層間絶縁膜ＩＬ５が存在しているため、層間絶縁膜ＩＬ５上に反応生成物ＲＣが形成されない。従って、実施の形態３の半導体装置は、再配線ＲＷ１と再配線ＲＷ２との間で、反応生成物ＲＣに起因した、ＨＡＳＴ試験での寿命が劣化するという問題、および、リーク電流が増加するという問題を、抑制することができる。従って、半導体装置の信頼性を向上することができる。
その他の特徴については、実施の形態３と実施の形態１とで同様である。
以上、本発明者によってなされた発明を各実施の形態に基づき具体的に説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、各配線Ｍ１〜Ｍ４について、銅を主体とするダマシン構造で記載したが、アルミニウムを主体とする導電性膜をパターニングして形成する配線構造でも同様の効果を得ることができる。
１Ｔｒ、２Ｔｒ ＭＩＳＦＥＴ
ＡＬ 導電性膜
ＡＲ 領域
ＢＭ１、ＢＭ２、ＢＭ３ バリアメタル膜
ＣＨＰ 半導体チップ
ＥＴ 外部接続用の端子
ＧＲ 溝
ＩＦ１ 絶縁膜
ＩＬ０、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５ 層間絶縁膜（絶縁膜）
Ｍ１ 第１配線
Ｍ２ 第２配線
Ｍ３ 第３配線
Ｍ４ 第４配線
Ｍ５ 第５配線
ＯＰ、ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、ＯＰ５ 開口部
ＰＤ１ 第１パッド電極
ＰＤ２ 第２パッド電極
ＰＦ１、ＰＦ２ 導電性膜
ＰＧ プラグ
ＰＩＱ１、ＰＩＱ２ 有機絶縁膜
ＲＣ 反応生成物
ＰＲ１ レジストパターン
ＲＷ１、ＲＷ２、ＲＷ３、ＲＷ４、ＲＷ５ 再配線
ＳＤ シード層
ＳＴＩ 素子分離部
ＳＢ 半導体基板
Ｖ１、Ｖ２、Ｖ３、Ｖ４ ビア
ＷＬ ウエル

Claims (20)

  1. 半導体基板と、
    前記半導体基板上に形成され、且つ、複数の層間絶縁膜および複数の配線層を有する多層配線層と、
    前記複数の層間絶縁膜のうち、最上層の層間絶縁膜上に形成され、且つ、前記複数の配線層のうち最上層の配線層に形成された複数の第１パッド電極と、
    前記複数の第１パッド電極の各々の上、および、前記最上層の層間絶縁膜上に形成され、且つ、無機材料からなる絶縁膜と、
    前記絶縁膜上に形成された第１有機絶縁膜と、
    前記第１有機絶縁膜中および前記絶縁膜中に設けられ、且つ、前記複数の第１パッド電極の各々に、それぞれ達する複数の第１開口部と、
    前記第１有機絶縁膜上、および、前記複数の第１開口部の各々の内部に、それぞれ形成された複数の再配線と、
    を有し、
    前記複数の再配線の各々は、第１バリアメタル膜と、前記第１バリアメタル膜上に形成された第１導電性膜とを含み、
    前記複数の再配線は、
    平面視において第１方向に延在する第１部分を含む第１再配線と、
    平面視において前記第１方向に延在し、且つ、平面視において前記第１方向に直交する第２方向において前記第１部分に隣接する第２部分を含む第２再配線と、
    を有し、
    平面視において、前記第１再配線の前記第１部分と前記第２再配線の前記第２部分との間に位置する前記第１有機絶縁膜には、前記第１方向に沿って延在し、且つ、前記第１有機絶縁膜を貫通して、前記絶縁膜に達する溝が形成され、
    前記第２方向において、前記溝の幅は、前記第１再配線の前記第１部分の幅または前記第２再配線の前記第２部分の幅よりも小さい、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１再配線および前記第２再配線は、互いに異なる電位に接続されている、半導体装置。
  3. 請求項１に記載の半導体装置において、更に、
    前記複数の再配線の各々の上、および、前記第１有機絶縁膜上には、第２有機絶縁膜が形成され、
    前記溝の内部には、前記第２有機絶縁膜が埋め込まれている、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記最上層の層間絶縁膜は、無機材料からなり、
    前記溝は、更に、前記絶縁膜も貫通して、前記最上層の層間絶縁膜に達している、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記複数の再配線は、前記第１再配線および前記第２再配線とは異なる第３再配線を更に有し、
    前記第３再配線は、平面視において前記第１方向に延在し、且つ、前記第２方向で前記第１再配線の前記第１部分と隣接する第３部分を含み、
    前記第２方向において、前記第３再配線の前記第３部分と前記第１再配線の前記第１部分との間の距離は、前記第１再配線の前記第１部分と前記第２再配線の前記第３部分との間の距離よりも大きく、
    平面視において、前記第３再配線の前記第３部分と前記第１再配線の前記第１部分との間の前記第１有機絶縁膜には、溝が形成されていない、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第２方向において、前記第１再配線の前記第１部分と前記第２再配線の前記第２部分との間の距離は、１２μｍ以下である、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記第１有機絶縁膜は、ポリイミドからなり、
    前記第１バリアメタル膜は、チタン、タンタルまたはクロムを含む材料からなり、
    前記絶縁膜は、窒化シリコンまたは酸窒化シリコンからなる、半導体装置。
  8. 半導体基板と、
    前記半導体基板上に形成され、且つ、複数の層間絶縁膜および複数の配線層を有する多層配線層と、
    前記複数の層間絶縁膜のうち、最上層の層間絶縁膜上に形成され、且つ、前記複数の配線層のうち最上層の配線層に形成された複数の第１パッド電極と、
    前記複数の第１パッド電極の各々の上、および、前記最上層の層間絶縁膜上に形成され、且つ、無機材料からなる絶縁膜と、
    前記絶縁膜上に形成された第１有機絶縁膜と、
    前記第１有機絶縁膜中および前記絶縁膜中に設けられ、且つ、前記複数の第１パッド電極の各々に、それぞれ達する複数の第１開口部と、
    前記第１有機絶縁膜上、および、前記複数の第１開口部の各々の内部に、それぞれ形成された複数の再配線と、
    前記複数の再配線の各々の上、および、前記第１有機絶縁膜上に形成された第２有機絶縁膜と、
    を有し、
    前記複数の再配線の各々は、第１バリアメタル膜と、前記第１バリアメタル膜上に形成された第１導電性膜とを含み、
    前記複数の再配線は、互いに隣接する第１再配線および第２再配線を有し、
    平面視において、前記第１再配線と前記第２再配線との間に位置する前記第１有機絶縁膜には、前記第１有機絶縁膜を貫通して、前記絶縁膜に達する溝が形成され、
    前記溝の内部には、前記第２有機絶縁膜が埋め込まれている、半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第１再配線および前記第２再配線は、互いに異なる電位に接続されている、半導体装置。
  10. 請求項８に記載の半導体装置において、
    前記最上層の層間絶縁膜は、無機材料からなり、
    前記溝は、更に、前記絶縁膜も貫通して、前記最上層の層間絶縁膜に達している、半導体装置。
  11. 請求項８に記載の半導体装置において、
    前記複数の再配線は、前記第１再配線および第２再配線とは異なり、且つ、前記第１再配線と隣接する第３再配線を更に有し、
    前記第３再配線と前記第１再配線との間の距離は、前記第１再配線と前記第２再配線との間の距離よりも大きく、
    前記第３再配線と前記第１再配線との間の前記第１有機絶縁膜には、溝が形成されていない、半導体装置。
  12. 請求項８に記載の半導体装置において、
    前記第１再配線と前記第２再配線との間の距離は、１２μｍ以下である、半導体装置。
  13. 請求項８に記載の半導体装置において、
    前記第１有機絶縁膜および前記第２有機絶縁膜は、それぞれポリイミドからなり、
    前記第１バリアメタル膜は、チタン、タンタルまたはクロムを含む材料からなり、
    前記絶縁膜は、窒化シリコンまたは酸窒化シリコンからなる、半導体装置。
  14. （ａ）半導体基板と、半導体基板上に形成され、且つ、複数の層間絶縁膜および複数の配線層を有する多層配線層と、前記複数の層間絶縁膜のうち、最上層の層間絶縁膜上に形成され、且つ、前記複数の配線層のうち最上層の配線層に形成された複数の第１パッド電極と、前記複数の第１パッド電極の各々の上、および、前記最上層の層間絶縁膜上に形成され、且つ、無機材料からなる絶縁膜と、を準備する工程、
    （ｂ）前記絶縁膜上に、第１有機絶縁膜を形成する工程、
    （ｃ）前記第１有機絶縁膜中に、前記複数の第１パッド電極の各々に、それぞれ達する複数の第１開口部と、前記絶縁膜に達する溝と、を形成する工程、
    （ｄ）前記第１有機絶縁膜上、前記複数の第１開口部の各々の内部、および、前記溝の内部に、第１バリアメタル膜を形成する工程、
    （ｅ）前記第１バリアメタル膜上に、第１レジストパターンを形成する工程、
    （ｆ）前記第１レジストパターンから露出している領域において、前記第１バリアメタル膜上に、複数の第１導電性膜を形成する工程、
    （ｇ）前記（ｆ）工程後、前記第１レジストパターンを除去する工程、
    （ｈ）前記（ｇ）工程後、前記複数の第１導電性膜から露出している前記第１バリアメタル膜を除去することで、前記第１導電性膜と、前記第１導電性膜の下に残された前記第１バリアメタル膜と、をそれぞれ含む複数の再配線を形成する工程、
    を有し、
    前記複数の再配線は、互いに隣接する第１再配線および第２再配線を有し、
    前記溝は、平面視において、前記第１再配線と前記第２再配線との間の領域に形成されている、半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記（ｄ）工程は、スパッタリング法を用いて行われる、半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記（ｈ）工程は、ウェットエッチングによって行われる、半導体装置の製造方法。
  17. 請求項１４に記載の半導体装置の製造方法において、
    前記（ａ）工程において、前記絶縁膜には、前記複数の第１パッド電極の各々を、それぞれ露出する複数の第２開口部が形成され、
    前記（ｃ）工程において、前記複数の第１開口部の各々は、前記複数の第２開口部の各々に連通するように形成される、半導体装置の製造方法。
  18. 請求項１４に記載の半導体装置の製造方法において、
    前記最上層の層間絶縁膜は、無機材料からなり、
    前記（ａ）工程において、前記絶縁膜には、前記複数の第１パッド電極の各々を、それぞれ露出する複数の第２開口部、および、前記最上層の層間絶縁膜の一部を露出する第３開口部が形成され、
    前記（ｃ）工程において、前記複数の第１開口部の各々は、前記複数の第２開口部の各々に連通するように形成され、前記溝は、前記第３開口部に連通するように形成される、半導体装置の製造方法。
  19. 請求項１４に記載の半導体装置の製造方法において、
    前記最上層の層間絶縁膜は、無機材料からなり、
    前記（ｃ）工程は、
    （ｃ１）前記第１有機絶縁膜を、選択的にパターニングする工程、
    （ｃ２）パターニングされた前記第１有機絶縁膜をマスクとして、前記絶縁膜を除去することで、前記複数の第１パッド電極の各々に、それぞれ達する前記複数の第１開口部と、前記最上層の層間絶縁膜に達する前記溝と、を形成する工程、
    を有する、半導体装置の製造方法。
  20. 請求項１４に記載の半導体装置の製造方法において、更に、
    （ｉ）前記溝の内部を埋め込むように、前記第１有機絶縁膜上、および、前記複数の再配線の各々の上に、第２有機絶縁膜を形成する工程、
    を有する、半導体装置の製造方法。
JP2017249495A 2017-12-26 2017-12-26 半導体装置およびその製造方法 Pending JP2019114750A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017249495A JP2019114750A (ja) 2017-12-26 2017-12-26 半導体装置およびその製造方法
US16/183,359 US10734336B2 (en) 2017-12-26 2018-11-07 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249495A JP2019114750A (ja) 2017-12-26 2017-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019114750A true JP2019114750A (ja) 2019-07-11

Family

ID=66951420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249495A Pending JP2019114750A (ja) 2017-12-26 2017-12-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10734336B2 (ja)
JP (1) JP2019114750A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469187B2 (en) 2019-07-31 2022-10-11 Murata Manufacturing Co., Ltd. Semiconductor device and high-frequency module
WO2023199798A1 (ja) * 2022-04-12 2023-10-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法及び電子機器
US11948986B2 (en) 2020-06-16 2024-04-02 Murata Manufacturing Co., Ltd. Semiconductor device
WO2024225396A1 (ja) * 2023-04-25 2024-10-31 大日本印刷株式会社 配線デバイス及び配線デバイスの製造方法並びに再配線層

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640732A (zh) 2019-09-29 2020-09-08 福建省晋华集成电路有限公司 半导体结构及其形成方法
JP2021136269A (ja) 2020-02-25 2021-09-13 キオクシア株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910713B2 (ja) * 1996-12-25 1999-06-23 日本電気株式会社 半導体装置の製造方法
JP2001085526A (ja) 1999-09-10 2001-03-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP5007250B2 (ja) 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2011161748A1 (ja) * 2010-06-21 2011-12-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013206905A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
JP6356536B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016162848A (ja) * 2015-02-27 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6877261B2 (ja) * 2017-06-23 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6872991B2 (ja) * 2017-06-29 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469187B2 (en) 2019-07-31 2022-10-11 Murata Manufacturing Co., Ltd. Semiconductor device and high-frequency module
US11948986B2 (en) 2020-06-16 2024-04-02 Murata Manufacturing Co., Ltd. Semiconductor device
WO2023199798A1 (ja) * 2022-04-12 2023-10-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法及び電子機器
WO2024225396A1 (ja) * 2023-04-25 2024-10-31 大日本印刷株式会社 配線デバイス及び配線デバイスの製造方法並びに再配線層

Also Published As

Publication number Publication date
US20190198468A1 (en) 2019-06-27
US10734336B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
JP2019114750A (ja) 半導体装置およびその製造方法
JP6814698B2 (ja) 半導体装置の製造方法
TWI238498B (en) Semiconductor device having a guard ring
US9576921B2 (en) Semiconductor device and manufacturing method for the same
JP6872991B2 (ja) 半導体装置およびその製造方法
WO2017056297A1 (ja) 半導体装置およびその製造方法
JP4547247B2 (ja) 半導体装置
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
TW201816970A (zh) 半導體裝置及其製造方法
US20200058543A1 (en) Semiconductor device
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP2009218264A (ja) 半導体装置
JP2009016586A (ja) 半導体装置およびその製造方法
JP2015053371A (ja) 半導体装置およびその製造方法
US20220013481A1 (en) Semiconductor device and method of manufacturing the same
JP2006318988A (ja) 半導体装置
JP7386217B2 (ja) 半導体装置および配線基板
JP2023152318A (ja) 半導体装置およびその製造方法
KR20010070157A (ko) Ｂｇａ형 반도체장치
KR20240039123A (ko) 반도체 장치 및 그 제조 방법
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20110079319A (ko) 반도체 소자 패키지 및 그 제조방법
JP2010187036A (ja) 半導体装置およびその製造方法
WO2017072871A1 (ja) 半導体装置
JP2012038899A (ja) 半導体装置及びその製造方法