[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009218264A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009218264A
JP2009218264A JP2008057720A JP2008057720A JP2009218264A JP 2009218264 A JP2009218264 A JP 2009218264A JP 2008057720 A JP2008057720 A JP 2008057720A JP 2008057720 A JP2008057720 A JP 2008057720A JP 2009218264 A JP2009218264 A JP 2009218264A
Authority
JP
Japan
Prior art keywords
aluminum
wiring
pad
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008057720A
Other languages
English (en)
Inventor
Masahiko Iketa
正彦 井桁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008057720A priority Critical patent/JP2009218264A/ja
Publication of JP2009218264A publication Critical patent/JP2009218264A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】多層の金属配線層を有する半導体装置において、より一層のパッド配置面積の低減を図る。
【解決手段】アルミ３と、アルミ３との間に層間絶縁膜を介して設けられたアルミ２と、アルミ２，３間を接続するコンタクトと、アルミ３に対応して設けられた保護膜の開口部１と、を備え、開口部１の内側領域が、外部電極用パッドであり、かつ、ボンディング領域とプローブテスト領域の二つに分けて使用される半導体装置である。前記ボンディング領域では、アルミ３が露出され、該アルミ３によりアルミ２が隠れている。前記プローブテスト領域では、アルミ２が露出されている。
【選択図】図１

Description

本発明は、多層の金属配線層を有する半導体装置において、一の面上に列状に配置される外部電極用パッドの構造に関する。
半導体チップ上には、一般的に外部電極として導電性のボンディングパッド（以下、パッドと略記する。）が複数配置されている。このパッドは、半導体チップを搭載するパッケージに組み立てる際に、パッケージに設けられた外部端子と電気的に接続される。また、半導体チップをパッケージに組み立てる前の動作試験において、プローブを用いてパッドに電気信号の入出力を行うことで、正常に動作するかどうかの確認が実施される。
近年、半導体チップは高性能化、低コスト化の為に、高集積化が進展している。一方、パッケージへの組み立ての際のボンディング装置の性能や適用する設計ルール等の制約により、パッドのサイズや、隣接パッド間隔は、一定の値より縮小することが困難であった。さらに、高性能化による入出力ピンの本数増加に起因して、半導体チップ上に配置されるパッドの数は増加傾向にある。このため、半導体チップ上において、パッドの占める面積比率が増大し、チップサイズを決定する上で重要な要素となっている。
背景技術に係るパッドについて、図１２を参照して説明する。図１２は、半導体チップ上に設けられた複数のパッドの構造および配置を示した平面図である。各パッドには内部回路への配線が接続されているが、簡略化のためその配線の図示は省略されている。
一般に、金属配線層（アルミニウム等）を有する半導体チップにおいて、パッドは金属配線層の表面を露出して形成される。
図１２において、金属配線層５１が保護用の絶縁膜で覆われているが、その金属配線層５１の表面上においては開口部５２が形成されて前記絶縁膜は存在しない。これにより、開口部５２の内側領域における金属配線層５１の上面がパッドとして露出されている。図１２では同一形状のパッドが４つ、一列に並ぶように配置されている。
動作試験に際してパッドにプローブを接触させると、パッド表面に凹溝形状のプローブ痕が形成される。プローブ痕上にボンディングを行うと、ボンディング部の固着力が低下する。そのため、ボンディングを行う領域（図１２の領域５４）と、プローブを接触させる領域（図１２の領域５３）をパッド上で分けることが行われている。
ここで、プローブを接触させる領域５３の幅に対して、ボンディングを行う領域５４の幅は狭く設定することが可能なため、ボンディングを行う領域５４の周囲部分は無駄なパッド領域となっている。
そこで、プローブテストを行う領域とボンディングを行う領域の幅を変えることで、半導体チップに占められるパッドの配置面積を削減する技術が、特許文献１（特開２００３−６００５１号公報）によって知られている。
特許文献１に記載されているようなパッド配置をとることで、図１２に示されるパッド配置に比較するとパッド配置面積の削減が可能となるが、今後の更なるチップサイズ縮小の要求に対応するには不十分であった。
また一般に、２層以上の金属配線層を備えた半導体チップの場合には、最上層の金属配線層で形成されるパッドと、その下に位置する金属配線層で形成される同形状のパッドとを同じ二次元位置に配置し、それら２つのパッド間をコンタクトプラグで接続する技術が、特許文献２（特開２００１−８５４６５号公報）により知られている。このように上下に配置された２つのパッド間をコンタクトプラグで接続することにより、ボンディング時のパッドの剥がれを抑制することができる。
しかしながら、特許文献２記載の技術では単に同形状の２つのパッドを同じ位置に重ねて接続しただけである。したがって、このような構成に特許文献１記載の技術を適用しても、パッドピッチ縮小効果は特許文献１記載の技術と同じなので、今後の更なる微細化に対応してチップサイズを縮小するには不十分なままであった。
特開２００３−６００５１号公報 特開２００１−８５４６５号公報
本発明の目的は、上記背景技術の課題を解決することができる半導体装置を提供することにある。その目的の一例は、多層の金属配線層を有する半導体装置において、より一層のパッド配置面積の低減が可能なパッドの構造および配置を備えた半導体装置を提供することである。
本発明の一態様の半導体装置では、第１の配線と第２の配線が層間絶縁膜を介して設けられている。第１の配線と第２の配線の間はコンタクトで接続されている。そして、第１の配線に対応して保護膜の開口部が設けられている。
そして、上記の開口部の内側領域が、外部電極用パッドとして使用されると共に、ボンディング領域とプローブテスト領域の二つに分けて使用される。
こうした態様において、ボンディング領域では、第１の配線が露出され、該第１の配線により第２の配線が隠れている。プローブテスト領域では、第２の配線が露出されている。これにより、上記背景技術の課題が解決される。
本発明によれば、多層の金属配線層を有する半導体装置において、パッド配置面積の更なる低減が可能である。
以下、本発明の実施形態について図面を参照して説明する。
本発明は、２層以上の金属配線層を有する半導体装置に適用可能であるが、ここでは一例として、３層のアルミニウム配線を備えた半導体チップの場合について説明する。
以下の説明において、最上層のアルミニウム配線（第１の配線）を第３アルミ、その１層下のアルミニウム配線（第２の配線）を第２アルミと記載する。
なお、本明細書中の表現に関して、「上層」「上面」などに使用される「上」とは、半導体チップ内部から、パッドが配置される半導体チップの一表面へ向かう方向を意味し、また「下」とはその逆方向を意味する。
「第１実施形態」
図１は本発明の第１実施形態による半導体装置のパッド部分のみを示した平面図である。具体例として、半導体チップ上に４つのパッドを一列に配置した場合が図示されている。この図において、長方形状の第３アルミ３が酸窒化シリコン膜（ＳｉＯＮ）やポリイミド膜等の絶縁保護膜で覆われているが、その第３アルミ３の表面の上においては平面視Ｔ字形状の開口部１が設けられて、前記絶縁保護膜は存在しない。これにより、開口部１の内側領域における第３アルミ３の上面がパッドとして露出されている。
また、第３アルミ３の下の配線層に第２アルミ２が位置しており、平面視Ｔ字形状を有している。
図２（Ａ）に図１のＡ−Ａ’部断面を、図２（Ｂ）に図１のＢ−Ｂ’部断面を示す。
図２（Ａ）（Ｂ）において、第３アルミ３と第２アルミ２の間には、シリコン酸化膜（ＳｉＯ2）等で形成される層間絶縁膜５が設けられている。また第３アルミ３と第２アルミ２とは、タングステン（Ｗ）等で形成されるコンタクトプラグ６によって接続されており、電気的に導通している。
半導体装置表面を保護する絶縁保護膜４には開口部１が、第３アルミ３と第２アルミ２の位置に対応して設けられている。
開口部１は、後述のように、図２の左右方向（パッド配列方向）に対して幅１１と幅１２の２種類の幅を有している。尚、第２アルミ２より下に位置する別の配線層等については、図示が省略されている。
図３（Ａ）に第３アルミ３と保護絶縁膜４の開口部１との位置関係を示す。また図３（Ｂ）に第２アルミ２と保護絶縁膜４の開口部１との位置関係を示す。
図３（Ａ）に示されるように、第３アルミ３は一定の幅１０を有している。開口部１は平面視Ｔ字形状で、狭部の幅１１と広部の幅１２の２種類の幅を有している。第３アルミの幅１０は、開口部１の狭部の幅１１より大きく、広部の幅１２より小さい寸法となっている。また開口部１は、図左右方向にて隣接する開口部の形状が１８０度回転するように配置されている。
一方、図３（Ｂ）に示されるように、第２アルミ２は平面視Ｔ字形状で、狭部の幅１３と広部の幅１４の２種類の幅を有している。また第２アルミ２は、図左右方向にて隣接する第２アルミの形状が１８０度回転するように配置されており、かつ、開口部１のＴ字形状に対して、狭部および広部の対応が常に一致するように配置されている。ここで、第２アルミ２の狭部の幅１３は、開口部１の狭部の幅１１よりも小さい。第２アルミ２の広部の幅１４は、開口部１の広部の幅１２よりも大きい。
開口部１を形成する際には、公知のフォトリソグラフィ技術を使用して保護絶縁膜がドライエッチングで除去される。開口部１の、幅１１で形成された狭部においては、第３アルミ３の幅１０よりも開口部１の狭部の幅１１が小さい。そのため、ドライエッチングにより第３アルミ３の表面が露出された時点で、それ以上はドライエッチングによる除去が進行しない。
一方、開口部１の、幅１２で形成された広部においては、第３アルミ３の幅１０よりも開口部１の広部の幅１２が大きい。その結果、第３アルミ３が無い部分ではドライエッチングがさらに進行し、層間絶縁膜５も除去されて、下層の第２アルミ２の上面が一部露出する（図２参照）。
開口部１の広部１２に対応する第２アルミ２の広部の幅１４は開口部１の広部の幅１２よりも大きいので、ドライエッチングで第２アルミ２の表面が露出された時点で、それ以上はドライエッチングによる除去が進行しない。
次に、本発明の半導体装置を用いてパッケージを組み立てるときの、上記パッド部分へのボンディング方法について説明する。図４は上記パッド部分における、ボンディングを行う領域とプローブテストを行う領域とを示す平面図である。
ボンディングの際には図４に示されるように、保護絶縁膜の開口部１の、幅１１で形成されている狭部にのみ、ボンディングを行う領域３０が設定される。図５にそのボンディング時の様子が図１のＡ-Ａ’断面を使って示されている。図５において、幅１１に対応する部分の第３アルミ３にボンディングが実施されてワイヤの先端部分２０が接合されている。開口部の狭部の幅１１は、ボンディングの際に使用する装置の性能に合わせて、必要最小限の幅となるように設定されている。
次に、本発明の半導体装置の動作テストを実施するときの、上記パッドへのプローブテストの方法について説明する。
プローブテストの際には図４に示されるように、保護絶縁膜の開口部１の、幅１２で形成されている広部にのみ、プローブテストを行う領域３１が設定される。図６にそのプローブテスト時の様子が図１のＡ-Ａ’断面を使って示されている。図６において、幅１２に対応する部分の第３アルミ３にプローブの先端部分２１が接触している。開口部１の広部の幅１２は、プローブテストの際に使用する装置のアライメント性能やプローブ寸法等に合わせて、必要最小限の幅となるように設定されている。
なお、第３アルミ３の寸法（図３の幅１０）は開口部の広部の幅１２よりも小さいため、プローブテストに際して、使用するプローブの状態によっては、下層の第２アルミ２の上面とプローブが接触する。第２アルミ２と第３アルミ３はコンタクトプラグ６を介して導通しているので、その場合にも問題なくプローブテストを行うことが可能である。
次に、本実施形態の半導体装置のパッドによる効果を、図７を参照して説明する。
図７（Ａ）は比較例として、平面視Ｔ字形状の第３アルミ３３のみからなるパッドを、２個並べて配置した場合の平面図である。この図において、第３アルミ３３上に保護絶縁膜４の開口部１が設けられている。ここで、保護絶縁膜４は第３アルミ３３に対して、一律に寸法ｄで外周部を覆っている。開口部１の内側領域における第３アルミ３３の表面がパッドになって露出状態である。しかし、第３アルミ３３の外周部が保護絶縁膜４で覆われていることにより、パッドより下の層に存在するトランジスタ回路等に対する耐湿性が確保される。
図７（Ａ）中の開口部１の寸法ａ、ｃはそれぞれ、ボンディングで使用する装置およびプローブテストで使用する装置の性能によってあらかじめ決まっている値である。また、隣接する第３アルミ３３同士の間隔寸法ｂは、半導体装置の製造装置の性能を考慮した設計ルールにより、あらかじめ決まっている値である。
したがって、図７（Ａ）の比較例において、隣接するパッドの配置に必要な長さＬ１は、以下の式で定義される。
Ｌ１＝ａ＋ｂ＋ｃ＋２ｄ
次に、図７（Ｂ）は、本発明に係るパッドを２個並べて配置した場合の平面図である。この図において、長方形状の第３アルミ３上に保護絶縁膜４の開口部１が設けられている。図７（Ｂ）中のａ、ｂ、ｃの寸法は、あらかじめ決まっている値であり、先の比較例の場合と同じ寸法となっている。ここで、本発明においては、第３アルミ３の下の層に第２アルミ２が設けられており、第２アルミ２が露出されている部分２ａの外周部における保護絶縁膜４の覆い寸法についても、比較例と同様にｄとなっている。
本発明においてはプローブテストに必要な開口幅ｃに対して、第３アルミ３の幅が狭くて足りないが、その不足分は第２アルミ２の上面（露出部分２ａ）で補われている。
したがって、隣接する第３アルミ３同士の間隔は寸法ｂのままで、保護絶縁膜の開口部１の位置を寸法ｅだけ隣接パッド方向に短縮することができる。このため、本発明において、隣接するパッドの配置に必要な長さＬ２は、以下の式で定義される。
Ｌ２＝ａ＋ｂ＋ｃ＋ｄ-ｅ
Ｌ１とＬ２を比較して明らかなように、本発明は比較例に対し、隣接するパッドの配置に必要な長さを、図７の左右方向において、寸法ｄ＋ｅだけ短縮することが可能である。３個以上のパッドを横１列に並べて配置する場合にも同様に、横方向に隣接する２つのパッドの配置に必要な長さを同寸法で短縮することが可能となる。
また、第３アルミ３と第２アルミ２とを接続するコンタクトプラグ６に関しては、その配置場所や個数、形成材料については特に制限は無い。しかし、ボンディング時における第３アルミ３の剥がれ防止を考慮する場合には、ボンディング領域（図４の符号３０参照）の下部に複数のコンタクトプラグを設けることが好ましい。
また、本発明の半導体装置内の金属配線層はアルミニウムに限定されるものでは無い。例えば銅や、銅を含んだ積層膜、または、アルミニウムと他の金属との積層膜等でも、本発明のパッド構造に適用することが可能である。
「第２実施形態」
さらに、本発明に係るパッドの変形例（第２実施形態）について説明する。
図８は本発明の第２実施形態のパッドの構造および配置を示す平面図で、図９は図８のＣ−Ｃ’部分における断面図である。第２アルミ２および保護絶縁膜の開口部１の形状については、先の第１実施形態と同じである。
前述したように、保護絶縁膜の開口部１の、幅１１で形成されている狭部にのみ、ボンディングを行う領域が設定されるが、本例の場合そのボンディング領域のみに第３アルミ３４が存在している。一方、幅１２を有する開口部１の広部の領域（プローブテスト領域）においては、第３アルミ３４は設けられておらず、第２アルミ２の上面が直接露出されている。この点が先の第１実施形態と異なる。
第３アルミ３と第２アルミ２の間はコンタクトプラグ６で接続されている（特に図９参照）。
前記ボンディング領域でのボンディング方法については、前記ボンディング領域の構造が先の第１実施形態と同様であるので、説明を省略する。
前記プローブテスト領域に関しては、プローブが第２アルミ２の上面に接触することで、先の第１実施形態と同様にプローブテストを実施することができる。
プローブテストに際しては、パッドを構成する金属配線層の剥がれは起きないので、本例のようにプローブテスト領域が単層の金属配線層で形成されていても問題はない。
「第３実施形態」
さらに、本発明に係るパッドの別の変形例（第３実施形態）について説明する。
図１０は本発明の第３実施形態のパッドの構造および配置を示す平面図である。
本実施形態は、先の第１実施形態（図１）に示される保護絶縁膜の開口部１および第２アルミ２の形状を変えたものである。第３アルミ３の形状については、先の第１実施形態と同じである。
図１０を参照すると、本実施形態の保護絶縁膜の開口部１５および第２アルミ２２の形状が、第１実施形態のような平面視Ｔ字形状では無く、平面視Ｌ字形状となっている。つまり、第１実施形態では、開口部１および第２アルミ２の幅狭部に対し、開口部１および第２アルミ２の幅広部の両端が図の左右両方向に突き出ている。これと比較して、本実施形態の開口部１５および第２アルミ２２の幅広部はその幅狭部に対し、図左右方向のうちの一方向にのみ突き出している。
したがって、幅１２を有する開口部１５の広部の領域（プローブテスト領域）においては、図１０の左右方向のうちの一方向の側のみ、第２アルミ２２の上面が露出されている。
このようなパッド構造においても、プローブテストに必要な開口幅（開口部１５の広部の幅１２）は確保されているので、問題なくプローブテストを行うことが可能となる。
他方、ボンディング領域（幅１１を有する開口部１の狭部の領域）でのボンディング方法については、該ボンディング領域の構造が先の第１実施形態と同様であるので、説明を省略する。
以上のように本実施形態においては、開口部１の幅広部をその幅狭部に対して幅方向の一方向にのみ突き出させたことで、２つのパッドを並べて配置した場合のスペースの無駄を抑制することが可能となる。
すなわち、第１実施形態（図１）においては、パッド形状が平面視Ｔ字形であるため、両端に位置するパッド部とで、図１の左右方向の突部の分だけスペースが無駄になる虞がある。
これに対して、偶数個数のパッドを配置する場合に、本実施形態のパッドレイアウトを適用することで、１列に並べて配置されたパッドの両端において無駄なスペースが発生するのを防止することが可能となる。
「第４実施形態」
さらに、本発明に係るパッドの別の変形例（第４実施形態）について説明する。
図１０は本発明の第４実施形態のパッドの構造および配置を示す平面図である。
本実施形態は、先の第３実施形態（図１０）に示される第３アルミ３の形状を先の第２実施形態（図８）のように変えたものである。第２アルミ２２および開口部１５の形状については、先の第３実施形態と同じ平面視Ｌ字形である。
したがって、第２実施形態と同様に、ボンディング領域（幅１１を有する開口部１の狭部の領域）のみに第３アルミ３４が存在している。幅１２を有する開口部１の広部の領域（プローブテスト領域）においては、第３アルミ３４は設けられておらず、第２アルミ２２の上面が直接露出されている。
前記ボンディング領域でのボンディング方法については、該ボンディング領域の構造が先の第１実施形態と同様であるので、説明を省略する。
前記プローブテスト領域に関しては、先の第２実施形態と同様に、問題なくプローブテストを実施することができる。
また、この実施形態においても、第３実施形態と同様に、偶数個数のパッドを１列に並べて配置した場合のパッド両端部分において、無駄なスペースが発生するのを防止することが可能となる。

以上、幾つかの実施形態を挙げて説明したように、本発明は、多層の金属配線層を有する半導体装置において、ボンディングおよびプローブテストを行うためのパッドを形成する場合に関するものである。
この場合、プローブテストでのプローブ痕がボンディング状態に悪影響を与えないよう、パッド上面は、ボンディング領域とプローブテスト領域とに分けて使用される。
本発明の他の態様として、無駄なパッド領域を減らすためにボンディング領域はプローブテスト領域よりも狭くされている。そのため、列状に配置される複数のパッドの各々は、そのパッド配列方向に一部が突き出す形状（平面視Ｔ字形、平面視Ｌ字形など）に形成されている。この場合、チップ上のパッド配置面積を削減するために、パッドを列状に複数並べる際、パッドは、隣接するパッドどうしが１８０度回転した形になるように配置されている。
さらに、ボンディング時のパッド剥がれを防止するため、最上層の金属配線層とこの１層下の金属配線層とで２層構造のパッドが形成され、かつ、両金属配線層間がコンタクトプラグを用いて導通接続されている。
また、上記パッドを形成する上層と下層の金属配線の形状が異なっている。例えば、上層の金属配線は平面視長方形で、下層の金属配線は平面視Ｔ字形または平面視Ｌ字形などで形成される。
上記パッドのボンディング領域では、上層の金属配線層の上面のみが露出され、下層の金属配線層は上層の金属配線層で隠れている。
上記パッドのプローブテスト領域では、上層の金属配線層と下層の金属配線層の両方の上面が露出するか、あるいは、下層の金属配線層の上面のみが露出されている。
このような態様により、ボンディング時のパッドの強度は保ったままで、パッド配置に必要な面積を削減することが可能となる。パッド配置面積を削減できる理由については先の第一実施形態（図７参照）で説明したとおりである。
なお、上下に重ねて配置された２つのパッドおよび、パッドを露出するための開口部の形状に関しては、上記で説明した実施形態以外にも、本発明の趣旨を逸脱しない範囲で変形することが可能である。
本発明の第１実施形態による半導体装置のパッド部分のみを示した平面図。 （Ａ）は図１のＡ−Ａ’部断面図、（Ｂ）は図１のＢ−Ｂ’部断面図。 （Ａ）は第３アルミと保護絶縁膜の開口部との位置関係を示す図、（Ｂ）は第２アルミと保護絶縁膜の開口部との位置関係を示す図。 第１実施形態のパッド部分における、ボンディングを行う領域とプローブテストを行う領域とを示す平面図である。 第１実施形態のパッド部分へのボンディング時の様子が図１のＡ-Ａ’断面を使って示された図。 第１実施形態のパッド部分へのプローブテスト時の様子が図１のＡ-Ａ’断面を使って示された図。 （Ａ）は比較例として、平面視Ｔ字形状の第３アルミのみからなるパッドを、２個並べて配置した場合の平面図、（Ｂ）は、本発明に係るパッドを２個並べて配置した場合の平面図。 本発明の第２実施形態のパッドの構造および配置を示す平面図である。 図８のＣ−Ｃ’部分における断面図である。 本発明の第３実施形態のパッドの構造および配置を示す平面図である。 本発明の第４実施形態のパッドの構造および配置を示す平面図である。 背景技術に係るパッドの構造および配置を示した平面図である。
符号の説明
１、１５ 開口部
２、２２ 第２アルミ（第２の配線）
３、３３、３４ 第３アルミ（第１の配線）
４ 絶縁保護膜
５ 層間絶縁膜
６ コンタクトプラグ
１０ 第３アルミの幅
１１ 開口部の狭部の幅
１２ 開口部の広部の幅
１３ 第２アルミの狭部の幅
１４ 第２アルミの広部の幅
２０ ボンディングワイヤの先端部分
２１ プローブの先端部分
３０ ボンディングを行う領域（ボンディング領域）
３１ プローブテストを行う領域（ブローブテスト領域）

Claims (9)

  1. 第１の配線と、前記第１の配線との間に層間絶縁膜を介して設けられた第２の配線と、前記第１の配線と前記第２の配線の間を接続するコンタクトと、前記第１の配線に対応して設けられた保護膜の開口部と、を備え、
    前記開口部の内側領域が、外部電極用のパッドであり、かつ、ボンディング領域とプローブテスト領域の二つに分けて使用される半導体装置であって、
    前記ボンディング領域では、前記第１の配線が露出され、該第１の配線により第２の配線が隠れており、
    前記プローブテスト領域では、前記第２の配線が露出されている、半導体装置。
  2. 前記第１の配線と前記第２の配線は平面形状が異なることを特徴とする請求項１に記載の半導体装置。
  3. 前記プローブテスト領域では、前記第１の配線だけでなく前記第２の配線も露出されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２の配線の、前記プローブテスト領域の側の平面形状が、前記第１の配線の、前記プローブテスト領域の側の平面形状よりも大きいことを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の配線が前記ボンディング領域のみに存在することにより、前記プローブテスト領域では前記第２の配線が露出されていることを特徴とする請求項１または２に記載の半導体装置。
  6. 前記開口部の、前記ブローブテスト領域の側の形状が、前記開口部の、前記ボンディング領域の側の形状よりも大きいことを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記第２の配線の、前記ブローブテスト領域の側の形状が、前記第２の配線の、前記ボンディング領域の側の形状よりも大きいことを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
  8. 複数の前記パッドが一の面上に一列に配置されており、
    該パッドは、パッド配列方向に一部が突き出す形状に形成され、かつ、それぞれ隣接するパッドどうしが１８０度回転した形になるように配置されていることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記パッドは、前記ブローブテスト領域が前記パッド配列方向に前記ボンディング領域よりも突き出した形状である、請求項８に記載の半導体装置。
JP2008057720A 2008-03-07 2008-03-07 半導体装置 Ceased JP2009218264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057720A JP2009218264A (ja) 2008-03-07 2008-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057720A JP2009218264A (ja) 2008-03-07 2008-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2009218264A true JP2009218264A (ja) 2009-09-24

Family

ID=41189869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057720A Ceased JP2009218264A (ja) 2008-03-07 2008-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2009218264A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272622A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置
JP2013058804A (ja) * 2012-12-12 2013-03-28 Renesas Electronics Corp 半導体装置
JP6099807B2 (ja) * 2014-03-06 2017-03-22 三菱電機株式会社 半導体装置、及び、その試験方法
WO2017098559A1 (ja) * 2015-12-07 2017-06-15 堺ディスプレイプロダクト株式会社 端子接続構造及び表示装置
US11569137B2 (en) 2020-09-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor packages

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164620A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置及び半導体集積回路装置の組立方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2005251831A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体素子電極パッド構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164620A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路装置及び半導体集積回路装置の組立方法
JP2001085465A (ja) * 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
JP2003060051A (ja) * 2001-08-10 2003-02-28 Rohm Co Ltd 半導体集積回路装置及びそれを用いた電子装置
JP2005251831A (ja) * 2004-03-02 2005-09-15 Matsushita Electric Ind Co Ltd 半導体素子電極パッド構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272622A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置
JP2013058804A (ja) * 2012-12-12 2013-03-28 Renesas Electronics Corp 半導体装置
JP6099807B2 (ja) * 2014-03-06 2017-03-22 三菱電機株式会社 半導体装置、及び、その試験方法
JPWO2015132926A1 (ja) * 2014-03-06 2017-03-30 三菱電機株式会社 半導体装置、及び、その試験方法
KR101854063B1 (ko) * 2014-03-06 2018-05-02 미쓰비시덴키 가부시키가이샤 반도체 장치, 및 그 시험 방법
US10228412B2 (en) 2014-03-06 2019-03-12 Mitsubishi Electric Corporation Semiconductor device and method for testing same
WO2017098559A1 (ja) * 2015-12-07 2017-06-15 堺ディスプレイプロダクト株式会社 端子接続構造及び表示装置
US20180288872A1 (en) * 2015-12-07 2018-10-04 Sakai Display Products Corporation Terminal connection structure and display apparatus
US10595405B2 (en) * 2015-12-07 2020-03-17 Sakai Display Products Corporation Terminal connection structure and display apparatus
US11569137B2 (en) 2020-09-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor packages
US12027432B2 (en) 2020-09-03 2024-07-02 Samsung Electronics Co., Ltd. Semiconductor packages

Similar Documents

Publication Publication Date Title
JP4568039B2 (ja) 半導体装置およびそれを用いた半導体モジュール
KR102372349B1 (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
JP2009105160A (ja) 半導体装置
JP2009200394A (ja) 半導体装置の製造方法および半導体装置
US10734336B2 (en) Semiconductor device and method for manufacturing the same
US7893536B2 (en) Semiconductor device
JP5919128B2 (ja) 半導体装置とその製造方法
JP2009218264A (ja) 半導体装置
JP2006108329A (ja) 半導体装置
CN108155155B (zh) 半导体结构及其形成方法
US9735121B2 (en) Semiconductor chip, semiconductor package including the same, and method of fabricating the same
US7843069B2 (en) Wire bond pads
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP5467736B2 (ja) 半導体集積回路
JP2008140969A (ja) 半導体集積回路及びその製造方法
JP4757660B2 (ja) 半導体装置
JP4777899B2 (ja) 半導体装置
JP2007081044A (ja) 半導体装置
US9532467B2 (en) Circuit substrate
JP4627632B2 (ja) 半導体装置
JP4065876B2 (ja) パッド下の集積半導体構造
JP2015053371A (ja) 半導体装置およびその製造方法
JP2006229186A (ja) 半導体集積回路およびその製造方法
JP5412071B2 (ja) 半導体装置
JP2009060000A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140424

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140826