JP2019149873A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】交流電力の消費を抑制して、入力される交流電圧の遮断を検出できるようにすること。【解決手段】商用電源１２４から交流電圧の入力を受けて、交流電圧を整流及び平滑化して、直流電圧に変換する整流平滑回路１３４と、交流電圧の遮断を検知するＡＣ電圧遮断検出回路１４０と、整流平滑回路１３４の後段に接続され、ＡＣ電圧遮断検出回路１４０が交流電圧の遮断を検知した場合に動作する５Ｖ放電回路１３８及び２４Ｖ放電回路１３９と、を備え、ＡＣ電圧遮断検出回路１４０は、整流平滑回路１３４の後段に接続され、交流電圧が遮断された場合に、整流平滑回路１３４から電力の供給を受けて、５Ｖ放電回路１３８及び２４Ｖ放電回路１３９に信号を送る信号伝達素子を備えることを特徴とする。【選択図】図５

Description

本発明は、電源装置及び画像形成装置に関する。

従来、画像形成装置において、商用交流電源のＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）入力電圧の遮断をＡＣゼロクロス回路等で検出し、装置制御部へ遮断したことを通知することが行われている（例えば、特許文献１を参照）。

特開２００７−２３６１６６号公報

しかしながら、商用交流電源のＡＣ入力電圧の遮断は、停電、装置のＡＣスイッチオフをユーザが押下、又は、装置のＡＣケーブルが抜かれること等、いつ発生するか予測することができない。このため、ＡＣ入力電圧の遮断検出回路は、常時通電させる必要があり、装置の省エネモード時のＡＣ消費電力が高くなるという問題があった。

そこで、本発明の１又は複数の態様は、交流電力の消費を抑制して、入力される交流電圧の遮断を検出できるようにすることを目的とする。

本発明の１態様に係る電源装置は、交流電圧の入力を受けて、前記交流電圧を整流及び平滑化して、直流電圧に変換する整流平滑回路と、前記交流電圧の遮断を検知する交流電圧遮断検出回路と、前記整流平滑回路の後段に接続され、前記交流電圧遮断検出回路が前記交流電圧の遮断を検知した場合に動作する電圧処理回路と、を備え、前記交流電圧遮断検出回路は、前記整流平滑回路の後段に接続され、前記交流電圧が遮断された場合に、前記整流平滑回路から電力の供給を受けて、前記電圧処理回路に信号を送る信号伝達素子を備えることを特徴とする。

本発明の１又は複数の態様によれば、交流電力の消費を抑制して、入力される交流電圧の遮断を検出することができる。

実施の形態１に係る画像形成装置の構成を概略的に示す断面図である。 比較例としての画像形成装置の制御系の構成を概略的に示すブロック図である。 比較例における電源部の詳細構成を示す回路図である。 （Ａ）〜（Ｈ）は、比較例における電源部での動作を説明するためのタイムチャートである。 実施の形態１に係る画像形成装置の制御系の構成を概略的に示すブロック図である。 実施の形態１における電源部の詳細構成を示す回路図である。 （Ａ）〜（Ｈ）は、実施の形態１における電源部での動作を説明するためのタイムチャートである。 実施の形態２に係る画像形成装置の制御系の構成を概略的に示すブロック図である。 実施の形態２における電源部の詳細構成を示す回路図である。 （Ａ）〜（Ｈ）は、実施の形態２における電源部での動作を説明するためのタイムチャートである。 実施の形態３に係る画像形成装置の制御系の構成を概略的に示すブロック図である。 実施の形態３における電源部の詳細構成を示す回路図である。 （Ａ）〜（Ｈ）は、実施の形態３における電源部での動作を説明するためのタイムチャートである。 実施の形態４に係る画像形成装置の制御系の構成を概略的に示すブロック図である。 実施の形態４における電源部の詳細構成を示す回路図である。 （Ａ）〜（Ｈ）は、実施の形態４における電源部での動作を説明するためのタイムチャートである。 実施の形態４における電源部の詳細構成を示す回路図である。 （Ａ）〜（Ｈ）は、実施の形態５における電源部での動作を説明するためのタイムチャートである。

実施の形態１．
図１は、実施の形態１に係る画像形成装置１００の構成を概略的に示す断面図である。
画像形成装置１００は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４とを備える。

給紙部１０１は、媒体としての用紙をセットするための用紙カセット１０５と、用紙を給紙するためのピックアップローラ１０６、１０７、１０８と、用紙を画像形成機構１０２へ搬送するためのレジストローラ１０９、１１０とを含む。

画像形成機構１０２は、カラー印刷装置の場合、プロセス色毎に画像形成部が分けられている。例えば、画像形成機構１０２には、図１の右側から、ブラックの画像形成部１１１Ｋ、イエローの画像形成部１１１Ｙ、マゼンタの画像形成部１１１Ｍ、シアンの画像形成部１１１Ｃとが配置されている。

なお、ブラックの画像形成部１１１Ｋ、イエローの画像形成部１１１Ｙ、マゼンタの画像形成部１１１Ｍ及びシアンの画像形成部１１１Ｃの各々を特に区別する必要がないときは、画像形成部１１１という。また、以下の説明では、ブラックの画像形成に関する構成に大文字Ｋ、イエローの画像形成に関する構成に大文字Ｙ、マゼンタの画像形成に関する構成に大文字Ｍ、シアンの画像形成に関する構成に大文字Ｃを付して説明することもある。

ブラックの画像形成部１１１Ｋ、イエローの画像形成部１１１Ｙ、マゼンタの画像形成部１１１Ｍ及びシアンの画像形成部１１１Ｃの各々は、同様に構成されているため、以下では、ブラックの画像形成部１１１Ｋを例にして、画像形成部１１１の構成を説明する。

画像形成部１１１は、静電潛像担持体である感光ドラム１１２と、感光ドラム１１２に接触し、感光ドラム１１２の表面に均一に高電圧を帯電させる帯電ローラ１１３と、感光ドラム１１２に現像剤としてのトナーを供給するトナー担持体である現像ローラ１１４と、現像ローラ１１４にトナーを供給する供給ローラ１１５とを含む。
また、画像形成部１１１は、感光ドラム１１２上部に配置され、感光ドラム１１２に露光を行う露光部であるＬＥＤヘッド１１６と、トナーを収容し、分離可能なトナーカートリッジ１１７とを含む。

画像形成機構１０２には、用紙を搬送する転写ベルト１１８と、感光ドラム１１２に形成されたトナー像を用紙へ転写させる転写ローラ１１９とを含む。

定着部１０３は、用紙に転写されたトナーを定着させる定着ローラ１２０と、定着ローラ１２０の内部において、定着ローラ１２０を加熱するハロゲンランプに代表されるヒータ１２１と、定着ローラ１２０の表面温度を検出するためのサーミスタに代表される温度検出センサ１２２とを含む。
用紙排出部１０４は、定着が完了した用紙を排出するための排出ローラ１２３を含む。

図２は、比較例としての画像形成装置（図示せず）の制御系の構成を概略的に示すブロック図である。
比較例としての画像形成装置は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４と、電源部１３０＃と、制御部１５０とを含む。
給紙部１０１、画像形成機構１０２、定着部１０３及び用紙排出部１０４は、図１に示されている実施の形態１に係る画像形成装置１００と同様である。

電源部１３０＃は、ＡＣゼロクロス回路１３１＃と、リレー回路１３２＃と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、２４Ｖ放電回路１３９とを含む。電源部１３０＃は、一般的には、商用電源１２４より２つの電力線を介して出力されるＡＣ電圧にて動作する。

ＡＣゼロクロス回路１３１＃は、リレー回路１３２＃の前段に接続され、制御部１５０へＡＣゼロクロス信号を出力する。ＡＣゼロクロス信号は、主にヒータオンオフ制御又はＡＣ遮断検出に使用される。また、ＡＣゼロクロス回路１３１＃は、５Ｖ放電回路１３８と２４Ｖ放電回路１３９に接続されている。

リレー回路１３２＃は、商用電源１２４のＬＩＮＥ側とＮＥＵＴＲＡＬ側に接続され、制御部１５０から出力されるリレーオンオフ制御信号により、リレーをオンオフさせる。また、リレー回路１３２＃は、接続方法によってはリレー接点の溶着検出回路として使用される場合もある。

ヒータオンオフ回路１３３は、リレー回路１３２＃の後段に接続され、制御部１５０から出力されるヒータオンオフ制御信号により、ヒータ１２１をオンオフさせる。ここでは、ヒータオンオフ回路１３３は、商用電源１２４のＮＥＵＴＲＡＬ側に接続されているが、ＬＩＮＥ側とＮＥＵＴＲＡＬ側のどちらに接続されてもよい。

整流平滑回路１３４は、ＡＣ電圧を整流及び平滑して、ＤＣ電圧に変換する。整流平滑回路１３４は、整流回路及び平滑回路を含む。整流回路としては、ブリッジダイオードが、平滑回路としては、電解コンデンサが一般的に使用される。

５ＶＤＣ−ＤＣ変換部１３５は、整流平滑回路１３４にてＡＣ電圧を整流平滑することにより生成されたＤＣ電圧を、ＤＣ５Ｖへ変換する。５ＶＤＣ−ＤＣ変換部１３５は、制御部１５０へＤＣ５Ｖを供給する。
２４ＶＤＣ−ＤＣ変換部１３６は、整流平滑回路１３４にてＡＣ電圧を整流平滑することにより生成されたＤＣ電圧を、ＤＣ２４Ｖへ変換する。２４ＶＤＣ−ＤＣ変換部１３６は、制御部１５０へＤＣ２４Ｖを供給する。
言い換えると、５ＶＤＣ−ＤＣ変換部１３５及び２４ＶＤＣ−ＤＣ変換部１３６は、ＤＣ電圧を変換する変換回路である。
以上の構成は一例であり、アクチュエータ系へＤＣ２４Ｖ、ロジック系へＤＣ５Ｖが供給されている。電源部１３０側、又は、制御部１５０側にて、ＤＣ２４Ｖ又はＤＣ５Ｖを降圧し、ロジック系へ供給することが一般的であり、電源部１３０より出力されるＤＣ電圧の種類は制御部１５０の構成で決定され、他にＤＣ３．３Ｖ出力又はＤＣ２４Ｖ単一出力もある。

Ｓｌｅｅｐ切替回路１３７は、５ＶＤＣ−ＤＣ変換部１３５より出力される電圧の、２４ＶＤＣ−ＤＣ変換部１３６への供給又は遮断を切り替える。Ｓｌｅｅｐ切替回路１３７には、制御部１５０より出力されるＳｌｅｅｐ信号が入力される。Ｓｌｅｅｐ切替回路１３７は、５ＶＤＣ−ＤＣ変換部１３５と２４ＶＤＣ−ＤＣ変換部１３６とに接続される。

５Ｖ放電回路１３８は、ＡＣ電圧遮断時に５Ｖ出力の垂下を早めるための放電回路である。５Ｖ放電回路１３８は、ＡＣゼロクロス回路と５ＶＤＣ−ＤＣ変換部１３５に接続される。
２４Ｖ放電回路１３９は、ＡＣ電圧遮断時に２４Ｖ出力の垂下を早めるための放電回路である。２４Ｖ放電回路１３９には、制御部１５０より出力されるＳｌｅｅｐ信号が入力される。２４Ｖ放電回路１３９は、ＡＣゼロクロス回路１３１＃と２４ＶＤＣ−ＤＣ変換部１３６とに接続される。

制御部１５０は、ＣＰＵ１５１と、ＲＯＭ１５２と、ＲＡＭ１５３と、温度検出部１５４と、センサオンオフ回路１５５と、高圧電源１５６と、ヘッド制御部１５７と、アクチュエータ駆動部１５８とを備える。

ＣＰＵ１５１は、プログラム及び設定データを保存している不揮発性の記憶部であるＲＯＭ１５２に書き込まれたプログラムによって動作する。ＣＰＵ１５１は、時間計測のカウンタ等を内蔵している。
ＲＡＭ１５３は、データの保管及び読み出しを行うメモリである。

温度検出部１５４は、定着部１０３の温度検出センサ１２２の出力を、抵抗を用いて分圧し、分圧された信号を温度検出信号としてＣＰＵ１５１へ出力する。
センサオンオフ回路１５５は、トランジスタで構成され、省電力モード時は、ＣＰＵ１５１よりセンサオフ信号の入力を受けて、各種センサ１２５に供給する電力をオフにする。

高圧電源１５６は、図１に示されている画像形成部１１１の感光ドラム１１２及び各種ローラへ高圧電圧を印加する。
ヘッド制御部１５７は、図１に示されているＬＥＤヘッド１１６のオンオフを制御する。
アクチュエータ駆動部１５８は、ＣＰＵ１５１より出力されるロジック信号を元に、アクチュエータ１２６へ駆動信号を出力する専用ドライバである。

各種センサ１２５は、給紙部１０１、画像形成機構１０２、定着部１０３及び用紙排出部１０４に配設された用紙位置検出用の図示しない用紙走行路センサ、画像濃度又は色ずれ補正用のセンサを含む。
アクチュエータ１２６は、アクチュエータ駆動部１５８により駆動される。アクチュエータ１２６は、例えば、給紙部１０１、画像形成機構１０２、定着部１０３及び用紙排出部１０４に配設された図示しないモータ、クラッチ、ソレノイド、又は、空冷用のＦＡＮを含む。

図３は、比較例における電源部１３０＃の詳細構成を示す回路図である。
電源部１３０＃は、保護素子１６０と、フィルタ１６１と、ＡＣゼロクロス回路１３１＃と、リレー回路１３２＃と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、２４Ｖ放電回路１３９とを備える。

保護素子１６０は、過電流保護用のヒューズ又は雷サージ保護用のバリスタ等で構成される。
フィルタ１６１は、コモンあるいはノーマルチョークコイルと、コンデンサとで構成される。

ＡＣゼロクロス回路１３１＃は、整流ダイオード１３１ａと、フォトカプラ１３１ｂとを備え、ＣＰＵ１５１へＡＣ電圧のゼロクロス点でＨｉ（Ｈｉｇｈ）レベルを出力する。ＡＣゼロクロス回路１３１＃の構成は、一例であり、他の構成でもよい。

リレー回路１３２＃は、ＬＩＮＥ側にリレー１３２ａと、リレーコイルの逆起防止用のダイオード１３２ｂとを備え、ＮＥＵＴＲＡＬ側にリレー１３２ｃと、リレーコイルの逆起防止用のダイオード１３２ｄとを備える。リレー回路１３２＃は、ＣＰＵ１５１より出力されるリレーオンオフ制御信号により、リレー１３２ａ、１３２ｃをオンオフする。リレーコイルの片側は、リレーオンオフ制御信号を伝送する線に、もう一方は、ＧＮＤ（ＧＲＯＵＮＤ）に接続される。なお、ＧＮＤ接続を、制御信号を伝送する線とし、制御信号を伝送する２本の線にて、リレー回路１３２＃がコントロールされてもよい。また、ＬＩＮＥ側のみリレー搭載の所謂片切りでも構わない。

ヒータオンオフ回路１３３は、ＣＰＵ１５１より出力されるメインヒータオンオフ制御信号によりオンオフするフォトトライアック１３３ａと、サブヒータオンオフ制御信号によりオンオフするフォトトライアック１３３ｂと、フォトトライアック１３３ａがオンオフすることによりオンオフするスイッチ部であるトライアック１３３ｃと、フォトトライアック１３３ｂがオンオフすることによりオンオフするスイッチ部であるトライアック１３３ｄとを備える。図３では２回路のヒータオンオフ回路１３３を図示しているが、使用するヒータの数によっては、ヒータオンオフ回路１３３は、１回路又は３回路以上の構成でも構わない。また、フォトトライアック１３３ａ、１３３ｂのフォトダイオードの片側をＧＮＤ接続としているが、ＧＮＤ接続を、制御信号を伝送する線とし、制御信号を伝送する２本の線にて、ヒータオンオフ回路１３３がコントロールされてもよい。

整流平滑回路１３４は、整流ダイオード１３４ａと、電解コンデンサ１３４ｂとを備える。
整流ダイオード１３４ａは、４つのダイオードで構成され、一般的に４素子入りのブリッジダイオードと呼ばれる素子を使用することが多い。
整流ダイオード１３４ａと、電解コンデンサ１３４ｂとの間に、ＰＦＣ回路（力率改善回路）が搭載されても構わない。また、電源オン時の電解コンデンサ１３４ｂの突入電流を抑制するために、整流平滑回路１３４の入力部に、図示しない突入抑制回路が備えられている。突入抑制回路としては、サーミスタと、抵抗と、スイッチ素子であるトライアックと、リレーとを組み合わせた回路が使用される。

５ＶＤＣ−ＤＣ変換部１３５は、所謂フライバック方式である。図３に示されている５ＶＤＣ−ＤＣ変換部１３５は、一例であり、他方式としても問題ない。
５ＶＤＣ−ＤＣ変換部１３５は、ＡＣ電圧を整流平滑回路１３４により整流及び平滑化したＤＣ電圧が入力されるサブ一次巻線１３５ａと、サブＦＥＴ１３５ｂと、サブＦＥＴ１３５ｂをコントロールするサブ制御ＩＣ１３５ｃと、サブ制御ＩＣ１３５ｃの電源入力となるサブ一次補助巻線１３５ｄと、サブ補助整流ダイオード１３５ｅと、サブ補助平滑電解コンデンサ１３５ｆと、サブ二次巻線１３５ｇと、サブ二次整流ダイオード１３５ｈと、サブ二次平滑電解コンデンサ１３５ｉと、ＤＣ５Ｖ安定化のためのサブ制御ＩＣ１３５ｃと接続される５Ｖ電圧フィードバック部１３５ｊとを備える。

２４ＶＤＣ−ＤＣ変換部１３６は、５ＶＤＣ−ＤＣ変換部１３５と同樣、フライバック方式を例としているが、フォワード、擬似共振又はＬＬＣ共振等、他方式とすることも多い。
２４ＶＤＣ−ＤＣ変換部１３６は、ＡＣ電圧を整流平滑回路１３４により整流及び平滑化したＤＣ電圧が入力されるメイン一次巻線１３６ａと、メインＦＥＴ１３６ｂと、メインＦＥＴ１３６ｂをコントロールするメイン制御ＩＣ１３６ｃと、メイン二次巻線１３６ｄと、メイン二次整流ダイオード１３６ｅと、メイン二次平滑電解コンデンサ１３６ｆと、ＤＣ２４Ｖ安定化のためのメイン制御ＩＣ１３６ｃと接続される２４Ｖ電圧フィードバック部１３６ｇとを備える。

Ｓｌｅｅｐ切替回路１３７は、Ｓｌｅｅｐ信号が入力されるフォトカプラ１３７ａと、メイン制御ＩＣ１３６ｃの電源端子へ、サブ一次補助巻線１３５ｄによる整流及び平滑後の電圧の入力をオンオフするトランジスタ１３７ｂとを備える。

５Ｖ放電回路１３８は、ＡＣゼロクロス回路１３１＃のフォトカプラ１３１ｂの二次側フォトトランジスタがベースに接続されたトランジスタ１３８ａと、トランジスタ１３８ａのコレクタがゲートに接続された放電ＦＥＴ１３８ｂと、放電ＦＥＴ１３８ｂのドレインに接続された放電抵抗１３８ｃとを備える。放電ＦＥＴ１３８ｂは、バイポーラトランジスタでも構わないが、本例では一例としてＦＥＴが用いられている。

２４Ｖ放電回路１３９は、５Ｖ放電回路１３８と同様に構成されている。例えば、２４Ｖ放電回路１３９は、ＡＣゼロクロス回路１３１＃のフォトカプラ１３１ｂの二次側フォトトランジスタがベースに接続されたトランジスタ１３９ａと、トランジスタ１３９ａのコレクタが接続された放電ＦＥＴ１３９ｂと、放電ＦＥＴ１３９ｂのドレインに接続された放電抵抗１３９ｃとを備える。放電ＦＥＴ１３９ｂは、バイポーラトランジスタでも構わないが、本例では一例としてＦＥＴを用いている。

定着部１０３は、ハロゲンヒータ、セラミックヒータ等に代表されるヒータ１２１ａ、１２１ｂと、保護用としてサーモスタット１２１ｃとを備えている。前述のリレー１３２ａ、１３２ｃとヒータオンオフ回路１３３のトライアック１３３ｃ、１３３ｄがオンになることにより、ヒータ１２１ａ、１２１ｂに電圧が供給される。

図４（Ａ）〜（Ｈ）は、図２及び図３の比較例における動作を説明するためのタイムチャートである。
図４（Ａ）〜（Ｈ）では、省エネモードであるスリープ移行時と、ＡＣ電圧遮断時とにおける動作を説明する。
図４（Ａ）〜（Ｈ）の横軸は時間であり、図４（Ａ）、図４（Ｂ）及び図４（Ｄ）〜（Ｈ）の縦軸は電圧であり、図４（Ｃ）の縦軸は電流である。

図４（Ａ）に示されているＡＣ入力電圧は、商用電源１２４より出力されるＡＣ電圧、言い換えると、電源部１３０へ入力されるＡＣ電圧を表している。
図４（Ｂ）に示されているＡＣゼロクロス信号は、ＡＣゼロクロス回路１３１＃より制御部１５０へ出力される信号である。ＡＣゼロクロス信号では、図４（Ａ）に示されているＡＣ入力電圧のゼロクロス点にてパルスが出力される。
図４（Ｃ）に示されているＡＣゼロクロス消費電流は、ＡＣゼロクロス回路１３１＃が消費する電流である。ＡＣゼロクロス回路１３１＃のフォトカプラ１３１ｂの一次フォトダイオード電流制限抵抗により、消費電流の値が決まる。

図４（Ｄ）に示されているＳｌｅｅｐ信号は、制御部１５０から電源部１３０＃へ出力される信号である。Ｓｌｅｅｐ信号におけるＨｉは、待機モードを示し、そのＬｏは、スリープモードを表している。待機モードからスリープモードへの移行により２４ＶＤＣ−ＤＣ変換部１３６の動作がオフにされ、省エネ化される。

図４（Ｅ）に示されている５Ｖ放電ＦＥＴのＤ−Ｓ電圧は、５Ｖ放電ＦＥＴ１３８ｂのドレイン端子とソース端子との間の電圧を表している。
図４（Ｆ）に示されている２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖ放電ＦＥＴ１３９ｂのドレイン端子とソース端子との間の電圧を表している。

図４（Ｇ）に示されているＤＣ５Ｖは、電源部１３０＃から制御部１５０へ出力される出力電圧を表している。
図４（Ｈ）に示されているＤＣ２４Ｖは、電源部１３０＃から制御部１５０へ出力される出力電圧を表している。

次に、横軸に示された時間ｔ０１〜時間ｔ０６の順に、図４を用いて動作の説明を行う。
時間ｔ０１では、図４（Ａ）〜図４（Ｈ）は、待機モード中の波形を示しており、装置動作としては印刷待ちの状態である。

図４（Ａ）に示されているＡＣ入力電圧が０Ｖの時点で、図４（Ｂ）に示されているＡＣゼロクロス信号がＨｉとなる。
図４（Ｃ）に示されているＡＣゼロクロス消費電流は、図４（Ａ）に示されているＡＣ入力電圧に応じて変化する。

図４（Ｄ）に示されているＳｌｅｅｐ信号は、Ｈｉ状態を維持し、図４（Ｇ）に示されている出力電圧は、ＤＣ５Ｖを示し、図４（Ｈ）に示されている出力電圧は、ＤＣ２４Ｖを示している。この時、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオンになっている状態であり、トランジスタ１３７ｂがオンになっているため、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧が、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子へ供給されている。

５Ｖ放電ＦＥＴ１３８ｂは、オフの状態のため、図４（Ｅ）に示されているように、５Ｖ放電ＦＥＴのＤ−Ｓ電圧は、５Ｖであり、２４Ｖ放電ＦＥＴ１３９ｂも同様に、オフの状態のため、図４（Ｆ）に示されている２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖであり、放電抵抗１３８ｃ、１３９ｃには電流は流れない。

時間ｔ０２では、待機モードがある一定時間経過することにより、画像形成装置は、スリープモードへ移行する。
図４（Ｂ）に示されているＡＣゼロクロス信号は、常時通電のため、変化はない。同様に、図４（Ｃ）に示されているＡＣゼロクロス消費電流も変化はない。

図４（Ｄ）に示されているように、制御部１５０より出力されるＳｌｅｅｐ信号は、ＨｉからＬｏに切り替わり、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオフになり、トランジスタ１３７ｂがオフになることで、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子への、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧の供給が遮断される。言い換えると、２４ＶＤＣ−ＤＣ変換部１３６のメインＦＥＴ１３６ｂへのゲート電圧入力が停止するため、２４ＶＤＣ-ＤＣ変換部の動作が停止し、図４（Ｈ）に示されているように、ＤＣ２４Ｖの出力の垂下が始まる。同時に、制御部１５０より出力されるＳｌｅｅｐ信号により、図４（Ｆ）に示されているように、２４Ｖ放電回路１３９の２４Ｖ放電ＦＥＴ１３９ｂがオンになり、放電抵抗１３９ｃに電流が流れ、ＤＣ２４Ｖの出力の垂下を早め、時間ｔ０３において、出力電圧が０Ｖとなる。

時間ｔ０４において、停電、図示しない装置の電源スイッチのオフ又は装置のＡＣケーブルを抜くこと等により、図４（Ａ）に示されているように、ＡＣ入力電圧が遮断される。
図４（Ｂ）に示されているＡＣゼロクロス信号は、ＡＣゼロクロス回路１３１＃のフォトカプラ１３１ｂがオフになり、二次フォトトランジスタがオフになり、Ｈｉを維持する。
図４（Ｃ）に示されているＡＣゼロクロス消費電流は、ＡＣゼロクロス回路１３１＃のフォトカプラ１３１ｂへの通電がなくなるため、０Ａとなる。

図４（Ｇ）に示されているように、ＡＣ入力電圧の遮断直後は、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂは５Ｖを保持する。これは短時間停電、例えば、２０ｍｓ程度の停電では、装置動作を継続させる必要があるためである。保持をさせる方法は、一例として５Ｖ放電ＦＥＴ１３８ｂのゲートに、図３に示されているようにコンデンサ１３８ｄを接続し、抵抗とコンデンサ１３８ｄの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂのオフを遅らせる方法がある。

時間ｔ０５では、図４（Ｅ）に示されているように、予め定められた時間経過後に、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂがオンになり、５Ｖ放電ＦＥＴのＤ−Ｓ電圧が０Ｖになり、放電抵抗１３８ｃに電流が流れ、ＤＣ５Ｖの出力の垂下を早める。
時間ｔ０６において、図４（Ｇ）に示されているように、出力電圧が０Ｖとなる。

図５は、実施の形態１に係る画像形成装置１００の制御系の構成を概略的に示すブロック図である。
実施の形態１に係る画像形成装置１００は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４と、電源装置としての電源部１３０と、制御部１５０とを含む。
図５では、図２と同様の部分については、図２と同じ符号を付すことにより、詳細な説明を省略する。

電源部１３０は、ＡＣゼロクロス回路１３１と、リレー回路１３２と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、２４Ｖ放電回路１３９と、ＡＣ電圧遮断検出回路１４０とを含む。電源部１３０は、一般的には、商用電源１２４より出力されるＡＣ電圧にて動作する。
５Ｖ放電回路１３８及び２４Ｖ放電回路１３９は、ＡＣ電圧遮断検出回路１４０がＡＣ電圧の遮断を検知した場合に動作する電圧処理回路である。

図５に示されている電源部１３０は、ＡＣゼロクロス回路１３１がリレー回路１３２の後段に配置されている点と、ＡＣ電圧遮断検出回路１４０が整流平滑回路１３４の前段と後段とに接続されている点とを除いて、図２に示されている電源部１３０＃と同様に構成されている。

図６は、実施の形態１における電源部１３０の詳細構成を示す回路図である。
電源部１３０は、保護素子１６０と、フィルタ１６１と、ＡＣゼロクロス回路１３１と、リレー回路１３２と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、２４Ｖ放電回路１３９と、ＡＣ電圧遮断検出回路１４０とを備える。
ここでは、図３に示されている比較例における電源部１３０＃との相違点について主に説明する。

図６に示されているように、ＡＣゼロクロス回路１３１は、リレー回路１３２の後段に配置されている。
ＡＣゼロクロス回路１３１は、整流ダイオード１３１ａと、フォトカプラ１３１ｂとを備え、ＡＣ電圧のゼロクロス点でＨｉレベルをＣＰＵ１５１へ出力する。ＡＣゼロクロス回路構成は一例であり、構成は特に限定しない。制御部１５０へＡＣゼロクロス信号を入力し、ヒータ制御等に使用する場合は、リレー回路１３２を動作後にＡＣゼロクロス信号を入力する必要がある。
なお、実施の形態１では、ＡＣゼロクロス回路１３１において電源オフを検出していないため、リレー回路１３２の後段にＡＣゼロクロス回路１３１を配置することができる。このため、消費電力の大きいフォトカプラ１３１ｂに常時電力を供給する必要がなくなり、省電力を実現することができる。

ＡＣ電圧遮断検出回路１４０は、整流ダイオード１４０ａと、整流ダイオード１４０ｂと、スイッチング素子として機能するトランジスタ１４０ｃと、トランジスタ１４０ｄと、フォトカプラ１４０ｅと、抵抗１４０ｆと、抵抗１４０ｇとを備える。
整流ダイオード１４０ａは、整流平滑回路１３４の前段のＬＩＮＥ側に接続され、整流ダイオード１４０ｂは、整流平滑回路１３４の前段のＮＥＵＴＲＡＬ側に接続される。
整流ダイオード１４０ａ及び整流ダイオード１４０ｂは、ＡＣ電圧を整流する整流素子である。ここでは、整流ダイオード１４０ａ及び整流ダイオード１４０ｂにより、ＡＣ電圧が全波整流される。

トランジスタ１４０ｃのベースには、整流ダイオード１４０ａ及び整流ダイオード１４０ｂのカソードが接続される。
トランジスタ１４０ｄのコレクタには、フォトカプラ１４０ｅが接続される。フォトカプラ１４０ｅの二次フォトトランジスタは、５Ｖ放電回路１３８と２４Ｖ放電回路１３９に接続される。フォトカプラ１４０ｅは、５Ｖ放電回路１３８及び２４Ｖ放電回路１３９に、ＡＣ電圧が遮断されたことを示す信号を送る信号伝達素子である。
トランジスタ１４０ｄのベース電流制限抵抗１４０ｆ及びフォトカプラ１４０ｅの電流制限抵抗１４０ｇは、整流平滑回路１３４の後段に接続される。
以上の構成で、トランジスタ１４０ｃがオフになった場合に、フォトカプラ１４０ｅは、５Ｖ放電回路１３８及び２４Ｖ放電回路１３９に、信号を送る。

図７（Ａ）〜（Ｈ）は、実施の形態１における電源部１３０での動作を説明するためのタイムチャートである。
図７（Ａ）〜（Ｈ）では、省エネモードであるスリープ移行時と、ＡＣ電圧遮断時とにおける動作を説明する。
図７（Ａ）〜（Ｈ）の横軸は時間であり、図７（Ａ）、図７（Ｂ）及び図７（Ｄ）〜（Ｈ）の縦軸は電圧であり、図７（Ｃ）の縦軸は電流である。

図７（Ａ）に示されているＡＣ入力電圧は、商用電源１２４より出力されるＡＣ電圧、言い換えると、電源部１３０へ入力されるＡＣ電圧を表している。
図７（Ｂ）に示されているＡＣオフ信号は、ＡＣ電圧遮断検出回路１４０より出力される信号である。ＡＣオフ信号は、ＨｉでＡＣ入力電圧の供給を表し、ＬｏでＡＣ入力電圧の遮断を表している。
図７（Ｃ）に示されているＡＣオフ回路消費電流は、ＡＣ電圧遮断検出回路１４０が消費する電流である。ＡＣオフ回路消費電流の値は、ＡＣ電圧遮断検出回路１４０のトランジスタ１４０ｃのベース電流及びコレクタ電流により決まる。

図７（Ｄ）に示されているＳｌｅｅｐ信号は、制御部１５０から電源部１３０へ出力される信号である。Ｓｌｅｅｐ信号は、Ｈｉで待機モードを表し、Ｌｏでスリープモードを表している。待機モードからスリープモードへの移行により２４ＶＤＣ−ＤＣ変換部１３６の動作がオフにされ、省エネ化が図られる。

図７（Ｅ）に示されている５Ｖ放電ＦＥＴのＤ−Ｓ電圧は、５Ｖ放電ＦＥＴ１３８ｂのドレイン端子とソース端子間の電圧を表している。
図７（Ｆ）に示されている２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖ放電ＦＥＴ１３９ｂのドレイン端子とソース端子間の電圧を表している。

図７（Ｇ）に示されているＤＣ５Ｖは、電源部１３０から制御部１５０へ出力される出力電圧を表している。
図７（Ｈ）に示されているＤＣ２４Ｖは、電源部１３０から制御部１５０へ出力される出力電圧を表している。

次に、横軸に示された時間ｔ１１〜時間ｔ１６の順に、図７を用いて動作の説明を行う。
時間ｔ１１では、図７（Ａ）〜（Ｈ）は、待機モード中の波形を示している。画像形成装置１００の動作としては印刷待ちの状態である。
ここでは、ＡＣ電圧遮断検出回路１４０のトランジスタ１４０ｃがオンになっているため、フォトカプラ１４０ｅへ電流が流れず、フォトカプラ１４０ｅの二次フォトトランジスタがオフである。このため、図７（Ｂ）に示されているＡＣオフ信号は、Ｈｉを保持している状態である。

整流平滑回路１３４の前段へのＡＣ電圧遮断検出回路１４０の接続がＬＩＮＥ側とＮＥＵＴＲＡＬ側の両方であるため、図７（Ｃ）に示されているＡＣオフ回路消費電流は、全波整流波形となる。ここで、図４（Ｃ）に示されているように、比較例では、ＡＣゼロクロス回路１３１のフォトカプラ１３１ｂに常時通電が行われている。フォトカプラ１３１ｂの一次フォトダイオードは、安定してオンさせるためには最低１ｍＡ程度の電流を流す必要があり、消費電力に換算すると、ＡＣ１００Ｖ〜２３０Ｖの入力において、０．１Ｗ〜０．２３Ｗとなる。近年、省エネモードでの低消費電力化が進んでおり、装置全体で０．１Ｗ以下の消費電力が一般的であり、一部の回路の消費電力が０．１Ｗ〜０．２３Ｗとなることは、大きな課題となる。なお、フォトカプラ１４０ｅの保証値ではなく実力値を前提として、その消費電流を１ｍＡ以内にすることもあるが、消費電力の削減には限界がある。

実施の形態１では、ＡＣ電圧遮断検出回路１４０のトランジスタ１４０ｃのみに常時通電が行われるため、消費電流をμＡオーダーに抑えることができる。これは、消費電力に換算すると、ＡＣ１００Ｖ〜２３０Ｖの入力において、数十ｍＷになることが期待できる。

図７（Ｄ）に示されているＳｌｅｅｐ信号は、Ｈｉ状態を維持している。
図７（Ｇ）に示されている出力電圧は、ＤＣ５Ｖを示し、図７（Ｈ）に示されている出力電圧は、ＤＣ２４Ｖを示している。
この時、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオンになっている状態であり、トランジスタ１３７ｂがオンになっている。このため、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧が２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子へ供給されている。
また、５Ｖ放電ＦＥＴ１３８ｂはオフの状態のため、図７（Ｅ）に示されているように、５ＶＦＥＴのＤ−Ｓ電圧は、５Ｖである。２４Ｖ放電ＦＥＴ１３９ｂも同様にオフの状態のため、図７（Ｆ）に示されているように、２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖである。このため、放電抵抗１３８ｃ、１３９ｃには電流は流れない。

時間ｔ１２において、待機モードがある一定時間経過することにより、画像形成装置１００は、スリープモードへ移行する。
図７（Ｂ）に示されているＡＣオフ信号は変化しない。同様に、図７（Ｃ）に示されているＡＣオフ回路消費電流も変化しない。

図７（Ｄ）に示されているように、制御部１５０より出力されるＳｌｅｅｐ信号は、ＨｉからＬｏに切り替わる。そして、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオフになり、トランジスタ１３７ｂがオフになることで、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子への、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧の供給が遮断される。言い換えると、２４ＶＤＣ−ＤＣ変換部１３６のメインＦＥＴ１３６ｂへのゲート電圧の入力が停止するため、２４ＶＤＣ−ＤＣ変換部１３６の動作が停止して、図７（Ｈ）に示されているように、ＤＣ２４Ｖの出力の垂下が始まる。同時に、制御部１５０より出力されるＳｌｅｅｐ信号により、２４Ｖ放電回路１３９の２４Ｖ放電ＦＥＴ１３９ｂがオンになり、放電抵抗１３９ｃに電流が流れ、ＤＣ２４Ｖの出力の垂下が早められ、時間ｔ１３において出力電圧が０Ｖとなる。

時間ｔ１４において、停電、画像形成装置１００の図示しない電源スイッチのオフ、又は、画像形成装置１００へＡＣケーブルを抜くこと等により、図７（Ａ）に示されているようにＡＣ入力電圧が遮断される。
ＡＣ入力電圧が遮断されると、ＡＣ電圧遮断検出回路１４０のトランジスタ１４０ｃがオフになり、トランジスタ１４０ｄがオンになることで、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れる。整流平滑回路１３４の後段に接続されているため、フォトカプラ１４０ｅの電圧供給源は、平滑用の電解コンデンサ１３４ｂの残電荷である。また、ＡＣ入力電圧を遮断している状態のため、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れてもＡＣ消費電流は発生しない。フォトカプラ１４０ｅがオンになることにより、図７（Ｂ）に示されているように、ＡＣオフ信号は、ＨｉからＬｏに切り替わる。

ＡＣ入力電圧の遮断直後は、図７（Ｅ）に示されているように、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂは５Ｖを保持する。これは短時間停電、例えば、２０ｍｓ程度の停電では、装置動作を継続させる必要があるためである。保持をさせる方法としては、一例として、図６に示されているように、５Ｖ放電ＦＥＴ１３８ｂのゲートにコンデンサ１３８ｄを接続することで、抵抗とコンデンサ１３８ｄの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂがオフになるのを遅らせる方法がある。また、図６に示されているように、ＡＣ電圧遮断検出回路１４０のトランジスタ１４０ｄのベースに、コンデンサ１４０ｈを接続することで、抵抗とコンデンサ１４０ｈの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂのオフを遅らせることもできる。

時間ｔ１５において、予め定められた時間の経過後に、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂがオンになり、図７（Ｅ）に示されているように、５Ｖ放電ＦＥＴのＤ−Ｓ電圧が０Ｖになり、放電抵抗１３８ｃに電流が流れ、ＤＣ５Ｖの出力の垂下が早められる。そして、時間ｔ１６において、図７（Ｇ）に示されているように、出力電圧が０Ｖとなる。

以上のように、実施の形態１に係る画像形成装置１００によれば、整流平滑回路１３４の前段には、ＡＣ電圧遮断検出回路１４０のトランジスタ１４０ｃが接続されているため、比較例におけるフォトカプラ１３１ｂと比較して、ＡＣ電圧の遮断を検出するための消費電力を抑えることができる。また、ＡＣ電圧が遮断されたことを通知するために設けられているフォトカプラ１４０ｅは、整流平滑回路１３４の後段に接続されているため、その電圧供給源は、平滑用の電解コンデンサ１３４ｂの残電荷であり、ＡＣ消費電流は発生しない。

実施の形態２．
図１に示されているように、実施の形態２に係る画像形成装置２００は、実施の形態１と同様に、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４とを備える。

図８は、実施の形態２に係る画像形成装置２００の制御系の構成を概略的に示すブロック図である。
実施の形態２に係る画像形成装置２００は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４と、電源部２３０と、制御部１５０とを含む。
図８では、図５と同様の部分については、図５と同じ符号を付すことにより、詳細な説明を省略する。

実施の形態２における電源部２３０では、ＡＣ電圧遮断検出回路２４０の、整流平滑回路１３４の前段との接続がＬＩＮＥ側のみとなっている。

図９は、実施の形態２における電源部２３０の詳細構成を示す回路図である。
電源部２３０は、保護素子１６０と、フィルタ１６１と、ＡＣゼロクロス回路１３１と、リレー回路１３２と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、２４Ｖ放電回路１３９と、ＡＣ電圧遮断検出回路２４０とを備える。
ここでは、図６に示されている実施の形態１における電源部１３０との相違点について主に説明する。

実施の形態２のＡＣ電圧遮断検出回路２４０は、整流平滑回路１３４の前段のＬＩＮＥ側に整流ダイオード１４０ａが接続されている。整流ダイオード１４０ａのカソードは、トランジスタ１４０ｃのベースに接続されている。
整流ダイオード１４０ａは、ＡＣ電圧を整流する整流素子である。ここでは、整流ダイオード１４０ａにより、ＡＣ電圧が半端整流される。

実施の形態２では、整流ダイオード１４０ａは、ＬＩＮＥ側にのみ接続されているが、ＮＥＵＴＲＡＬ側にのみ接続されていてもよい。

以上により、図６に示されている実施の形態１に対し、ＡＣ電圧遮断検出回路２４０に流れるＡＣ電圧は、全波整流から半波整流となる。なお、トランジスタ１４０ｃのベース抵抗の定数は変更されるが、部品点数を削減することができる。

図１０（Ａ）〜（Ｈ）は、実施の形態２における電源部２３０での動作を説明するためのタイムチャートである。
図１０（Ａ）〜（Ｈ）では、省エネモードであるスリープ移行時と、ＡＣ電圧遮断時とにおける動作を説明する。
図１０（Ａ）〜（Ｈ）の横軸は時間であり、図１０（Ａ）、図１０（Ｂ）及び図１０（Ｄ）〜（Ｈ）の縦軸は電圧であり、図１０（Ｃ）の縦軸は電流である。

図１０（Ａ）に示されているＡＣ入力電圧は、商用電源１２４より出力されるＡＣ電圧、言い換えると、電源部２３０へ入力されるＡＣ電圧を表している。
図１０（Ｂ）に示されているＡＣオフ信号は、ＡＣ電圧遮断検出回路２４０より出力される信号である。ＡＣオフ信号は、ＨｉでＡＣ入力電圧の供給を表し、ＬｏでＡＣ入力電圧の遮断を表している。
図１０（Ｃ）に示されているＡＣオフ回路消費電流は、ＡＣ電圧遮断検出回路２４０が消費する電流である。ＡＣオフ回路消費電流の値は、ＡＣ電圧遮断検出回路２４０のトランジスタ１４０ｃのベース電流及びコレクタ電流により決まる。

図１０（Ｄ）に示されているＳｌｅｅｐ信号は、制御部１５０から電源部２３０へ出力される信号である。Ｓｌｅｅｐ信号は、Ｈｉで待機モードを表し、Ｌｏでスリープモードを表している。待機モードからスリープモードへの移行により２４ＶＤＣ−ＤＣ変換部１３６の動作がオフにされ、省エネ化が図られる。

図１０（Ｅ）に示されている５Ｖ放電ＦＥＴのＤ−Ｓ電圧は、５Ｖ放電ＦＥＴ１３８ｂのドレイン端子とソース端子間の電圧を表している。
図１０（Ｆ）に示されている２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖ放電ＦＥＴ１３９ｂのドレイン端子とソース端子間の電圧を表している。

図１０（Ｇ）に示されているＤＣ５Ｖは、電源部２３０から制御部１５０へ出力される出力電圧を表している。
図１０（Ｈ）に示されているＤＣ２４Ｖは、電源部２３０から制御部１５０へ出力される出力電圧を表している。

次に、横軸に示された時間ｔ２１〜時間ｔ２６の順に、図１０を用いて動作の説明を行う。
時間ｔ２１では、図１０（Ａ）〜（Ｈ）は、待機モード中の波形を示している。画像形成装置２００の動作としては印刷待ちの状態である。
ここでは、ＡＣ電圧遮断検出回路２４０のトランジスタ１４０ｃがオンになっているため、フォトカプラ１４０ｅへ電流が流れず、フォトカプラ１４０ｅの二次フォトトランジスタがオフである。このため、図７（Ｂ）に示されているＡＣオフ信号は、Ｈｉを保持している状態である。

整流平滑回路１３４の前段へのＡＣ電圧遮断検出回路２４０の接続がＬＩＮＥ側のみであるため、図１０（Ｃ）に示されているＡＣオフ回路消費電流は、半端整流波形となる。なお、実施の形態２では、トランジスタ１４０ｃに、半端整流されたＡＣ入力電圧が入力されるが、トランジスタ１４０ｃのベースに接続されたコンデンサ２４０ｉに蓄えられている電荷により、トランジスタ１４０ｃのオンが維持される。全波整流の場合と実行電流を同一にするため、図７（Ｃ）に示されているＡＣオフ回路消費電流に対して、図１０（Ｃ）に示されているＡＣオフ回路消費電流は、ピークが倍になっている。

図１０（Ｄ）に示されているＳｌｅｅｐ信号は、Ｈｉ状態を維持している。
図１０（Ｇ）に示されている出力電圧は、ＤＣ５Ｖを示し、図１０（Ｈ）に示されている出力電圧は、ＤＣ２４Ｖを示している。
この時、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオンになっている状態であり、トランジスタ１３７ｂがオンになっている。このため、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧が２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子へ供給されている。
また、５Ｖ放電ＦＥＴ１３８ｂはオフの状態のため、図１０（Ｅ）に示されているように、５ＶＦＥＴのＤ−Ｓ電圧は、５Ｖである。２４Ｖ放電ＦＥＴ１３９ｂも同様にオフの状態のため、図１０（Ｆ）に示されているように、２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖである。このため、放電抵抗１３８ｃ、１３９ｃには電流は流れない。

時間ｔ２２において、待機モードがある一定時間経過することにより、画像形成装置２００は、スリープモードへ移行する。
図１０（Ｂ）に示されているＡＣオフ信号は変化しない。同様に、図１０（Ｃ）に示されているＡＣオフ回路消費電流も変化しない。

図１０（Ｄ）に示されているように、制御部１５０より出力されるＳｌｅｅｐ信号は、ＨｉからＬｏに切り替わる。そして、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオフになり、トランジスタ１３７ｂがオフになることで、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子への、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧の供給が遮断される。言い換えると、２４ＶＤＣ−ＤＣ変換部１３６のメインＦＥＴ１３６ｂへのゲート電圧の入力が停止するため、２４ＶＤＣ−ＤＣ変換部１３６の動作が停止して、図１０（Ｈ）に示されているように、ＤＣ２４Ｖの出力の垂下が始まる。同時に、制御部１５０より出力されるＳｌｅｅｐ信号により、２４Ｖ放電回路１３９の２４Ｖ放電ＦＥＴ１３９ｂがオンになり、放電抵抗１３９ｃに電流が流れ、ＤＣ２４Ｖの出力の垂下が早められ、時間ｔ２３において出力電圧が０Ｖとなる。

時間ｔ２４において、停電、画像形成装置２００の図示しない電源スイッチのオフ、又は、画像形成装置２００へＡＣケーブルを抜くこと等により、図１０（Ａ）に示されているようにＡＣ入力電圧が遮断される。

ＡＣ入力電圧が遮断されると、ＡＣ電圧遮断検出回路２４０のトランジスタ１４０ｃがオフになり、トランジスタ１４０ｄがオンになることで、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れる。整流平滑回路１３４の後段に接続されているため、フォトカプラ１４０ｅの電圧供給源は、平滑用の電解コンデンサ１３４ｂの残電荷である。また、ＡＣ入力電圧を遮断している状態のため、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れてもＡＣ消費電流は発生しない。フォトカプラ１４０ｅがオンになることにより、図１０（Ｂ）に示されているように、ＡＣオフ信号は、ＨｉからＬｏに切り替わる。

ＡＣ入力電圧の遮断直後は、図１０（Ｅ）に示されているように、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂは５Ｖを保持する。これは短時間停電、例えば、２０ｍｓ程度の停電では、装置動作を継続させる必要があるためである。保持をさせる方法としては、一例として、図９に示されているように、５Ｖ放電ＦＥＴ１３８ｂのゲートにコンデンサ１３８ｄを接続することで、抵抗とコンデンサ１３８ｄの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂのオフを遅らせる方法がある。また、図９に示されているように、ＡＣ電圧遮断検出回路２４０のトランジスタ１４０ｄのベースに、コンデンサ１４０ｈを接続することで、抵抗とコンデンサ１４０ｈの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂのオフを遅らせることもできる。

時間ｔ２５において、予め定められた時間の経過後に、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂがオンになり、図１０（Ｅ）に示されているように、５Ｖ放電ＦＥＴのＤ−Ｓ電圧が０Ｖになり、放電抵抗１３８ｃに電流が流れ、ＤＣ５Ｖの出力の垂下が早められる。そして、時間ｔ２６において、図１０（Ｇ）に示されているように、出力電圧が０Ｖとなる。

以上のように、実施の形態２に係る画像形成装置２００によっても、整流平滑回路１３４の前段には、ＡＣ電圧遮断検出回路２４０のトランジスタ１４０ｃが接続されているため、比較例におけるフォトカプラ１３１ｂと比較して、ＡＣ電圧の遮断を検出するための消費電力を抑えることができる。また、ＡＣ電圧が遮断されたことを通知するために設けられているフォトカプラ１４０ｅは、整流平滑回路１３４の後段に接続されているため、その電圧供給源は、平滑用の電解コンデンサ１３４ｂの残電荷であり、ＡＣ消費電流は発生しない。

実施の形態３．
図１に示されているように、実施の形態３に係る画像形成装置３００は、実施の形態１と同様に、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４とを備える。

図１１は、実施の形態３に係る画像形成装置３００の制御系の構成を概略的に示すブロック図である。
実施の形態３に係る画像形成装置３００は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４と、電源部３３０と、制御部１５０とを含む。
図１１では、図８と同様の部分については、図８と同じ符号を付すことにより、詳細な説明を省略する。

実施の形態３における電源部３３０では、ＡＣ電圧遮断検出回路３４０が、５ＶＤＣ−ＤＣ変換部１３５の後段に接続されている点において、実施の形態２における電源部２３０と異なっている。

図１２は、実施の形態３における電源部３３０の詳細構成を示す回路図である。
電源部３３０は、保護素子１６０と、フィルタ１６１と、ＡＣゼロクロス回路１３１と、リレー回路１３２と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、２４Ｖ放電回路１３９と、ＡＣ電圧遮断検出回路３４０を備える。
ここでは、図９に示されている実施の形態２における電源部２３０との相違点について主に説明する。

ＡＣ電圧遮断検出回路３４０は、トランジスタ１４０ｄのベース抵抗１４０ｆ及びフォトカプラ１４０ｅの一次フォトダイオードに、整流平滑回路１３４の後段にある５ＶＤＣ−ＤＣ変換部１３５の一次側であるサブ一次補助巻線１３５ｄで整流及び平滑後の電圧が供給されている。

以上により、実施の形態２のＡＣ電圧遮断検出回路２４０のように、整流平滑回路１３４の後段に接続されている場合には、ＡＣ電圧遮断検出回路２４０に供給される電圧は、ＡＣ入力電圧の√２倍となり、ＰＦＣ回路が使用されているときには、３９０Ｖとなり、高電圧となる。一方、実施の形態３のように、サブ一次補助巻線１３５ｄの後段に接続することで、ＡＣ電圧遮断検出回路３４０に供給される電圧は、数十Ｖ程度と低くすることができる。このため、フォトカプラ１４０ｅのフォトダイオード電流制限抵抗１４０ｆのサイズを小さくすることができるという効果が得られる。また、実施の形態３では、ＡＣ電圧遮断検出回路３４０がサブ一次補助巻線１３５ｄの後段に接続されているが、構成次第で、ＡＣ電圧遮断検出回路３４０が図示しないメイン一次補助巻線に接続されていてもよい。

図１３（Ａ）〜（Ｈ）は、実施の形態３における電源部３３０での動作を説明するためのタイムチャートである。
図１３（Ａ）〜（Ｈ）では、省エネモードであるスリープ移行時と、ＡＣ電圧遮断時とにおける動作を説明する。
図１３（Ａ）〜（Ｈ）の横軸は時間であり、図１３（Ａ）、図１３（Ｂ）及び図１３（Ｄ）〜（Ｈ）の縦軸は電圧であり、図１３（Ｃ）の縦軸は電流である。

図１３（Ａ）に示されているＡＣ入力電圧は、商用電源１２４より出力されるＡＣ電圧、言い換えると、電源部３３０へ入力されるＡＣ電圧を表している。
図１３（Ｂ）に示されているＡＣオフ信号は、ＡＣ電圧遮断検出回路３４０より出力される信号である。ＡＣオフ信号は、ＨｉでＡＣ入力電圧の供給を表し、ＬｏでＡＣ入力電圧の遮断を表している。
図１３（Ｃ）に示されているＡＣオフ回路消費電流は、ＡＣ電圧遮断検出回路３４０が消費する電流である。ＡＣオフ回路消費電流の値は、ＡＣ電圧遮断検出回路３４０のトランジスタ１４０ｃのベース電流及びコレクタ電流により決まる。

図１３（Ｄ）に示されているＳｌｅｅｐ信号は、制御部１５０から電源部３３０へ出力される信号である。Ｓｌｅｅｐ信号は、Ｈｉで待機モードを表し、Ｌｏでスリープモードを表している。待機モードからスリープモードへの移行により２４ＶＤＣ−ＤＣ変換部１３６の動作がオフにされ、省エネ化が図られる。

図１３（Ｅ）に示されている５Ｖ放電ＦＥＴのＤ−Ｓ電圧は、５Ｖ放電ＦＥＴ１３８ｂのドレイン端子とソース端子間の電圧を表している。
図１３（Ｆ）に示されている２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖ放電ＦＥＴ１３９ｂのドレイン端子とソース端子間の電圧を表している。

図１３（Ｇ）に示されているＤＣ５Ｖは、電源部３３０から制御部１５０へ出力される出力電圧を表している。
図１３（Ｈ）に示されているＤＣ２４Ｖは、電源部３３０から制御部１５０へ出力される出力電圧を表している。

次に、横軸に示された時間ｔ３１〜時間ｔ３６の順に、図１３を用いて動作の説明を行う。
時間ｔ３１では、図１３（Ａ）〜（Ｈ）は、待機モード中の波形を示している。画像形成装置３００の動作としては印刷待ちの状態である。
ここでは、ＡＣ電圧遮断検出回路３４０のトランジスタ１４０ｃがオンになっているため、フォトカプラ１４０ｅへ電流が流れず、フォトカプラ１４０ｅの二次フォトトランジスタがオフである。このため、図１３（Ｂ）に示されているＡＣオフ信号は、Ｈｉを保持している状態である。

整流平滑回路１３４の前段へのＡＣ電圧遮断検出回路３４０の接続がＬＩＮＥ側のみであるため、図１３（Ｃ）に示されているＡＣオフ回路消費電流は、半端整流波形となる。全波整流の場合と実行電流を同一にするため、図７（Ｃ）に示されているＡＣオフ回路消費電流に対して、図１３に示されているＡＣオフ回路消費電流は、ピークが倍になっている。

図１３（Ｄ）に示されているＳｌｅｅｐ信号は、Ｈｉ状態を維持している。
図１３（Ｇ）に示されている出力電圧は、ＤＣ５Ｖを示し、図１３（Ｈ）に示されている出力電圧は、ＤＣ２４Ｖを示している。
この時、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオンになっている状態であり、トランジスタ１３７ｂがオンになっている。このため、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧が２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子へ供給されている。
また、５Ｖ放電ＦＥＴ１３８ｂはオフの状態のため、図１３（Ｅ）に示されているように、５ＶＦＥＴのＤ−Ｓ電圧は、５Ｖである。２４Ｖ放電ＦＥＴ１３９ｂも同様にオフの状態のため、図１３（Ｆ）に示されているように、２４Ｖ放電ＦＥＴのＤ−Ｓ電圧は、２４Ｖである。このため、放電抵抗１３８ｃ、１３９ｃには電流は流れない。

時間ｔ３２において、待機モードがある一定時間経過することにより、画像形成装置３００は、スリープモードへ移行する。
図１３（Ｂ）に示されているＡＣオフ信号は変化しない。同様に、図１３（Ｃ）に示されているＡＣオフ回路消費電流も変化しない。

図１３（Ｄ）に示されているように、制御部１５０より出力されるＳｌｅｅｐ信号は、ＨｉからＬｏに切り替わる。そして、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオフになり、トランジスタ１３７ｂがオフになることで、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子への、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧の供給が遮断される。言い換えると、２４ＶＤＣ−ＤＣ変換部１３６のメインＦＥＴ１３６ｂへのゲート電圧の入力が停止するため、２４ＶＤＣ−ＤＣ変換部１３６の動作が停止して、図１３（Ｈ）に示されているように、ＤＣ２４Ｖの出力の垂下が始まる。同時に、制御部１５０より出力されるＳｌｅｅｐ信号により、２４Ｖ放電回路１３９の２４Ｖ放電ＦＥＴ１３９ｂがオンになり、放電抵抗１３９ｃに電流が流れ、ＤＣ２４Ｖの出力の垂下が早められ、時間ｔ３３において出力電圧が０Ｖとなる。

時間ｔ３４において、停電、画像形成装置３００の図示しない電源スイッチのオフ、又は、画像形成装置３００へＡＣケーブルを抜くこと等により、図１３（Ａ）に示されているようにＡＣ入力電圧が遮断される。

ＡＣ入力電圧が遮断されると、ＡＣ電圧遮断検出回路３４０のトランジスタ１４０ｃがオフになり、トランジスタ１４０ｄがオンになることで、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れる。整流平滑回路１３４の後段に接続されているため、フォトカプラ１４０ｅの電圧供給源は、平滑用の電解コンデンサ１３４ｂの残電荷である。また、ＡＣ入力電圧を遮断している状態のため、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れてもＡＣ消費電流は発生しない。フォトカプラ１４０ｅがオンになることにより、図１３（Ｂ）に示されているように、ＡＣオフ信号は、ＨｉからＬｏに切り替わる。

ＡＣ入力電圧の遮断直後は、図１３（Ｅ）に示されているように、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂは５Ｖを保持する。これは短時間停電、例えば、２０ｍｓ程度の停電では、装置動作を継続させる必要があるためである。保持をさせる方法としては、一例として、図１２に示されているように、５Ｖ放電ＦＥＴ１３８ｂのゲートにコンデンサ１３８ｄを接続することで、抵抗とコンデンサ１３８ｄの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂのオフを遅らせる方法がある。また、図１２に示されているように、ＡＣ電圧遮断検出回路３４０のトランジスタ１４０ｄのベースに、コンデンサ１４０ｈを接続することで、抵抗とコンデンサ１４０ｈの時定数を持たせ、５Ｖ放電ＦＥＴ１３８ｂのオフを遅らせることもできる。

時間ｔ３５において、予め定められた時間の経過後に、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂがオンになり、図１３（Ｅ）に示されているように、５Ｖ放電ＦＥＴのＤ−Ｓ電圧が０Ｖになり、放電抵抗１３８ｃに電流が流れ、ＤＣ５Ｖの出力の垂下が早められる。

ここで、図１３に示されているタイムチャートで示されているＤＣ５Ｖの出力の垂下時間と、図１０に示されているタイムチャートで示されているＤＣ５Ｖの出力の垂下時間との差について、説明する。実施の形態２では、ＡＣ電圧遮断検出回路２４０のフォトカプラ１４０ｅは、整流平滑回路１３４の後段に接続されているため、フォトカプラ１４０ｅの印加電圧が高く、フォトカプラ１４０ｅの一次フォトダイオードの電流制限抵抗２４０ｊの抵抗値を大きくしなければならない。抵抗値が大きくなることで、一次フォトダイオードに流れる電流の電流値が低くなるため、５Ｖ放電回路１３８の放電抵抗１３８ｃに電流を流す時間が短くなり、ＤＣ５Ｖの出力の垂下を早めることに制限ができる。
一方、実施の形態３では、ＡＣ電圧遮断検出回路３４０のフォトカプラ１４０ｅは、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄで整流及び平滑された後の電線に接続されているため、フォトカプラ１４０ｅの印加電圧が低く、フォトカプラ１４０ｅの一次フォトダイオードの電流制限抵抗３４０ｊの抵抗値を下げることができる。このため、一次フォトダイオードに流れる電流の電流値を高く設定でき、５Ｖ放電回路１３８の放電抵抗１３８ｃに電流を流す時間が長くなる。以上により、実施の形態３では、実施の形態２よりもＤＣ５Ｖの出力の垂下を早めることができる。時間ｔ３６において、図１３（Ｇ）に示されているように、出力電圧が０Ｖとなる。

以上のように、実施の形態３では、ＡＣ電圧遮断検出回路３４０のフォトカプラ１４０ｅは、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの後段に接続されているため、ＤＣ５Ｖの出力の垂下を早めることができ、フォトカプラ１４０ｅの電流制限抵抗１４０ｇの小型化が可能となる。

なお、実施の形態３でも、実施の形態１と同様に、ＮＥＵＴＲＡＬ側に接続された整流ダイオード１４０ｂが、トランジスタ１４０ｃのベースに接続されていてもよい。

実施の形態４．
図１に示されているように、実施の形態４に係る画像形成装置４００は、実施の形態１と同様に、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４とを備える。

図１４は、実施の形態４に係る画像形成装置４００の制御系の構成を概略的に示すブロック図である。
実施の形態４に係る画像形成装置４００は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４と、電源部４３０と、制御部１５０とを含む。
図１４では、図１１と同様の部分については、図１１と同じ符号を付すことにより、詳細な説明を省略する。

実施の形態４における電源部４３０では、５ＶＤＣ−ＤＣ変換部１３５の後段に５Ｖオフ回路４４１が接続されている点、２４ＶＤＣ−ＤＣ変換部１３６の後段に２４Ｖオフ回路４４２が接続されている点、及び、２４Ｖ放電回路が設けられていない点において、実施の形態３における電源部３３０と異なっている。なお、５Ｖオフ回路４４１及び２４Ｖオフ回路４４２は、ＡＣ電圧遮断検出回路４４０にも接続されている。
ここで、５Ｖ放電回路１３８、５Ｖオフ回路４４１及び２４Ｖオフ回路４４２は、ＡＣ電圧遮断検出回路４４０がＡＣ電圧の遮断を検知した場合に動作する電圧処理回路である。
そして、フォトカプラ１４０ｅは、５Ｖ放電回路１３８、５Ｖオフ回路４４１及び２４Ｖオフ回路４４２に、ＡＣ電圧が遮断されたことを示す信号を送る信号伝達素子である。

図１５は、実施の形態４における電源部４３０の詳細構成を示す回路図である。
電源部４３０は、保護素子１６０と、フィルタ１６１と、ＡＣゼロクロス回路１３１と、リレー回路１３２と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、ＡＣ電圧遮断検出回路４４０と、５Ｖオフ回路４４１と、２４Ｖオフ回路４４２とを備える。
ここでは、図１２に示されている実施の形態３における電源部３３０との相違点について主に説明する。

ＡＣ電圧遮断検出回路４４０の二次フォトトランジスタのエミッタと、５Ｖオフ回路４４１のトランジスタ４４１ａのベースとが接続されている。
５Ｖオフ回路４４１では、トランジスタ４４１ａのコレクタと、トランジスタ４４１ｂのベースとが接続されている。また、トランジスタ４４１ｂのコレクタと、５ＶオフＦＥＴ４４１ｃのゲートとが接続されている。

また、ＡＣ電圧遮断検出回路４４０の二次フォトトランジスタのエミッタと、２４Ｖオフ回路４４２のトランジスタ４４２ａのベースとが接続されている。
２４Ｖオフ回路４４２では、トランジスタ４４２ａのコレクタと、トランジスタ４４２ｂのベースとが接続されている。また、トランジスタ４４２ｂのコレクタと、２４ＶオフＦＥＴ４４２ｃのゲートとが接続されている。

以上より、ＡＣ電圧の遮断が検出された時に、５ＶオフＦＥＴ４４１ｃと２４ＶオフＦＥＴ４４２ｃとがオフになるため、出力電圧の垂下を早めることができる。放電回路を使用する場合、放電抵抗は、放電ＦＥＴの１故障（ドレイン−ソースショート）で連続通電となっても、許容温度内にする必要があるため、放電抵抗が大型化する。しかしながら、５ＶオフＦＥＴ４４１ｃと２４ＶオフＦＥＴ４４２ｃとを使用することにより、大型の放電抵抗が必要なくなり、小型化が期待できる。

図１６（Ａ）〜（Ｈ）は、実施の形態４における電源部４３０での動作を説明するためのタイムチャートである。
図１６（Ａ）〜（Ｈ）では、省エネモードであるスリープ移行時と、ＡＣ電圧遮断時とにおける動作を説明する。
図１６（Ａ）〜（Ｈ）の横軸は時間であり、図１６（Ａ）、図１６（Ｂ）及び図１６（Ｄ）〜（Ｈ）の縦軸は電圧であり、図１６（Ｃ）の縦軸は電流である。

図１６（Ａ）に示されているＡＣ入力電圧は、商用電源１２４より出力されるＡＣ電圧、言い換えると、電源部４３０へ入力されるＡＣ電圧を表している。
図１６（Ｂ）に示されているＡＣオフ信号は、ＡＣ電圧遮断検出回路４４０より出力される信号である。ＡＣオフ信号は、ＨｉでＡＣ入力電圧の供給を表し、ＬｏでＡＣ入力電圧の遮断を表している。
図１６（Ｃ）に示されているＡＣオフ回路消費電流は、ＡＣ電圧遮断検出回路４４０が消費する電流である。ＡＣオフ回路消費電流の値は、ＡＣ電圧遮断検出回路４４０のトランジスタ１４０ｃのベース電流及びコレクタ電流により決まる。

図１６（Ｄ）に示されているＳｌｅｅｐ信号は、制御部１５０から電源部４３０へ出力される信号である。Ｓｌｅｅｐ信号は、Ｈｉで待機モードを表し、Ｌｏでスリープモードを表している。待機モードからスリープモードへの移行により２４ＶＤＣ−ＤＣ変換部１３６の動作がオフにされ、省エネ化が図られる。

図１６（Ｅ）に示されている５ＶオフＦＥＴの前段ＤＣ５Ｖは、５ＶオフＦＥＴ４４１ｃのソース側に供給される電圧を表している。
図１６（Ｆ）に示されている２４ＶオフＦＥＴの前段ＤＣ２４Ｖは、２４ＶオフＦＥＴ４４２ｃのソース側に供給される電圧を表している。

図１６（Ｇ）に示されているＤＣ５Ｖは、電源部４３０から制御部１５０へ出力される出力電圧を表している。
図１６（Ｈ）に示されているＤＣ２４Ｖは、電源部４３０から制御部１５０へ出力される出力電圧を表している。

次に、横軸に示された時間ｔ４１〜時間ｔ４８の順に、図１６を用いて動作の説明を行う。
時間ｔ４１では、図１６（Ａ）〜（Ｈ）は、待機モード中の波形を示している。画像形成装置４００の動作としては印刷待ちの状態である。
ここでは、ＡＣ電圧遮断検出回路４４０のトランジスタ１４０ｃがオンになっているため、フォトカプラ１４０ｅへ電流が流れず、フォトカプラ１４０ｅの二次フォトトランジスタがオフである。このため、図１６（Ｂ）に示されているＡＣオフ信号は、Ｈｉを保持している状態である。

整流平滑回路１３４の前段へのＡＣ電圧遮断検出回路４４０の接続がＬＩＮＥ側のみであるため、図１６（Ｃ）に示されているＡＣオフ回路消費電流は、半端整流波形となる。全波整流の場合と実行電流を同一にするため、図７（Ｃ）に示されているＡＣオフ回路消費電流に対して、図１６（Ｃ）に示されているＡＣオフ回路消費電流は、ピークが倍になっている。

図１６（Ｄ）に示されているＳｌｅｅｐ信号は、Ｈｉ状態を維持している。
図１６（Ｇ）に示されている出力電圧は、ＤＣ５Ｖを示し、図１６（Ｈ）に示されている出力電圧は、ＤＣ２４Ｖを示している。
この時、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオンになっている状態であり、トランジスタ１３７ｂがオンになっている。このため、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧が２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子へ供給されている。
図１６（Ｅ）に示されているように、５ＶオフＦＥＴ４４１ｃに供給される電圧は、ＤＣ５Ｖである。また、図１６（Ｆ）に示されているように、２４ＶオフＦＥＴ４４２ｃに供給される電圧は、２４Ｖである。

時間ｔ４２において、待機モードがある一定時間経過することにより、画像形成装置４００は、スリープモードへ移行する。
図１６（Ｂ）に示されているＡＣオフ信号は変化しない。同様に、図１６（Ｃ）に示されているＡＣオフ回路消費電流も変化しない。

図１６（Ｄ）に示されているように、制御部１５０より出力されるＳｌｅｅｐ信号は、ＨｉからＬｏに切り替わる。そして、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオフになり、トランジスタ１３７ｂがオフになることで、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子への、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧の供給が遮断される。言い換えると、２４ＶＤＣ−ＤＣ変換部１３６のメインＦＥＴ１３６ｂへのゲート電圧の入力が停止するため、２４ＶＤＣ−ＤＣ変換部１３６の動作が停止して、図１６（Ｆ）に示されているように、２４ＶオフＦＥＴの前段ＤＣ２４Ｖの出力の垂下が始まるとともに、図１６（Ｈ）に示されているように、ＤＣ２４Ｖの出力の垂下が始まる。同時に、制御部１５０より出力されるＳｌｅｅｐ信号により、２４Ｖオフ回路４４２の２４ＶオフＦＥＴ４４２ｃがオフになり、ＤＣ２４Ｖの出力の垂下が早められ、時間ｔ４３において出力電圧が０Ｖとなる。

時間ｔ４４において、図１６（Ｆ）に示されているように、２４ＶオフＦＥＴ４４２ｃに供給される電圧が０Ｖになる。実施の形態４では、実施の形態１〜３のような２４Ｖ放電回路１３９が備えられていないため、図１６（Ｈ）に示されているＤＣ２４Ｖよりも垂下時間が長くなる。なお、実施の形態４でも、２４Ｖ放電回路１３９が備えられていてもよい。

時間ｔ４５において、停電、画像形成装置４００の図示しない電源スイッチのオフ、又は、画像形成装置４００へＡＣケーブルを抜くこと等により、図１６（Ａ）に示されているようにＡＣ入力電圧が遮断される。

ＡＣ入力電圧が遮断されると、ＡＣ電圧遮断検出回路４４０のトランジスタ１４０ｃがオフになり、トランジスタ１４０ｄがオンになることで、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れる。整流平滑回路１３４の後段に接続されているため、フォトカプラ１４０ｅの電圧供給源は、平滑用の電解コンデンサ１３４ｂの残電荷である。また、ＡＣ入力電圧を遮断している状態のため、フォトカプラ１４０ｅの一次フォトダイオードに電流が流れてもＡＣ消費電流は発生しない。フォトカプラ１４０ｅがオンになることにより、図１６（Ｂ）に示されているように、ＡＣオフ信号は、ＨｉからＬｏに切り替わる。

ＡＣ入力電圧の遮断直後は、図１６（Ｇ）に示されているように、５Ｖオフ回路４４１の出力は、５Ｖを保持する。これは短時間停電、例えば、２０ｍｓ程度の停電では、装置動作を継続させる必要があるためである。保持をさせる方法としては、一例として、図１５に示されているように、５ＶオフＦＥＴ４４１ｃのゲートにコンデンサ４４１ｄを接続すること、又は、トランジスタ４４１ａのベースにコンデンサ４４１ｅを接続することで、抵抗とコンデンサ４４１ｄ、４４１ｅの時定数を持たせて、５ＶオフＦＥＴ４４１ｃのオフを遅らせる方法がある。また、図１５に示されているように、ＡＣ電圧遮断検出回路４４０のトランジスタ１４０ｄのベースに、コンデンサ１４０ｈを接続することで、抵抗とコンデンサ１４０ｈの時定数を持たせ、５ＶオフＦＥＴ４４１ｃのオフを遅らせることもできる。

時間ｔ４６において、予め定められた時間の経過後に、５Ｖオフ回路４４１の５ＶオフＦＥＴ４４１ｃがオフになり、図１６（Ｇ）に示されているように、ＤＣ５Ｖの出力の垂下が早められる。

ここで、実施の形態３とのＤＣ５Ｖの出力の垂下時間の差について説明する。
実施の形態３においては、ＡＣ電圧遮断検出回路３４０のフォトカプラ１４０ｅが５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄでの整流及び平滑後の電圧を供給する電線に接続され、予め定められた時間の経過後に、５Ｖ放電回路１３８の５Ｖ放電ＦＥＴ１３８ｂがオンになり、５Ｖ放電ＦＥＴ１３８ｂのＤ−Ｓ電圧が０Ｖになり、放電抵抗１３８ｃに電流が流れ、ＤＣ５Ｖの出力の垂下を早めている。

一方、実施の形態４においては、ＡＣ電圧遮断検出回路４４０のフォトカプラ１４０ｅが５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄでの整流及び平滑後の電圧を供給する線に接続され、予め定められた時間の経過後に、５Ｖオフ回路４４１の５ＶオフＦＥＴ４４１ｃがオフになり、ＤＣ５Ｖの出力の垂下を早める。言い換えると、制御部１５０へ供給するＤＣ５Ｖが遮断されるため、実施の形態３における５Ｖ放電回路１３８による垂下よりも更に垂下を早めることができる。

時間ｔ４７において、図１６（Ｇ）に示されているように、出力電圧が０Ｖとなる。
また、時間ｔ４８において、５ＶオフＦＥＴ４４１ｃに供給される電圧が０Ｖとなる。実施の形態４でも、５Ｖ放電回路１３８が搭載されているため、５ＶオフＦＥＴの前段ＤＣ５Ｖの出力の垂下時間が短くなる。なお、実施の形態４において、５Ｖ放電回路１３８が搭載されていなくてもよい。

以上のように、実施の形態４によれば、５Ｖオフ回路４４１及び２４Ｖオフ回路４４２を備えることにより、ＤＣ出力電圧の垂下時間を早めることができる。

なお、実施の形態４でも、実施の形態１と同様に、ＮＥＵＴＲＡＬ側に接続された整流ダイオード１４０ｂが、トランジスタ１４０ｃのベースに接続されていてもよい。

実施の形態５．
図１に示されているように、実施の形態５に係る画像形成装置５００は、実施の形態１と同様に、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４とを備える。

図１４に示されているように、実施の形態５に係る画像形成装置５００は、給紙部１０１と、画像形成機構１０２と、定着部１０３と、用紙排出部１０４と、電源部５３０と、制御部１５０とを含む。
実施の形態５に係る画像形成装置５００は、電源部５３０を除いて、実施の形態４と同様に構成されている。

図１７は、実施の形態５における電源部５３０の詳細構成を示す回路図である。
電源部５３０は、保護素子１６０と、フィルタ１６１と、ＡＣゼロクロス回路１３１と、リレー回路１３２と、ヒータオンオフ回路１３３と、整流平滑回路１３４と、５ＶＤＣ−ＤＣ変換部１３５と、２４ＶＤＣ−ＤＣ変換部１３６と、Ｓｌｅｅｐ切替回路１３７と、５Ｖ放電回路１３８と、ＡＣ電圧遮断検出回路５４０と、５Ｖオフ回路４４１と、２４Ｖオフ回路４４２とを備える。
ここでは、図１５に示されている実施の形態４における電源部４３０との相違点について主に説明する。

実施の形態５におけるＡＣ電圧遮断検出回路５４０では、整流平滑回路１３４の前段におけるＬＩＮＥ側とＮＥＵＴＲＡＬ側とに抵抗５４０ｋ、５４０ｌが接続されている。また、Ｘコンデンサ放電ＩＣ５４０ｍが、抵抗５４０ｌに接続されている。

ここで、Ｘコンデンサ放電ＩＣ５４０ｍについて説明する。
フィルタ１６１には、ＬＩＮＥ側とＮＥＵＴＲＡＬ側に両端を接続する図示しないフィルムコンデンサが用いられているものとする。このフィルムコンデンサは、一般的にはＸコンデンサ（１次コンデンサ）と呼ばれている。安全規格上、ＡＣ電圧遮断時にＸコンデンサを放電させる必要があり、放電抵抗を接続させることが一般であるが、Ｘコンデンサ放電ＩＣ５４０ｍを使用することにより、ＡＣ電圧遮断時のみ放電抵抗に電流を流すことができ、省電力となる。

実施の形態５では、Ｘコンデンサ放電ＩＣ５４０ｍは、トランジスタ５４０ｎのベースと接続され、トランジスタ５４０ｎとトランジスタ５４０ｏをラッチ回路接続とし、トランジスタ５４０ｏとフォトカプラ１４０ｅとが接続される。以上より、ＡＣ電圧遮断時のみＸコンデンサ放電ＩＣ５４０ｍが動作し、ラッチ回路にてフォトカプラ１４０ｅの通電を保持するため、更なる省電力が期待できる。
言い換えると、Ｘコンデンサ放電ＩＣ５４０ｍは、ＡＣ電圧が遮断された場合に、Ｘコンデンサから電力の供給を受けて、フォトカプラ１４０ｅを動作させる動作回路として機能する。

なお、Ｘコンデンサ放電ＩＣ５４０ｍとしては、パワーインテグレーション社のＣＡＰＺｅｒｏ Ｘコンデンサ放電ＩＣ、又は、ＮＸＰセミコンダクターズ社のＸコンデンサ放電ＩＣ等を使用すればよい。

図１８（Ａ）〜（Ｈ）は、実施の形態５における電源部５３０での動作を説明するためのタイムチャートである。
図１８（Ａ）〜（Ｈ）では、省エネモードであるスリープ移行時と、ＡＣ電圧遮断時とにおける動作を説明する。
図１８（Ａ）〜（Ｈ）の横軸は時間であり、図１８（Ａ）、図１８（Ｂ）及び図１８（Ｄ）〜（Ｈ）の縦軸は電圧であり、図１８（Ｃ）の縦軸は電流である。

図１８（Ａ）に示されているＡＣ入力電圧は、商用電源１２４より出力されるＡＣ電圧、言い換えると、電源部５３０へ入力されるＡＣ電圧を表している。
図１８（Ｂ）に示されているＡＣオフ信号は、ＡＣ電圧遮断検出回路５４０より出力される信号である。ＡＣオフ信号は、ＨｉでＡＣ入力電圧の供給を表し、ＬｏでＡＣ入力電圧の遮断を表している。
図１８（Ｃ）に示されているＡＣオフ回路消費電流は、ＡＣ電圧遮断検出回路５４０が消費する電流である。実施の形態５では、Ｘコンデンサ放電ＩＣ５４０ｍを使用しているため、消費電力は発生しない。

図１８（Ｄ）に示されているＳｌｅｅｐ信号は、制御部１５０から電源部５３０へ出力される信号である。Ｓｌｅｅｐ信号は、Ｈｉで待機モードを表し、Ｌｏでスリープモードを表している。待機モードからスリープモードへの移行により２４ＶＤＣ−ＤＣ変換部１３６の動作がオフにされ、省エネ化が図られる。

図１８（Ｅ）に示されている５ＶオフＦＥＴの前段ＤＣ５Ｖは、５ＶオフＦＥＴ４４１ｃのソース側に供給される電圧を表している。
図１８（Ｆ）に示されている２４ＶオフＦＥＴの前段ＤＣ２４Ｖは、２４ＶオフＦＥＴ４４２ｃのソース側に供給される電圧を表している。

図１８（Ｇ）に示されているＤＣ５Ｖは、電源部５３０から制御部１５０へ出力される出力電圧を表している。
図１８（Ｈ）に示されているＤＣ２４Ｖは、電源部５３０から制御部１５０へ出力される出力電圧を表している。

次に、横軸に示された時間ｔ５１〜時間ｔ５８の順に、図１８を用いて動作の説明を行う。
時間ｔ５１では、図１８（Ａ）〜（Ｈ）は、待機モード中の波形を示している。画像形成装置５００の動作としては印刷待ちの状態である。
ここでは、ＡＣ電圧遮断検出回路５４０のＸコンデンサ放電ＩＣ５４０ｍがオフになっているため、フォトカプラ１４０ｅへ電流が流れず、フォトカプラ１４０ｅの二次フォトトランジスタがオフである。このため、図１８（Ｂ）に示されているＡＣオフ信号は、Ｈｉを保持している状態である。

Ｘコンデンサ放電ＩＣ５４０ｍがオフになっているため、図１８（Ｃ）に示されているように、ＡＣオフ回路消費電流は、０Ａである。このため、実施の形態４に対して、消費電力の削減が期待できる。

図１８（Ｄ）に示されているＳｌｅｅｐ信号は、Ｈｉ状態を維持している。
図１８（Ｇ）に示されている出力電圧は、ＤＣ５Ｖを示し、図１８（Ｈ）に示されている出力電圧は、ＤＣ２４Ｖを示している。
この時、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオンになっている状態であり、トランジスタ１３７ｂがオンになっている。このため、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧が２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子へ供給されている。
図１８（Ｅ）に示されているように、５ＶオフＦＥＴ４４１ｃに供給される電圧は、ＤＣ５Ｖは、５Ｖである。また、図１８（Ｆ）に示されているように、２４ＶオフＦＥＴ４４４２ｃに供給される電圧は、ＤＣ２４Ｖである。

時間ｔ５２において、待機モードがある一定時間経過することにより、画像形成装置５００は、スリープモードへ移行する。
図１８（Ｂ）に示されているＡＣオフ信号は変化しない。同様に、図１８（Ｃ）に示されているＡＣオフ回路消費電流も変化しない。

図１８（Ｄ）に示されているように、制御部１５０より出力されるＳｌｅｅｐ信号は、ＨｉからＬｏに切り替わる。そして、Ｓｌｅｅｐ切替回路１３７のフォトカプラ１３７ａの二次フォトダイオードがオフになり、トランジスタ１３７ｂがオフになることで、２４ＶＤＣ−ＤＣ変換部１３６のメイン制御ＩＣ１３６ｃの電源端子への、５ＶＤＣ−ＤＣ変換部１３５のサブ一次補助巻線１３５ｄの整流及び平滑後の電圧の供給が遮断される。言い換えると、２４ＶＤＣ−ＤＣ変換部１３６のメインＦＥＴ１３６ｂへのゲート電圧の入力が停止するため、２４ＶＤＣ−ＤＣ変換部１３６の動作が停止して、図１８（Ｆ）に示されているように、２４ＶオフＦＥＴの前段ＤＣ２４Ｖの出力の垂下が始まるとともに、図１８（Ｈ）に示されているように、ＤＣ２４Ｖの出力の垂下が始まる。同時に、制御部１５０より出力されるＳｌｅｅｐ信号により、２４Ｖオフ回路４４２の２４ＶオフＦＥＴ４４２ｃがオフになり、ＤＣ２４Ｖの出力の垂下が早められ、時間ｔ５３において出力電圧が０Ｖとなる。

時間ｔ５４において、図１８（Ｆ）に示されているように、２４ＶオフＦＥＴ４４２ｃに供給される電圧が０Ｖになる。実施の形態５では、実施の形態１〜３のような２４Ｖ放電回路１３９が備えられていないため、図１８（Ｈ）に示されているＤＣ２４Ｖよりも垂下時間が長くなる。なお、実施の形態５でも、２４Ｖ放電回路１３９が備えられていてもよい。

時間ｔ５５において、停電、画像形成装置５００の図示しない電源スイッチのオフ、又は、画像形成装置５００へＡＣケーブルを抜くこと等により、図１８（Ａ）に示されているようにＡＣ入力電圧が遮断される。

ＡＣ入力電圧が遮断されると、ＡＣ電圧遮断検出回路５４０のＸコンデンサ放電ＩＣ５４０ｍがオンになり、ラッチ回路によりフォトカプラ１４０ｅのオンを継続させ、図１８（Ｂ）に示されているように、ＡＣオフ信号は、ＨｉからＬｏに切り替わる。

ＡＣ入力電圧の遮断直後は、図１８（Ｇ）に示されているように、５Ｖオフ回路４４１の出力は、５Ｖを保持する。これは短時間停電、例えば、２０ｍｓ程度の停電では、装置動作を継続させる必要があるためである。保持をさせる方法としては、一例として、図１７に示されているように、５ＶオフＦＥＴ４４１ｃのゲートにコンデンサ４４１ｄを接続することで、抵抗とコンデンサの時定数を持たせて、５ＶオフＦＥＴ４４１ｃのオフを遅らせる方法がある。

時間ｔ５６において、予め定められた時間の経過後に、５Ｖオフ回路４４１の５ＶオフＦＥＴ４４１ｃがオフになり、図１８（Ｇ）に示されているように、ＤＣ５Ｖの出力の垂下が早められる。

時間ｔ５７において、図１８（Ｈ）に示されているように、出力電圧が０Ｖとなる。
また、時間ｔ５８において、５ＶオフＦＥＴ４４１ｃに供給される電圧が０Ｖとなる。実施の形態５でも、５Ｖ放電回路１３８が搭載されているため、５ＶオフＦＥＴの前段ＤＣ５Ｖの出力の垂下時間が短くなる。なお、実施の形態５において、５Ｖ放電回路１３８が搭載されていなくてもよい。

以上のように、実施の形態５によれば、ＡＣ電圧遮断検出回路に、Ｘコンデンサ放電ＩＣ５４０ｍとラッチ回路を使用することにより、さらなる消費電力の削減を行うことができる。

以上の実施の形態１〜５では、画像形成装置１００〜５００として、プリンタ装置、特に、タンデム方式のカラー４色のプリンタ装置を例に挙げて説明したが、実施の形態１〜５は、このような例に限定されない。例えば、実施の形態１〜５の画像形成装置１００〜５００は、カラー５色以上のプリンタ装置であってもよく、カラー４色未満のプリンタ装置であってもよい。また、実施の形態１〜５の画像形成装置１００〜５００は、モノクロのプリンタ装置であってもよい。さらに、実施の形態１〜５の画像形成装置１００〜５００は、複写装置、ファクシミリ装置又は複合装置であってもよい。

以上に記載された実施の形態１〜５については、これらで開示された構成を、適宜、組み合わせることができる。

１００，２００，３００，４００，５００ 画像形成装置、 １０１ 給紙部、 １０２ 画像形成機構、 １０３ 定着部、 １０４ 用紙排出部、 １３０，２３０，３３０，４３０，５３０ 電源部、 １３１ ＡＣゼロクロス回路、 １３２ リレー回路、 １３３ ヒータオンオフ回路、 １３４ 整流平滑回路、 １３５ ５ＶＤＣ−ＤＣ変換部、 １３６ ２４ＶＤＣ−ＤＣ変換部、 １３７ Ｓｌｅｅｐ切替回路、 １３８ ５Ｖ放電回路、 １３９ ２４Ｖ放電回路、 １４０，２４０，３４０，４４０，５４０ ＡＣ電圧遮断検出回路、 １４０ａ，１４０ｂ 整流ダイオード、 １４０ｃ，１４０ｄ，５４０ｎ，５４０ｏ トランジスタ、 １４０ｅ フォトカプラ、 １４０ｆ，１４０ｇ，２４０ｊ，３４０ｇ，３４０ｊ，５４０ｋ，５４０ｌ 抵抗、 ２４０ｉ コンデンサ、 ４４１ ５Ｖオフ回路、 ４４２ ２４Ｖオフ回路、 １５０ 制御部、 １６０ 保護素子、 １６１ フィルタ。

Claims (10)

1. 交流電圧の入力を受けて、前記交流電圧を整流及び平滑化して、直流電圧に変換する整流平滑回路と、
   前記交流電圧の遮断を検知する交流電圧遮断検出回路と、
   前記整流平滑回路の後段に接続され、前記交流電圧遮断検出回路が前記交流電圧の遮断を検知した場合に動作する電圧処理回路と、を備え、
   前記交流電圧遮断検出回路は、前記整流平滑回路の後段に接続され、前記交流電圧が遮断された場合に、前記整流平滑回路から電力の供給を受けて、前記電圧処理回路に信号を送る信号伝達素子を備えること
   を特徴とする電源装置。
2. 前記交流電圧遮断検出回路は、
   前記整流平滑回路の前段に接続され、前記交流電圧を整流する整流素子と、
   前記整流素子で整流された電圧が切断された場合にオフになるスイッチング素子と、をさらに備え、
   前記信号伝達素子は、前記スイッチング素子がオフになった場合に、前記電圧処理回路に信号を送ること
   を特徴とする請求項１に記載の電源装置。
3. 前記スイッチング素子は、前記信号伝達素子よりも消費電力が低いこと
   を特徴とする請求項２に記載の電源装置。
4. 前記整流素子は、前記整流平滑回路が前記交流電圧の入力を受けるための２つの電力線の両方に接続され、前記交流電圧を全波整流すること
   を特徴とする請求項２又は３に記載の電源装置。
5. 前記整流素子は、前記整流平滑回路が前記交流電圧の入力を受けるための２つの電力線の片方に接続され、前記交流電圧を半端整流すること
   を特徴とする請求項２又は３に記載の電源装置。
6. 前記商用電源と前記整流平滑回路との間に備えられた１次コンデンサをさらに備え、
   前記交流電圧遮断検出回路は、前記１次コンデンサと前記整流平滑回路との間に接続され、前記交流電圧が遮断された場合に、前記１次コンデンサから電力の供給を受けて、前記信号伝達素子を動作させる動作回路をさらに備えること
   を特徴とする請求項１に記載の電源装置。
7. 前記整流平滑回路は、コンデンサを備えており、
   前記信号伝達素子は、前記コンデンサから電力の供給を受けること
   を特徴とする請求項１から６の何れか一項に記載の電源装置。
8. 前記整流平滑回路の後段には、前記直流電圧を変換するための変換回路が備えられており、
   前記信号伝達素子には、前記変換回路の一次側で整流及び平滑化された電力が供給されること
   を特徴とする請求項１から７の何れか一項に記載の電源装置。
9. 電圧処理回路は、前記直流電圧を放電するための放電回路及び前記直流電圧を遮断するためのオフ回路の少なくとも何れか一方であること
   を特徴とする請求項１から８の何れか一項に記載の電源装置。
10. 請求項１から９の何れか一項に記載された電源装置を備えることを特徴とする画像形成装置。

Images