[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019140365A - 薄膜フリップチップパッケージ及びそのフレキシブル基板 - Google Patents

薄膜フリップチップパッケージ及びそのフレキシブル基板 Download PDF

Info

Publication number
JP2019140365A
JP2019140365A JP2018078830A JP2018078830A JP2019140365A JP 2019140365 A JP2019140365 A JP 2019140365A JP 2018078830 A JP2018078830 A JP 2018078830A JP 2018078830 A JP2018078830 A JP 2018078830A JP 2019140365 A JP2019140365 A JP 2019140365A
Authority
JP
Japan
Prior art keywords
groove
flexible substrate
thin film
bent portion
conductive path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018078830A
Other languages
English (en)
Other versions
JP6653345B2 (ja
Inventor
謝慶堂
qing tang Xie
李俊徳
Jun De Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2019140365A publication Critical patent/JP2019140365A/ja
Application granted granted Critical
Publication of JP6653345B2 publication Critical patent/JP6653345B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】薄膜フリップチップパッケージ及びそのフレキシブル基板を提供する。【解決手段】本発明の薄膜フリップチップパッケージ及びそのフレキシブル基板２００は、前記フレキシブル基板２００は薄膜２１０及び導電路層２２０を有し、前記導電路層２２０は前記薄膜２１０の第一表面２１１に形成されると共にチップ１００に電気的に接続され、少なくとも１つの溝部２６０が前記薄膜２１０の第二表面２１２に凹設される。前記フレキシブル基板２００が外部の電子素子に接合されると、湾曲して複数の平坦部２４０及び少なくとも１つの曲げ部２５０を形成し、前記曲げ部２５０はこれら前記平坦部２４０の間に位置する。前記溝部２６０が前記曲げ部２５０に位置することにより前記フレキシブル基板２００の前記曲げ部２５０が断裂しなくなる。【選択図】図２

Description

本発明は、薄膜フリップチップパッケージに関し、より詳しくは、湾曲による断裂を回避する薄膜フリップチップパッケージに関する。
ドライバＩＣは家電製品の表示器において重要な部材であり、多くはチップ・オン・フィルム(Chip On Film、 COF)またはテープ・キャリア・パッケージ(Tape Carrier Package、 TCP)技術によって実装を行う。このとき、熱圧着方式によりチップ上のバンプとフレキシブル回路基板内のピンとが接合され、フレキシブル回路基板の両端に位置する外ピンは、表示パネル及び信号の制御を行う回路基板にそれぞれ接合される。
しかしながら、表示器はすでに薄型化及び全面スクリーン化に向けて発展を続けており、フレキシブル回路基板が表示パネル及び回路基板に接合される場合、湾曲させなければ配置できなかった。すなわち、従来、フレキシブル回路基板の湾曲箇所に位置する部材は曲げ応力の影響により損壊や断裂が生じやすいため、その対策を見つけて曲げ応力の影響を効果的に低減させる必要があった。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明を提案するに到った。
かかる従来の実情に鑑み、本発明は、薄膜フリップチップパッケージを提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明に係る薄膜フリップチップパッケージは、チップ及びフレキシブル基板を備える。前記フレキシブル基板は薄膜及び導電路層を有する。前記薄膜は第一表面及び前記第一表面に対応する第二表面を有する。前記導電路層は前記第一表面に形成されると共に、前記チップに電気的に接続される。少なくとも１つの溝部が前記第二表面に凹設され、前記溝部は溝部の底面を有する。前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成する。前記曲げ部はこれら前記平坦部の間に位置し、前記溝部は前記曲げ部に位置することを特徴とする。
また、本発明のもうひとつの目的は、フレキシブル基板を提供することである。前記フレキシブル基板は薄膜及び導電路層を備え、前記薄膜は第一表面及び前記第一表面に対応する第二表面を有し、前記導電路層は前記第一表面に形成される。少なくとも１つの溝部が前記第二表面に凹設され、前記溝部は溝部の底面を有する。前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成する。前記曲げ部はこれら前記平坦部の間に位置し、前記溝部は前記曲げ部に位置する。
本発明は前記溝部が形成されることにより前記曲げ部に位置する前記薄膜が薄くなって可撓性が高まり、前記フレキシブル基板に位置する前記導電路層または他の部材が曲げ応力の影響を受け、損壊または断裂する事象が回避される。
本発明の第１実施形態による薄膜フリップチップパッケージを示す断面図である。 本発明の第１実施形態による薄膜フリップチップパッケージ及び外部電子素子が接続される断面図である。 本発明の第２実施形態による薄膜フリップチップパッケージを示す断面図である。 本発明の第２実施形態による薄膜フリップチップパッケージ及び外部電子素子が接続される断面図である。 本発明の第３実施形態による薄膜フリップチップパッケージを示す断面図である。 本発明の第３実施形態による薄膜フリップチップパッケージ及び外部電子素子が接続される断面図である。
以下に図面を参照して、本発明を実施するための形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
本発明の第１実施形態による薄膜フリップチップパッケージＡは、チップ１００及びフレキシブル基板２００を備える。好ましくは、前記薄膜フリップチップパッケージＡは、前記チップ１００と前記フレキシブル基板２００との間に充填され硬化したパッケージ用接着剤３００を更に備える。前記パッケージ用接着剤３００はアンダーフィル(underfill)であるが、但し、本発明はこれに限定されない（図１参照）。
図１に示すように、前記フレキシブル基板２００は薄膜２１０及び導電路層２２０を有し、前記薄膜２１０は第一表面２１１及び前記第一表面２１１に対応する第二表面２１２を含む。前記導電路層２２０は前記第一表面２１１に形成されると共に前記チップ１００に電気的に接続される。前記第１実施形態において、前記フレキシブル基板２００は前記第一表面２１１及び前記導電路層２２０を被覆する保護層２３０を更に有する。好ましくは、前記薄膜２１０はポリイミド薄膜(PI film)であり、前記導電路層２２０は銅回路であり、前記保護層２３０ははんだレジスト(solder resist)であるが、但し本発明はこれに限定されない。
続いて、同じく図１に示すように、チップ設置領域２１１ａは前記第一表面２１１に位置し、前記保護層２３０からは前記チップ設置領域２１１ａが露出する。前記チップ１００は前記チップ設置領域２１１ａに設置され、前記導電路層２２０に電気的に接続される。前記チップ１００のアクティブサーフェス１１０には、前記導電路層２２０に電気的に接続させるための複数のバンプ１２０が設置される。なお、前記バンプ１２０の材質は、金、銅、銀、ニッケル、またはそれらの合金である。
続いて、図１及び図２に示すように、前記フレキシブル基板２００は、前記第一表面２１１に位置する前記導電路層２２０が外部の電子素子に接合されると、前記フレキシブル基板２００が湾曲して複数の平坦部２４０及び少なくとも１つの曲げ部２５０を形成し、前記曲げ部２５０がこれら前記平坦部２４０の間に位置する。前記第１実施形態において、前記フレキシブル基板２００の湾曲後に第一平坦部２４０ａと、第二平坦部２４０ｂと、前記曲げ部２５０とが形成される。前記曲げ部２５０は前記第一平坦部２４０ａと前記第二平坦部２４０ｂとの間に位置し、前記第一平坦部２４０ａは表示パネルＰ１に接合され、前記第二平坦部２４０ｂは回路基板Ｐ２に接合される。好ましくは、前記チップ設置領域２１１ａが前記第二平坦部２４０ｂの内縁に位置する。
なお、同じく図１及び図２に示すように、少なくとも１つの溝部２６０は前記薄膜２１０の前記第二表面２１２に凹設され、前記溝部２６０は前記薄膜２１０にレーザーアブレーションが施されることにより形成される。このとき、レーザーエネルギー及びアブレーション時間を制御し、前記溝部２６０が前記薄膜２１０を貫通しないようにして、溝部の底面２６１を形成する。好ましくは、３５５〜１０６４ｎｍの範囲の波長のレーザービームにより、前記薄膜２１０のアブレーションを行って前記溝部２６０を形成する。前記溝部の底面２６１と前記薄膜２１０の前記第一表面２１１との間には厚さがあり、これが前記溝部の底面２６１と前記第一表面２１１との間の最短距離となる。前記厚さは６μｍより薄くはなく、好ましくは、前記厚さは６〜２０μｍの間である。本実施形態では、３５５ｎｍのレーザービームにより、前記薄膜２１０のアブレーションを行うことで、前記厚さが実質的に１５μｍに等しくなる。
続いて、前記溝部２６０が前記フレキシブル基板２００の所定の曲げ領域に形成され、これにより、前記フレキシブル基板２００が湾曲する際に前記溝部２６０が前記曲げ部２５０に位置し、前記第一平坦部２４０ａ及び前記第二平坦部２４０ｂに位置する前記薄膜２１０、及び前記曲げ部２５０に位置する前記薄膜２１０が薄型化する。好ましくは、前記フレキシブル基板２００は前記第一表面２１１の方向に曲げられ、前記溝部２６０が前記曲げ部２５０の外縁に位置し、部分的な前記導電路層２２０が前記保護層２３０と前記溝部２６０との間に位置する。これにより、前記溝部２６０が前記曲げ部２５０の前記導電路層２２０及び前記保護層２３０に位置し、曲げ応力の影響により、損壊または断裂する事象が回避される。
図３及び図４に本発明の第２実施形態を示す。前記第２実施形態の前記第１実施形態との差異は、前記チップ設置領域２１１ａの位置である。前記第２実施形態では前記チップ設置領域２１１ａが前記曲げ部２５０に位置する。すなわち、前記チップ設置領域２１１ａが前記溝部２６０に対応する前記第一表面２１１に位置し、部分的な前記導電路層２２０が前記チップ１００と前記溝部２６０との間に位置し、前記チップ１００と前記フレキシブル基板２００との間に充填される前記パッケージ用接着剤３００により、応力が前記曲げ部２５０に集中する。よって、同じ方向では、前記溝部２６０の幅が前記チップ１００及び前記パッケージ用接着剤３００の幅より狭くなく、前記溝部２６０の形成範囲は前記チップ１００及び前記パッケージ用接着剤３００を完全に包括するため、前記チップ１００が前記曲げ部２５０及び前記パッケージ用接着剤３００により生じる応力で脱離して損壊することがなくなる。
図５及び図６に本発明の第３実施形態を示す。前記第３実施形態の前記第１実施形態との差異は、前記フレキシブル基板２００の湾曲後に前記第一平坦部２４０ａと、前記第二平坦部２４０ｂと、第三平坦部２４０ｃと、第一曲げ部２５０ａと、第二曲げ部２５０ｂとが形成され、前記第一曲げ部２５０ａが前記第一平坦部２４０ａと前記第三平坦部２４０ｃとの間に位置し、前記第二曲げ部２５０ｂが前記第二平坦部２４０ｂと前記第三平坦部２４０ｃとの間に位置する点である。前記第３実施形態では、第一溝部２６０ａ及び第二溝部２６０ｂは前記薄膜２１０の前記第二表面２１２に凹設され、且つ前記フレキシブル基板２００が湾曲すると、前記第一溝部２６０ａ及び前記第二溝部２６０ｂが前記第一曲げ部２５０ａ及び前記第二曲げ部２５０ｂにそれぞれ位置する。
図６に示すように、好ましくは、前記第一溝部２６０ａ及び前記第二溝部２６０ｂは前記第一曲げ部２５０ａ及び前記第二曲げ部２５０ｂの外縁にそれぞれ位置し、部分的な前記導電路層２２０が前記保護層２３０と前記第一溝部２６０ａとの間に位置し、且つ部分的な前記導電路層２２０が前記保護層２３０と前記第二溝部２６０ｂとの間に位置する。このため、前記第一溝部２６０ａ及び前記第二溝部２６０ｂを設けることにより、前記第一曲げ部２５０ａ及び前記第二曲げ部２５０ｂに位置する前記導電路層２２０及び前記保護層２３０が、応力により剥離する状況が発生しなくなる。
図５及び図６に示すように、前記第３実施形態において、前記チップ設置領域２１１ａは前記第三平坦部２４０ｃの前記第一表面２１１に位置すると共に前記第一曲げ部２５０ａと前記第二曲げ部２５０ｂとの間に位置する。よって、前記第三平坦部２４０ｃに設置される前記チップ１００も前記第一曲げ部２５０ａと前記第二曲げ部２５０ｂとの間に位置する。
前記チップ１００の硬度が高いため、前記チップ設置領域２１１ａに位置する前記薄膜２１０は前記フレキシブル基板２００が湾曲しても一緒に湾曲されることはないので、前記フレキシブル基板２００は、前記第一曲げ部２５０ａと前記第二曲げ部２５０ｂとの間に前記第三平坦部２４０ｃを形成する。また、前記第三平坦部２４０ｃに位置する前記薄膜２１０を薄くする必要がなく、また前記第三平坦部２４０ｃにより好ましい支持力が提供されるため、前記チップ１００が前記フレキシブル基板２００から脱離しなくなる。
本発明は、前記フレキシブル基板２００の前記曲げ部２５０に前記溝部２６０が形成されることにより、前記曲げ部２５０に位置する前記薄膜２１０が薄型化されると共に可撓性が高まる。これにより、前記フレキシブル基板２００上の前記導電路層２２０、前記保護層２３０、または他の部材が曲げ応力の影響により損壊または断裂する事象が有効に回避される。
上述の実施形態は、本発明の技術思想及び特徴を説明するためのものにすぎず、これらは当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施させることを目的としており、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行われる、同様の効果をもつ各種の改良又は変更は、請求項に含まれるものとする。
１００ チップ
１１０ アクティブサーフェス
１２０ バンプ
２００ フレキシブル基板
２１０ 薄膜
２１１ 第一表面
２１１ａ チップ設置領域
２１２ 第二表面
２２０ 導電路層
２３０ 保護層
２４０ 平坦部
２４０ａ 第一平坦部
２４０ｂ 第二平坦部
２４０ｃ 第三平坦部
２５０ 曲げ部
２５０ａ 第一曲げ部
２５０ｂ 第二曲げ部
２６０ 溝部
２６０ａ 第一溝部
２６０ｂ 第二溝部
２６１ 溝部の底面
３００ パッケージ用接着剤
Ａ 薄膜フリップチップパッケージ
Ｐ１ 表示パネル
Ｐ２ 回路基板

Claims (20)

  1. チップと、薄膜及び導電路層を有するフレキシブル基板と、を備える薄膜フリップチップパッケージであって、
    前記フレキシブル基板の前記薄膜は、第一表面及び前記第一表面に対応する第二表面を含み、前記フレキシブル基板の前記導電路層は、前記第一表面に形成されると共に前記チップに電気的に接続され、少なくとも１つの溝部が前記第二表面に凹設され、前記溝部が溝部の底面を有し、
    前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成し、
    前記曲げ部はこれら前記平坦部の間に位置し、前記溝部は前記曲げ部に位置することを特徴とする薄膜フリップチップパッケージ。
  2. 前記溝部は前記薄膜にレーザーアブレーションが施されることにより形成されていることを特徴とする請求項１に記載の薄膜フリップチップパッケージ。
  3. 前記溝部の底面と前記第一表面との間には厚さを有し、前記厚さは６μｍより薄くないことを特徴とする請求項１に記載の薄膜フリップチップパッケージ。
  4. 前記厚さは６〜２０μｍの間であることを特徴とする請求項３に記載の薄膜フリップチップパッケージ。
  5. 前記溝部は前記曲げ部の外縁に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。
  6. 前記フレキシブル基板は前記第一表面及び前記導電路層を被覆させる保護層を更に有し、部分的な前記導電路層が前記保護層と前記溝部との間に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。
  7. 部分的な前記導電路層が前記チップと前記溝部との間に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。
  8. 前記溝部の幅は前記チップの幅より狭くないことを特徴とする請求項７に記載の薄膜フリップチップパッケージ。
  9. 前記チップと前記フレキシブル基板との間に充填されるパッケージ用接着剤を更に備え、
    前記溝部の幅は前記パッケージ用接着剤の幅より狭くないことを特徴とする請求項７に記載の薄膜フリップチップパッケージ。
  10. 前記フレキシブル基板は湾曲後に第一曲げ部及び第二曲げ部が形成され、
    第一溝部及び第二溝部は前記第二表面に凹設されると共に前記第一曲げ部及び前記第二曲げ部にそれぞれ位置し、前記チップは前記第一曲げ部と前記第二曲げ部との間に位置することを特徴とする請求項１に記載の薄膜フリップチップパッケージ。
  11. 前記フレキシブル基板は前記第一表面及び前記導電路層を被覆させる保護層を更に有し、部分的な前記導電路層が前記保護層と前記第一溝部との間に位置し、且つ部分的な前記導電路層は前記保護層と前記第二溝部との間に位置することを特徴とする、請求項１０に記載の薄膜フリップチップパッケージ。
  12. 導電路層と、第一表面及び前記第一表面に対応する第二表面を有し、
    前記導電路層は前記第一表面に形成され、少なくとも１つの溝部が前記第二表面に凹設され、前記溝部は溝部の底面を有するフレキシブル基板であって、
    前記フレキシブル基板が前記第一表面に位置する前記導電路層を介して外部の電子素子に接合されると、前記フレキシブル基板が湾曲して複数の平坦部及び少なくとも１つの曲げ部を形成し、
    前記曲げ部はこれら前記平坦部の間に位置し、前記溝部は前記曲げ部に位置する薄膜を備えることを特徴とするフレキシブル基板。
  13. 前記溝部は前記薄膜にレーザーアブレーションが施されることにより形成されていることを特徴とする請求項１２に記載のフレキシブル基板。
  14. 前記溝部の底面と前記第一表面との間には厚さを有し、前記厚さは６μｍより薄くないことを特徴とする、請求項１２に記載のフレキシブル基板。
  15. 前記厚さは６〜２０μｍの間であることを特徴とする請求項１４に記載のフレキシブル基板。
  16. 前記溝部は前記曲げ部の外縁に位置することを特徴とする請求項１２に記載のフレキシブル基板。
  17. 前記第一表面及び前記導電路層を被覆させる保護層を更に備え、
    部分的な前記導電路層が前記保護層と前記溝部との間に位置することを特徴とする請求項１２に記載のフレキシブル基板。
  18. チップ設置領域は前記溝部に対応する前記第一表面に位置することを特徴とする請求項１２に記載のフレキシブル基板。
  19. 前記フレキシブル基板は湾曲後に第一曲げ部及び第二曲げ部を形成し、
    第一溝部及び第二溝部は前記第二表面に凹設されると共に前記第一曲げ部及び前記第二曲げ部にそれぞれ位置し、チップ設置領域は前記第一表面に位置すると共に前記第一曲げ部と前記第二曲げ部との間に位置することを特徴とする請求項１２に記載のフレキシブル基板。
  20. 前記第一表面及び前記導電路層を被覆させる保護層を更に備え、
    部分的な前記導電路層が前記保護層と前記第一溝部との間に位置し、且つ部分的な前記導電路層が前記保護層と前記第二溝部との間に位置することを特徴とする請求項１９に記載のフレキシブル基板。
JP2018078830A 2018-02-13 2018-04-17 薄膜フリップチップパッケージ及びそのフレキシブル基板 Active JP6653345B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107105137A TWI646637B (zh) 2018-02-13 2018-02-13 薄膜覆晶封裝結構及其可撓性基板
TW107105137 2018-02-13

Publications (2)

Publication Number Publication Date
JP2019140365A true JP2019140365A (ja) 2019-08-22
JP6653345B2 JP6653345B2 (ja) 2020-02-26

Family

ID=65803664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018078830A Active JP6653345B2 (ja) 2018-02-13 2018-04-17 薄膜フリップチップパッケージ及びそのフレキシブル基板

Country Status (5)

Country Link
US (1) US10580729B2 (ja)
JP (1) JP6653345B2 (ja)
KR (1) KR102027393B1 (ja)
CN (1) CN110164825B (ja)
TW (1) TWI646637B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020177079A (ja) * 2019-04-16 2020-10-29 株式会社ジャパンディスプレイ 表示装置、フレキシブル配線基板、及び、表示装置の製造方法
TWI724807B (zh) * 2019-07-24 2021-04-11 友達光電股份有限公司 可撓式裝置
CN110480156A (zh) * 2019-09-11 2019-11-22 深圳市集银科技有限公司 Cof折弯方法及切割机
KR20210073147A (ko) 2019-12-10 2021-06-18 엘지디스플레이 주식회사 표시장치
CN111341737A (zh) * 2020-04-14 2020-06-26 武汉华星光电技术有限公司 一种封装结构和显示装置
KR20210157945A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시장치
TWI761962B (zh) * 2020-09-21 2022-04-21 友達光電股份有限公司 顯示面板
CN117316954A (zh) * 2022-06-22 2023-12-29 群创光电股份有限公司 可挠曲电子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174756A (ja) * 1990-03-27 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置
JPH044773U (ja) * 1990-04-26 1992-01-16
JPH0462885A (ja) * 1990-06-25 1992-02-27 Seiko Epson Corp フレキシブル回路基板
JPH1085965A (ja) * 1996-08-30 1998-04-07 Hewlett Packard Co <Hp> レーザ溶接によって非金属材料を機械的に接続する方法
JP2002319781A (ja) * 2001-04-20 2002-10-31 Fujikura Ltd 電子部品実装モジュール
JP2003116067A (ja) * 2001-10-09 2003-04-18 Mitsubishi Electric Corp 固体撮像装置の製造方法
JP2003522401A (ja) * 1998-05-07 2003-07-22 ミネソタ マイニング アンド マニュファクチャリング カンパニー 積層型集積回路パッケージ
JP2006295038A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 立体構成電子回路ユニットの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538112Y2 (ja) * 1991-05-21 1997-06-11 シャープ株式会社 実装基板
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
JPH08186336A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
JP3998878B2 (ja) * 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
US6480359B1 (en) 2000-05-09 2002-11-12 3M Innovative Properties Company Hard disk drive suspension with integral flexible circuit
JP2005303172A (ja) 2004-04-15 2005-10-27 Nitto Denko Corp 配線回路基板
KR20100029629A (ko) 2008-09-08 2010-03-17 삼성전자주식회사 방열용 접착층을 구비하는 테이프 패키지 및 이를 구비하는디스플레이 장치
US9176535B2 (en) * 2011-06-03 2015-11-03 Microsoft Technology Licensing, Llc Flexible display flexure assembly
KR101838736B1 (ko) * 2011-12-20 2018-03-15 삼성전자 주식회사 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
US9419065B2 (en) * 2012-08-07 2016-08-16 Apple Inc. Flexible displays
WO2014103772A1 (ja) * 2012-12-29 2014-07-03 株式会社村田製作所 回路基板
US9516743B2 (en) * 2013-02-27 2016-12-06 Apple Inc. Electronic device with reduced-stress flexible display
US20150085456A1 (en) * 2013-03-05 2015-03-26 Ronald Steven Cok Imprinted multi-level micro-wire circuit structure
US9690032B1 (en) * 2013-03-12 2017-06-27 Flex Lighting Ii Llc Lightguide including a film with one or more bends
WO2015184045A2 (en) * 2014-05-28 2015-12-03 Polyera Corporation Device with flexible electronic components on multiple surfaces
KR102319543B1 (ko) * 2014-10-22 2021-11-02 삼성디스플레이 주식회사 롤러블 표시 장치, 롤러블 표시 장치의 제조 방법 및 플렉서블 표시 장치
JP6603301B2 (ja) * 2015-02-20 2019-11-06 株式会社カネカ 発光モジュール
KR102415324B1 (ko) * 2015-05-04 2022-06-30 삼성디스플레이 주식회사 표시 장치
TWI567892B (zh) * 2015-05-13 2017-01-21 南茂科技股份有限公司 薄膜覆晶封裝結構及封裝模組

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174756A (ja) * 1990-03-27 1991-07-29 Sanyo Electric Co Ltd 混成集積回路装置
JPH044773U (ja) * 1990-04-26 1992-01-16
JPH0462885A (ja) * 1990-06-25 1992-02-27 Seiko Epson Corp フレキシブル回路基板
JPH1085965A (ja) * 1996-08-30 1998-04-07 Hewlett Packard Co <Hp> レーザ溶接によって非金属材料を機械的に接続する方法
JP2003522401A (ja) * 1998-05-07 2003-07-22 ミネソタ マイニング アンド マニュファクチャリング カンパニー 積層型集積回路パッケージ
JP2002319781A (ja) * 2001-04-20 2002-10-31 Fujikura Ltd 電子部品実装モジュール
JP2003116067A (ja) * 2001-10-09 2003-04-18 Mitsubishi Electric Corp 固体撮像装置の製造方法
JP2006295038A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 立体構成電子回路ユニットの製造方法

Also Published As

Publication number Publication date
CN110164825A (zh) 2019-08-23
KR102027393B1 (ko) 2019-10-01
US10580729B2 (en) 2020-03-03
JP6653345B2 (ja) 2020-02-26
CN110164825B (zh) 2020-10-20
TWI646637B (zh) 2019-01-01
US20190252298A1 (en) 2019-08-15
KR20190098001A (ko) 2019-08-21
TW201935620A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
JP6653345B2 (ja) 薄膜フリップチップパッケージ及びそのフレキシブル基板
US7087987B2 (en) Tape circuit substrate and semiconductor chip package using the same
CN111276446B (zh) 薄膜倒装封装及薄膜倒装封装的制造方法
JP2012191002A (ja) 半導体装置
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
JP6439046B2 (ja) 半導体装置
JP3998878B2 (ja) 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
JP2005310905A (ja) 電子部品の接続構造
US8102046B2 (en) Semiconductor device and method of manufacturing the same
JP4322189B2 (ja) 半導体装置
TWI662672B (zh) 薄膜覆晶封裝結構
US20220037238A1 (en) Layout structure of a flexible circuit board
JP2013110188A (ja) 半導体装置及びその製造方法
JPWO2015118951A1 (ja) 樹脂多層基板および部品モジュール
JP4364181B2 (ja) 半導体装置の製造方法
TWI515492B (zh) 封裝結構與顯示模組
JP2003234371A (ja) 半導体装置の実装構造
JP4263211B2 (ja) 半導体装置
JPH04275443A (ja) 半導体集積回路装置
JPH1013001A (ja) 配線基板
JPH09283560A (ja) 半導体装置およびその製造方法
JPH09172043A (ja) Ｔａｂテープキャリア及び半導体装置
JP2005116697A (ja) 半導体装置およびその製造方法ならびにディスプレイ装置
JP2006332429A (ja) 半導体装置およびその製造方法
JP2002026082A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6653345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250