JP2019070700A - 表示装置 - Google Patents

Abstract

【課題】白、黒、グレー、ＲＧＢ（単色）画面表示時に、ソースドライバの出力電圧波形の変化を１垂直走査期間毎にすることによって、消費電力を低減し、放射ノイズを抑制することができる表示装置を提供する。【解決手段】表示装置は、第１の方向に延びている複数のソースラインと、前記第１の方向と交差する第２の方向に延びている複数のゲートラインとを備え、前記複数のソースラインのうちの１本のソースラインには、複数のスイッチング素子が接続され、前記複数のスイッチング素子のそれぞれは、前記複数のゲートラインのいずれかに接続され、前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの右側と左側とに交互に位置するように、前記第１の方向に配列され、前記１本のソースラインに接続される前記複数のスイッチング素子を含む複数の絵素の色は、同一である。【選択図】図１

Description

本発明は、表示装置に関する。

従来、第１方向に延長されるｎ個のゲートラインと、第１方向に垂直な第２方向に延長されるｍ＋１個のデータラインと、第１方向にｍ個、第２方向にｎ個がマトリックス状に配列される多数の画素とを具備する液晶表示パネルを含む液晶表示装置が知られている（例えば特許文献１参照）。
特許文献１では、各画素は、データラインに沿ってジグザグ状態に形成されるスイッチング素子を含み、一番目データラインと最後データラインは互いに接続される。カラム反転方式の駆動を通してドット反転方式のような表示を行う。

特開２０１１−１５０３７１号公報

ところで、特許文献１には、絵素と色の関係が明示されておらず、単色（ＲＧＢ）表示時の消費電力増加の解決方法が記載されていない。そのため、特許文献１に記載された液晶表示装置では、単色（ＲＧＢ）表示時に消費電力および放射ノイズが増加するおそれがある。

上記問題点に鑑み、本発明は、白、黒、グレー、ＲＧＢ（単色）画面表示時に、ソースドライバの出力電圧波形の変化を１垂直走査期間毎にすることによって、消費電力を低減し、放射ノイズを抑制することができる表示装置を提供することを目的とする。

本発明の一態様における表示装置は、第１の方向に延びている複数のソースラインと、前記第１の方向と交差する第２の方向に延びている複数のゲートラインとを備え、前記複数のソースラインのうちの１本のソースラインには、複数のスイッチング素子が接続され、前記複数のスイッチング素子のそれぞれは、前記複数のゲートラインのいずれかに接続され、前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの一方側と他方側とに交互に位置するように、前記第１の方向に配列され、前記１本のソースラインに接続される前記複数のスイッチング素子を含む複数の絵素の色は、同一である。

本発明の一形態における表示装置において、前記１本のソースラインに接続される前記複数のスイッチング素子を含む複数の絵素の極性は、同極性となってもよい。

本発明の一形態における表示装置において、前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの前記一方側と前記他方側とに１個ずつ交互に位置するように、前記第１の方向に配列されてもよい。

本発明の一形態における表示装置において、前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの前記一方側と前記他方側とに２個ずつ交互に位置するように、前記第１の方向に配列されてもよい。

本発明の一形態における表示装置において、前記１本のソースラインの前記一方側または前記他方側に、前記第１の方向に配列される複数の絵素のカラーフィルタの色は、２個の絵素毎に異なる色になってもよい。

本発明の一形態における表示装置において、前記複数のゲートラインのうちの第１ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素は、前記第１ゲートラインに隣接する第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素よりも前記一方側に配置され、前記第１ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素は、前記第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素よりも前記一方側に配置され、前記第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素は、前記第２ゲートラインを隔てて前記第１ゲートラインの反対側に配置されかつ前記第２ゲートラインに隣接する第３ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素よりも前記他方側に配置され、前記第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素は、前記第３ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素よりも前記他方側に配置されてもよい。

本発明によれば、白、黒、グレー、ＲＧＢ（単色）画面表示時に、ソースドライバの出力電圧波形の変化を１垂直走査期間毎にすることによって、消費電力を低減し、放射ノイズを抑制することができる表示装置を提供することができる。

第１実施形態の表示装置の一例を示す全体図である。 図１の一部を機能的に説明するための図である。 第１実施形態の表示装置における白画面表示時のソースドライバの出力電圧波形の一例を示す図である。 第１実施形態の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形の一例を示す図である。 第２実施形態の表示装置の一部を機能的に説明するための図である。 第３実施形態の表示装置の一例を示す全体図である。 第１比較例の表示装置の一部を機能的に説明するための図である。 第１比較例の表示装置における白画面表示時のソースドライバの出力電圧波形を示す図である。 第１比較例の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形を示す図である。 第２比較例の表示装置の一部を機能的に説明するための図である。 第２比較例の表示装置における白画面表示時のソースドライバの出力電圧波形を示す図である。 第２比較例の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形を示す図である。 第３比較例の表示装置の一部を機能的に説明するための図である。 第３比較例の表示装置における白画面表示時のソースドライバの出力電圧波形を示す図である。 第３比較例の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形を示す図である。

［第１実施形態］
以下、本発明の表示装置の第１実施形態について説明する。
なお、以下の各図面においては、各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。

図１は、第１実施形態の表示装置１００の一例を示す全体図である。
図１に示す例では、表示装置１００が、縦８列×横１５列のマトリクス状に配列された複数の絵素１１Ｒ〜８５Ｒ、１１Ｇ〜８５Ｇ、１１Ｂ〜８５Ｂを備えている。また、表示装置１００は、上下方向に延びている１６本のソースライン（信号配線）Ｓ１〜Ｓ１６と、左右方向に延びている６本のゲートライン（走査配線）Ｇ１〜Ｇ８とを備えている。
他の例では、表示装置１００が、縦８列×横１５列以外の任意の数のマトリクス状に配列された複数の絵素を備えていてもよい。

図１に示す例では、複数の絵素１１Ｒ〜８５Ｒ、１１Ｇ〜８５Ｇ、１１Ｂ〜８５Ｂのそれぞれは、スイッチング素子５を含んでいる。絵素１１Ｒ〜１５Ｒ、１１Ｇ〜１５Ｇ、１１Ｂ〜１５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ１に接続されている。絵素２１Ｒ〜２５Ｒ、２１Ｇ〜２５Ｇ、２１Ｂ〜２５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ２に接続されている。絵素３１Ｒ〜３５Ｒ、３１Ｇ〜３５Ｇ、３１Ｂ〜３５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ３に接続されている。絵素４１Ｒ〜４５Ｒ、４１Ｇ〜４５Ｇ、４１Ｂ〜４５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ４に接続されている。絵素５１Ｒ〜５５Ｒ、５１Ｇ〜５５Ｇ、５１Ｂ〜５５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ５に接続されている。絵素６１Ｒ〜６５Ｒ、６１Ｇ〜６５Ｇ、６１Ｂ〜６５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ６に接続されている。絵素７１Ｒ〜７５Ｒ、７１Ｇ〜７５Ｇ、７１Ｂ〜７５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ７に接続されている。絵素８１Ｒ〜８５Ｒ、８１Ｇ〜８５Ｇ、８１Ｂ〜８５Ｂのスイッチング素子５のゲート電極は、ゲートラインＧ８に接続されている。

ソースラインＳ１には、絵素１１Ｒ、３１Ｒ、５１Ｒ、７１Ｒのスイッチング素子５のソース電極が接続されている。また、ソースラインＳ１に接続されるスイッチング素子５を含む絵素１１Ｒ、３１Ｒ、５１Ｒ、７１Ｒの色（Ｒ（赤））は、同一である。
ソースラインＳ２には、絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５のソース電極が接続されている。詳細には、ソースラインＳ２に接続される絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５は、上下方向に配列されている。また、絵素１１Ｇ、３１Ｇ、５１Ｇ、７１Ｇのスイッチング素子５はソースラインＳ２の右側に配置され、絵素２１Ｇ、４１Ｇ、６１Ｇ、８１Ｇのスイッチング素子５はソースラインＳ２の左側に配置されている。つまり、ソースラインＳ２に接続される絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５は、ソースラインＳ２の右側と左側とに１個ずつ交互に位置するように、上下方向に配列されている。また、ソースラインＳ２に接続されるスイッチング素子５を含む絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇの色（Ｇ（緑））は、同一である。

ソースラインＳ３には、絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５のソース電極が接続されている。詳細には、ソースラインＳ３に接続される絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５は、上下方向に配列されている。また、絵素１１Ｂ、３１Ｂ、５１Ｂ、７１Ｂのスイッチング素子５はソースラインＳ３の右側に配置され、絵素２１Ｂ、４１Ｂ、６１Ｂ、８１Ｂのスイッチング素子５はソースラインＳ３の左側に配置されている。つまり、ソースラインＳ３に接続される絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５は、ソースラインＳ３の右側と左側とに１個ずつ交互に位置するように、上下方向に配列されている。また、ソースラインＳ３に接続されるスイッチング素子５を含む絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂの色（Ｂ（青））は、同一である。

ソースラインＳ４には、絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒのスイッチング素子５のソース電極が接続されている。詳細には、ソースラインＳ４に接続される絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒのスイッチング素子５は、上下方向に配列されている。また、絵素１２Ｒ、３２Ｒ、５２Ｒ、７２Ｒのスイッチング素子５はソースラインＳ４の右側に配置され、絵素２１Ｒ、４１Ｒ、６１Ｒ、８１Ｒのスイッチング素子５はソースラインＳ４の左側に配置されている。つまり、ソースラインＳ４に接続される絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒのスイッチング素子５は、ソースラインＳ４の右側と左側とに１個ずつ交互に位置するように、上下方向に配列されている。また、ソースラインＳ４に接続されるスイッチング素子５を含む絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒの色（Ｒ（赤））は、同一である。

ソースラインＳ５には、絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇ、７２Ｇ、８２Ｇのスイッチング素子５のソース電極が接続されている。ソースラインＳ５に対する絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇ、７２Ｇ、８２Ｇのスイッチング素子５のソース電極の接続は、ソースラインＳ２に対する絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ５に接続されるスイッチング素子５を含む絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇ、７２Ｇ、８２Ｇの色（Ｇ（緑））は、同一である。
ソースラインＳ６には、絵素１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ、６２Ｂ、７２Ｂ、８２Ｂのスイッチング素子５のソース電極が接続されている。ソースラインＳ６に対する絵素１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ、６２Ｂ、７２Ｂ、８２Ｂのスイッチング素子５のソース電極の接続は、ソースラインＳ３に対する絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ６に接続されるスイッチング素子５を含む絵素１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ、６２Ｂ、７２Ｂ、８２Ｂの色（Ｂ（青））は、同一である。
ソースラインＳ７には、絵素１３Ｒ、２２Ｒ、３３Ｒ、４２Ｒ、５３Ｒ、６２Ｒ、７３Ｒ、８２Ｒのスイッチング素子５のソース電極が接続されている。ソースラインＳ７に対する絵素１３Ｒ、２２Ｒ、３３Ｒ、４２Ｒ、５３Ｒ、６２Ｒ、７３Ｒ、８２Ｒのスイッチング素子５のソース電極の接続は、ソースラインＳ４に対する絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ７に接続されるスイッチング素子５を含む絵素１３Ｒ、２２Ｒ、３３Ｒ、４２Ｒ、５３Ｒ、６２Ｒ、７３Ｒ、８２Ｒの色（Ｒ（赤））は、同一である。

ソースラインＳ８には、絵素１３Ｇ、２３Ｇ、３３Ｇ、４３Ｇ、５３Ｇ、６３Ｇ、７３Ｇ、８３Ｇのスイッチング素子５のソース電極が接続されている。ソースラインＳ８に対する絵素１３Ｇ、２３Ｇ、３３Ｇ、４３Ｇ、５３Ｇ、６３Ｇ、７３Ｇ、８３Ｇのスイッチング素子５のソース電極の接続は、ソースラインＳ２に対する絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ８に接続されるスイッチング素子５を含む絵素１３Ｇ、２３Ｇ、３３Ｇ、４３Ｇ、５３Ｇ、６３Ｇ、７３Ｇ、８３Ｇの色（Ｇ（緑））は、同一である。
ソースラインＳ９には、絵素１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ、６３Ｂ、７３Ｂ、８３Ｂのスイッチング素子５のソース電極が接続されている。ソースラインＳ９に対する絵素１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ、６３Ｂ、７３Ｂ、８３Ｂのスイッチング素子５のソース電極の接続は、ソースラインＳ３に対する絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ９に接続されるスイッチング素子５を含む絵素１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ、６３Ｂ、７３Ｂ、８３Ｂの色（Ｂ（青））は、同一である。
ソースラインＳ１０には、絵素１４Ｒ、２３Ｒ、３４Ｒ、４３Ｒ、５４Ｒ、６３Ｒ、７４Ｒ、８３Ｒのスイッチング素子５のソース電極が接続されている。ソースラインＳ１０に対する絵素１４Ｒ、２３Ｒ、３４Ｒ、４３Ｒ、５４Ｒ、６３Ｒ、７４Ｒ、８３Ｒのスイッチング素子５のソース電極の接続は、ソースラインＳ４に対する絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ１０に接続されるスイッチング素子５を含む絵素１４Ｒ、２３Ｒ、３４Ｒ、４３Ｒ、５４Ｒ、６３Ｒ、７４Ｒ、８３Ｒの色（Ｒ（赤））は、同一である。

ソースラインＳ１１には、絵素１４Ｇ、２４Ｇ、３４Ｇ、４４Ｇ、５４Ｇ、６４Ｇ、７４Ｇ、８４Ｇのスイッチング素子５のソース電極が接続されている。ソースラインＳ１１に対する絵素１４Ｇ、２４Ｇ、３４Ｇ、４４Ｇ、５４Ｇ、６４Ｇ、７４Ｇ、８４Ｇのスイッチング素子５のソース電極の接続は、ソースラインＳ２に対する絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ１１に接続されるスイッチング素子５を含む絵素１４Ｇ、２４Ｇ、３４Ｇ、４４Ｇ、５４Ｇ、６４Ｇ、７４Ｇ、８４Ｇの色（Ｇ（緑））は、同一である。
ソースラインＳ１２には、絵素１４Ｂ、２４Ｂ、３４Ｂ、４４Ｂ、５４Ｂ、６４Ｂ、７４Ｂ、８４Ｂのスイッチング素子５のソース電極が接続されている。ソースラインＳ１２に対する絵素１４Ｂ、２４Ｂ、３４Ｂ、４４Ｂ、５４Ｂ、６４Ｂ、７４Ｂ、８４Ｂのスイッチング素子５のソース電極の接続は、ソースラインＳ３に対する絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ１２に接続されるスイッチング素子５を含む絵素１４Ｂ、２４Ｂ、３４Ｂ、４４Ｂ、５４Ｂ、６４Ｂ、７４Ｂ、８４Ｂの色（Ｂ（青））は、同一である。
ソースラインＳ１３には、絵素１５Ｒ、２４Ｒ、３５Ｒ、４４Ｒ、５５Ｒ、６４Ｒ、７５Ｒ、８４Ｒのスイッチング素子５のソース電極が接続されている。ソースラインＳ１３に対する絵素１５Ｒ、２４Ｒ、３５Ｒ、４４Ｒ、５５Ｒ、６４Ｒ、７５Ｒ、８４Ｒのスイッチング素子５のソース電極の接続は、ソースラインＳ４に対する絵素１２Ｒ、２１Ｒ、３２Ｒ、４１Ｒ、５２Ｒ、６１Ｒ、７２Ｒ、８１Ｒのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ１３に接続されるスイッチング素子５を含む絵素１５Ｒ、２４Ｒ、３５Ｒ、４４Ｒ、５５Ｒ、６４Ｒ、７５Ｒ、８４Ｒの色（Ｒ（赤））は、同一である。

ソースラインＳ１４には、絵素１５Ｇ、２５Ｇ、３５Ｇ、４５Ｇ、５５Ｇ、６５Ｇ、７５Ｇ、８５Ｇのスイッチング素子５のソース電極が接続されている。ソースラインＳ１４に対する絵素１５Ｇ、２５Ｇ、３５Ｇ、４５Ｇ、５５Ｇ、６５Ｇ、７５Ｇ、８５Ｇのスイッチング素子５のソース電極の接続は、ソースラインＳ２に対する絵素１１Ｇ、２１Ｇ、３１Ｇ、４１Ｇ、５１Ｇ、６１Ｇ、７１Ｇ、８１Ｇのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ１４に接続されるスイッチング素子５を含む絵素１５Ｇ、２５Ｇ、３５Ｇ、４５Ｇ、５５Ｇ、６５Ｇ、７５Ｇ、８５Ｇの色（Ｇ（緑））は、同一である。
ソースラインＳ１５には、絵素１５Ｂ、２５Ｂ、３５Ｂ、４５Ｂ、５５Ｂ、６５Ｂ、７５Ｂ、８５Ｂのスイッチング素子５のソース電極が接続されている。ソースラインＳ１５に対する絵素１５Ｂ、２５Ｂ、３５Ｂ、４５Ｂ、５５Ｂ、６５Ｂ、７５Ｂ、８５Ｂのスイッチング素子５のソース電極の接続は、ソースラインＳ３に対する絵素１１Ｂ、２１Ｂ、３１Ｂ、４１Ｂ、５１Ｂ、６１Ｂ、７１Ｂ、８１Ｂのスイッチング素子５のソース電極の接続と同様に行われている。また、ソースラインＳ１５に接続されるスイッチング素子５を含む絵素１５Ｂ、２５Ｂ、３５Ｂ、４５Ｂ、５５Ｂ、６５Ｂ、７５Ｂ、８５Ｂの色（Ｂ（青））は、同一である。
ソースラインＳ１６には、絵素２５Ｒ、４５Ｒ、６５Ｒ、８５Ｒのスイッチング素子５のソース電極が接続されている。また、ソースラインＳ１６に接続されるスイッチング素子５を含む絵素２５Ｒ、４５Ｒ、６５Ｒ、８５Ｒの色（Ｒ（赤））は、同一である。

図２は、図１の一部を機能的に説明するための図である。
図２に示す例では、ソースラインＳ４に接続されるスイッチング素子５を含む絵素１２Ｒ、３２Ｒ、５２Ｒの極性は、プラス（＋）であり、同極性となる。ソースラインＳ５に接続されるスイッチング素子５を含む絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇの極性は、マイナス（−）であり、同極性となる。ソースラインＳ６に接続されるスイッチング素子５を含む絵素１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ、６２Ｂの極性は、プラス（＋）であり、同極性となる。
ソースラインＳ７に接続されるスイッチング素子５を含む絵素１３Ｒ、２２Ｒ、３３Ｒ、４２Ｒ、５３Ｒ、６２Ｒの極性は、マイナス（−）であり、同極性となる。ソースラインＳ８に接続されるスイッチング素子５を含む絵素１３Ｇ、２３Ｇ、３３Ｇ、４３Ｇ、５３Ｇ、６３Ｇの極性は、プラス（＋）であり、同極性となる。ソースラインＳ９に接続されるスイッチング素子５を含む絵素１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ、６３Ｂの極性は、マイナス（−）であり、同極性となる。
ソースラインＳ１０に接続されるスイッチング素子５を含む絵素２３Ｒ、４３Ｒ、６３Ｒの極性は、プラス（＋）であり、同極性となる。
図２に示す例では、隣り合う絵素の極性が上下方向にも左右方向にも異なる。詳細には、例えば、絵素２２Ｂの極性（プラス）と、絵素２２Ｂの上側に隣接する絵素１２Ｇの極性（マイナス）とは異なる。また、絵素２２Ｂの極性（プラス）と、絵素２２Ｂの下側に隣接する絵素３２Ｇの極性（マイナス）とは異なる。また、絵素２２Ｂの極性（プラス）と、絵素２２Ｂの右側に隣接する絵素２２Ｒの極性（マイナス）とは異なる。また、絵素２２Ｂの極性（プラス）と、絵素２２Ｂの左側に隣接する絵素２２Ｇの極性（マイナス）とは異なる。そのため、フリッカーを抑制することができる。

図２に示す例では、ソースドライバ（信号配線駆動回路）４が、ソースラインＳ４〜Ｓ１０に接続されている。図示しないが、ソースドライバ４は、ソースラインＳ１〜Ｓ３、Ｓ１１〜Ｓ１６（図１参照）にも接続されている。
また、図２に示す例では、ゲートドライバ３（走査配線駆動回路）が、ゲートラインＧ１〜Ｇ７に接続されている。図示しないが、ゲートドライバ３は、ゲートラインＧ８（図１参照）にも接続されている。

図３は、第１実施形態の表示装置１００における白画面表示時のソースドライバ４の出力電圧波形の一例を示す図である。詳細には、図３（Ａ）は白画面表示時におけるソースラインＳ４に対するソースドライバ４の出力電圧波形を示す。図３（Ｂ）は白画面表示時におけるソースラインＳ５に対するソースドライバ４の出力電圧波形を示す。図３（Ｃ）は白画面表示時におけるソースラインＳ６に対するソースドライバ４の出力電圧波形を示す。図３（Ｄ）は白画面表示時におけるソースラインＳ７に対するソースドライバ４の出力電圧波形を示す。図３（Ｅ）は白画面表示時におけるソースラインＳ８に対するソースドライバ４の出力電圧波形を示す。図３（Ｆ）は白画面表示時におけるソースラインＳ９に対するソースドライバ４の出力電圧波形を示す。
図３に示す例では、白画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバ４の出力電圧波形は、時刻ｔ１と、時刻ｔ２と、時刻ｔ３とに変化する。詳細には、例えば、ソースラインＳ４に対するソースドライバ４の出力電圧波形は、時刻ｔ１にマイナスからプラスに変化し、時刻ｔ２にプラスからマイナスに変化し、時刻ｔ３にマイナスからプラスに変化する。ソースラインＳ５に対するソースドライバ４の出力電圧波形は、時刻ｔ１にプラスからマイナスに変化し、時刻ｔ２にマイナスからプラスに変化し、時刻ｔ３にプラスからマイナスに変化する。期間（ｔ２−ｔ１）および期間（ｔ３−ｔ２）は、１垂直走査期間（１Ｖ）と等しい。つまり、白画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバ４の出力電圧波形は、１垂直走査期間（１Ｖ）毎に変化する。なお、１垂直走査期間（１Ｖ）とは、入力映像信号で規定される期間ではなく、表示装置１００について規定される期間であり、ある絵素に信号電圧が供給されてから、再び信号電圧が供給されるまでの期間である。

図４は、第１実施形態の表示装置１００におけるＲ画面表示時のソースドライバ４の出力電圧波形の一例を示す図である。詳細には、図４（Ａ）はＲ画面表示時におけるソースラインＳ４に対するソースドライバ４の出力電圧波形を示す。図４（Ｂ）はＲ画面表示時におけるソースラインＳ５に対するソースドライバ４の出力電圧波形を示す。図４（Ｃ）はＲ画面表示時におけるソースラインＳ６に対するソースドライバ４の出力電圧波形を示す。図４（Ｄ）はＲ画面表示時におけるソースラインＳ７に対するソースドライバ４の出力電圧波形を示す。図３（Ｅ）はＲ画面表示時におけるソースラインＳ８に対するソースドライバ４の出力電圧波形を示す。図４（Ｆ）はＲ画面表示時におけるソースラインＳ９に対するソースドライバ４の出力電圧波形を示す。
図４に示す例では、Ｒ画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバ４の出力電圧波形は、時刻ｔ１１と、時刻ｔ１２と、時刻ｔ１３とに変化する。詳細には、例えば、ソースラインＳ４に対するソースドライバ４の出力電圧波形は、時刻ｔ１１にマイナスからプラスに変化し、時刻ｔ１２にプラスからマイナスに変化し、時刻ｔ１３にマイナスからプラスに変化する。ソースラインＳ５に対するソースドライバ４の出力電圧波形は、時刻ｔ１１にプラスからマイナスに変化し、時刻ｔ１２にマイナスからプラスに変化し、時刻ｔ１３にプラスからマイナスに変化する。期間（ｔ１２−ｔ１１）および期間（ｔ１３−ｔ１２）は、１垂直走査期間（１Ｖ）と等しい。つまり、Ｒ画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバ４の出力電圧波形は、１垂直走査期間（１Ｖ）毎に変化する。

第１実施形態の表示装置１００では、白、黒、グレー、ＲＧＢ画面表示時に、ソースドライバ４の出力電圧波形の変化が１垂直走査期間（１Ｖ）毎になるため、ソースドライバ４の出力電圧波形が１水平走査期間（１Ｈ）毎に変化する場合よりも、消費電力を低減することができ、放射ノイズを抑制することができる。
また、第１実施形態の表示装置１００では、図２に示すように、隣り合う絵素の極性が上下方向にも左右方向にも異なるため、フリッカーを抑制することができる。

［第２実施形態］
以下、本発明の表示装置の第２実施形態について説明する。
第２実施形態の表示装置１００は、後述する点を除き、上述した第１実施形態の表示装置１００と同様に構成されている。従って、第２実施形態の表示装置１００によれば、後述する点を除き、上述した第１実施形態の表示装置１００と同様の効果を奏することができる。

図５は、第２実施形態の表示装置１００の一部を機能的に説明するための図である。
第１実施形態の表示装置１００では、図２に示すように、ソースラインＳ５に接続される絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇのスイッチング素子５は、ソースラインＳ５の右側と左側とに１個ずつ交互に位置するように、上下方向に配列されている。
一方、第２実施形態の表示装置１００では、図５に示すように、ソースラインＳ５に接続される絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇのスイッチング素子５は、ソースラインＳ５の右側と左側とに２個ずつ交互に位置するように、上下方向に配列されている。
詳細には、第２実施形態の表示装置１００では、第１実施形態の表示装置１００と同様に、ソースラインＳ５に接続される絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇのスイッチング素子５が、上下方向に配列されている。
第２実施形態の表示装置１００では、第１実施形態の表示装置１００とは異なり、絵素１２Ｇ、２２Ｇ、５２Ｇ、６２Ｇのスイッチング素子５はソースラインＳ５の右側に配置され、絵素３２Ｇ、４２Ｇのスイッチング素子５はソースラインＳ５の左側に配置されている。つまり、ソースラインＳ５に接続される絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇのスイッチング素子５は、ソースラインＳ５の右側と左側とに２個ずつ交互に位置するように、上下方向に配列されている。
また、第２実施形態の表示装置１００では、第１実施形態の表示装置１００と同様に、ソースラインＳ５に接続されるスイッチング素子５を含む絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇの色（Ｇ（緑））は、同一である。

また、第２実施形態の表示装置１００では、図５に示すように、ソースラインＳ６に接続される絵素１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ、６２Ｂのスイッチング素子５は、ソースラインＳ６の右側と左側とに２個ずつ交互に位置するように、上下方向に配列されている。
ソースラインＳ７に接続される絵素１３Ｒ、２３Ｒ、３２Ｒ、４２Ｒ、５３Ｒ、６３Ｒのスイッチング素子５は、ソースラインＳ７の右側と左側とに２個ずつ交互に位置するように、上下方向に配列されている。
ソースラインＳ８に接続される絵素１３Ｇ、２３Ｇ、３３Ｇ、４３Ｇ、５３Ｇ、６３Ｇのスイッチング素子５は、ソースラインＳ８の右側と左側とに２個ずつ交互に位置するように、上下方向に配列されている。
ソースラインＳ９に接続される絵素１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ、６３Ｂのスイッチング素子５は、ソースラインＳ９の右側と左側とに２個ずつ交互に位置するように、上下方向に配列されている。

また、第２実施形態の表示装置１００では、図５に示すように、１本のソースラインの一方の側に、上下方向に配列される複数の絵素のカラーフィルタの色は、２個の絵素毎に異なる色になる。
詳細には、ソースラインＳ５の左側には、絵素１２Ｒ、２２Ｒ、３２Ｇ、４２Ｇ、５２Ｒ、６２Ｒが上下方向に配列される。絵素１２Ｒ、２２Ｒのカラーフィルタの色はＲ（赤）であり、絵素１２Ｒ、２２Ｒの下側に配列される絵素３２Ｇ、４２Ｇのカラーフィルタの色は、Ｒ（赤）とは異なるＧ（緑）である。絵素３２Ｇ、４２Ｇの下側に配列される絵素５２Ｒ、６２Ｒのカラーフィルタの色は、Ｇ（緑）とは異なるＲ（赤）である。
ソースラインＳ５の右側（ソースラインＳ６の左側）には、絵素１２Ｇ、２２Ｇ、３２Ｂ、４２Ｂ、５２Ｇ、６２Ｇが上下方向に配列される。絵素１２Ｇ、２２Ｇのカラーフィルタの色はＧ（緑）であり、絵素１２Ｇ、２２Ｇの下側に配列される絵素３２Ｂ、４２Ｂのカラーフィルタの色は、Ｇ（緑）とは異なるＢ（青）である。絵素３２Ｂ、４２Ｂの下側に配列される絵素５２Ｇ、６２Ｇのカラーフィルタの色は、Ｂ（青）とは異なるＧ（緑）である。

ソースラインＳ６の右側（ソースラインＳ７の左側）には、絵素１２Ｂ、２２Ｂ、３２Ｒ、４２Ｒ、５２Ｂ、６２Ｂが上下方向に配列される。絵素１２Ｂ、２２Ｂのカラーフィルタの色はＢ（青）であり、絵素１２Ｂ、２２Ｂの下側に配列される絵素３２Ｒ、４２Ｒのカラーフィルタの色は、Ｂ（青）とは異なるＲ（赤）である。絵素３２Ｒ、４２Ｒの下側に配列される絵素５２Ｂ、６２Ｂのカラーフィルタの色は、Ｒ（赤）とは異なるＢ（青）である。
ソースラインＳ７の右側（ソースラインＳ８の左側）には、絵素１３Ｒ、２３Ｒ、３３Ｇ、４３Ｇ、５３Ｒ、６３Ｒが上下方向に配列される。絵素１３Ｒ、２３Ｒのカラーフィルタの色はＲ（赤）であり、絵素１３Ｒ、２３Ｒの下側に配列される絵素３３Ｇ、４３Ｇのカラーフィルタの色は、Ｒ（赤）とは異なるＧ（緑）である。絵素３３Ｇ、４３Ｇの下側に配列される絵素５３Ｒ、６３Ｒのカラーフィルタの色は、Ｇ（緑）とは異なるＲ（赤）である。
ソースラインＳ８の右側（ソースラインＳ９の左側）には、絵素１３Ｇ、２３Ｇ、３３Ｂ、４３Ｂ、５３Ｇ、６３Ｇが上下方向に配列される。絵素１３Ｇ、２３Ｇのカラーフィルタの色はＧ（緑）であり、絵素１３Ｇ、２３Ｇの下側に配列される絵素３３Ｂ、４３Ｂのカラーフィルタの色は、Ｇ（緑）とは異なるＢ（青）である。絵素３３Ｂ、４３Ｂの下側に配列される絵素５３Ｇ、６３Ｇのカラーフィルタの色は、Ｂ（青）とは異なるＧ（緑）である。

ソースラインＳ９の右側（ソースラインＳ１０の左側）には、絵素１３Ｂ、２３Ｂ、３３Ｒ、４３Ｒ、５３Ｂ、６３Ｂが上下方向に配列される。絵素１３Ｂ、２３Ｂのカラーフィルタの色はＢ（青）であり、絵素１３Ｂ、２３Ｂの下側に配列される絵素３３Ｒ、４３Ｒのカラーフィルタの色は、Ｂ（青）とは異なるＲ（赤）である。絵素３３Ｒ、４３Ｒの下側に配列される絵素５３Ｂ、６３Ｂのカラーフィルタの色は、Ｒ（赤）とは異なるＢ（青）である。

また、第２実施形態の表示装置１００では、図５に示すように、ソースラインＳ４に接続されるスイッチング素子５を含む絵素１２Ｒ、２２Ｒ、５２Ｒ、６２Ｒの極性は、プラス（＋）であり、同極性となる。ソースラインＳ５に接続されるスイッチング素子５を含む絵素１２Ｇ、２２Ｇ、３２Ｇ、４２Ｇ、５２Ｇ、６２Ｇの極性は、マイナス（−）であり、同極性となる。ソースラインＳ６に接続されるスイッチング素子５を含む絵素１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ、６２Ｂの極性は、プラス（＋）であり、同極性となる。
ソースラインＳ７に接続されるスイッチング素子５を含む絵素１３Ｒ、２３Ｒ、３２Ｒ、４２Ｒ、５３Ｒ、６３Ｒの極性は、マイナス（−）であり、同極性となる。ソースラインＳ８に接続されるスイッチング素子５を含む絵素１３Ｇ、２３Ｇ、３３Ｇ、４３Ｇ、５３Ｇ、６３Ｇの極性は、プラス（＋）であり、同極性となる。ソースラインＳ９に接続されるスイッチング素子５を含む絵素１３Ｂ、２３Ｂ、３３Ｂ、４３Ｂ、５３Ｂ、６３Ｂの極性は、マイナス（−）であり、同極性となる。
ソースラインＳ１０に接続されるスイッチング素子５を含む絵素３３Ｒ、４３Ｒの極性は、プラス（＋）であり、同極性となる。

［第３実施形態］
以下、本発明の表示装置の第２実施形態について説明する。
第３実施形態の表示装置１００は、後述する点を除き、上述した第１実施形態の表示装置１００と同様に構成されている。従って、第３実施形態の表示装置１００によれば、後述する点を除き、上述した第１実施形態の表示装置１００と同様の効果を奏することができる。

図６は、第３実施形態の表示装置１００の一例を示す全体図である。
第１実施形態の表示装置１００では、図１に示すように、左端の絵素１１Ｒ、２１Ｇ、３１Ｒ、４１Ｇ、５１Ｒ、６１Ｇ、７１Ｒ、８１Ｇが直線状に配列され、右端の絵素１５Ｂ、２５Ｒ、３５Ｂ、４５Ｒ、５５Ｂ、６５Ｒ、７５Ｂ、８５Ｒが直線状に配列されている。
一方、第３実施形態の表示装置１００では、図６に示すように、左端の絵素１１Ｒ、２１Ｒ、３１Ｒ、４１Ｒ、５１Ｒ、６１Ｒ、７１Ｒ、８１Ｒがジグザグに配列され、右端の絵素１５Ｂ、２５Ｂ、３５Ｂ、４５Ｂ、５５Ｂ、６５Ｂ、７５Ｂ、８５Ｂがジグザグに配列されている。

詳細には、第３実施形態の表示装置１００では、図６に示すように、ゲートラインＧ１に接続される複数のスイッチング素子５を含む複数の絵素１１Ｒ〜１５Ｒ、１１Ｇ〜１５Ｇ、１１Ｂ〜１５Ｂのうちの左端の絵素１１Ｒは、ゲートラインＧ１に隣接するゲートラインＧ２に接続される複数のスイッチング素子５を含む複数の絵素２１Ｒ〜２５Ｒ、２１Ｇ〜２５Ｇ、２１Ｂ〜２５Ｂのうちの左端の絵素２１Ｒよりも右側に配置される。
ゲートラインＧ１に接続される複数のスイッチング素子５を含む複数の絵素１１Ｒ〜１５Ｒ、１１Ｇ〜１５Ｇ、１１Ｂ〜１５Ｂのうちの右端の絵素１５Ｂは、ゲートラインＧ２に接続される複数のスイッチング素子５を含む複数の絵素２１Ｒ〜２５Ｒ、２１Ｇ〜２５Ｇ、２１Ｂ〜２５Ｂのうちの右端の絵素２５Ｂよりも右側に配置される。
ゲートラインＧ２に接続される複数のスイッチング素子５を含む複数の絵素２１Ｒ〜２５Ｒ、２１Ｇ〜２５Ｇ、２１Ｂ〜２５Ｂのうちの左端の絵素２１Ｒは、ゲートラインＧ２を隔ててゲートラインＧ１の反対側に配置されかつゲートラインＧ２に隣接するゲートラインＧ３に接続される複数のスイッチング素子５を含む複数の絵素３１Ｒ〜３５Ｒ、３１Ｇ〜３５Ｇ、３１Ｂ〜３５Ｂのうちの左端の絵素３１Ｒよりも左側に配置される。
ゲートラインＧ２に接続される複数のスイッチング素子５を含む複数の絵素２１Ｒ〜２５Ｒ、２１Ｇ〜２５Ｇ、２１Ｂ〜２５Ｂのうちの右端の絵素２５Ｂは、ゲートラインＧ３に接続される複数のスイッチング素子５を含む複数の絵素３１Ｒ〜３５Ｒ、３１Ｇ〜３５Ｇ、３１Ｂ〜３５Ｂのうちの右端の絵素３５Ｂよりも左側に配置される。

第１実施形態の表示装置１００では、図１に示すように、同じ列の絵素１１Ｒと絵素３１Ｒと絵素５１Ｒと絵素７１Ｒとが飛び飛びに配置されている。そのため、縦方向に赤線を表示した時に解像度の低いパネルにおいては縦方向の赤線が飛び飛びに見えてしまうおそれがある。
一方、第３実施形態の表示装置１００では、図６に示すように、絵素１１Ｒと絵素３１Ｒとの間に絵素２１Ｒが配置され、絵素３１Ｒと絵素５１Ｒとの間に絵素４１Ｒが配置され、絵素５１Ｒと絵素７１Ｒとの間に絵素６１Ｒが配置されている。そのため、第３実施形態の表示装置１００では、縦方向の赤線が飛び飛びに見えてしまうおそれを抑制することができる。

また、第１実施形態の表示装置１００では、図１に示すように、水平方向の絵素の数（１５個）よりも１つ多い数（１６本）のソースラインＳ１〜Ｓ１６の駆動が必要となる。
一方、第３実施形態の表示装置１００では、図６に示すように、水平方向の絵素の数（１５個）と同じ数（１５本）のソースラインＳ１〜Ｓ１５を駆動するだけでよい。よって、余分なソースライン駆動回路をソースドライバ４に設ける必要がなく回路を簡略化することができる。

［第１比較例］
図７は、第１比較例の表示装置の一部を機能的に説明するための図である。図８は、第１比較例の表示装置における白画面表示時のソースドライバの出力電圧波形を示す図である。詳細には、図８（Ａ）は白画面表示時におけるソースラインＳ４（図７参照）に対するソースドライバの出力電圧波形を示す。図８（Ｂ）は白画面表示時におけるソースラインＳ５（図７参照）に対するソースドライバの出力電圧波形を示す。図８（Ｃ）は白画面表示時におけるソースラインＳ６（図７参照）に対するソースドライバの出力電圧波形を示す。図８（Ｄ）は白画面表示時におけるソースラインＳ７（図７参照）に対するソースドライバの出力電圧波形を示す。図８（Ｅ）は白画面表示時におけるソースラインＳ８（図７参照）に対するソースドライバの出力電圧波形を示す。図８（Ｆ）は白画面表示時におけるソースラインＳ９（図７参照）に対するソースドライバの出力電圧波形を示す。
図９は、第１比較例の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形を示す図である。詳細には、図９（Ａ）はＲ画面表示時におけるソースラインＳ４（図７参照）に対するソースドライバの出力電圧波形を示す。図９（Ｂ）はＲ画面表示時におけるソースラインＳ５（図７参照）に対するソースドライバの出力電圧波形を示す。図９（Ｃ）はＲ画面表示時におけるソースラインＳ６（図７参照）に対するソースドライバの出力電圧波形を示す。図９（Ｄ）はＲ画面表示時におけるソースラインＳ７（図７参照）に対するソースドライバの出力電圧波形を示す。図９（Ｅ）はＲ画面表示時におけるソースラインＳ８（図７参照）に対するソースドライバの出力電圧波形を示す。図９（Ｆ）はＲ画面表示時におけるソースラインＳ９（図７参照）に対するソースドライバの出力電圧波形を示す。

第１比較例では、ドット反転駆動が行われる。図８および図９に示すように、白、黒、グレー、ＲＧＢ画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバの出力電圧波形が、１垂直走査期間（１Ｖ）よりも短い１水平走査期間（１Ｈ）毎に変化する。その結果、消費電力および放射ノイズが増加してしまう。

［第２比較例］
図１０は、第２比較例の表示装置の一部を機能的に説明するための図である。図１１は、第２比較例の表示装置における白画面表示時のソースドライバの出力電圧波形を示す図である。詳細には、図１１（Ａ）は白画面表示時におけるソースラインＳ４（図１０参照）に対するソースドライバの出力電圧波形を示す。図１１（Ｂ）は白画面表示時におけるソースラインＳ５（図１０参照）に対するソースドライバの出力電圧波形を示す。図１１（Ｃ）は白画面表示時におけるソースラインＳ６（図１０参照）に対するソースドライバの出力電圧波形を示す。図１１（Ｄ）は白画面表示時におけるソースラインＳ７（図１０参照）に対するソースドライバの出力電圧波形を示す。図１１（Ｅ）は白画面表示時におけるソースラインＳ８（図１０参照）に対するソースドライバの出力電圧波形を示す。図１１（Ｆ）は白画面表示時におけるソースラインＳ９（図１０参照）に対するソースドライバの出力電圧波形を示す。
図１２は、第２比較例の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形を示す図である。詳細には、図１２（Ａ）はＲ画面表示時におけるソースラインＳ４（図１０参照）に対するソースドライバの出力電圧波形を示す。図１２（Ｂ）はＲ画面表示時におけるソースラインＳ５（図１０参照）に対するソースドライバの出力電圧波形を示す。図１２（Ｃ）はＲ画面表示時におけるソースラインＳ６（図１０参照）に対するソースドライバの出力電圧波形を示す。図１２（Ｄ）はＲ画面表示時におけるソースラインＳ７（図１０参照）に対するソースドライバの出力電圧波形を示す。図１２（Ｅ）はＲ画面表示時におけるソースラインＳ８（図１０参照）に対するソースドライバの出力電圧波形を示す。図１２（Ｆ）はＲ画面表示時におけるソースラインＳ９（図１０参照）に対するソースドライバの出力電圧波形を示す。

第２比較例では、ソースライン反転（カラム反転）駆動が行われる。図１１および図１２に示すように、白、黒、グレー、ＲＧＢ画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバの出力電圧波形が、１垂直走査期間（１Ｖ）毎に変化し、消費電力を抑制することができる。一方、第２比較例では、図１０に示すように、絵素の極性が縦方向に同一になる。そのため、縦方向のフリッカーが目立ってしまう。

［第３比較例］
図１３は、第３比較例の表示装置の一部を機能的に説明するための図である。図１４は、第３比較例の表示装置における白画面表示時のソースドライバの出力電圧波形を示す図である。詳細には、図１４（Ａ）は白画面表示時におけるソースラインＳ４（図１３参照）に対するソースドライバの出力電圧波形を示す。図１４（Ｂ）は白画面表示時におけるソースラインＳ５（図１３参照）に対するソースドライバの出力電圧波形を示す。図１４（Ｃ）は白画面表示時におけるソースラインＳ６（図１３参照）に対するソースドライバの出力電圧波形を示す。図１４（Ｄ）は白画面表示時におけるソースラインＳ７（図１３参照）に対するソースドライバの出力電圧波形を示す。図１４（Ｅ）は白画面表示時におけるソースラインＳ８（図１３参照）に対するソースドライバの出力電圧波形を示す。図１４（Ｆ）は白画面表示時におけるソースラインＳ９（図１３参照）に対するソースドライバの出力電圧波形を示す。
図１５は、第３比較例の表示装置におけるＲ画面表示時のソースドライバの出力電圧波形を示す図である。詳細には、図１５（Ａ）はＲ画面表示時におけるソースラインＳ４（図１３参照）に対するソースドライバの出力電圧波形を示す。図１５（Ｂ）はＲ画面表示時におけるソースラインＳ５（図１３参照）に対するソースドライバの出力電圧波形を示す。図１５（Ｃ）はＲ画面表示時におけるソースラインＳ６（図１３参照）に対するソースドライバの出力電圧波形を示す。図１５（Ｄ）はＲ画面表示時におけるソースラインＳ７（図１３参照）に対するソースドライバの出力電圧波形を示す。図１５（Ｅ）はＲ画面表示時におけるソースラインＳ８（図１３参照）に対するソースドライバの出力電圧波形を示す。図１５（Ｆ）はＲ画面表示時におけるソースラインＳ９（図１３参照）に対するソースドライバの出力電圧波形を示す。

第３比較例では、Ｚ反転駆動が行われる。図１４に示すように、白、黒、グレー画面表示時におけるソースラインＳ４〜Ｓ９に対するソースドライバの出力電圧波形が、１垂直走査期間（１Ｖ）毎に変化し、消費電力を抑制することができる。一方、第３比較例では、図１５に示すように、ＲＧＢ画面表示時におけるソースラインＳ４、Ｓ５、Ｓ７、Ｓ８に対するソースドライバの出力電圧波形が、１垂直走査期間（１Ｖ）よりも短い１水平走査期間（１Ｈ）毎に変化する。その結果、消費電力および放射ノイズが増加してしまう。

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

３…ゲートドライバ、４…ソースドライバ、５…スイッチング素子、１１Ｒ〜１５Ｒ、１１Ｇ〜１５Ｇ、１１Ｂ〜１５Ｂ…絵素、２１Ｒ〜２５Ｒ、２１Ｇ〜２５Ｇ、２１Ｂ〜２５Ｂ…絵素、３１Ｒ〜３５Ｒ、３１Ｇ〜３５Ｇ、３１Ｂ〜３５Ｂ…絵素、４１Ｒ〜４５Ｒ、４１Ｇ〜４５Ｇ、４１Ｂ〜４５Ｂ…絵素、５１Ｒ〜５５Ｒ、５１Ｇ〜５５Ｇ、５１Ｂ〜５５Ｂ…絵素、６１Ｒ〜６５Ｒ、６１Ｇ〜６５Ｇ、６１Ｂ〜６５Ｂ…絵素、７１Ｒ〜７５Ｒ、７１Ｇ〜７５Ｇ、７１Ｂ〜７５Ｂ…絵素、８１Ｒ〜８５Ｒ、８１Ｇ〜８５Ｇ、８１Ｂ〜８５Ｂ…絵素、Ｇ１〜Ｇ８…ゲートライン、Ｓ１〜Ｓ１６…ソースライン、１００…表示装置

Claims (6)

1. 第１の方向に延びている複数のソースラインと、
   前記第１の方向と交差する第２の方向に延びている複数のゲートラインとを備え、
   前記複数のソースラインのうちの１本のソースラインには、複数のスイッチング素子が接続され、
   前記複数のスイッチング素子のそれぞれは、前記複数のゲートラインのいずれかに接続され、
   前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの一方側と他方側とに交互に位置するように、前記第１の方向に配列され、
   前記１本のソースラインに接続される前記複数のスイッチング素子を含む複数の絵素の色は、同一である、
   表示装置。
2. 前記１本のソースラインに接続される前記複数のスイッチング素子を含む複数の絵素の極性は、同極性となる、
   請求項１に記載の表示装置。
3. 前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの前記一方側と前記他方側とに１個ずつ交互に位置するように、前記第１の方向に配列される、
   請求項２に記載の表示装置。
4. 前記１本のソースラインに接続される前記複数のスイッチング素子は、前記１本のソースラインの前記一方側と前記他方側とに２個ずつ交互に位置するように、前記第１の方向に配列される、
   請求項２に記載の表示装置。
5. 前記１本のソースラインの前記一方側または前記他方側に、前記第１の方向に配列される複数の絵素のカラーフィルタの色は、２個の絵素毎に異なる色になる、
   請求項４に記載の表示装置。
6. 前記複数のゲートラインのうちの第１ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素は、
   前記第１ゲートラインに隣接する第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素よりも前記一方側に配置され、
   前記第１ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素は、
   前記第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素よりも前記一方側に配置され、
   前記第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素は、
   前記第２ゲートラインを隔てて前記第１ゲートラインの反対側に配置されかつ前記第２ゲートラインに隣接する第３ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記他方側の端部の絵素よりも前記他方側に配置され、
   前記第２ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素は、
   前記第３ゲートラインに接続される複数のスイッチング素子を含む複数の絵素のうちの前記一方側の端部の絵素よりも前記他方側に配置される、
   請求項３に記載の表示装置。

Images