[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101563265B1 - 표시장치 및 그 구동 방법 - Google Patents

표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101563265B1
KR101563265B1 KR1020140054537A KR20140054537A KR101563265B1 KR 101563265 B1 KR101563265 B1 KR 101563265B1 KR 1020140054537 A KR1020140054537 A KR 1020140054537A KR 20140054537 A KR20140054537 A KR 20140054537A KR 101563265 B1 KR101563265 B1 KR 101563265B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
data
polarity
lines
Prior art date
Application number
KR1020140054537A
Other languages
English (en)
Inventor
홍광표
송중록
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140054537A priority Critical patent/KR101563265B1/ko
Priority to US14/455,442 priority patent/US9952478B2/en
Priority to CN201410735093.2A priority patent/CN105093731B/zh
Application granted granted Critical
Publication of KR101563265B1 publication Critical patent/KR101563265B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 복수의 게이트 라인들과 복수의 데이터 라인들의 교차로 정의되는 화소들이 데이터 라인 및 게이트 라인의 일측과 타측으로 교번하며 접속하는 패널, 홀수열의 데이터 라인들과 짝수열의 데이터 라인들로 서로 다른 극성의 데이터 전압을 공급하는 데이터 드라이버, 및 홀수행의 게이트 라인으로 제1 극성의 데이터 전압에 대응되는 제1 극성 게이트 전압을 공급하고 짝수행의 게이트 라인으로 제2 극성의 데이터 전압에 대응되는 제2 극성 게이트 전압을 공급하는 게이트 드라이버를 포함하는 표시장치를 제공한다.

Description

표시장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 표시장치 및 표시장치를 구동하는 방법에 관한 기술이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기전계발광 표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치 중 액정 표시장치(LCD)는 화소영역 각각을 온(on)/오프(off) 제어하기 위한 스위칭 소자인 트랜지스터를 포함하는 어레이 기판과, 컬러필터 및/또는 블랙매트릭스 등을 구비한 상부기판과, 그 사이에 형성되는 액정물질층을 포함하는 표시패널과, 트랜지스터를 제어하기 위한 구동부를 포함하여 구성되며, 화소 영역에 구비된 화소(Pixel; P) 전극 및 공통 전압(Vcom) 전극 사이에 인가되는 전계에 따라 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
이러한 액정표시장치는 액정의 열화를 방지함과 아울러 표시 품질을 향상시키기 위하여, 액정패널을 인버전 방식으로 구동한다. 인버전 방식으로는 프레임 인버전 방식(Frame Inversion System), 라인 인버전 방식(Line Inversion System), 컬럼 인버전 방식(Column Inversion System) 또는 도트 인버전 방식(Dot Inversion System) 등이 이용되고 있다.
인버전 구동방식들 중 프레임 인버전이나 라인 인버전 및 컬럼 인버전 방식들은 도트 인버전 방식에 비해 소비전력을 감소시킬 수는 있으나, 크로스토크(crosstalk) 현상이 발생히거나 상하 휘도 차가 발생하는 등의 화질 저하 문제가 있었다. 한편, 도트 인버전 방식의 경우엔 상기와 같은 화질 저하 문제를 줄일 수 있어 프레임 인버전이나 라인 인버전 및 컬럼 인버전 방식들에 비하여 더 뛰어난 화질의 화상을 제공할 수 있다. 하지만, 도트 인버전 방식은 라인 인버전 방식이나 컬럼 인버전 방식들에 비해 전력 소모가 너무 큰 문제가 있었다.
전술한 방식들의 문제를 개선하기 위해 제시된 방식이 Z-인버전(Z-Inversion System) 방식이다. Z-인버전 방식은, 트랜지스터(TFT)와 화소전극(P)이 좌측과 우측으로 교번하며 배열되는 데이터 라인들에, 컬럼 인버전 방식으로 데이터 전압를 공급하는 방법이다. 즉, Z-인버전 방식은, 컬럼 인버전 방식의 개선된 구조로서, 회로구동방식은 컬럼 인버전 방식을 이용하고 있으나, 액정패널의 트랜지스터(TFT)의 방향을 각 라인(Line)마다 반대로 형성하여, 화면표시는 도트 인버전 방식(Dot inversion System)과 동일하게 구현하고 있다. 부연하여 설명하면, Z-인버전 방식은 화질적으로는 도트 인버전 방식과 유사한 효과를 가지면서도, 데이터(Data) 측면에서는 컬럼 인버전 방식을 이용한 것으로서, 화질적으로 우수할 뿐만 아니라, 소비전력을 절감시킬 수 있는 방법이다.
도 1은 Z-인버전 방식에서의 화소 구조를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 복수의 게이트 라인들(GL1 내지 GL5) 및 복수의 데이터 라인들(DL1 내지 DL5)의 교차에 의해 화소들이 정의되어 있는데, 여기서, 각각의 화소들은 데이터 라인의 좌측과 우측으로 교번하면서 데이터 라인들과 연결된다. 구체적으로는 각각의 화소에 위치하고 있는 트랜지스터가 데이터 라인들과 연결되는데, 이러한 트랜지스터의 소스 전극(혹은 드레인 전극)이 데이터 라인의 좌측과 우측으로 교번하면서 데이터 라인들과 연결된다.
도 1을 참조하면, 홀수열의 데이터 라인들(DL1, DL3, DL5)로는 플러스 극성(+)의 데이터 전압이 공급되고, 짝수열의 데이터 라인들(DL2, DL4)로는 마이너스 극성(-)의 데이터 전압이 공급되고 있다. 각각의 화소들의 트랜지스터가 데이터 라인의 좌측과 우측으로 교번하면서 데이터 라인들과 연결되어 있기 때문에, 한 데이터 라인에 특정 극성의 데이터 전압을 공급하면 이러한 데이터 전압은 데이터 라인의 좌측과 우측의 화소들로 교번하면서 공급된다. 도 2는 도 1에서 제2 게이트 라인(GL2)으로 공급되는 게이트 전압의 크기를 설명하기 위한 도면이다.
도 2의 (a)를 참조하면, 제1 화소(210)에 위치하는 제1 트랜지스터(212)의 소스 전극(214)은 제1 데이터 라인(DL1)과 연결되고 제2 화소(220)에 위치하는 제2 트랜지스터(222)의 소스 전극(224)은 제2 데이터 라인(DL2)과 연결된다. 전술한 바와 같이 Z-인버전 방식에서는 데이터 라인별로 서로 다른 극성의 데이터 전압을 공급하기 때문에, 제1 데이터 라인(DL1)과 연결되는 제1 트랜지스터(212)의 소스 전극(214)으로는 플러스 극성(+)의 데이터 전압(예를 들어, 5V)이 공급되고, 제2 데이터 라인(DL2)과 연결되는 제2 트랜지스터(222)의 소스 전극(224)으로는 마이너스 극성(-)의 데이터 전압(예를 들어, -5V)이 공급된다.
한편, 제1 트랜지스터(212)의 게이트 전극(216)과 제2 트랜지스터(222)의 게이터 전극(226)은 제2 게이트 라인(GL2)을 공유하고 있다. 이에 따라, 제2 게이트 라인(GL2)으로 공급되는 게이트 전압은 제1 트랜지스터(212)와 제2 트랜지스터(222)를 모두 온(ON) 혹은 오프(OFF)시킬 수 있어야 한다. 그런데, 제1 트랜지스터(212)의 소스 전극(214)으로 공급되는 데이터 전압과 제2 트랜지스터(222)의 소스 전극(224)으로 공급되는 데이터 전압의 극성이 다르기 때문에 결국 제2 게이트 라인(GL2)으로 공급되는 게이트 전압은 서로 다른 극성의 데이터 전압이 공급되는 트랜지스터를 모두 온(ON) 혹은 오프(OFF)시킬 수 있어야 한다.
도 2의 (b)는 제1 트랜지스터(212)와 제2 트랜지스터(222)를 모두 온(ON) 혹은 오프(OFF)시킬 수 있는 게이트 전압의 파형이다.
트랜지스터의 특성에 따라, 트랜지스터를 온(ON) 혹은 오프(OFF)시키는 VGS(게이트 전극과 소스 전극 사이의 전압 혹은 게이트 전극과 드레인 전극 사이의 전압) 전압이 결정되어 있다. 트랜지스터를 온(ON)시키는 VGS 전압을 VGS_ON이라고 하고, 트랜지스터를 오프(OFF)시키는 VGS 전압을 VGS_OFF라고 할 때, 제1 트랜지스터(212) 및 제2 트랜지스터(222)를 모두 온(ON)시키기 위한 제2 게이트 라인(GL2)의 게이트 전압은 플러스 극성(+) 데이터 전압의 최대값(VD_P)보다 VGS_ON만큼 큰 전압이어야 한다. 반대로, 제1 트랜지스터(212) 및 제2 트랜지스터(222)를 모두 오프(OFF)시키기 위한 제2 게이트 라인(GL2)의 게이트 전압은 마이너스 극성(+) 데이터 전압의 최소값(VD_N)보다 VGS_OFF만큼 작은 전압이어야 한다. 이에 따라, 제2 게이트 라인(GL2)으로 공급되는 게이트 전압은 (VD_N - VGS_OFF)의 값을 최소값으로 하고 (VD_P + VGS_ON)의 값을 최대값으로 하는 펄스 파형이 된다.
그런데, 이러한 게이트 전압 파형은 소비전력을 증가시키는 문제가 있다. 예를 들어, 제2 트랜지스터(222)를 온(ON)시키는 게이트 전압은 필요 이상으로 높다. 제2 트랜지스터(222)의 소스 전극(224)으로는 마이너스 극성(-)의 데이터 전압이 공급되는데, 이러한 마이너스 극성(-)의 데이터 전압은 VR(기준전압)에서 VD_N 사이의 값을 가진다. 이에 따라, 제2 트랜지스터(222)를 온(ON)시키는 게이트 전압은 (VR + VGS_ON)이면 충분하다. 그런데, 도2의 (b)를 참조하면, 제2 트랜지스터(222)를 온(ON)시키는 게이트 전압으로 (VD_P + VGS_ON)의 전압이 공급되고 있어 VD_P 크기 만큼 불필요한 전압이 더 공급되고 있다. 이러한 불필요한 전압 부분은 소비전력을 증가시키는 요인이 된다.
제1 트랜지스터(212)를 오프(OFF)시키는 게이트 전압 또한 필요 이상으로 낮게 되어 소비전력을 증가시킨다. 제1 트랜지스터(212)의 소스 전극(214)으로는 플러스 극성(+)의 데이터 전압이 공급되는데, 이러한 플러스 극성(+)의 데이터 전압은 VR(기준전압)에서 VD_P 사이의 값을 가진다. 이에 따라, 제1 트랜지스터(212)를 오프(OFF)시키는 게이트 전압은 (VR - VGS_OFF)이면 충분하다. 그런데, 도2의 (b)를 참조하면, 제1 트랜지스터(212)를 오프(OFF)시키는 게이트 전압으로 (VD_N - VGS_OFF)의 전압이 공급되고 있어 VD_N 크기 만큼 불필요하게 낮은 전압이 공급되고 있다. 이러한 불필요한 전압 부분은 소비전력을 증가시키는 요인이 된다.
이렇게 Z-인버전 방식에서 소비전력을 증가시키는 문제를 개선할 필요가 있다.
한편, 본 발명의 배경이 되는 기술은 대한민국 공개특허공보 제10-2013-0039271호(2013.04.19.)에 개시되어 있다.
문제는 플러스 극성(+)의 데이터 전압을 공급받는 트랜지스터와 마이너스 극성(-)의 데이터 전압을 공급받는 트랜지스터로 동일한 게이트 전압을 공급하기 때문에 발생하고 있다.
이러한 배경에서, 본 발명의 목적은, 일 측면에서, 플러스 극성(+)의 데이터 전압을 공급받는 트랜지스터와 마이너스 극성(-)의 데이터 전압을 공급받는 트랜지스터로 서로 다른 극성의 게이트 전압을 공급하는 표시장치 및 그 구동방법을 제공하는 것이다.
다른 측면에서, 본 발명의 목적은, 각각의 게이트 라인으로 동일한 극성의 데이터 전압을 공급받는 트랜지스터들을 연결하여 데이터 전압의 극성에 대응되는 게이트 전압을 각각의 게이트 라인으로 공급하는 표시장치 및 그 구동방법을 제공하는 것이다.
또 다른 측면에서, 본 발명의 목적은, 먹스(MUX)와 같이 데이터 전압과 연결되는 트랜지스터를 포함하고 있는 구성이 데이터 전압의 극성에 따라 트랜지스터의 게이트 전압을 공급하는 표시장치 및 그 구동방법을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 복수의 게이트 라인들과 복수의 데이터 라인들의 교차로 정의되는 화소들이 데이터 라인 및 게이트 라인의 일측과 타측으로 교번하며 접속하는 패널; 홀수열의 데이터 라인들과 짝수열의 데이터 라인들로 서로 다른 극성의 데이터 전압을 공급하는 데이터 드라이버; 및 홀수행의 게이트 라인으로 제1 극성의 데이터 전압에 대응되는 제1 극성 게이트 전압을 공급하고 짝수행의 게이트 라인으로 제2 극성의 데이터 전압에 대응되는 제2 극성 게이트 전압을 공급하는 게이트 드라이버를 포함하는 표시장치를 제공한다.
다른 측면에서, 본 발명은, 화소들이 복수의 게이트 라인들과 복수의 데이터 라인들의 교차로 정의되는 패널, 상기 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버 및 상기 게이트 라인들로 게이트 전압을 공급하는 게이트 드라이버를 포함하는 표시장치를 구동하는 방법에 있어서, 상기 데이터 드라이버가 홀수열의 데이터 라인들로 제1 극성의 데이터 전압을 공급하고 짝수열의 데이터 라인들로 제2 극성의 데이터 전압을 공급하는 단계; 및 상기 게이트 드라이버가 상기 홀수열의 데이터 라인들과 연결되는 화소들로 상기 제1 극성의 데이터 전압에 대응되는 제1 극성 게이트 전압을 공급하고 상기 짝수열의 데이터 라인들과 연결되는 화소들로 상기 제2 극성의 데이터 전압에 대응되는 제2 극성 게이트 전압을 공급하는 단계를 포함하는 표시장치 구동 방법을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 플러스 극성(+)의 데이터 전압을 공급받는 트랜지스터와 마이너스 극성(-)의 데이터 전압을 공급받는 트랜지스터로 서로 다른 극성의 게이트 전압을 공급하여 게이트 전압의 크기를 낮추는 효과가 있다. 이렇게 게이트 전압의 크기를 낮추게 되면 추가적으로 소비전력이 감소하는 효과가 있다.
또한, 본 발명에 의하면, 각각의 게이트 라인으로 동일한 극성의 데이터 전압을 공급받는 트랜지스터들을 연결하여 데이터 전압의 극성에 대응되는 게이트 전압을 각각의 게이트 라인으로 공급할 수 있는 효과가 있다. 게이트 라인별로 데이터 전압의 극성이 동일해지면 각각의 게이트 라인으로 공급되는 게이트 전압을 데이터 전압의 극성에 맞도록 최적화할 수 있는 효과가 있다.
또한, 본 발명에 의하면, 먹스(MUX)와 같이 데이터 전압과 연결되는 트랜지스터를 포함하고 있는 구성이 데이터 전압의 극성에 따라 트랜지스터의 게이트 전압을 공급하여 해당 구성에서의 소비전력이 감소하는 효과가 있다.
도 1은 Z-인버전 방식에서의 화소 구조를 개략적으로 나타낸 도면이다.
도 2는 도 1에서 제2 게이트 라인(GL2)으로 공급되는 게이트 전압의 크기를 설명하기 위한 도면이다.
도 3은 명세서에 기재된 실시예들이 적용될 수 있는 표시장치의 시스템 구성도이다.
도 4는 일 실시예에 따른 어레이 기판의 구성도이다.
도 5는 도 4의 화소들을 극성별로 분리해서 표시한 도면이다.
도 6은 도 5의 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)으로 공급되는 게이트 전압의 파형을 나타내는 도면이다.
도 7은 게이트 드라이버(130)로 게이트 클럭신호를 제공하는 구성들을 나타내는 도면이다.
도 8은 도 7의 게이트 클럭신호를 전달받는 게이트 드라이브 집적회로들을 나타낸 도면이다.
도 9는 먹스(MUX)를 통해 데이터 라인이 분기되고 있는 것을 나타내는 도면이다.
도 10은 다른 실시예에 따른 표시장치 구동 방법의 흐름도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
도 3은 명세서에 기재된 실시예들이 적용될 수 있는 표시장치의 시스템 구성도이다.
도 3을 참조하면, 표시장치(100)는 패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130)를 포함할 수 있다. 또한, 표시장치(100)는 실시예의 구성에 따라 타이밍 컨트롤러(140)를 더 포함할 수 있다. 아래에서는 표시장치(100)가 타이밍 컨트롤러(140)를 포함하고 있는 실시예에 대해 설명한다.
타이밍 컨트롤러(140)는 호스트 시스템(미도시)으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync)와 영상 데이터(RGB), 클럭신호(CLK) 등의 외부 타이밍 신호에 기초하여 데이터 드라이버(120)를 제어하기 위한 데이터 제어신호(DCS)와 게이트 드라이버(130)를 제어하기 위한 게이트 제어신호(GCS)를 출력할 수 있다.
또한, 타이밍 컨트롤러(140)는 호스트 시스템(미도시)으로부터 입력되는 영상 데이터(RGB)를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식으로 변환하고 변환된 영상 데이터(R’G’B’)를 데이터 드라이버(120)로 공급할 수 있다. 일 예로, 타이밍 컨트롤러(140)는, 패널(110)의 해상도 혹은 화소 구조에 맞게 변환된 영상 데이터(R’G’B’)를 데이터 드라이버(120)에 공급할 수 있다. 여기서, 영상 데이터(RGB), 변환된 영상 데이터(R’G’B’)는 영상신호, 영상 디지털 데이터 또는 데이터라고도 호칭할 수 있다.
데이터 드라이버(120)는 타이밍 컨트롤러(140)로부터 입력되는 데이터 제어신호(DCS) 및 변환된 영상 데이터(R’G’B’)에 응답하여, 변환된 영상 데이터(R’G’B’)를 계조 값에 대응하는 전압 값인 데이터 전압(아날로그 화소신호 혹은 데이터 신호)으로 변환하여 데이터 라인에 공급한다.
게이트 드라이버(130)는 타이밍 컨트롤러(140)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인에 게이트 신호(스캔신호, 게이트 펄스, 스캔펄스 혹은 게이트 온신호)를 순차적으로 공급한다.
패널(110)은 복수의 게이트 라인들(GL1 내지 GLn)과 복수의 데이터 라인들(DL1 내지 DLm)의 교차로 정의되는 복수의 화소(P: Pixel)를 포함한다.
패널(110)의 각 화소에는 게이트 라인(GL) 및 데이터 라인(DL)이 연결되어 있고, 게이트 라인(GL) 및 데이터 라인(DL) 사이에 트랜지스터가 형성될 수 있다. 게이트 드라이버(130)는 게이트 라인(GL)으로 게이트 신호를 공급하여 이러한 트랜지스터를 턴온시킴으로써 데이터 라인(DL)이 화소와 연결될 수 있도록 한다. 또한, 데이터 라인(DL)과 연결된 화소에는 데이터 드라이버(120)가 출력하는 데이터 전압이 인가되어 영상을 표시하게 된다.
각 화소의 구조는 패널(110)의 영상 표시 방식에 따라 다른 구조를 가질 수 있다. 예를 들어, 패널(110)이 액정표시방식에 따라 영상을 표시하는 경우, 화소는 양 전극 사이로 액정이 포함되어 있는 구조를 가질 수 있다.
화소의 다른 예로서, 패널(110)이 유기전계발광방식에 따라 영상을 표시하는 경우, 화소에는 제1전극인 양극(anode), 제2전극인 음극(cathode) 및 발광층을 포함하는 적어도 하나의 유기전계발광소자가 포함될 수 있다. 각 유기전계발광소자에 포함된 발광층은 적, 녹, 청 및 백색용 발광층 중 적어도 하나 이상의 발광층 또는 백색 발광층을 포함할 수 있다.
아래에서는 설명의 편의를 위해 패널(110)이 액정표시방식에 따라 영상을 표시하는 실시예에 대해 설명한다. 하지만, 전술한 바와 같이 패널(110)은 다른 방식(예를 들어, 유기전계발광방식)으로 영상을 표시할 수 있으며, 본 발명이 이러한 영상표시 방식으로 제한되는 것은 아니다.
액정표시방식에 따른 패널(110)은 화소영역 각각을 온(on)/오프(off) 제어하기 위한 스위칭 소자인 트랜지스터를 포함하는 어레이 기판과, 컬러필터 및/또는 블랙매트릭스 등을 구비한 상부기판과, 그 사이에 형성되는 액정물질층을 포함한다. 이러한 액정표시방식에서는, 화소 영역에 구비된 화소(P) 전극 및 공통 전압(Vcom) 전극 사이에 인가되는 전계에 따라 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시된다.
어레이기판에는 화상을 표시하는 하나 이상의 화소 또는 픽셀이 포함된 표시영역(AA)과 비표시영역(NA)이 정의되며, 통상 하부기판이라 불리는 어레이기판의 표시영역(AA) 내면에는 다수의 게이트라인(GL)과 데이터라인(DL)이 교차하여 화소(P)가 정의되고, 각각의 교차점마다 박막트랜지스터(Thin Film Transistor: T)가 구비되어 각 화소(P)에 형성된 투명 화소전극과 일대일 대응 연결된다.
어레이 기판에는 이러한 박막 트랜지스터, 라인 등을 형성하기 위하여 게이트 금속층, 반도체층, 소스/드레인 금속층, 화소 전극층, 공통전극 층 등의 다수의 레이어가 형성되며, 각 층 사이의 절연 또는 보호를 위한 층간 절연층 또는 보호층 등이 형성될 수 있다.
한편, 화소전극이 형성된 어레이 기판과 공통 전압 전극이 형성된 상부 기판이 구분되고 그 사이에 액정재료가 주입되어, 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 이러한 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 횡전계 방식의 액정표시장치는 기본적으로 하부기판 또는 어레이 기판상에 화소전극와 공통전압 전극을 동시에 형성하되, 양 전극이 동일한 레이어에 형성되는 방식과, 양 전극이 1 이상의 절연층을 사이에 두고 수평방향으로 떨어져 형성되되 하나의 전극은 핑거(Finger) 형상을 가지는 프린지 필드 스위칭(Fringe Field Switching; FFS) 타입이 있다.
또한, 어레이 기판 중 표시영역(AA) 외곽부의 비표시 영역(NA) 일부에는 기판 내외부에 있는 구동부에 연결하기 위한 연결패드, 기준 전압 또는 기준 신호들을 인가하기 위한 신호 인가 패드, 각종 측정용 패드 등이 형성될 수 있다.
도 4는 일 실시예에 따른 어레이 기판의 구성도이다. 도 4는 어레이 기판의 일부분을 나타낸 도면으로, 패널(110)에는 도 4에 도시된 화소 구조가 반복되어 배치될 수 있다.
도 4를 참조하면, 복수의 게이트 라인들(GL1 내지 GL5) 및 복수의 데이터 라인들(DL1 내지 DL5)의 교차로 화소들이 정의되고 있다. 각 화소에는 게이트 라인(GL) 및 데이터 라인(DL)이 연결되어 있고, 게이트 라인 및 데이터 라인(DL) 사이에는 트랜지스터가 형성되어 있다. 트랜지스터들은 교번하면서 게이트 라인(GL) 및 데이터 라인(DL)과 연결된다. 게이트 라인이 배치된 방향을 행이라 하고, 데이터 라인이 배치된 방향을 열이라 할 때, 트랜지스터들은 상하측으로 교번하면서 게이트 라인과 연결되어 있고 좌우측으로 교번하면서 데이터 라인과 연결되어 있다. 예를 들어, 제1 열의 트랜지스터들은 좌우측에 위치하는 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)으로 교번하면서 연결된다. 또한, 제1 행의 트랜지스터들은 상하측에 위치하는 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)으로 교번하면서 연결된다.
데이터 드라이버(120)는 데이터 라인들(DL1 내지 DL5)을 통해 화소들로 데이터 전압을 공급한다. 이때, 데이터 드라이버(120)는 홀수열의 데이터 라인들과 짝수열의 데이터 라인들로 서로 다른 극성의 데이터 전압을 공급할 수 있다. 도 4를 참조하면, 홀수열의 데이터 라인(DL1, DL3, DL5)으로는 플러스 극성의 데이터 전압이 공급되고 있고, 짝수열의 데이터 라인(DL2, DL4)으로는 마이너스 극성의 데이터 전압이 공급되고 있다. 이때, 화소들은 좌우측으로 교번하면서 데이터 라인들(DL1 내지 DL5)과 연결되어 있기 때문에 화소들로 공급되는 데이터 전압의 극성 또한 교번하게 있다. 예를 들어, 도 4에서 화소들에 표시된 +/- 표시는 각각의 화소로 공급된 데이터 전압의 극성을 나타내는데, 각각의 화소는 인접하는 화소와 서로 다른 극성을 나타내고 있다.
도 5는 도 4의 화소들을 극성별로 분리해서 표시한 도면이다. 도 5의 (a)는 플러스 극성을 나타내는 화소들을 표시하고 있고, 도 5의 (b)는 마이너스 극성을 나타내는 화소들을 표시하고 있다.
도 5를 참조하면, 각각의 게이트 라인과 연결되어 있는 화소들의 극성은 모두 동일하다. 예를 들어, 도 5의 (a)에서 제1 게이트 라인(GL1)에 연결되어 있는 화소들은 모두 플러스 극성을 나타내고 있고, 도 5의 (b)에서 제2 게이트 라인(GL2)에 연결되어 있는 화소들은 모두 마이너스 극성을 나타내고 있다. 또한, 나머지 게이트 라인들(GL3 내지 GL5)에 연결되어 있는 화소들도 모두 각각의 게이트 라인에 따라 동일한 극성을 나타내고 있다.
이렇게 각각의 게이트 라인들(GL1 내지 GL5)과 연결되는 화소들의 극성(각각의 화소로 공급되는 데이터 전압의 극성)이 동일하기 때문에 일 실시예에 따른 게이트 드라이버(130)는 화소들로 공급되는 데이터 전압의 극성에 대응하여 게이트 전압을 공급한다. 예를 들어, 게이트 드라이버(130)는 제1 게이트 라인(GL1)으로 플러스 극성의 데이터 전압에 대응되는 게이트 전압을 공급하고, 제2 게이트 라인(GL2)으로 마이너스 극성의 데이터 전압에 대응되는 게이트 전압을 공급한다. 아래에서는 설명의 편의를 위해 플러스 극성의 데이터 전압에 대응되는 게이트 전압을 플러스 극성 게이트 전압이라하고 마이너스 극성의 데이터 전압에 대응되는 게이트 전압을 마이너스 극성 게이트 전압이라고 한다.
도 6을 참조하여, 게이트 드라이버(130)가 공급하는 플러스 극성 게이트 전압 및 마이너스 극성 게이트 전압의 파형을 살펴본다.
도 6은 도 5의 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)으로 공급되는 게이트 전압의 파형을 나타내는 도면이다.
도 6을 참조하면, 게이트 드라이버(130)는 제1 게이트 라인(GL1)으로 플러스 극성 게이트 전압을 공급하고, 제2 게이트 라인(GL2)으로 마이너스 극성 게이트 전압을 공급한다.
플러스 극성 게이트 전압은 최대 전압을 VGH1으로 하고 최소 전압을 VGL1으로 하는 펄스 파형을 가진다. 그리고, 마이너스 극성 게이트 전압은 최대 전압을 VGH2로 하고 최소 전압을 VGL2로 하는 펄스 파형을 가진다. VGH1과 VGH2는 각각 제1 게이트 라인(GL1)과 제2 게이트 라인(GL2)에 연결된 트랜지스터들을 온시키기 위한 게이트온전압이다. 그리고, VGL1과 VGL2는 각각 제1 게이트 라인(GL1)과 제2 게이트 라인(GL2)에 연결된 트랜지스터들을 오프시키기 위한 게이트오프전압이다.
이러한 게이트온전압(VGH1 및 VGH2) 및 게이트오프전압(VGL1 및 VGL2)은 트랜지스터의 소스 전극 전압 및 게이트-소스 전압(게이트 전극과 소스 전극)에 의해 결정된다. 화소에 위치하는 트랜지스터의 경우, 데이터 라인과 연결된 제1 전극 전압, 그리고 제1 전극과 게이트 전극 사이의 전압에 의해 게이트온전압(VGH1 및 VGH2) 및 게이트오프전압(VGL1 및 VGL2)의 크기가 결정된다.
트랜지스터에서 게이트 전압을 VG, 데이터 라인과 연결된 제1 전극의 전압을 VS, 게이트-소스 전압을 VGS라 할 때, VG, VGS 및 VS는 수학식 1을 따른다.
[수학식 1]
VG = VGS + VS
수학식 1에 따르면, 게이트 전압(VG)은 게이트-소스 전압(VGS) 및 제1 전극의 전압(VS)에 의해 결정된다. 도 6을 참조하면, 게이트 전압은 게이트온전압과 게이트오프전압의 두 가지 값으로 된 펄스 파형이기 때문에 실질적으로 게이트-소스 전압(VGS)은 트랜지스터를 온시키는 게이트-소스 전압(VGS_ON)과 트랜지스터를 오프시키는 게이트-소스 전압(VGS_OFF)을 고려하면 된다. 트랜지스터를 온오프시키는 전압(VGS_ON 및 VGS_OFF)은 트랜지스터의 특성에 따라 결정되는 값으로 실질적으로 상수로 취급될 수 있다.
게이트 전압(VG)을 결정하는 다른 한 요소인 제1 전극의 전압(VS)은 데이터 라인으로 공급되는 데이터 전압과 동일하기 때문에 각각의 데이터 라인으로 공급되는 플러스 극성 데이터 전압과 마이너스 극성 데이터 전압을 고려하면 된다. 데이터 전압은 화소의 명암에 따라 변동하는 값으로서 극성에 따라 다른 변동폭을 가진다. 먼저, 데이터 전압이 플러스 극성인 경우, VS는 플러스 최소전압(예를 들어, 기준전압(VR))과 플러스 최대전압(VD_P) 사이에서 변동한다. 그리고, 데이터 전압이 마이너스 극성인 경우, VS는 마이너스 최소전압(VD_N)과 마이너스 최대전압(예를 들어, 기준전압(VR)) 사이에서 변동한다. 아래에서는 설명의 편의를 위하여 플러스 최소전압과 마이너스 최대전압이 모두 기준전압(VR)에 해당되는 것으로 설명한다.
도 6을 참조하면, 제1 게이트 라인(GL1)으로 공급되는 플러스 극성 게이트 전압은 최대 전압을 VGH1으로 하고 최소 전압을 VGL1으로 하는 펄스 파형의 형태를 나타낸다. 또한, 제2 게이트 라인(GL2)으로 공급되는 마이너스 극성 게이트 전압은 최대 전압을 VGH2으로 하고 최소 전압을 VGL2으로 하는 펄스 파형의 형태를 나타낸다.
그리고, VGH1, VGL1, VGH2 및 VGL2는 수학식 4와 같은 값을 가진다.
[수학식 2]
VGH1 = VGS_ON + VD_P, VGL1 = VGS_OFF + VR, VGH2 = VGS_ON + VR, VGL2 = VGS_OFF + VD_N
하나의 게이트 라인에는 다수의 데이터 라인이 연결되기 때문에 게이트 드라이버(130)는 게이트온전압의 크기를 결정할 때, 제1 전극 전압(VS)의 최대값을 고려하여 결정한다. 도 5를 다시 참조하면, 제1 게이트 라인(GL1)은 모두 플러스 극성을 가지는 화소들과 연결된다. 이에 따라, 게이트 드라이버(130)는 제1 게이트 라인(GL1)에 대하여 제1 전극 전압(VS)의 최대값을 플러스 최대전압(VD_P)으로 설정한다. 그리고, 게이트 드라이버(130)는 제1 게이트 라인(GL1)으로 VGS_ON + VD_P에 해당되는 전압(VGH1)을 게이트온전압으로 공급한다. 한편, 제2 게이트 라인(GL2)은 모두 마이너스 극성을 가지는 화소들과 연결된다. 이에 따라, 게이트 드라이버(130)는 제2 게이트 라인(GL2)에 대하여 제1 전극 전압(VS)의 최대값을 기준전압(VR)으로 설정한다. 그리고, 게이트 드라이버(130)는 제2 게이트 라인(GL2)으로 VGS_ON + VR에 해당되는 전압(VGH2)을 게이트온전압으로 공급한다.
같은 방식으로 게이트 드라이버(130)는 게이트오프전압의 크기를 결정할 때, 제1 전극 전압(VS)의 최소값을 고려하여 결정한다. 도 5를 다시 참조하면, 제1 게이트 라인(GL1)은 모두 플러스 극성을 가지는 화소들과 연결된다. 이에 따라, 게이트 드라이버(130)는 제1 게이트 라인(GL1)에 대하여 제1 전극 전압(VS)의 최소값을 기준전압(VR)으로 설정한다. 그리고, 게이트 드라이버(130)는 제1 게이트 라인(GL1)으로 VGS_OFF + VR에 해당되는 전압(VGL1)을 게이트오프전압으로 공급한다. 한편, 제2 게이트 라인(GL2)은 모두 마이너스 극성을 가지는 화소들과 연결된다. 이에 따라, 게이트 드라이버(130)는 제2 게이트 라인(GL2)에 대하여 제1 전극 전압(VS)의 최소값을 마이너스 최소전압(VD_N)으로 설정한다. 그리고, 게이트 드라이버(130)는 제2 게이트 라인(GL2)으로 VGS_OFF + VD_N에 해당되는 전압(VGL2)을 게이트오프전압으로 공급한다.
도 6의 파형을 도 2의 파형과 비교하면, 제1 게이트 라인(GL1)으로 공급되는 플러스 극성 게이트 전압의 크기는 도 2의 (b)에 도시된 파형보다 ΔV1만큼 작고, 제2 게이트 라인(GL2)으로 공급되는 마이너스 극성 게이트 전압의 크기는 도 2의 (b)에 도시된 파형보다 ΔV2만큼 작다. 실질적으로 ΔV1은 VD_N의 크기와 같고, ΔV2는 VD_P의 크기와 같다.
도 6에서는 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)의 파형만 도시하였으나, 다른 게이트 라인들도 이러한 파형이 동일하게 공급된다. 예를 들어, 홀수행의 게이트 라인들(GL1, GL3, GL5)로는 제1 게이트 라인(GL1)으로 공급된 파형과 동일한 플러스 극성 게이트 전압 파형이 공급된다. 그리고, 짝수행의 게이트 라인들(GL2, GL4)로는 제2 게이트 라인(GL2)으로 공급된 파형과 동일한 마이너스 극성 게이트 전압 파형이 공급된다.
게이트 전압의 크기(최대값과 최소값의 차이)는 게이트 라인에서 소비되는 전력량의 크기를 결정하는데, 일반적으로 게이트 라인 소비전력은 게이트 전압의 크기의 제곱에 비례한다. 도 6의 파형과 도 2의 파형을 비교할 때, 일 실시예에 따른 게이트 전압의 크기가 ΔV1 혹은 ΔV2만큼 작기 때문에 일 실시예에 따른 표시장치(100)는 그 만큼 소비전력이 감소하게 된다.
도 4 내지 도 6을 참조하여 설명한 내용에 대해 부연 설명하면, 일 실시예에 따른 표시장치(100)는 각각의 데이터 라인들(DL1 내지 DL5)과 각각의 게이트 라인들(GL1 내지 GL5)이 모두 동일한 극성의 화소들에 연결된다. 이에 따라, 각각의 게이트 라인들(GL1 내지 GL5)과 연결되는 트랜지스터의 제1 전극 전압(VS)이 극성의 범위 내에서만 변동하게 된다. 예를 들어, 플러스 극성의 경우, 제1 전극 전압(VS)은 VR에서 VD_P의 범위 내에서만 변동한다. 다른 예로서, 마이너스 극성의 경우, 제1 전극 전압(VS)은 VD_N에서 VR의 범위 내에서만 변동한다. 게이트 드라이버(130)는 이러한 제1 전극 전압(VS)의 변동 범위를 고려하여 각각의 게이트 라인으로 공급하는 게이트 전압이 데이터 전압의 극성에 대응되도록 제어한다. 예를 들어, 제1 게이트 라인(GL1)과 연결되는 데이터 라인들로 플러스 극성 데이터 전압이 공급되면, 게이트 드라이버(130)는 플러스 극성 데이터 전압에 대응되는 플러스 극성 게이트 전압을 공급한다. 이러한 플러스 극성 게이트 전압은 도 2에 도시된 게이트 전압보다 ΔV1만큼 작은 크기를 가진다. 플러스 극성 게이트 전압이 도 2에 도시된 게이트 전압보다 ΔV1만큼 작을 수 있는 것은 제1 전극 전압(VS) 변동 폭을 작게 고려했기 때문이다. 다시말해, 도 2에서는 하나의 게이트 라인에 서로 다른 극성의 화소가 연결되기 때문에 게이트 전압은 플러스 극성 데이터 전압과 마이너스 극성 데이터 전압이 모두 고려되어야 하는데 반해, 일 실시예에 따른 표시장치(100)는 게이트 라인에 동일한 극성의 화소들이 연결되기 때문에 플러스 극성 데이터 전압 혹은 마이너스 극성 데이터 전압만 고려하여 게이트 전압의 크기가 줄어들게 된다.
한편, 게이트 드라이버(130)가 게이트 라인들로 공급하는 VGH1, VGL1, VGH2 및 VGL2는 표시장치(100)의 다른 구성들로부터 전달될 수 있다.
도 7은 게이트 드라이버(130)로 게이트 클럭신호를 제공하는 구성들을 나타내는 도면이다.
도 7을 참조하면, 표시장치(100)는 전원공급부(710) 및 레벨쉬프터(720)를 더 포함할 수 있다.
전원공급부(710)는 외부(예를 들어, 배터리 혹은 상용전원)로부터 공급되는 전력을 내부 구성들(예를 들어, 게이트 드라이버(130))이 사용할 수 있는 전력의 형태로 변환하는 전력변환장치일 수 있다. 전원공급부(710)는 전력변환을 위해 내부적으로 벅컨버터(buck-converter) 혹은 부스트컨버터(boost-converter) 모듈과 같은 SMPS(Switching Mode Power Supply) 모듈을 포함할 수 있다. 혹은 전원공급부(710)는 리니어 레귤레이터(Linear Regulator)를 이용하여 전력변환을 수행할 수도 있다. 전원공급부(710)는 이러한 전력변환회로를 이용하여 4개의 서로 다른 크기의 전압을 가지는 4 레벨 전압을 출력하는데, 4 레벨 전압은 플러스 극성 게이트 전압의 최대전압(VGH1) 및 최소전압(VGL1), 그리고 마이너스 극성 게이트 전압의 최대전압(VGH2) 및 최소전압(VGL2)으로 구성될 수 있다.
이러한 4 레벨 전압(VGH1, VGL1, VGH2 및 VGL2)은 레벨쉬프터(720)로 전달된다. 레벨쉬프터(720)는 타이밍 컨트롤러(140)로부터 입력된 클럭정보(CLOCK)와 전원공급부(710)로부터 공급된 4 레벨 전압(VGH1, VGL1, VGH2 및 VGL2)에 기초하여 x개의 클럭신호(CLK_G1, CLK_G2, CKL_G3, CLK_G4, ... , CLK_Gx)를 생성한다. 이때, 레벨쉬프터(720)는 4 레벨 전압(VGH1, VGL1, VGH2 및 VGL2)에서 2개의 전압 레벨을 선택하여 플러스 극성 게이트 전압을 가지는 게이트 클럭신호(CLK_Gk)와 마이너스 극성 게이트 전압을 가지는 게이트 클럭신호(CLK_Gk+1)를 출력할 수 있다. 여기서, 게이트 클럭신호(CLK_Gk)가 플러스 극성 게이트 전압을 가진다는 것은 게이트 클럭신호(CLK_Gk) 펄스 파형의 최대값과 최소값이 플러스 극성 게이트 전압의 최대전압(VGH1) 및 최소전압(VGL1)과 실질적으로 동일하다는 것을 의미한다. 마찬가지로, 게이트 클럭신호(CLK_Gk+1)가 마이너스 극성 게이트 전압을 가진다는 것은 게이트 클럭신호(CLK_Gk+1) 펄스 파형의 최대값과 최소값이 마이너스 극성 게이트 전압의 최대전압(VGH2) 및 최소전압(VGL2)과 실질적으로 동일하다는 것을 의미한다.
도 7의 (b)는 레벨쉬프터(720)에서 출력되는 두 가지 극성의 게이트 클럭신호이다. 도 7의 (b)에서 플러스 극성 게이트 전압을 가지는 게이트 클럭신호(CLK_Gk)는 도 5에 도시된 홀수행의 게이트 라인들(GL1, GL3, GL5)로 출력되고, 마이너스 극성 게이트 전압을 가지는 게이트 클럭신호(CLK_Gk+1)는 도 5에 도시된 짝수행의 게이트 라인들(GL2, GL4)로 출력된다.
게이트 드라이버(130)는 패널(110)의 제1측과 제2측으로 나누어져 있으면서 제1측으로 플러스 극성 게이트 전압을 공급하고 제2측으로 마이너스 극성 게이트 전압을 공급할 수 있다.
도 8은 도 7의 게이트 클럭신호를 전달받는 게이트 드라이브 집적회로(GIP, Gate Drive IC in Panel)들을 나타낸 도면이다.
도 8을 참조하면, 게이트 드라이버(130)는 패널(110)의 제1측과 제2측에 형성될 수 있다. 즉, 게이트 드라이버(130)에 포함된 복수의 게이트 드라이브 집적회로(GIP 1, GIP 2, ... )는 패널(110)의 제1측과 제2측에 형성될 수 있다. 패널(110)의 제1측에 형성된 게이트 드라이버(130a)는 GIP 1, GIP 3, GIP 5, GIP 7, .... 등을 포함하고, 패널(110)의 제2측에 형성된 게이트 드라이버(130b)는 GIP 2, GIP 4, GIP 6, GIP 8, .... 등을 포함한다.
도 8을 참조하면, 복수의 게이트 드라이브 집적회로(GIP 1, GIP 2, ... ) 각각은 하나의 게이트 라인(GL)과 대응된다. 즉, 각 게이트 드라이브 집적회로는 하나의 게이트 라인(GL)으로 게이트 전압을 공급한다. 이러한 경우, 게이트 드라이브 집적회로 개수는 게이트 라인 개수와 동일하다.
도 8과 같이, 복수의 게이트 드라이브 집적회로가 나누어져 패널(110)의 제1측과 제2측에 형성된 경우, 4개의 게이트 클럭신호(CLK_G1, CLK_G2, CKL_G3, CLK_G4)는 제1측에 형성된 게이트 드라이브 집적회로(GIP 1, GIP 3, GIP 5, GIP 7, ... )와 제2측에 형성된 게이트 드라이브 집적회로(GIP 2, GIP 4, GIP 6, GIP 8, ... )에 나누어져 입력된다.
즉, 4개의 게이트 클럭신호(CLK_G1, CLK_G2, CKL_G3, CLK_G4) 중 CLK_G1 및 CLK_G3은 제1측에 형성된 게이트 드라이브 집적회로(GIP 1, GIP 3, GIP 5, GIP 7, ... )에 입력될 수 있으며, 4개의 게이트 클럭신호(CLK_G1, CLK_G2, CKL_G3, CLK_G4) 중 CLK_G2 및 CLK_G4는 제2측에 형성된 게이트 드라이브 집적회로(GIP 2, GIP 4, GIP 6, GIP 8, ... )에 입력될 수 있다.
여기서, 제1측으로 입력되는 게이트 클럭신호(CLK_G1 및 CLK_G3)는 플러스 극성 게이트 전압일 수 있다. 그리고, 제2측으로 입력되는 게이트 클럭신호(CLK_G2 및 CLK_G4)는 마이너스 극성 게이트 전압일 수 있다. 이에 따라, 제1측 게이트 드라이브 집적회로(GIP 1, GIP 3, GIP 5, GIP 7, ... )는 홀수행의 게이트 라인(GL1, GL3, GL5, GL7, ... )으로 플러스 극성 게이트 전압을 공급하고, 제2측 게이트 드라이브 집적회로(GIP 2, GIP 4, GIP 6, GIP 8, ... )는 짝수행의 게이트 라인(GL2, GL4, GL6, GL8, ... )으로 마이너스 극성 게이트 전압을 공급한다.
한편, 데이터 드라이버(120)는 프레임 혹은 서브프레임에 따라 데이터 전압의 극성을 변경할 수 있다. 이렇게 데이터 드라이버(120)가 데이터 전압의 극성을 바꾸면 게이트 드라이버(130)는 이에 대응하여 게이트 전압의 극성을 바꾸게 된다. 예를 들어, 게이트 드라이버(120)는 제1 서브프레임 혹은 제1 프레임에서 홀수행의 게이트 라인으로 플러스 극성 게이트 전압을 공급하고 제2 서브프레임 혹은 제2 프레임에서 홀수행의 게이트 라인으로 마이너스 극성 게이트 전압을 공급할 수 있다.
게이트 드라이버(130)의 게이트 전압 극성 변경은 레벨쉬프터(720)에 의해 결정될 수 있다. 레벨쉬프터(720)는 데이터 전압의 극성을 미리 파악하고 이에 따라 각각의 게이트 라인으로 공급될 게이트 전압의 극성을 결정하여 게이트 클럭신호를 출력할 수 있다. 이러한 게이트 클럭신호에는 도 7에 도시된 것과 같은 극성을 가지는 게이트 전압이 포함될 수 있다.
이상에서 게이트 라인으로 공급되는 게이트 전압이 극성을 가지도록 하여 게이트 전압 크기를 줄이는 일 실시예에 대해 설명하였다.
아래에서는 먹스(MUX)에서 게이트 전압이 극성을 가지도록 하는 실시예에 대해 설명한다.
도 9는 먹스(MUX)를 통해 데이터 라인이 분기되고 있는 것을 나타내는 도면이다.
도 9를 참조하면, 먹스(910)는 데이터 드라이버(120)로부터 공급되는 데이터 전압을 트랜지스터를 이용하여 2개의 데이터 라인들로 분기시킨다.
한편, 홀수열의 데이터 라인들(DL1, DL3, DL5, DL7)로 분기되는 트랜지스터들의 게이트 전극으로는 제1 먹스 클럭신호(CLK_M1)가 입력되고 있고, 짝수열의 데이터 라인들(DL2, DL4, DL6, DL8)로 분기되는 트랜지스터들의 게이트 전극으로는 제2 먹스 클럭신호(CLK_M2)가 입력되고 있다.
제1 먹스 클럭신호(CLK_M1)를 통해 게이트온전압이 공급되면 데이터 드라이버(120)는 홀수열의 데이터 라인들(DL1, DL3, DL5, DL7)로 데이터 전압을 공급할 수 있다. 그리고, 제2 먹스 클럭신호(CLK_M2)를 통해 게이트온전압이 공급되면 데이터 드라이버(120)는 짝수열의 데이터 라인들(DL2, DL4, DL6, DL8)로 데이터 전압을 공급할 수 있다.
하나의 먹스 클럭신호에는 동일한 극성이 입력되는 데이터 라인들의 트랜지스터들이 연결될 수 있다. 도 9를 참조하면, 제1 먹스 클럭신호(CLK_M1)에는 플러스 극성이 입력되는 홀수열의 데이터 라인들(DL1, DL3, DL5, DL7)로 분기되는 트랜지스터들이 연결되어 있다. 그리고, 제2 먹스 클럭신호(CLK_M2)에는 마이너스 극성이 입력되는 짝수열의 데이터 라인들(DL2, DL4, DL6, DL8)로 분기되는 트랜지스터들이 연결되어 있다.
이렇게 제1 먹스 클럭신호(CLK_M1)에 연결된 트랜지스터로 동일한 플러스 극성의 데이터 전압이 공급되면, 일 실시예에서 설명한 것과 같이 제1 먹스 클럭신호(CLK_M1)는 플러스 극성 게이트 전압에 따르는 클럭신호를 공급하면 된다. 마찬가지로, 제2 먹스 클럭신호(CLK_M2)는 마이너스 극성 게이트 전압에 따르는 클럭신호를 공급하면 된다. 다시말해, 먹스 클럭신호들은 트랜지스터들의 게이트 전압이 데이터 전압의 극성에 대응하여 결정되도록 클럭신호를 공급하면 된다.
이렇게 먹스(910)에서의 게이트 전압이 데이터 전압의 극성에 대응하여 결정(예를 들어, 플러스 극성 게이트 전압 혹은 마이너스 극성 게이트 전압으로 결정)되면, 일 실시예에서 설명한 바와 같이 게이트 전압의 크기가 줄어들어 표시장치(100)의 소비전력을 감소시키게 된다.
도 10은 다른 실시예에 따른 표시장치 구동 방법의 흐름도이다.
도 10을 참조하면, 표시장치(100)에서 데이터 드라이버(120)가 데이터 라인들로 서로 다른 극성의 데이터 전압을 공급한다(S1000). 이때, 데이터 드라이버(120)는 홀수열의 데이터 라인들로 플러스 극성의 데이터 전압을 공급하고 짝수열의 데이터 라인들로 마이너스 극성의 데이터 전압을 공급할 수 있다.
표시장치(100)에서 데이터 라인들과 소스 전극 혹은 드레인 전극이 연결된 트랜지스터로 게이트 전압을 공급하는 구성들은 트랜지스터의 소스 혹은 드레인 전극으로 공급되는 데이터 전압의 극성에 대응하여 게이트 전압을 공급한다(S1010). 이때, 트랜지스터로 게이트 전압을 공급하는 구성들의 일 예는 게이트 드라이버(130)일 수 있다. 그리고, 먹스(910)가 트랜지스터로 게이트 전압을 공급하는 구성들의 다른 예일 수 있다.
S1000 단계에서 데이터 드라이버(120)가 홀수열의 데이터 라인들로 플러스 극성의 데이터 전압을 공급하고 짝수열의 데이터 라인들로 마이너스 극성의 데이터 전압을 공급하는 경우, S1010 단계에서 게이트 드라이버(130)는 홀수열의 데이터 라인들과 연결되는 화소들로 플러스 극성 데이터 전압에 대응되는 플러스 극성 게이트 전압을 공급하고 짝수열의 데이터 라인들과 연결되는 화소들로 마이너스 극성 데이터 전압에 대응되는 마이너스 극성 게이트 전압을 공급할 수 있다.
전술한 실시예들과 같이 게이트 전압을 데이터 전압의 극성에 대응하도록 제어하면, 종래에 비해 게이트 전압의 크기를 줄일 수 있다. 게이트 전압은 게이트-소스 전압(VGS) 및 제1 전극 전압(VS)로 구성되는데, 게이트 전압이 극성을 고려하게 되면 실질적으로 제1 전극 전압(VS)이 종래에 비해 50% 감소하게 된다. 예를 들어, 게이트온전압(VGS_ON)이 15V이고, 플러스 최대전압(VD_P)이 5V, 기준전압이 0V, 마이너스 최대전압(VD_N)이 -5V, 게이트오프전압(VGS_OFF)이 -10V라고 할 때, 종래 게이트 전압의 크기는 15V + 5V - (-5V) - (-10V) = 35V 이다. 이에 반해, 동일한 예에서, 플러스 극성 게이트 전압의 크기는 15V + 5V - (0V) - (-10V) = 30V 이 되어 종래보다 5V(VD_P의 크기)만큼 감소하게 된다.
이렇게 게이트 전압의 크기가 감소하면 표시장치(100)의 소비전력이 감소하게 된다.
실제로 실험해 본 결과, 트랜지스터가 아몰퍼스실리콘(a-Si)으로 이루어진 표시장치(100)의 게이트 드라이브 집적회로 관련 부분에서 본 발명의 실시예에 따라 구동한 경우, 소비전력이 종래에 비해 29% 감소하는 것을 확인할 수 있었다. 또한, 시뮬레이션 결과, 트랜지스터가 LTPS(Low-Temperature Polycrystaline Silicon)로 이루어진 표시장치(100)의 MUX 관련 부분에서 본 발명의 실시예에 따라 구동한 경우, 소비전력이 종래에 비해 29% 감소하는 것을 확인할 수 있었다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 복수의 게이트 라인들과 복수의 데이터 라인들의 교차로 화소들이 정의되고 각각의 화소들을 구동하기 위한 트랜지스터들이 형성되며 인접한 화소들을 서로 다른 극성으로 구동하는 표시장치에 있어서,
    홀수열의 데이터 라인들과 짝수열의 데이터 라인들로 서로 다른 극성의 데이터 전압을 공급하는 데이터 드라이버;
    데이터 라인 및 게이트 라인의 일측과 타측으로 각 화소의 트랜지스터들이 교번하며 연결되어 상기 서로 다른 극성의 데이터 전압 중 제1 극성 데이터 전압이 소스 전극 전압이 되는 트랜지스터들은 홀수행의 게이트 라인들에 연결되고 제2 극성 데이터 전압이 소스 전극 전압이 되는 트랜지스터들은 짝수행의 게이트 라인들에 연결되는 패널; 및
    상기 홀수행의 게이트 라인들 및 상기 짝수행의 게이트 라인들로 게이트 전압 파형을 공급하는 게이트 드라이버
    를 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 게이트 드라이버는,
    상기 제1 극성 데이터 전압에 대응하여 트랜지스터들을 온오프하는 제1 극성 게이트 전압 파형을 상기 홀수행의 게이트 라인들로 공급하고 상기 제2 극성 데이터 전압에 대응하여 트랜지스터들을 온오프하는 제2 극성 게이트 전압 파형을 상기 짝수행의 게이트 라인들로 공급하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 게이트 드라이버는,
    상기 패널의 제1 측 및 제2 측에 각각 위치하는 복수의 게이트 드라이브 집적회로로 구성되고, 제1 측 게이트 드라이브 집적회로는 홀수행의 게이트 라인들로 제1 극성 게이트 전압을 공급하고 제2 측 게이트 드라이브 집적회로는 짝수행의 게이트 라인들로 제2 극성 게이트 전압을 공급하는 것을 특징으로 하는 표시장치.
  4. 제2항에 있어서,
    상기 게이트 드라이버는,
    제1 서브프레임 혹은 제1 프레임에서 홀수행의 게이트 라인들로 제1 극성 게이트 전압을 공급하고 제2 서브프레임 혹은 제2 프레임에서 홀수행의 게이트 라인들로 제2 극성 게이트 전압을 공급하는 것을 특징으로 하는 표시장치.
  5. 제2항에 있어서,
    4개의 서로 다른 크기의 전압을 공급하는 전원공급부를 더 포함하고,
    상기 4개의 서로 다른 크기의 전압은 각각 상기 제1 극성 게이트 전압의 최소값(VGL1) 및 최대값(VGH1), 그리고, 상기 제2 극성 게이트 전압의 최소값(VGL2) 및 최대값(VGH2)에 해당되는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 게이트 드라이버로 게이트 클럭신호를 출력하는 레벨 쉬프터를 더 포함하고,
    상기 레벨 쉬프터는 홀수행의 게이트 라인들로 VGL1 및 VGH1로 구성되는 게이트 클럭신호를 출력하고 짝수행의 게이트 라인들로 VGL2 및 VGH2로 구성되는 게이트 클럭신호를 출력하는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서,
    상기 데이터 드라이버로부터 공급되는 데이터 전압을 트랜지스터들을 이용하여 적어도 둘 이상의 데이터 라인들로 분기시키는 먹스(MUX)-상기 트랜지스터들의 게이트 전압은 데이터 전압의 극성에 대응하여 결정됨-를 더 포함하는 표시장치.
  8. 화소들이 복수의 게이트 라인들과 복수의 데이터 라인들의 교차로 정의되고 각각의 화소들을 구동하기 위한 트랜지스터들이 형성되는 패널, 상기 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버 및 상기 게이트 라인들로 게이트 전압을 공급하는 게이트 드라이버를 포함하는 표시장치를 구동하는 방법에 있어서,
    상기 데이터 드라이버가 홀수열의 데이터 라인들과 짝수열의 데이터 라인들로 서로 다른 극성의 데이터 전압을 공급하는 단계; 및
    상기 게이트 드라이버가 상기 서로 다른 극성의 데이터 전압 중 제1 극성 데이터 전압에 대응하여 트랜지스터들을 온오프하는 제1 극성 게이트 전압 파형을 홀수행의 게이트 라인으로 공급하고 제2 극성 데이터 전압에 대응하여 트랜지스터들을 온오프하는 제2 극성 게이트 전압 파형을 짝수행의 게이트 라인들로 공급하는 단계를 포함하되,
    상기 패널에서 데이터 라인 및 게이트 라인의 일측과 타측으로 각 화소의 트랜지스터들이 교번하며 연결되어 상기 제1 극성 데이터 전압이 소스 전극 전압이 되는 트랜지스터들은 상기 홀수행의 게이트 라인에 연결되고 상기 제2 극성 데이터 전압이 소스 전극 전압이 되는 트랜지스터들은 상기 짝수행의 게이트 라인에 연결되는 것을 특징으로 하는 표시장치 구동 방법.
KR1020140054537A 2014-05-08 2014-05-08 표시장치 및 그 구동 방법 KR101563265B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140054537A KR101563265B1 (ko) 2014-05-08 2014-05-08 표시장치 및 그 구동 방법
US14/455,442 US9952478B2 (en) 2014-05-08 2014-08-08 Display device with positive polarity and negative polarity pixels and method for driving the same
CN201410735093.2A CN105093731B (zh) 2014-05-08 2014-12-04 显示设备以及用于驱动该显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054537A KR101563265B1 (ko) 2014-05-08 2014-05-08 표시장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR101563265B1 true KR101563265B1 (ko) 2015-10-27

Family

ID=54368381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054537A KR101563265B1 (ko) 2014-05-08 2014-05-08 표시장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US9952478B2 (ko)
KR (1) KR101563265B1 (ko)
CN (1) CN105093731B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064174A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342685B1 (ko) 2015-03-05 2021-12-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US20170032749A1 (en) * 2015-07-28 2017-02-02 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display device
KR102426742B1 (ko) * 2015-12-31 2022-07-27 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
CN105633122A (zh) * 2016-01-13 2016-06-01 深圳市华星光电技术有限公司 显示装置
CN108133947B (zh) * 2016-12-01 2019-11-08 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
CN106531039B (zh) * 2016-12-23 2019-07-16 深圳市华星光电技术有限公司 显示装置及其纯色画面检测方法
CN107016954B (zh) * 2017-05-25 2020-06-09 厦门天马微电子有限公司 一种显示面板
CN107422558B (zh) * 2017-08-24 2020-09-18 深圳市华星光电技术有限公司 液晶面板及其驱动方法
JP2019070700A (ja) * 2017-10-06 2019-05-09 シャープ株式会社 表示装置
TWI686790B (zh) * 2018-12-11 2020-03-01 友達光電股份有限公司 顯示裝置及其驅動方法
CN109712556A (zh) * 2019-03-11 2019-05-03 京东方科技集团股份有限公司 显示驱动控制电路及控制方法
CN110288959A (zh) * 2019-06-27 2019-09-27 北海惠科光电技术有限公司 一种显示面板、显示面板的驱动电路及其驱动方法
KR20210105456A (ko) * 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
US11189241B2 (en) * 2020-03-27 2021-11-30 Tcl China Star Optoelectronics Technology Co., Ltd Method for charging pixels and display panel
WO2022140923A1 (zh) 2020-12-28 2022-07-07 京东方科技集团股份有限公司 显示面板和显示装置
CN112731719A (zh) * 2020-12-31 2021-04-30 重庆惠科金渝光电科技有限公司 显示面板及其驱动方法、计算机存储介质
CN114255715B (zh) * 2021-12-16 2022-11-08 武汉华星光电技术有限公司 多路复用显示面板及其驱动方法
CN114582300B (zh) * 2022-04-21 2023-08-15 福州京东方光电科技有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100889B1 (ko) * 2005-02-26 2012-01-02 삼성전자주식회사 액정표시장치와 그 구동방법
KR101318043B1 (ko) * 2006-06-02 2013-10-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN2936414Y (zh) 2006-06-07 2007-08-22 北旭实业股份有限公司 搅拌机机座架的改良
KR101359921B1 (ko) 2007-03-02 2014-02-07 삼성디스플레이 주식회사 표시 장치
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
TWI409788B (zh) * 2009-11-19 2013-09-21 Au Optronics Corp 液晶顯示裝置及其驅動方法
KR101777130B1 (ko) 2011-04-13 2017-09-11 엘지디스플레이 주식회사 액정 표시장치의 구동장치
KR101819943B1 (ko) 2011-05-18 2018-03-02 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
TWI453724B (zh) * 2011-08-22 2014-09-21 Chunghwa Picture Tubes Ltd 可補償閘極電壓的液晶顯示器及其方法
KR101908495B1 (ko) 2011-10-11 2018-10-17 엘지디스플레이 주식회사 Ｚ 인버전 구동방식의 액정표시장치
KR102011324B1 (ko) * 2011-11-25 2019-10-22 삼성디스플레이 주식회사 표시장치
KR101906182B1 (ko) * 2011-12-08 2018-10-11 삼성디스플레이 주식회사 표시장치
KR101441395B1 (ko) 2012-07-05 2014-09-17 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064174A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR102561589B1 (ko) * 2015-11-30 2023-08-01 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치

Also Published As

Publication number Publication date
CN105093731A (zh) 2015-11-25
CN105093731B (zh) 2019-05-10
US20150325197A1 (en) 2015-11-12
US9952478B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
KR101563265B1 (ko) 표시장치 및 그 구동 방법
US9715861B2 (en) Display device having unit pixel defined by even number of adjacent sub-pixels
KR101319345B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101100889B1 (ko) 액정표시장치와 그 구동방법
US20110249046A1 (en) Liquid crystal display device
KR20180061525A (ko) 표시장치
WO2013018597A1 (ja) 表示装置およびその駆動方法
KR20140050150A (ko) 표시 장치
KR102028587B1 (ko) 표시 장치
KR101611904B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20080054658A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102562943B1 (ko) 표시 장치
US10818258B2 (en) Liquid crystal display device
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
KR102188976B1 (ko) 표시 패널 및 이의 구동 방법
KR20160078781A (ko) 표시장치 및 게이트신호 센싱회로, 데이터 구동부
KR101985245B1 (ko) 액정표시장치
KR101988526B1 (ko) 저속 구동용 표시장치와 그 구동방법
KR101915067B1 (ko) 액정표시장치 및 그 구동방법
KR20040049558A (ko) 액정 표시 장치 및 그 구동 방법
WO2013069559A1 (ja) 表示装置およびその駆動方法
KR102358535B1 (ko) 액정표시장치
KR102290615B1 (ko) 액정표시장치
KR20120068673A (ko) 액정표시장치와 이의 구동방법
KR20180014337A (ko) 액정표시장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4