JP2019045676A - 表示装置 - Google Patents

Abstract

【課題】高精細な表示装置を提供する。【解決手段】表示装置であって、第１面１４０ａと、第２面１４０ｂと、第１面と第２面とを貫通する貫通孔と、を有するガラス基板１４０と、第１面上に行列状に配置され、薄膜トランジスタ１２４と電気光学素子１１３とを有する表示素子と、第２面上に設けられ、薄膜トランジスタ及び電気光学素子を制御する駆動ＩＣ１０５と、第１面、第２面、及び貫通孔に設けられ、駆動ＩＣと薄膜トランジスタとを電気的に接続する貫通電極１５０と、を有する。【選択図】図９

Description

本開示の実施形態の一つは表示装置に関する。

近年、街頭などの公共空間、駅及び空港などの公共機関、ショッピングモール及びショールームなどにおいて、大型のディスプレイを利用して、様々な情報が発信されるようになっている。大型のディスプレイの一つとして、マイクロＬＥＤディスプレイが注目されている。マイクロＬＥＤディスプレイは、複数の微細なＬＥＤ素子がディスプレイに敷き詰められており、高画質な画像を表示することができる。また、マイクロＬＥＤディスプレイは、微細なＬＥＤ素子を敷き詰めたディスプレイユニットを複数貼り合わせて構成することができるため、設置場所に応じたディスプレイの大画面化が可能である。

例えば、特許文献１には、複数のＬＥＤ素子が実装された樹脂からなるプリント基板をタイル状に貼り合わせて、大画面のマイクロＬＥＤディスプレイを構成する技術が開示されている。

特開２０１５−１９７５４４号公報

しかしながら、特許文献１に開示されている技術では、プリント基板の面積が大きくなるにしたがい、プリント基板に反りが生じてしまう。また、樹脂からなるプリント基板上に配置される配線の線幅、及び、配線と配線との距離は、フォトリソグラフィーを用いて形成される配線の線幅、及び、配線と配線との距離よりも大きい。したがって、複数のＬＥＤ素子を樹脂からなるプリント基板を、高密度に継ぎ目なく敷き詰めて、高精細なディスプレイを構成することは困難である。

そこで、本開示の実施形態における目的の一つは、高精細な表示装置を提供することにある。

本開示の実施形態の一つは、表示装置である。表示装置は、第１面と、第２面と、第１面と第２面とを貫通する貫通孔と、を有するガラス基板と、第１面上に行列状に配置され、薄膜トランジスタと電気光学素子とを有する表示素子と、第２面上に設けられ、薄膜トランジスタ及び電気光学素子を制御する駆動ＩＣと、第１面、第２面、及び貫通孔に設けられ、駆動ＩＣと薄膜トランジスタとを電気的に接続する貫通電極と、を有する。

本開示の実施形態の一つは、表示装置である。表示装置は、第１面に設けられる第１配線、第２配線及び第３配線と、第１面と第１配線との間に設けられる第１絶縁膜及び第２絶縁膜と、第１配線と第２配線との間に設けられる第３絶縁膜と、第２配線と第３配線との間に設けられる第４絶縁膜と、をさらに有していてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する第１配線は、第１絶縁膜及び第２絶縁膜を開口する開口部を介して、貫通電極と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する第２配線は、第３絶縁膜を開口する開口部を介して、第１配線と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する第３配線は、第４絶縁膜を開口する開口部を介して、第２配線と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する薄膜トランジスタは、第２絶縁膜及び第３絶縁膜を開口する開口部を介して、第１配線及び貫通電極と接続される第１端子と、第４絶縁膜を開口する開口部及び第２絶縁膜及び第３絶縁膜を開口する開口部を介して、第３配線及び第２配線と接続される第２端子と、ゲート線に接続され、第１端子と第２端子との間の導通を制御するためのゲート端子と、を有していてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する電気光学素子は、前記第２端子と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する電気光学素子は、ＬＥＤ素子又はＥＬ素子であってもよい。

本開示の実施形態の一つは、表示装置である。表示装置は、第１面と、第２面と、第１面と第２面とを貫通する貫通孔と、を有するガラス基板と、第１面上に行列状に配置される薄膜トランジスタと、第２面上に行列状に配置される電気光学素子とを有する表示素子と、第１面上に設けられ、薄膜トランジスタ及び電気光学素子を制御する駆動ＩＣと、第１面、第２面、及び貫通孔に設けられ、電気光学素子と薄膜トランジスタとを電気的に接続する貫通電極と、を有する。

本開示の実施形態の一つは、表示装置である。表示装置は、第１面と第１配線との間に設けられる第１絶縁膜及び第２絶縁膜と、第１配線と第２配線との間に設けられる第３絶縁膜と、第２配線と第３配線との間に設けられる第４絶縁膜と、をさらに有する。

本開示の実施形態の一つは、表示装置である。表示装置が有する第１配線は、第１絶縁膜及び第２絶縁膜を開口する開口部を介して、貫通電極と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する第２配線は、第３絶縁膜を開口する開口部を介して、第１配線と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する第３配線は、第４絶縁膜を開口する開口部を介して、第２配線と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する薄膜トランジスタは、第２絶縁膜及び第３絶縁膜を開口する開口部を介して、第１配線及び貫通電極と接続される第１端子と、第４絶縁膜を開口する開口部及び第２絶縁膜及び第３絶縁膜を開口する開口部を介して、第３配線及び第２配線と接続される第２端子と、ゲート線に接続され第１端子と第２端子との間の導通を制御するためのゲート端子と、を有していてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する電気光学素子は、第１端子と電気的に接続され、駆動ＩＣは、第２端子と電気的に接続されていてもよい。

本開示の実施形態の一つは、表示装置である。表示装置が有する電気光学素子は、ＬＥＤ素子又はＥＬ素子であってもよい。

本開示の一実施形態に係る表示装置を説明する斜視図である。 図１に示す表示装置のＡ１−Ａ２線に沿った断面図である。 本開示の一実施形態に係る表示装置を説明する平面図である。 本開示の一実施形態に係る表示装置の画素回路を説明する平面図である。 本開示の一実施形態に係る表示装置の画素回路を説明する平面図である。 本開示の一実施形態に係る表示装置の画素回路を説明する平面図である。 本開示の一実施形態に係る表示装置のレイアウトを説明する平面図である。 本開示の一実施形態に係る表示装置の配線のレイアウトを説明する平面図である。 図７に示す表示装置のＢ１−Ｂ２線に沿った断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の貫通電極を説明する平面図及び断面図である。 本開示の一実施形態に係る表示装置の貫通電極の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の貫通電極の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の貫通電極の製造工程を説明する断面図である。 本開示の一実施形態に係る表示装置の貫通電極の製造工程を説明する断面図である。

以下、本開示の各実施形態について、図面等を参照し、説明する。但し、本開示は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省くことがある。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。また、本明細書および特許請求の範囲において、Ｕとその矢印は断面において上、上方を表し、Ｄとその矢印は断面において下、下方を表すものとする。

本明細書および特許請求の範囲において、ある構造体と他の構造体が重なるという表現は、これらの構造体の平面視において、少なくとも一部が重なるということを意味する。換言すると、これらの構造体のいずれか一方が他方の上、あるいは下に位置し、かつ、これらの構造体を上面から、あるいは下面から見た場合に、互いに少なくとも一部が重なるということを意味する。

（第１実施形態）
（１−１．表示装置の構造）
図１に、本開示の実施形態の一つである表示装置１００の一例を示す斜視図を示す。表示装置１００は、支持基板１０１、及び表示素子実装基板１１０を有する。表示素子実装基板１１０は、支持基板１０１の上に複数、タイル状に敷き詰められる。また、図１では、例えば、表示素子実装基板１１０が、支持基板１０１の上に２５個配置される例を示す。

図２に、図１のＡ１−Ａ２の線に沿った断面図を示す。表示素子実装基板１１０は、第１駆動ＩＣ１０３、配線基板１１１、表示素子駆動層１１６、及び電気光学素子１１３を有する。配線基板１１１は、第１面１４０ａ、第２面１４０ｂ、及び貫通孔を有するガラス基板１４０と、第１面１４０ａ、第２面１４０ｂ、及び、第１面１４０ａと第２面１４０ｂとを貫通する貫通孔に設けられる貫通電極１１５と、を有する。なお、第１面１４０ａと第２面１４０ｂとは、配線基板１１１に対して、上と下、又は、表と裏の関係になっている。

貫通電極１１５は、配線基板１１１の第１面１４０ａに延在する配線と、配線基板１１１の第２面１４０ｂに延在する配線とを電気的に接続する役割を有する。

表示素子駆動層１１６は第１面１４０ａに設けられる。また、詳細は後述するが、表示素子駆動層１１６は、薄膜トランジスタを有しており、薄膜トランジスタと貫通電極１１５とは配線基板１１１の第１面１４０ａに延在する配線と電気的に接続されている。さらに、詳細は後述するが、電気光学素子１１３は第１面１４０ａに設けられ、バンプ１１４によって、表示素子駆動層１１６に設けられる配線層に電気的に接続されている。

第１駆動ＩＣ１０３は第２面１４０ｂに設けられている。第１駆動ＩＣ１０３はバンプ１１４によって、配線基板１１１の第２面１４０ｂに延在する配線と、貫通電極１１５とに電気的に接続されている。

図３に、本開示の実施形態の一つである表示装置１００が有する表示素子実装基板１１０の平面図を示す。表示素子実装基板１１０は、表示領域１０２、表示領域１０２を制御する第１駆動ＩＣ１０３、表示領域１０２を制御する第２駆動ＩＣ１０５、及び表示領域１０２を制御する第３駆動ＩＣ１０６を有する。表示領域１０２には、行列状に配置された複数の表示素子１１２が設けられている。なお、図示を省略しているが、第１駆動ＩＣ１０３と同様に、第２駆動ＩＣ１０５、及び第３駆動ＩＣ１０６も、バンプ１１４によって、配線基板１１１の第２面１４０ｂに延在する配線と、貫通電極１１５とに電気的に接続されている。

第１駆動ＩＣ１０３及び第２駆動ＩＣ１０５は、複数の表示素子１１２の各々に設けられた画素回路を駆動し、複数の表示素子１１２の発光を制御する。

第１駆動ＩＣ１０３は、複数のゲート線２１１（図４で図示）に接続されている。複数のゲート線２１１は、複数の表示素子１１２の行毎に設けられている。第１駆動ＩＣ１０３は、クロック信号、タイミング信号及び電源に供給される電圧などに応じて、複数のゲート線２１１を順番に選択する。第１駆動ＩＣ１０３は、例えば、ゲート線駆動回路、ゲートドライバ、ゲートドライバＩＣなどと同じである。

第２駆動ＩＣ１０５は、複数の信号線２１３（図４で図示）に接続されている。複数の信号線２１３は、複数の表示素子１１２の列毎に設けられている。第２駆動ＩＣ１０５は、第１駆動ＩＣ１０３によるゲート線２１１の選択に合わせて、複数の信号線２１３の各々を介して、選択された表示素子１１２の映像信号に応じた電圧を選択された表示素子１１２書き込む。また、第２駆動ＩＣ１０５は、電圧線２１２に電圧を供給し、選択された表示素子１１２を発光させる。第２駆動ＩＣ１０５は、例えば、ソース線駆動回路、ソースドライバ、ドライバＩＣなどと同じである。

第３駆動ＩＣ１０６は、バンプ１１４、貫通電極１１５、及び第２面１４０ｂ上の配線層（図示は省略）によって、第１駆動ＩＣ１０３及び第２駆動ＩＣ１０５と電気的に接続されており、各信号や電源電圧などを、第１駆動ＩＣ１０３及び第２駆動ＩＣ１０５に供給する。第３駆動ＩＣ１０６は、第３駆動ＩＣ１０６が有する論理回路（図示せず）や電圧生成回路（図示せず）を用いて、各信号や電源電圧を生成することができる。なお、第１駆動ＩＣ１０３、第２駆動ＩＣ１０５及び第３駆動ＩＣ１０６が配置される位置は、図３に示す位置に限定されない。例えば、第１駆動ＩＣ１０３は、平面視において、表示素子実装基板１１０の右側に配置されているが、中央または左側に配置されていてもよい。また、第２駆動ＩＣ１０５は、平面視において、表示素子実装基板１１０の下側に配置されているが、中央または上側に配置されていてもよい。第３駆動ＩＣ１０６は、平面視において、右下に配置されているが、中央、あるいは、左上、あるいは、右上、あるいは、左下に配置されていてもよい。また、図３においては、第１駆動ＩＣ１０３、第２駆動ＩＣ１０５及び第３駆動ＩＣ１０６は、表示素子実装基板１１０に一つずつ配置される例を示しているが、この例に限定されない。例えば、表示素子実装基板１１０を二つに分割し、分割したそれぞれに第１駆動ＩＣ１０３、第２駆動ＩＣ１０５及び第３駆動ＩＣ１０６を設けてもよい。第１駆動ＩＣ１０３、第２駆動ＩＣ１０５及び第３駆動ＩＣ１０６が、表示素子実装基板１１０に複数配置されることで、第１駆動ＩＣ１０３、第２駆動ＩＣ１０５及び第３駆動ＩＣ１０６のそれぞれのＩＣが駆動する表示素子１１２の数を少なくすることができるため、それぞれのＩＣのサイズを小さくすることができる。

（１−２．画素回路）
図４に、図３に示す表示素子実装基板１１０の領域１０４における画素回路を示す。領域１０４には、表示素子１１２が、２行×３列設けられている。表示素子１１２は、データ書き込みトランジスタ１２２、表示素子駆動トランジスタ１２４、保持容量１２６、及び電気光学素子１１３を有する。表示素子１１２が表示装置１００の一つの画素に対応する。なお、表示素子１１２の構成は一例であって、これに限定されるものではない。データ書き込みトランジスタ１２２、及び表示素子駆動トランジスタ１２４は薄膜トランジスタである。

表示領域１０２には、行方向に延在する複数のゲート線２１１、複数の参照電圧線２１４、複数の電源線２１６、及び複数のグランド線２１８、が設けられている。また、表示領域１０２には、列方向に延在する複数の電圧線２１２及び複数の信号線２１３が設けられている。

表示素子駆動トランジスタ１２４は、電気光学素子１１３に接続され、電気光学素子１１３の発光輝度を制御する役割を有する。表示素子駆動トランジスタ１２４は、ゲートとソース間の電圧によってドレイン電流が制御される。表示素子駆動トランジスタ１２４は、ゲートがデータ書き込みトランジスタ１２２のドレインに接続され、ドレインが電圧線２１２に接続され、ソースが電気光学素子１１３が有する二つの端子の一方に接続されている。

データ書き込みトランジスタ１２２は、オンオフ動作により、信号線２１３と表示素子駆動トランジスタ１２４のゲートとの導通状態を制御する役割を有する。データ書き込みトランジスタ１２２は、ゲートがゲート線２１１に接続され、ソースが信号線２１３に接続され、ドレインが表示素子駆動トランジスタ１２４のゲートに接続されている。

電気光学素子１１３は、二つの端子の一方が表示素子駆動トランジスタ１２４のソースに接続され、二つの端子のもう一方が参照電圧線２１４に接続されている。電圧線２１２と参照電圧線２１４との間には、表示素子駆動トランジスタ１２４と電気光学素子１１３が直列に接続されている。表示素子駆動トランジスタ１２４によって、電圧線２１２から電気光学素子１１３を通じて参照電圧線２１４に流れる電流を制御することができるため、電気光学素子１１３の発光輝度を制御することができる。なお、電気光学素子１１３に流す電流を多くしたい場合、例えば、表示素子駆動トランジスタ１２４のゲート電極の幅、所謂ゲート長、あるいは、チャネル長を細くする、または、表示素子駆動トランジスタ１２４の半導体層の幅、所謂チャネル幅を太くすることで実現することができる。

電気光学素子１１３は、例えば、ライト・エミッティング・ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ、ＥＬ）素子を用いることができる。電気光学素子１１３は、一般的に、赤色を発光する素子、緑色を発光する素子、及び青色を発光する素子の３色が用いられる。また、電気光学素子１１３は、白色を発光する素子、あるいは、黄色を発光する素子を用いて、４色以上であってもよい。例えば、電気光学素子１１３として、ＬＥＤ素子を用いる場合、図４に示した３列のうち、右側は赤色光を発光するＬＥＤ、真ん中は緑色光を発光するＬＥＤ、左側は青色光を発光するＬＥＤを用いることができる。なお、図４では、電気光学素子１１３が一つずつである例を示しているが、この例に限定されない。例えば、図５に示すように、３つの電気光学素子が一つのＩＣ（電気光学素子ＩＣ１１３ａ）で構成されており、各表示素子１１２と電気的に接続できるようになっていてもよい。なお、電気光学素子１１３に流す電流を多くしたい場合、例えば、図６のアナログバッファ付き電気光学素子ＩＣ１１３ｂに示すように、電気光学素子ＩＣ１１３ａに、電流を増幅するアナログバッファ１１３ｃを別途設けて、各電気光学素子１１３に電気的に接続してもよい。アナログバッファ１１３ｃは、グランド線２１８及び電源線２１６から、電圧が供給される。

保持容量１２６は、表示素子駆動トランジスタ１２４のゲートとドレイン間に接続される。保持容量１２６は、表示素子駆動トランジスタ１２４のゲートとドレイン間に印可された電圧に相当する電荷を保持する。

複数のゲート線２１１の各々には、貫通電極１１５ａが設けられている。貫通電極１１５ａは、ゲート線２１１を介して、各表示素子１１２が有する表示素子駆動トランジスタ１２４のゲートと電気的に接続される。複数の参照電圧線２１４の各々には、貫通電極１１５ｆが設けられている。貫通電極１１５ｆは、参照電圧線２１４を介して、各表示素子１１２が有する電気光学素子１１３の二つの端子のもう一方と電気的に接続される。複数の電源線２１６の各々には、貫通電極１１５ｄが設けられている。複数の電源線２１６の各々には、貫通電極１１５ｅが設けられている。複数の電圧線２１２の各々には、貫通電極１１５ｂが設けられている。貫通電極１１５ｂは、電圧線２１２を介して、各表示素子１１２が有する表示素子駆動トランジスタ１２４のドレインと電気的に接続される。複数の信号線２１３の各々には、貫通電極１１５ｃが設けられている。貫通電極１１５ｃは、信号線２１３を介して、各表示素子１１２が有するデータ書き込みトランジスタ１２２のソースと電気的に接続される。

図４においては、ゲート線２１１、参照電圧線２１４、グランド線２１８、電源線２１６、電圧線２１２、及び信号線２１３の全てに貫通電極を設ける例を示したが、この構成に限定されない。例えば、ゲート線２１１、及び信号線２１３に貫通電極を設ける構成としてもよいし、参照電圧線２１４、電源線２１６、電源線２１６、及び電圧線２１２に貫通電極を設ける構成としてもよい。貫通電極を設けることで、第１面１４０ａ上に配置される配線と第２面１４０ｂ上に配置される配線とを電気的に接続することができる。第１面１４０ａ上に配置される配線と第２面１４０ｂ上に配置される配線とを電気的に接続することで、第１面１４０ａ上あるいは第２面１４０ｂ上にのみ配線が配置される場合と比較して、配線の抵抗値を低減することができる。また、配線の抵抗値が下がることで、例えば、信号の遅延を低減したり、配線に流すことができる電流量を多くすることができる。なお、貫通電極は、複数の行毎または複数の列毎に設ける構成であってもよい。また、貫通電極は、表示素子のレイアウトに応じて、適宜設けることができる。

図７に、図４に示す表示素子実装基板１１０の領域１０４における画素回路のレイアウトの例を示す。図７には、表示素子１１２を構成する電極、電源線、信号線などの配線層及び半導体層を示しており、基板、絶縁膜については図示を省略している。

表示領域１０２のｘ方向（行方向）に対して、ゲート線２１１、参照電圧線２１４、グランド線２１８、及び電源線２１６が配置されている。表示領域１０２のｙ方向（列方向）に、電圧線２１２、及び信号線２１３が配置されている。

ゲート線２１１、参照電圧線２１４、グランド線２１８、及び電源線２１６は、平面視において、各線の左右両端が貫通電極１５０に電気的に接続されている。電圧線２１２、及び信号線２１３は、平面視において、各線の上下両端が、ゲート線２１１、参照電圧線２１４、グランド線２１８、及び電源線２１６などと同じ配線層を介して、貫通電極１５０に電気的に接続されている。図７に示す貫通電極１５０は、図４に示した貫通電極１１５ａ〜１１５ｆである。

ゲート線２１１に電気的に接続されたゲート電極と重なるように、半導体層１４１が設けられている。半導体層１４１とゲート電極とが重なる領域１４１ａは、データ書き込みトランジスタ１２２（図４に示す）のチャネル領域として機能する。さらに、ソース電極またはドレイン電極１４８−１に接続されたゲート電極１４６と重なるように、半導体層１４２が設けられている。半導体層１４２とゲート電極１４６とが重なる領域１４２ａは、表示素子駆動トランジスタ１２４（図４に示す）のチャネル領域として機能する。

半導体層１４１のソース領域またはドレイン領域の一方は、信号線２１３と接続されている。半導体層１４１のソース領域又はドレイン領域の他方は、ソース電極またはドレイン電極１４８−１と接続されている。また、半導体層１４２のソース領域又はドレイン領域の一方は、電圧線２１２と接続されている。半導体層１４２のソース領域又はドレイン領域の他方は、ソース電極またはドレイン電極１４８−２が接続されている。また、半導体層１４１は、ソース電極またはドレイン電極１４８−１を介して、ゲート電極１４６と接続されている。

電気光学素子１１３の一方は、ソース電極またはドレイン電極１４８−２に接続されている。また、電気光学素子１１３のもう一方は、ゲート線２１１、参照電圧線２１４、グランド線２１８、及び電源線２１６などと同じ配線層を介して、参照電圧線２１４に接続されている。

ゲート線２１１には、第１駆動ＩＣ１０３から、貫通電極１１５ａを介して表示素子１１２を選択する信号が入力される。表示素子１１２を選択する信号は、例えば、信号線２１３に入力された信号に基づき、表示素子１１２が有する電気光学素子１１３を発光させる信号である。

信号線２１３には、第２駆動ＩＣ１０５から、貫通電極１１５ｃを介して映像信号に応じた信号が入力される。映像信号に応じた信号とは、例えば、表示素子１１２が有する電気光学素子１１３の発光輝度を制御する信号である。具体的には、表示素子１１２が有する電気光学素子１１３が赤色を発光する素子である場合、信号線２１３には、赤色を発光する映像信号に応じた電圧が供給される。供給される電圧によって、発光輝度を変えることができる。

参照電圧線２１４には、第１駆動ＩＣ１０３から、貫通電極１１５ｆを介して固定の電圧（定電位）が供給される。グランド線２１８には、第１駆動ＩＣ１０３から、貫通電極１１５ｅを介して固定の電圧（定電位）が供給される。電源線２１６には、第１駆動ＩＣ１０３から、貫通電極１１５ｄを介して固定の電圧（定電位）が供給される。電圧線２１２には、第２駆動ＩＣ１０５から、貫通電極１１５ｂを介して、固定の電圧（定電位）が供給される。なお、ここで説明した、各線に電圧を供給する駆動ＩＣは、ここで説明した例に限定されない。例えば、電圧線２１２に供給される電圧は、第１駆動ＩＣ１０３から供給されるようにレイアウトしてもよいし、グランド線２１８及び電源線２１６に供給される電圧は、第２駆動ＩＣ１０５から供給されるようにレイアウトしてもよい。また、各線には、定電位を供給する例を説明したが、この例に限定されない。例えば、各表示素子１１２を制御する表示素子駆動トランジスタ１２４の閾値や電流値を補正する場合、表示素子１１２を選択する信号のタイミングに応じて、参照電圧線２１４に供給する電圧を変えるようにしてもよいし、電圧線２１２に供給する電圧を変えるようにしてもよい。表示装置１００の仕様及び用途によって、適宜検討すればよい。

図８に、表示素子実装基板１１０の第２面１４０ｂ上に配置された、第１駆動ＩＣ１０３から延在する配線、及び第２駆動ＩＣ１０５から延在する配線の例を示す。各配線は貫通電極を介して、第１面１４０ａ上のゲート線２１１、参照電圧線２１４、グランド線２１８、電源線２１６、電圧線２１２、及び信号線２１３と接続される。なお、各駆動ＩＣから延在する配線は貫通電極の一部であってもよい。

上記で説明したように、表示素子実装基板１１０に設けられた第１駆動ＩＣ１０３から延在する配線は、貫通電極１１５ａ、貫通電極１１５ｅ、貫通電極１１５ｄ、及び貫通電極１１５ｆによって、表示素子実装基板１１０の第１面に延在するゲート線２１１、参照電圧線２１４、電源線２１６、及びグランド線２１８のそれぞれと接続することができる。また、表示素子実装基板１１０に設けられた第２駆動ＩＣ１０５から延在する配線は、貫通電極１１５ｂ、及び貫通電極１１５ｃによって、表示素子実装基板１１０の第１面に延在する電圧線２１２、及び信号線２１３のそれぞれと接続することができる。

（１−３．表示素子実装基板と駆動ＩＣ及び表示素子との接続）
図９に、図７に示す表示装置１００のＢ１−Ｂ２線に沿った表示素子実装基板１１０の断面図を示す。

ガラス基板１４０の第１面１４０ａ上に、貫通電極１５０が設けられている。貫通電極１５０上には、絶縁層１５１が設けられている。また、絶縁層１５１上には、半導体層１４２及び絶縁層１５２が設けられている。絶縁層１５２上には、配線層１５３及び絶縁層１５４が設けられている。絶縁層１５４上には、配線層１５５及び絶縁層１５６が設けられている。絶縁層１５６上には、配線層１５７が設けられている。配線層１５７上には、電気光学素子１１３が設けられている。ガラス基板１４０の第２面１４０ｂ上（図のＤ矢印の方向）にも、貫通電極１５０が設けられている。貫通電極１５０上には、第２駆動ＩＣ１０５が設けられている。なお、第２駆動ＩＣ１０５から延在する配線も第２面１４０ｂ上に設けられている。本開示においては、各駆動ＩＣから延在する配線は、貫通電極の一部である例を示す。

配線層１５３は、絶縁層１５１及び絶縁層１５２を開口する開口部を介して、貫通電極１５０と接続されている。配線層１５５は、絶縁層１５４及び絶縁層１５２を開口する開口部を介して、半導体層と接続されている。また、配線層１５５は、絶縁層１５４を開口する開口部を介して、配線層１５３とも接続されている。配線層１５７は、絶縁層１５６を開口する開口部を介して、配線層１５５と接続されている。配線層１５７は、バンプ１１４を介して、電気光学素子１１３と接続されている。ガラス基板１４０の第２面１４０ｂ上（図のＤ矢印の方向）の貫通電極１５０は、バンプ１１４を介して、第２駆動ＩＣ１０５と接続されている。

配線層１５５は、例えば、電圧線２１２、ソース電極またはドレイン電極１４８−２である。配線層１５３は、例えば、ゲート線２１１、ゲート電極１４６である。配線層１５７は、例えば、アンダーバンプメタル１４４である。バンプ１１４は、例えば、半田ボールである。

以上のように、ガラス基板１４０の第１面１４０ａ上に、半導体層１４２、各配線層、及び各絶縁層で構成される表示素子駆動層１１６と、電気光学素子１１３とを有する表示領域１０２を設け、ガラス基板１４０の第２面１４０ｂ上に、駆動ＩＣを設けることで、ガラス基板１４０の第１面１４０ａと第２面１４０ｂと貫通孔に設けられた貫通電極１５０を介して駆動ＩＣと電気光学素子１１３とを電気的に接続し、表示装置１００を構成することができる。

（１−４．表示装置の製造工程）
図１０乃至図１３に、図９で示した表示装置１１０の製造工程の例を示す。なお、図１０乃至図１３は、図９と同様に、図７に示す表示装置１００のＢ１−Ｂ２線Ｂ１−Ｂ２線に沿った表示素子実装基板１１０の断面図を示す。

まず、図１０に示すように、ガラス基板１４０に、第１面１４０ａと第２面１４０ｂとを貫通する貫通孔１５０ａを形成する。

なお、本開示の一実施形態においては、配線基板１１１はガラス基板１４０を用いる例を示すが、この例に限定されない。配線基板１１１は、例えば、剛性が高い材料であることが好ましく、ガラス基板の他には、石英基板、サファイア基板、炭化シリコン基板、アルミナ（Ａｌ２Ｏ３）基板、窒化アルミニウム（ＡｌＮ）基板、酸化ジルコニア（ＺｒＯ２）基板、又はこれらの基板が積層された基板を用いることができる。また、Ｓｉウェハを用いてもよい。また、配線基板１１１は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を含んでいてもよい。剛性が高い材料を配線基板１１１として用いることで、基板の反りが殆ど無い表示装置を実現することができる。なお、ガラス基板１４０の厚さは、特に制限はないが、例えば、３００μｍ以上７００μｍ以下の厚さとすることが好ましい。また、ガラス基板を用いることで、例えば、４００度以上の熱処理での加工が可能となる。

貫通孔の開口部の孔径は、３０μｍ以上１００μｍ以下であることが好ましい。なお、本明細書中において、孔径とは、第１面１４０ａと第２面１４０ｂの孔径のうち、大きい方の直径と定義する。なお、貫通孔の断面が円でない場合、断面の周囲の長さを円周とするような円の直径を貫通孔の幅、すなわち孔径と定義する。

貫通孔１５０ａは、例えば、高出力のレーザ光をガラス基板１４０に照射し、ガラス基板１４０を融解することで、形成される。具体的には、本開示の一実施形態のように、配線基板１１１にガラス基板１４０を用いる場合、貫通孔１５０ａは、ＣＯ２レーザを使用して、形成される。また、貫通孔１５０ａの加工を行うためのレーザとしては、ＣＯ２レーザの他に、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、及びフェムト秒レーザＮｄ：ＹＡＧレーザが使用されてもよい。

なお、貫通孔１５０ａは、ガラス基板１４０に研磨材を吹き付けるブラスト処理によって、形成されてもよい。また、貫通孔１５０ａは、レーザ光の照射と、ウェットエッチングを適宜組み合わせて形成されてもよい。その際、レーザ光の照射によって、ガラス基板１４０の貫通孔１５０ａが形成されるべき領域に変質層が形成されてもよい。

なお、配線基板１１１にガラス基板１４０を用いる場合、ウェットエッチングに使用する薬液は、例えば、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、塩酸（ＨＣｌ）等、または、上記の薬液を混合した薬液が用いられる。ウェットエッチングに使用する薬液は、配線基板１１１の材質によって適宜選択されればよい。

また、貫通孔１５０ａは、ドライエッチングによって形成されてもよい。ドライエッチングは、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）法、ボッシュプロセスを用いたＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などが挙げられる。さらに、貫通孔１５０ａは、レーザアブレーション法によって形成されてもよい。また、レーザアブレーション法によって貫通孔１５０ａを形成した後に、形成された貫通孔１５０ａの内部に放電処理を行うことで、貫通孔１５０ａの形状を調整してもよい。

貫通孔１５０ａは、ウェットエッチングと、上記ドライエッチングを含む加工法と、を適宜組み合わせて、形成されてもよい。

次に、図１１に示すように、貫通孔１５０ａ、第１面１４０ａ及び第２面１４０ｂに貫通電極１５０を形成する。はじめに、貫通孔１５０ａ、第１面１４０ａ及び第２面１４０ｂに、導電膜を形成する。次に、フォトリソグラフィー法により、パターニングを行うことで、貫通電極１５３を形成することができる。導電膜の形成方法は、例えば、スパッタリング法を用いることができる。貫通電極１５０に用いる材料は、例えば、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金を用いることができる。図１１においては、貫通電極１５０は、貫通孔１５０ａを埋めるように形成される例を示しているが、この例に限定されない。例えば、貫通孔１５０ａの側壁に、導電膜が形成されるようにしてもよい。また、図１１においては、第２面１４０ｂに形成される貫通電極１５０の一部は、各駆動ＩＣから延在する配線である例を示している。

続いて、図１２及び図１３に示すように、表示素子駆動層１１６を形成する。

まず、図１２に示すように、ガラス基板１４０の第１面１４０ａ上、及び、ガラス基板１４０の第１面１４０ａの貫通電極１５０上に、絶縁層１５１を形成する。絶縁層１５１の形成方法は、例えば、ＣＶＤ法、スパッタリング法を用いることができる。絶縁層１５１の材料は、例えば、酸化ケイ素や窒化酸化ケイ素、酸化窒化ケイ素、窒化ケイ素などの無機化合物を用いることができる。また、図１２においては、絶縁層１５１は、一つの層から形成される例を示すが、この例に限定されない。例えば、絶縁層１５１は、上述の材料のうちの２つを積層し、二層構造としてもよい。

次に、絶縁層１５１上に、半導体膜１４２を形成する。半導体膜１４２は、例えば、半導体層をＣＶＤ法で形成し、フォトリソグラフィー法により、パターニングを行うことで、形成される。半導体膜１４２及び半導体層の材料は、例えば、シリコン、酸化物半導体を用いることができる。酸化物半導体は、例えば、インジウム、ガリウム、亜鉛の混合酸化物（ＩＧＺＯ）が挙げられる。また、半導体膜１４２及び半導体層の結晶性は、アモルファス、微結晶、多結晶、単結晶、または、これらが混合された物のいずれでもよく、目的や用途に合わせて、適宜選択することができる。

次に、絶縁層１５１及び半導体膜１４２上に、絶縁層１５２を形成する。絶縁層１５２の形成方法及び材料は、絶縁層１５１と同様の形成方法及び材料を用いることができる。

次に、絶縁層１５１及び絶縁層１５２を開口する開口部を形成する。開口部は、フォトリソグラフィー法により、パターニングを行うことで、形成される。開口部は、貫通電極１５０を露出させる。なお、本開示においては、絶縁層１５１及び絶縁層１５２を開口する開口部の形成は、一括で行う例を説明したが、この例に限定されない。例えば、絶縁層１５２を開口する開口部を形成した後に、絶縁層１５１を開口する開口部を形成してもよい。

次に、絶縁層１５２上、絶縁層１５１及び絶縁層１５２を開口する開口部、及び貫通電極１５０が露出した部分に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、配線層１５３を形成する。配線層１５３に用いる材料は、アルミニウム、ニッケル、チタン、タングステンなど、貫通電極１５０の形成時に用いた材料と同様の材料を用いることができる。配線層１５３は、例えば、ゲート線２１１、ゲート電極１４６、貫通電極と接続する配線である。

次に、絶縁層１５２及び配線層１５３上に、絶縁層１５４を形成する。絶縁層１５４の形成方法及び材料は、絶縁層１５１と同様の形成方法及び材料を用いることができる。続いて、絶縁層１５４及び絶縁層１５２を開口する開口部と、絶縁層１５４とを開口する開口部とを形成する。開口部は、フォトリソグラフィー法により、パターニングを行うことで、形成される。開口部は、半導体膜１４２及び配線層１５３を露出させる。なお、本開示においては、絶縁層１５４及び絶縁層１５２を開口する開口部と、絶縁層１５４を開口する開口部との形成は、一括で行う例を説明したが、この例に限定されない。例えば、絶縁層１５４を開口する開口部を形成した後に、絶縁層１５４及び絶縁層１５２を開口する開口部を形成してもよいし、あるいは、絶縁層１５４を開口する開口部を形成した後に、絶縁層１５２を開口する開口部を形成してもよい。

次に、絶縁層１５４上、絶縁層１５４及び絶縁層１５２を開口する開口部、絶縁層１５４を開口する開口部、配線層１５３が露出した部分、及び半導体膜１４２が露出した部分に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、配線層１５５を形成する。配線層１５５の材料は、配線層１５３と同様の材料を用いることができる。配線層１５５は、例えば、電圧線２１２、ソース電極またはドレイン電極１４８−２である。

次に、絶縁層１５４及び配線層１５５上に、絶縁層１５６を形成する。絶縁層１５６の形成方法及び材料は、絶縁層１５１と同様の形成方法及び材料を用いることができる。また、絶縁層１５６の材料は、ポリイミド、アクリルなどの有機樹脂を用いてもよい。絶縁層１５６の材料に有機樹脂を用いる場合、絶縁層１５６の形成する方法は、例えば、液状材料を用いて、スピンコーティング法やディッピング法などを適用することができる。なお、絶縁層１５６は、フィルム材料の樹脂フィルムを用いることもできる。続いて、絶縁層１５６を開口する開口部を形成する。開口部は、フォトリソグラフィー法により、パターニングを行うことで、形成される。開口部は、配線層１５５を露出させる。

続いて、図１３に示すように、配線層１５７を形成する。配線層１５７は、配線層１５５が露出した部分に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、形成される。配線層１５５の材料は、配線層１５３と同様の材料を用いることができる。配線層１５７は、例えば、アンダーバンプメタル１４４である。

以上の製造工程により、ガラス基板１４０上に、データ書き込みトランジスタ１２２、及び表示素子駆動トランジスタ１２４などの薄膜トランジスタ、配線を含む表示素子駆動層１１６を形成することができる。なお、本開示の一実施形態の表示装置の製造方法は、一例であって、ここで示した製造方法に限定されない。例えば、表示装置の技術分野で、通常使用される製造方法であれば採用することができる。

表示素子駆動層１１６は、表示素子駆動トランジスタ１２４を有する。表示素子駆動トランジスタ１２４は、絶縁層１５４及び絶縁層１５２を開口する開口部と絶縁層１５４を開口する開口部とを介して、配線層１５３及び貫通電極１５０と電気的に接続される。表示素子駆動トランジスタ１２４において、配線層１５３と電気的に接続されるのがドレインであって、第１の端子である。また、表示素子駆動トランジスタ１２４は、絶縁層１５４及び絶縁層１５２を開口する開口部と絶縁層１５６を開口する開口部とを介して、配線層１５７及び配線層１５５と電気的に接続される。表示素子駆動トランジスタ１２４において、配線層１５５と電気的に接続されるのがソースであって、第２の端子である。さらに、表示素子駆動トランジスタ１２４は、ゲート線２１１に接続されているゲート電極１４６を有する。表示素子駆動トランジスタ１２４は、ゲート電極１４６によって、ソース及びドレイン間の導通が制御される。なお、ゲート電極１４６は、ゲート、ゲート端子とも呼ばれる。

なお、本開示において、表示素子駆動トランジスタ１２４の構造は、ゲート電極が一つ（シングルゲート）のトップゲート型である例を示すが、表示素子駆動トランジスタ１２４の構造は、この構造に限定されない。例えば、表示素子駆動トランジスタ１２４の構造は、ボトムゲート型であってもよいし、ゲート電極が複数のマルチゲート型であってもよい。

最後に、電気光学素子１１３が、バンプ１１４により、配線層１５７と接続される。また、第２駆動ＩＣ１０５が、バンプ１１４により、貫通電極１５０と接続される。バンプ１１４は、例えば、半田ボールである。ここで、電気光学素子１１３が有する二つの端子の一方は、バンプ１１４、配線層１５７及び配線層１５５（ソース電極またはドレイン電極１４８−２）を介して、表示素子駆動トランジスタ１２４のソースと電気的に接続される。また、電気光学素子１１３が有する二つの端子のもう一方は、バンプ１１４、配線層１５７（アンダーバンプメタル１４４）及び配線層１５５を介して、配線層１５３（参照電圧線２１４）と接続される。さらに、駆動ＩＣ１０５は、貫通電極１５０、配線層１５３及び配線層１５５を介して、表示素子駆動トランジスタ１２４のドレインと電気的に接続される。また、第１面１４０ａ及び第２面１４０ｂ上に樹脂を配置してもよい。

以上のように製造された表示素子実装基板１１０を複数張り合わせることで、図９に示した表示装置１００を製造することができる。

以上のように説明した通り、本開示の一実施形態に係る表示装置は、ガラス基板の貫通孔に設けられた貫通電極及び貫通電極から延在された配線層を介して、ガラス基板の第１面上に配置された薄膜トランジスタ、配線、及び複数のＬＥＤ素子と、ガラス基板の第２面上に配置された駆動ＩＣとを電気的に接続した表示素子実装基板を張り合わせて構成することができる。よって、本開示の発明により、反りがほとんどない基板が用いられた高精細な表示装置を実現することができる。また、本開示の発明により、表示素子実装基板を複数枚張り合わせるときの継ぎ目をなくすことができ、基板の継ぎ目がない高画質な表示装置を実現することができる。

（第２実施形態）
本開示の実施形態では、第１実施形態で述べた表示装置１００の製造方法とは別の製造方法を、図１４乃至図１８を用いて説明する。第１実施形態と同様の構成に関しては説明を省略することがある。

はじめに、図１４に示すように、ガラス基板１４０の第１面１４０ａ上に、配線層１５９を形成する。配線層１５９は、第１面１４０ａ上に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、形成される。配線層１５９の材料は、例えば、銅、金、白金、スズ、アルミニウム、ニッケル、クロム、チタン、タングステンなどの金属又はこれらの金属を組み合わせた合金を用いることができる。

次に、図１５に示すように、表示素子駆動層１１６を形成する。表示素子駆動層１１６の製造方法は、第１実施形態で説明した表示素子駆動層１１６の製造方法と同様であるから、説明は省略する。なお、配線層１５３は、絶縁層１５１及び絶縁層１５２を開口する開口部を介して、配線層１５９と接続されている。

次に、図１６に示すように、配線層１５７の形成の後に、絶縁層１６０を形成する。絶縁層１６０に用いる材料は、例えば、ポリイミド、アクリルなどの有機樹脂を用いてもよいし、フィルム材料の樹脂フィルムを用いてもよいし、酸化ケイ素や窒化酸化ケイ素、酸化窒化ケイ素、窒化ケイ素などの無機化合物を用いてもよい。絶縁層１６０を形成する方法は、例えば、有機樹脂を用いる場合は、液状材料やフィルム材料を用いてスピンコーティング法などを用いることができ、無機化合物を用いる場合はＣＶＤ法、スパッタリング法などを用いることができる。なお、平坦性を高めるために、例えば、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）など、を用いてもよい。当該絶縁層が成膜可能な装置、処理、或いは工程などが、本開示の実施形態を逸脱しない範囲において、利用されてもよい。以上のような構成とすることで、表示装置１００の表面を保護することができる。

次に、ガラス基板１４０の第２面１４０ｂから配線層１５９に貫通する貫通孔１５０ｂを形成する。貫通孔の具体的な製造方法は第１実施形態で説明した貫通孔の製造方法と同様であるから、詳細な説明は省略する。

次に、図１７に示すように、貫通孔１５０ｂ及び第２面１４０ｂに貫通電極１５０を形成する。貫通電極の具体的な製造方法は第１実施形態で説明した貫通電極の製造方法と同様であるから、詳細な説明は省略する。なお、図１７においては、貫通電極１５０は、貫通孔１５０ｂを埋めるように形成される例を示しているが、この例に限定されない。例えば、貫通孔１５０ｂの側壁に、導電膜が形成されるようにしてもよい。また、図１７においては、第２面１４０ｂに形成される貫通電極１５０の一部は、各駆動ＩＣから延在する配線である例を示している。さらに、貫通電極１５０を形成した後に、絶縁層１６０を取り除く。絶縁層１６０の除去は、例えば、薬液を用いて、ウェットエッチングにより行うことができる。

最後に、図１８に示すように、電気光学素子１１３が、バンプ１１４により、配線層１５７（アンダーバンプメタル１４４）と接続される。また、第２駆動ＩＣ１０５が、バンプ１１４により、貫通電極１５０と接続される。バンプ１１４は、例えば、半田ボールである。ここで、電気光学素子１１３が有する二つの端子の一方は、バンプ１１４、配線層１５７及び配線層１５５（ソース電極またはドレイン電極１４８−２）を介して、表示素子駆動トランジスタ１２４のソースと電気的に接続される。また、電気光学素子１１３が有する二つの端子のもう一方は、バンプ１１４、配線層１５７（アンダーバンプメタル１４４）及び配線層１５５を介して、配線層１５３（参照電圧線２１４）と接続される。さらに、駆動ＩＣ１０５は、貫通電極１５０、配線層１５９、配線層１５３及び配線層１５５を介して、表示素子駆動トランジスタ１２４のドレインと電気的に接続される。また、第１面１４０ａ及び第２面１４０ｂ上に樹脂を配置してもよい。

以上のように製造された表示素子実装基板１１０を複数張り合わせることで、図１８に示した表示装置１００を製造することができる。

以上のように説明した通り、本開示の一実施形態に係る表示装置は、ガラス基板の第２面から配線層１５９に貫通する貫通孔に貫通電極を設けることができ、また、貫通電極から配線層を延在させることができる。よって、本開示の発明により、ガラス基板の第１面上にフォトリソグラフィーを用いて薄膜トランジスタ、配線などを形成し、貫通孔をガラス基板の第２面から形成しても、基板の反りがほとんどなく、高精細な表示装置を実現することができる。また、本開示の発明により、貫通電極及び貫通電極から延在された配線層を介して、ガラス基板の第１面上に配置された薄膜トランジスタ、配線、及び複数のＬＥＤ素子と、ガラス基板の第２面上に配置された駆動ＩＣとを電気的に接続することができるため、表示素子実装基板を複数枚張り合わせるときの継ぎ目をなくすことができ、基板の継ぎ目がない高画質な表示装置を実現することができる。

（第３実施形態）
本開示の実施形態では、第２実施形態で述べた表示装置１００の構造に加えて、第２面１４０ｂに形成される配線層を増やす製造方法を、図１９及び図２０を用いて説明する。第１実施形態または第２実施形態と同様の構成に関しては説明を省略することがある。

本開示の実施形態の表示装置１００の製造方法は、第２実施形態の図１６に示した製造方法までは同じであるから、説明は省略する。

図１９に示すように、第２実施形態の図１６に示した絶縁層１６０の形成の後に、貫通孔１５０ｂ及び第２面１４０ｂに貫通電極１５０及び配線層１７２を形成する。貫通電極の具体的な製造方法は第１実施形態で説明した貫通電極の製造方法と同様であるから、詳細な説明は省略する。なお、図１７においては、貫通電極１５０は、貫通孔１５０ｂを埋めるように形成される例を示しているが、この例に限定されない。例えば、貫通孔１５０ｂの側壁に、導電膜が形成されるようにしてもよい。また、図１７においては、第２面１４０ｂに形成される貫通電極１５０の一部は、各駆動ＩＣから延在する配線である例を示している。さらに、配線層１７２は、貫通電極１５０の形成と同時でなくともよい。貫通電極１５０を形成した後に、配線層１７２を形成してもよい。なお、配線層１７２の形成は、例えば、図１４において説明した配線層１５９の製造方法及び材料と同じ製造方法及び材料を用いることができるため、ここでの説明は省略する。

次に、第２面１４０ｂ、貫通電極１５０及び配線層１７２上に、絶縁膜１７１を形成する。絶縁膜１７１の形成方法及び材料は、図１６において説明した絶縁膜１６０の形成方法及び材料を用いることができるため、ここでの説明は省略する。続いて、絶縁層１７１を開口する開口部を形成する。開口部は、フォトリソグラフィー法により、パターニングを行うことで、形成される。開口部は、貫通電極１５０及び配線層１７２を露出させる。さらに、絶縁層１７１を開口する開口部、配線層１７２が露出した部分、及び貫通電極１５０が露出した部分に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、配線層１７３を形成する。配線層１７３の材料は、例えば、図１４において説明した配線層１５９の製造方法及び材料と同じ製造方法及び材料を用いることができるため、ここでの説明は省略する。

次に、図２０に示すように、絶縁層１６０を取り除く。絶縁層１６０の除去は、例えば、薬液を用いて、ウェットエッチングにより行うことができる。最後に、図２０に示すように、電気光学素子１１３が、バンプ１１４により、配線層１５７（アンダーバンプメタル１４４）と接続される。また、第２駆動ＩＣ１０５が、バンプ１１４により、配線層１７３と接続される。バンプ１１４は、例えば、半田ボールである。ここで、電気光学素子１１３が有する二つの端子の一方は、バンプ１１４、配線層１５７及び配線層１５５（ソース電極またはドレイン電極１４８−２）を介して、表示素子駆動トランジスタ１２４のソースと電気的に接続される。また、電気光学素子１１３が有する二つの端子のもう一方は、バンプ１１４、配線層１５７（アンダーバンプメタル１４４）及び配線層１５５を介して、配線層１５３（参照電圧線２１４）と接続される。さらに、駆動ＩＣ１０５は、配線層１７３、貫通電極１５０、配線層１５９、配線層１５３及び配線層１５５を介して、表示素子駆動トランジスタ１２４のドレインと電気的に接続される。また、第１面１４０ａ及び第２面１４０ｂ上に樹脂を配置してもよい。

以上のように製造された表示素子実装基板１１０を複数張り合わせることで、図２０に示した表示装置１００を製造することができる。

以上のように説明した通り、本開示の一実施形態に係る表示装置は、ガラス基板の第２面に配線層を増やすことができるため、貫通電極から延在する配線層と、増やした配線層を交差させることができる。よって、本開示の発明により、ガラス基板の第２面上に多層配線を形成することができるため、配線形成の自由度が向上し、また、駆動ＩＣを含む集積回路の配置の自由度を向上させることができる。

（第４実施形態）
本開示の実施形態では、電気光学素子１１３がガラス基板１４０の第１面１４０ａに配置され、第２駆動ＩＣ１０５がガラス基板１４０の第２面１４０ｂに配置される例を、図２１を用いて説明する。第１実施形態乃至第３実施形態と同様の構成に関しては説明を省略することがある。

本開示の実施形態の表示装置１００の製造方法は、第１実施形態の図１０乃至図１３に示した製造方法までは同じであるから、説明は省略する。

図２１に示すように、配線層１５７（アンダーバンプメタル１４４）を形成した後に、第２駆動ＩＣ１０５が、バンプ１１４により、配線層１５７（アンダーバンプメタル１４４）と接続される。また、電気光学素子１１３が、バンプ１１４により、貫通電極１５０と接続される。バンプ１１４は、例えば、半田ボールである。ここで、駆動ＩＣ１０５は、バンプ１１４、配線層１５７及び配線層１５５を介して、表示素子駆動トランジスタ１２４のドレインと電気的に接続される。また、電気光学素子１１３が有する二つの端子の一方は、バンプ１１４、貫通電極１５０、配線層１５３及び配線層１５５を介して、表示素子駆動トランジスタ１２４のソースと電気的に接続される。また、図示は省略するが、電気光学素子１１３が有する二つの端子のもう一方は、バンプ１１４、貫通電極１５０を介して、配線層１５３（参照電圧線２１４）と接続される。また、第１面１４０ａ及び第２面１４０ｂ上に樹脂を配置してもよい。

以上のように製造された表示素子実装基板１１０を複数張り合わせることで、図２１に示した表示装置１００を製造することができる。

以上のように説明した通り、本開示の発明によって、ガラス基板の第１面に駆動ＩＣを実装し、ガラス基板の第２面に電気光学素子を実装しても、基板の反りがほとんどなく、表示素子実装基板を複数枚張り合わせるときの継ぎ目をなくすことができ、高精細な表示装置を実現することができる。

（第５実施形態）
本開示の実施形態では、貫通電極の形成方法を、図２２乃至図２６を用いて説明する。第１実施形態乃至第４実施形態と同様の構成に関しては説明を省略することがある。

図２２（ａ）に、本開示の実施形態の表示装置１００が有する貫通電極の平面図を示す。図２２（ｂ）に、図２２（ａ）の貫通電極のＣ１−Ｃ２の線に沿った断面模式図を示す。

図２２（ａ）に示すように、本開示の実施形態の表示装置１００は、ガラス基板１４０に、第１面１４０ａと第２面１４０ｂとを貫通する一つの貫通孔１８０が形成されている。貫通孔１８０は、絶縁体１８１によって埋められている。絶縁体１８１には、貫通孔１８２が四つ設けられている。四つの貫通孔１８２のそれぞれには、貫通電極１８３が設けられている。よって、一つの貫通孔１８０に対して、貫通電極を四つ有する。

図２２（ｂ）に示すように、第２面１４０ｂに形成される貫通電極１８３には、バンプ１１４を介して、集積回路１８４が電気的に接続されている。

まず、図２３に示すように、ガラス基板１４０に、第１面１４０ａと第２面１４０ｂとを貫通する貫通孔１８０を形成する。貫通孔を形成する方法は、図１０において説明しているため、ここでの説明は省略する。

次に、図２４に示すように、貫通孔１８０に絶縁体１８１を形成する。なお、絶縁体１８１の形成方法および材料は、図１６に示した絶縁層１６０の形成方法及び材料を用いることができる。例えば、絶縁体１８１は、ポリイミド、アクリルなどの有機樹脂、液状材料、フィルム材料を用いて、スピンコーティング法を用いて形成される。

次に、図２５に示すように、絶縁体１８１に貫通孔１８２を形成する。貫通孔１８２は、例えば、フォトリソグラフィー法により、パターニングを行うことで、形成される。

最後に、図２６に示すように、貫通孔１８２、第１面１４０ａ及び第２面１４０ｂに貫通電極１８３を形成する。貫通電極１８３の形成方法及び材料は、図１１に示した貫通電極１５０の形成方法及び材料を用いることができる。例えば、貫通孔１８２、第１面１４０ａ及び第２面１４０ｂに、アルミニウム、チタン、タングステンなどの金属をスパッタリング法を用いて形成し、フォトリソグラフィー法により、パターニングを行うことで、貫通電極１８３を形成することができる。図２６においては、貫通電極１８３は、貫通孔１８２の側壁に形成される例を示しているが、この例に限定されない。例えば、貫通孔１８２を埋めるように、貫通電極１８３が形成されるようにしてもよい。また、貫通電極１８３が貫通孔１８２の側壁に形成される場合は、側壁に形成される貫通電極１８３によって形成される貫通孔を絶縁体で埋めるようにしてもよい。また、図２６においては、第２面１４０ｂに形成される貫通電極１８３の一部は、バンプ１１４を介して、集積回路１８４から延在する配線である例を示している。

以上のように説明した通り、本開示の発明によって、ガラス基板上に形成される一つの貫通孔を絶縁体で埋めることによって、複数の貫通孔を形成し、複数の貫通孔のそれぞれに貫通電極を形成することができる。よって、一つの貫通孔に複数の貫通電極をまとめて形成することができるため、貫通電極によって形成される配線を効率的にレイアウトすることができる。

本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。

また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。

１００：表示装置、１０１：支持基板、１０２：表示領域、１０３：第１駆動ＩＣ、１０４：領域、１０５：第２駆動ＩＣ、１０６：第３駆動ＩＣ、１１０：表示素子実装基板、１１１：配線基板、１１２：表示素子、１１３：電気光学素子、１１３ａ：電気光学素子ＩＣ、１１３ｂ：アナログバッファ付き電気光学素子ＩＣ、１１３ｃ：アナログバッファ、１１４：バンプ、１１５ａ〜１１５ｆ：貫通電極、１１６：表示素子駆動層、１２２：データ書き込みトランジスタ、１２４：表示素子駆動トランジスタ、１２６：保持容量、１３０：集積回路、１４０：ガラス基板、１４０ａ：第１面、１４０ｂ：第２面、１４１：半導体膜、１４２：半導体膜、１４１ａ：チャネル領域、１４２ａ：チャネル領域、１４２ｂ：ソース領域またはドレイン領域、１４４：アンダーバンプメタル、１４８−１：ソース電極またはドレイン電極、１４８−２：ソース電極またはドレイン電極、１４６：ゲート電極、１５０：貫通電極、１５０ａ：貫通孔、１５０ｂ：貫通孔、１５１：絶縁層、１５２：絶縁層、１５３：配線層、１５４：絶縁層、１５５：配線層、１５６：絶縁層、１５７：配線層、１５９：配線層、１６０：絶縁層、１７０：多層配線層、１７１：絶縁層、１７２：配線層、１７３：配線層、１８０：貫通孔、１８１：絶縁体、１８２：貫通孔、１８３：貫通電極、１８４：集積回路、２１１：ゲート線、２１２：電圧線、２１３：信号線、２１４：参照電圧線、２１６：電源線、２１８：グランド線

Claims (16)

1. 第１面と、第２面と、前記第１面と前記第２面とを貫通する貫通孔と、を有するガラス基板と、
   前記第１面上に行列状に配置され、薄膜トランジスタと電気光学素子とを有する表示素子と、
   前記第２面上に設けられ、前記薄膜トランジスタ及び前記電気光学素子を制御する駆動ＩＣと、
   前記第１面、前記第２面、及び前記貫通孔に設けられ、前記駆動ＩＣと前記薄膜トランジスタとを電気的に接続する貫通電極と、
   を有する表示装置。
2. 前記第１面に設けられる第１配線、第２配線及び第３配線と、
   前記第１面と前記第１配線との間に設けられる第１絶縁膜及び第２絶縁膜と、
   前記第１配線と前記第２配線との間に設けられる第３絶縁膜と、
   前記第２配線と前記第３配線との間に設けられる第４絶縁膜と、をさらに有する、請求項１に記載の表示装置。
3. 前記第１配線は、前記第１絶縁膜及び前記第２絶縁膜を開口する開口部を介して、前記貫通電極と電気的に接続される、請求項２に記載の表示装置。
4. 前記第２配線は、前記第３絶縁膜を開口する開口部を介して、前記第１配線と電気的に接続される、請求項２に記載の表示装置。
5. 前記第３配線は、前記第４絶縁膜を開口する開口部を介して、前記第２配線と電気的に接続される、請求項２に記載の表示装置。
6. 前記薄膜トランジスタは、前記第２絶縁膜及び前記第３絶縁膜を開口する開口部を介して、前記第１配線及び前記貫通電極と接続される第１端子と、
   前記第４絶縁膜を開口する開口部及び前記第２絶縁膜及び前記第３絶縁膜を開口する開口部を介して、前記第３配線及び第２配線と接続される第２端子と、
   ゲート線に接続され、前記第１端子と前記第２端子との間の導通を制御するためのゲート端子と、
   を有する、請求項２に記載の表示装置。
7. 前記電気光学素子は、前記第２端子と電気的に接続される、請求項６に記載の表示装置。
8. 前記電気光学素子は、ＬＥＤ素子又はＥＬ素子である、請求項１に記載の表示装置。
9. 第１面と、第２面と、前記第１面と前記第２面とを貫通する貫通孔と、を有するガラス基板と、
   前記第１面上に行列状に配置される薄膜トランジスタと、前記第２面上に行列状に配置される電気光学素子とを有する表示素子と、
   前記第１面上に設けられ、前記薄膜トランジスタ及び前記電気光学素子を制御する駆動ＩＣと、
   前記第１面、前記第２面、及び前記貫通孔に設けられ、前記電気光学素子と前記薄膜トランジスタとを電気的に接続する貫通電極と、
   を有する表示装置。
10. 前記第１面に設けられる第１配線、第２配線及び第３配線と、
    前記第１面と前記第１配線との間に設けられる第１絶縁膜及び第２絶縁膜と、
    前記第１配線と前記第２配線との間に設けられる第３絶縁膜と、
    前記第２配線と前記第３配線との間に設けられる第４絶縁膜と、をさらに有する、請求項９に記載の表示装置。
11. 前記第１配線は、前記第１絶縁膜及び前記第２絶縁膜を開口する開口部を介して、前記貫通電極と電気的に接続される、請求項１０に記載の表示装置。
12. 前記第２配線は、前記第３絶縁膜を開口する開口部を介して、前記第１配線と電気的に接続される、請求項１０に記載の表示装置。
13. 前記第３配線は、前記第４絶縁膜を開口する開口部を介して、前記第２配線と電気的に接続される、請求項１０に記載の表示装置。
14. 前記薄膜トランジスタは、
    前記第２絶縁膜及び前記第３絶縁膜を開口する開口部を介して、前記第１配線及び前記貫通電極と接続される第１端子と、
    前記第４絶縁膜を開口する開口部及び前記第２絶縁膜及び前記第３絶縁膜を開口する開口部を介して、前記第３配線及び第２配線と接続される第２端子と、
    ゲート線に接続され前記第１端子と前記第２端子との間の導通を制御するためのゲート端子と、
    を有する、請求項１０に記載の表示装置。
15. 前記電気光学素子は、前記第１端子と電気的に接続され、前記駆動ＩＣは、前記第２端子と電気的に接続される、請求項１４に記載の表示装置。
16. 前記電気光学素子は、ＬＥＤ素子又はＥＬ素子である、請求項９に記載の表示装置。

Images