[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7561518B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7561518B2
JP7561518B2 JP2020086041A JP2020086041A JP7561518B2 JP 7561518 B2 JP7561518 B2 JP 7561518B2 JP 2020086041 A JP2020086041 A JP 2020086041A JP 2020086041 A JP2020086041 A JP 2020086041A JP 7561518 B2 JP7561518 B2 JP 7561518B2
Authority
JP
Japan
Prior art keywords
light
emitting element
electrode
led chip
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020086041A
Other languages
English (en)
Other versions
JP2021179571A (ja
Inventor
雅延 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020086041A priority Critical patent/JP7561518B2/ja
Priority to US17/238,216 priority patent/US11328659B2/en
Publication of JP2021179571A publication Critical patent/JP2021179571A/ja
Application granted granted Critical
Publication of JP7561518B2 publication Critical patent/JP7561518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/207—Display of intermediate tones by domain size control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Description

本発明は表示装置に関する。
近年、複数の画素のそれぞれを発光素子で形成した表示装置が注目されている。発光素子は、例えば、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）、微小な発光ダイオード（マイクロＬＥＤ）、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子等である。発光素子の発光強度又は輝度は、発光素子を流れる電流値で制御される。複数の画素を発光素子で形成した表示装置において、階調を表示する技術の１つが面積階調技術である。
例えば、引用文献１は、複数の画素のそれぞれが面積の異なる２つの有機ＥＬ素子を有する表示装置を開示している。また、引用文献１に記載の表示装置では、階調を表示する技術として、面積の異なる２つの有機ＥＬ素子のそれぞれにおいて、発光と非発光とを制御し、有機ＥＬ素子の発光する面積を変える面積階調技術を開示している。
特開２０１９－１７４５３１
表示装置を構成する発光素子が、例えば、マイクロＬＥＤを含むＬＥＤの場合、ＬＥＤの最適な量子効率は、ＬＥＤのサイズによって異なる。例えば、複数の面積の異なるＬＥＤを同一の電流密度で駆動すると、色度に差が生じる可能性がある。その結果、複数のＬＥＤの寿命の差が、表示装置の長期信頼性に影響を及ぼす可能性がある。
このような課題に鑑み、本発明の一実施形態は、長期信頼性の低下を軽減する表示装置を提供することを目的の一つとする。
本発明の一実施形態は、表示装置であって、第１の方向と、第１の方向に交差する第２の方向に配列する複数の画素と、複数の画素のそれぞれに含まれる複数のサブ画素と、複数のサブ画素のうち1つのサブ画素に含まれ、第１の光度で発光する第１のＬＥＤチップと、1つのサブ画素に含まれ、第２の光度Ｌ２で発光する第２のＬＥＤチップと、第１のＬＥＤチップに、第１の光度Ｌ１に対応する第１の電圧を供給する第１の配線と、第２のＬＥＤチップに、第２の光度Ｌ２に対応する第２の電圧を供給する第２の配線と、を有し、第１のＬＥＤチップの第１の光度Ｌ１は、第１のＬＥＤチップのチップ面積Ｓ１及び輝度ＥＱＥＬ１を用いて、式（１）に基づき算出され、
Figure 0007561518000001
第２のＬＥＤチップの第２の光度Ｌ２は、前記第２のＬＥＤチップのチップ面積Ｓ２及び輝度ＥＱＥＬ２を用いて、式（２）に基づき算出され、
Figure 0007561518000002
輝度ＥＱＥＬ１は、外部量子効率が最大値となる電流密度で第１のＬＥＤチップが発光するときの第１のＬＥＤチップの輝度であり、輝度ＥＱＥＬ２は、外部量子効率が最大値となる電流密度で第２のＬＥＤチップが発光するときの第２のＬＥＤチップの輝度であり、チップ面積Ｓ１は、チップ面積Ｓ２の２ ｎ 倍（ｎは１以上の整数）であり、第１の電圧は、第２の電圧と異なる。
本発明の一実施形態に係る表示装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る表示装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る画素の構成を示す模式的な平面図である。 本発明の一実施形態に係るサブ画素の回路構成を示す回路図である。 本発明の一実施形態に係る発光素子の面積に対する量子効率と電流密度の関係を示す模式的な図である。 本発明の一実施形態に係る発光素子の面積に対する量子効率と電流密度の関係を示す模式的な図である。 本発明の一実施形態に係る表示装置のタイミングチャートを示す模式的な図である。 図７に示すタイミングにおける画素の動作状態を示す模式的な図である。 図７に示すタイミングにおける画素の動作状態を示す模式的な図である。 図７に示すタイミングにおける画素の動作状態を示す模式的な図である。 図７に示すタイミングにおける画素の動作状態を示す模式的な図である。 図７に示すタイミングにおける画素の動作状態を示す模式的な図である。 本発明の一実施形態に係る表示装置のタイミングチャートを示す模式的な図である。 本発明の一実施形態に係る表示装置の断面を示す模式的な断面図である。
以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。
また、図面は説明をより明確にするため、実際の態様に比べ、各部の構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
さらに、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂ、Ａ，Ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。なお、各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
また、本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとすることができる。特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、基板に対して発光素子が配置される側を「上」又は「上面」といい、その逆を「下」又は「下面」として説明する。
また、本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αはＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
本明細書において説明される基板は、少なくとも平面状の一主面を有し、この一主面上に絶縁層、半導体層及び導電層の各層、或いはトランジスタ及び発光素子等の各素子が設けられる。以下の説明では、断面視において、基板の一主面を基準にして述べるものとする。
本願の明細書及び特許請求の範囲（以下「本明細書等」という。）において、実施形態の１つである表示装置は、一例として、発光素子にマイクロＬＥＤを用いる表示装置である。
＜１．表示装置１００の全体構成＞
図１及び図２は、本発明の一実施形態に係る表示装置１００の構成を示す模式的な平面図である。図１及び図２に示す表示装置１００の構成は一例であって、表示装置１００の構成は、図１及び図２に示す構成に限定されない。
図１に示すように、表示装置１００は、基板５０２、表示部５０４、映像信号線駆動回路５０６、走査信号線駆動回路５１０、制御回路５１８、端子電極５１４、及び周辺領域５１６を有する。表示部５０４、映像信号線駆動回路５０６、走査信号線駆動回路５１０、制御回路５１８、端子電極５１４、及び周辺領域５１６は、基板５０２の上面に設ける。表示部５０４は、表示装置１００に映像を表示するための複数の画素１２０を有する。
複数の画素１２０は、ｘ方向と、ｘ方向に交差するｙ方向にマトリクス状に配列する。複数の画素１２０のそれぞれは、複数のサブ画素（図４）を含み、複数のサブ画素のそれぞれは、少なくとも、トランジスタ（図４）及び第１の発光素子（図４）及び第２の発光素子（図４）を有する。第１の発光素子は第１の光度で発光し、第２の発光素子は第２の光度で発光する。第２の発光素子の面積は第１の発光素子の面積よりも小さい。本発明の一実施形態に係る表示装置１００は、トランジスタを駆動し、ＬＥＤを発光又は非発光することで、表示部５０４に映像を表示することができる。本明細書等において、例えば、ｘ方向は第１の方向と呼ばれ、ｙ方向は第２の方向と呼ばれ、発光素子はＬＥＤチップと呼ばれる。なお、画素１２０、サブ画素、及び発光素子の詳細は、後述する。
周辺領域５１６には、画素１２０の駆動を制御するための走査信号線駆動回路５１０及び映像信号線駆動回路５０６が設けられる。図１においては、映像信号線駆動回路５０６はＩＣチップを用いる例を示す。また、図２においては、走査信号線駆動回路５１０及び映像信号線駆動回路５０６は基板５０２の上面に設ける例を示す。走査信号線駆動回路５１０及び映像信号線駆動回路５０６は図１及び図２で示される例に限定されない。走査信号線駆動回路５１０及び映像信号線駆動回路５０６は、例えば、基板５０２とは異なる基板（半導体基板など）の上に形成された駆動回路を、基板５０２やフレキシブルプリント回路（ＦＰＣ、ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）基板などのコネクタ５１２の上に設けてもよい。また、走査信号線駆動回路５１０及び映像信号線駆動回路５０６が有する回路の一部又は全部を基板５０２とは異なる基板の上に形成し、基板５０２やコネクタ５１２の上に設ける構成としてもよい。また、映像信号線駆動回路５０６に含まれる駆動回路又は駆動回路の一部が、基板５０２の上に直接形成されてもよい。詳細は後述するが、基板５０２の上面には、画素１２０内に設けられる発光素子（ＬＥＤ）、及び、発光素子を制御するための各種半導体素子が形成される。
また、表示装置１００は、第１の配線２０６、コンタクトホール２０８、第１の電極配線２１０、第１の電極２１２、第２の配線２１６、コンタクトホール２１８、第２の電極配線２２０、第２の電極２２２を有する。これらは、走査信号線駆動回路５１０と同様に、基板５０２の上面に設ける。
図１において図示は省略するが、例えば、各画素１２０に映像信号を供給するための映像信号線、各画素１２０に電源を供給するための電源線、走査信号線駆動回路５１０、及び制御回路５１８が、表示部５０４の外から延びる第１の配線２０６と電気的に接続される。第１の配線２０６は表示部５０４の外を延伸し、コンタクトホール２０８を介して第１の電極配線２１０と電気的に接続される。第１の電極配線２１０は表示装置１００の端部付近で露出され、第１の電極２１２を形成する。第１の電極２１２はコネクタ５１２と接続される。
図１において図示は省略するが、同様にして、例えば、各画素１２０に映像信号を供給するための映像信号線、各画素１２０に電源を供給するための電源線、走査信号線駆動回路５１０、及び制御回路５１８が、表示部５０４の外から延びる第２の配線２１６と電気的に接続される。第２の配線２１６は表示部５０４の外を延伸し、コンタクトホール２１８を介して第２の電極配線２２０と電気的に接続される。第２の電極配線２２０は表示装置１００の端部付近で露出され、第２の電極２２２を形成する。第２の電極２２２はコネクタ５１２と接続される。なお、第２の配線２１６は第１の配線２０６であってもよい。コンタクトホール２１８はコンタクトホール２０８であってもよい。第２の電極配線２２０は第１の電極配線２１０であってもよい。第２の電極２２２は第１の電極配線２１０であってもよい。第２の電極２２２は第１の電極２１２であってもよい。
各信号及び電源は、外部回路（図示は省略）から第１の電極２１２、走査信号線駆動回路５１０及び映像信号線駆動回路５０６を経由して、画素１２０に供給される。第１の電極２１２は、表示装置１００の一つの辺に並ぶように形成することができる。このため、単一のコネクタ５１２を用いて、表示部５０４に、独立して、電圧や信号を供給することができる。
図２に示されるように、制御回路５１８は、外部回路（図示は省略）から複数の端子電極５１４（図１）を介して、映像信号、回路の動作を制御するタイミング信号、電源などを供給される。制御回路５１８は、各信号や電源電圧などを、走査信号線駆動回路５１０や映像信号線駆動回路５０６に供給する。制御回路５１８は、制御回路５１８が有する論理回路（図示せず）や電圧生成回路（図示せず）を用いて、各信号や電源電圧などから新たな信号や電源電圧を生成し、走査信号線駆動回路５１０や映像信号線駆動回路５０６に供給してもよい。制御回路５１８が配置される位置は、図１に示す基板５０２上に限定されない。例えば、制御回路５１８は、端子電極５１４に接続されたコネクタ５１２上に位置してもよい。
走査信号線駆動回路５１０及び映像信号線駆動回路５０６は、制御回路５１８から供給される各信号や電源電圧を用いて、画素１２０が有するトランジスタ（図４）を駆動し、ＬＥＤ（図４）を発光または非発光することで、表示部５０４に映像を表示する役割を果たす。
走査信号線駆動回路５１０は、表示部５０４内のｎ行目に位置する複数の画素１２０に、共通に、走査信号ＳＧ（ｎ）と、発光制御信号ＢＧ（ｎ）と、初期化制御信号ＩＧ（ｎ）と、第１リセット信号ＲＧ（ｎ）とを供給する。ここで、第１リセット信号ＲＧ（ｎ）は、表示部５０４内のｎ行目に位置する複数の画素１２０に、電圧Ｖｒｓｔを供給する。基準電位線ＰＶＳＳは、複数の画素１２０に、共通に、基準電位ＶＳＳを供給する。リセット信号ＶＬ１は、複数の画素１２０に、共通に、電圧Ｖｒｓｔを供給する。
映像信号線駆動回路５０６は、表示部５０４内のｍ列目に位置する複数の画素１２０に、共通に、映像信号ＳＬ（ｍ）と、第２リセット信号ＶＬ２とを供給する。ここで、第２リセット信号ＶＬ２は、表示部５０４内のｍ列目に位置する複数の画素１２０に、電圧Ｖｉｎｉを供給する。第１の駆動電源線ＰＶＤＤ１は、表示部５０４内のｍ列目に位置する複数の画素１２０に、第１の駆動電圧ＶＤＤＨ１を供給する。第２の駆動電源線ＰＶＤＤ２は、表示部５０４内のｍ列目に位置する複数の画素１２０に、第２の駆動電圧ＶＤＤＨ２を供給する。第３の駆動電源線ＰＶＤＤ３は、表示部５０４内のｍ列目に位置する複数の画素１２０に、第３の駆動電圧ＶＤＤＨ３を供給する。第４の駆動電源線ＰＶＤＤ４は、表示部５０４内のｍ列目に位置する複数の画素１２０に、第４の駆動電圧ＶＤＤＨ４を供給する。第５の駆動電源線ＰＶＤＤ５は、表示部５０４内のｍ列目に位置する複数の画素１２０に、第５の駆動電圧ＶＤＤＨ５を供給する。第６の駆動電源線ＰＶＤＤ６は、表示部５０４内のｍ列目に位置する複数の画素１２０に、第６の駆動電圧ＶＤＤＨ６を供給する。以下、映像信号の電圧をＶｓｉｇ（ｍ）、又はＶｓｉｇ（ｎ）と呼ぶ。映像信号は、表示部５０４で表示される映像データに基づき決定される。本明細書等において、数値ｍは１２以上の任意の整数である。本明細書等において、数値ｎは１以上の任意の整数である。また、本明細書等において、第１の駆動電源線ＰＶＤＤ１、第３の駆動電源線ＰＶＤＤ３、第５の駆動電源線ＰＶＤＤ５を第１の配線、第２の駆動電源線ＰＶＤＤ２、第４の駆動電源線ＰＶＤＤ４、第６の駆動電源線ＰＶＤＤ６を第２の配線と呼ぶ場合がある。
本明細書等においては、電圧Ｖｒｓｔ及び電圧Ｖｉｎｉが固定電圧である例を示すが、電圧Ｖｒｓｔ及び電圧Ｖｉｎｉは時間経過とともに変化してもよい。また、本明細書等においては、走査信号線駆動回路５１０が、複数の画素１２０に、第１リセット信号ＲＧを供給し、映像信号線駆動回路５０６が、複数の画素１２０に、第２リセット信号ＶＬ２を供給する例を示すが、この例に限定されない。映像信号線駆動回路５０６が、複数の画素１２０に、第１リセット信号ＲＧを供給してもよく、走査信号線駆動回路５１０が、複数の画素１２０に、第２リセット信号ＶＬ２を供給してもよい。また、走査信号線駆動回路５１０と映像信号線駆動回路５０６の何れか一方が、複数の画素１２０に、第１リセット信号ＲＧ及び第２リセット信号ＶＬ２を供給してもよい。また、第１リセット信号ＲＧ及び第２リセット信号線ＶＬ２は、端子電極５１４に電気的に接続されてもよい。このとき、電圧Ｖｒｓｔ及び電圧Ｖｉｎｉは、表示装置１００の外部に設けられる外部装置（図示は省略）からコネクタ５１２を介して供給される。本明細書等において、電圧Ｖｒｓｔはリセット電圧と呼ぶことがある。また、本明細書等において、電圧Ｖｉｎｉは初期化電圧と呼ぶことがある。
また、本明細書等においては、第１の駆動電源線ＰＶＤＤ１、第２の駆動電源線ＰＶＤＤ２、第３の駆動電源線ＰＶＤＤ３、第４の駆動電源線ＰＶＤＤ４、第５の駆動電源線ＰＶＤＤ５、及び第６の駆動電源線ＰＶＤＤ６は、映像信号線駆動回路５０６に設けられ、第１の駆動電圧ＶＤＤＨ１、第２の駆動電圧ＶＤＤＨ２、第３の駆動電圧ＶＤＤＨ３、第４の駆動電圧ＶＤＤＨ４、第５の駆動電圧ＶＤＤＨ５及び第６の駆動電圧ＶＤＤＨ６は、映像信号線駆動回路５０６から各画素１２０に供給する例を示すが、この例に限定されない。第１の駆動電源線ＰＶＤＤ１、第２の駆動電源線ＰＶＤＤ２、第３の駆動電源線ＰＶＤＤ３、第４の駆動電源線ＰＶＤＤ４、第５の駆動電源線ＰＶＤＤ５、及び第６の駆動電源線ＰＶＤＤ６は、走査信号線駆動回路５１０に設けられてもよく、第１の駆動電圧ＶＤＤＨ１、第２の駆動電圧ＶＤＤＨ２、第３の駆動電圧ＶＤＤＨ３、第４の駆動電圧ＶＤＤＨ４、第５の駆動電圧ＶＤＤＨ５及び第６の駆動電圧ＶＤＤＨ６の一部が走査信号線駆動回路５１０に設けられ、一部以外が映像信号線駆動回路５０６に設けられてもよい。本発明の一実施係る表示装置１００においては、用途、仕様等に合わせて、電源線の配置を適宜変えてもよい。
＜２．画素１２０の構成＞
図３は、本発明の一実施形態に係る画素１２０の構成を示す平面図である。図４は、本発明の一実施形態に係るサブ画素１２０Ａの回路構成を示す回路図である。図３及び図４は、図２に示したｎ行ｍ列の画素１２０の構成を示している。図３及び図４に示す画素１２０及びサブ画素１２０Ａの構成は一例であって、画素１２０及びサブ画素１２０Ａの構成は、図３及び図４に示す構成に限定されない。図１及び図２と同一、又は類似する構成については、ここでの説明を省略する。
図３に示すように、画素１２０は、例えば、サブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃを有する。
サブ画素１２０Ａは、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２を有する。第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２は赤色発光ダイオードである。第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２の形状は、例えば、正四角形である。第１の発光素子ＲＬＥＤ１の長辺及び短辺は、長さａ及び短辺ｂであり、第１の発光素子ＲＬＥＤ１の面積は、面積ａ×ｂである。第２の発光素子ＲＬＥＤ２の長辺及び短辺は、長さｃ及び短辺ｄであり、第２の発光素子ＲＬＥＤ２の面積は、面積ｃ×ｄである。面積ｃ×ｄは、面積ａ×ｂよりも小さく、面積ａ×ｂは面積ｃ×ｄの２倍又はおよそ２倍である。第１の発光素子ＲＬＥＤ１のチップ面積は第２の発光素子ＲＬＥＤ２のチップ面積の２ ｎ 倍（ｎは１以上の整数）であってよい。この場合、第１の発光素子ＲＬＥＤ１と第２の発光素子ＲＬＥＤ２とは、その輝度が同等であり、チップ面積の比率に応じた光度が得られるものとする。
サブ画素１２０Ｂは、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２を有する。第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２は緑色発光ダイオードである。第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２の形状は、例えば、正四角形である。第１の発光素子ＧＬＥＤ１の長辺及び短辺は、長さｅ及び短辺ｆであり、第１の発光素子ＧＬＥＤ１の面積は、面積ｅ×ｆである。第２の発光素子ＧＬＥＤ２の長辺及び短辺は、長さｇ及び短辺ｈであり、第２の発光素子ＧＬＥＤ２の面積は、面積ｇ×ｈである。面積ｇ×ｈは、面積ｅ×ｆよりも小さく、面積ｅ×ｆは面積ｇ×ｈの２倍又はおよそ２倍である。第１の発光素子ＧＬＥＤ１のチップ面積は第２の発光素子ＧＬＥＤ２のチップ面積の２ ｎ 倍であってよい。この場合、第１の発光素子ＧＬＥＤ１と第２の発光素子ＧＬＥＤ２とは、その輝度が同等であり、チップ面積の比率に応じた光度がえられるものとする。
サブ画素１２０Ｃは、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２を有する。第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２青色発光ダイオードである。第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２の形状は、例えば、正四角形である。第１の発光素子ＢＬＥＤ１の長辺及び短辺は、長さｊ及び短辺ｋであり、第１の発光素子ＢＬＥＤ１の面積は、面積ｊ×ｋである。第２の発光素子ＢＬＥＤ２の長辺及び短辺は、長さｐ及び短辺ｑであり、第２の発光素子ＢＬＥＤ２の面積は、面積ｐ×ｑである。面積ｐ×ｑは、面積ｊ×ｋよりも小さく、面積ｊ×ｋは面積ｐ×ｑの２倍又はおよそ２倍である。第１の発光素子ＢＬＥＤ１のチップ面積は第２の発光素子ＢＬＥＤ２のチップ面積の２ ｎ 倍であってよい。この場合、第１の発光素子ＢＬＥＤ１と第２の発光素子ＢＬＥＤ２とは、その輝度が同等であり、チップ面積の比率に応じた光度がえられるものとする。
本明細書等においては、一つの画素１２０が３つのサブ画素を有し、３つのサブ画素のそれぞれは面積の異なる２つの発光素子を有する例を示すが、画素及びサブ画素の構成はここで示す例に限定されない。例えば、画素１２０は４つ以上のサブ画素を有してもよい。また、サブ画素は、３つ以上の面積の異なる発光素子を有してもよい。具体的には、本発明の一実施形態に係る３つのサブ画素に加え、面積の異なる２つの黄色発光ダイオードを有するサブ画素を有してもよい。４つのサブ画素を有することで、表示装置はより多くの色を含む映像を高精細な表示部に表示することができる。
図４に示すように、サブ画素１２０Ａは、第１の発光素子駆動部１０８Ａ及び第２の発光素子駆動部１０８Ｂを有する。第２の発光素子駆動部１０８Ｂの構成は、第１の発光素子駆動部１０８Ａの構成と比較して、発光素子が第２の発光素子ＲＬＥＤ２であり、保持容量素子が保持容量素子ＳＣ２であり、及び駆動電源線が第２の駆動電源線ＰＶＤＤ２である。第２の発光素子駆動部１０８Ｂにおいて、発光素子及び駆動電源以外の構成は、第１の発光素子駆動部１０８Ａと同様の構成である。また、サブ画素１２０Ｂ及びサブ画素１２０Ｃのそれぞれの構成は、サブ画素１２０Ａと比較して、発光素子が異なる。サブ画素１２０Ｂ及びサブ画素１２０Ｃのそれぞれにおいて、発光素子以外の構成は、サブ画素１２０Ａと同様の構成である。よって、以下においては、主に、サブ画素１２０Ａの構成及び第１の発光素子駆動部１０８Ａの構成を説明する。
図４に示すように、第１の発光素子駆動部１０８Ａは、駆動トランジスタＤＲＴ、選択トランジスタＳＳＴ（第１スイッチ）、初期化トランジスタＩＳＴ（第２スイッチ）、リセットトランジスタＲＳＴ（第３スイッチ）、発光制御トランジスタＢＣＴ（第４スイッチ）、保持容量素子（容量素子）ＳＣ１、第１の発光素子ＲＬＥＤ１、カソード容量Ｃｃｄ及び付加容量Ｃｅｌを含む。これらのトランジスタのそれぞれは、第１電極（ゲート電極）と、第２電極及び第３電極からなる一対の電極（ソース電極、ドレイン電極）を有する。保持容量素子ＳＣ１、カソード容量Ｃｃｄ及び付加容量Ｃｅｌのそれぞれは、一対の電極を有する。なお、付加容量Ｃｅｌは、第１の発光素子ＲＬＥＤ１の寄生容量であってよく、第１の発光素子ＲＬＥＤ１と並列に設けられた容量素子と第１の発光素子ＲＬＥＤ１の寄生容量とを含んでもよい。
第１の発光素子駆動部１０８Ａの第１の発光素子ＲＬＥＤ１を駆動する電源として、第１の駆動電源線ＰＶＤＤ１から第１の駆動電圧ＶＤＤＨ１が供給され、基準電位線ＰＶＳＳから基準電圧ＶＳＳが供給され、リセット信号ＶＬ１から電圧Ｖｒｓｔが供給される。また、第２の発光素子駆動部１０８Ｂの第２の発光素子ＲＬＥＤ２を駆動する電源として、第２の駆動電源線ＰＶＤＤ２から電源ＶＤＤＨ２が供給される。電圧Ｖｒｓｔは、第１の駆動電圧ＶＤＤＨ１、及び第２の駆動電圧ＶＤＤＨ２よりも小さく、基準電位ＶＳＳと略同じとすることができる。第１の駆動電圧ＶＤＤＨ１は第２の駆動電圧ＶＤＤＨ２より大きくてもよく、第３の駆動電圧ＶＤＤＨ３は第４の駆動電圧ＶＤＤＨ４より大きくてもよく、第５の駆動電源線ＰＶＤＤ５は第６の駆動電圧ＶＤＤＨ６より大きくてもよい。
駆動トランジスタＤＲＴは、入力された映像信号を用いて、第１の発光素子ＲＬＥＤ１に電流を流し、第１の発光素子ＲＬＥＤ１を発光させる役割を有する。選択トランジスタＳＳＴは、駆動トランジスタＤＲＴに映像信号を供給する役割を有する。初期化トランジスタＩＳＴは、駆動トランジスタＤＲＴの第１の電極（ゲート電極）６２０などに電圧Ｖｉｎｉを供給し、駆動トランジスタＤＲＴをリセットする役割を有する。発光制御トランジスタＢＣＴは、第１の駆動電源線ＰＶＤＤ１又は第２の駆動電源線ＰＶＤ２と駆動トランジスタＤＲＴとの接続、非接続を制御する。発光制御トランジスタＢＣＴは、駆動トランジスタＤＲＴと第１の発光素子ＲＬＥＤ１、及び駆動トランジスタＤＲＴと付加容量Ｃｅｌとの電気的な接続、非接続を制御するといってもよい。即ち、発光制御トランジスタＢＣＴは、第１の発光素子ＲＬＥＤ１の発光、非発光を制御する役割を有する。また、第２の発光素子駆動部１０８Ｂの第２の発光素子ＲＬＥＤ２を駆動する電源として、第２の駆動電源線ＰＶＤＤ２から電源ＶＤＤＨ２が供給される。即ち、発光制御トランジスタＢＣＴは、第１の発光素子ＲＬＥＤ１の発光、非発光を制御する役割を有する。
リセットトランジスタＲＳＴは、駆動トランジスタＤＲＴの第３の電極６３０（ドレイン電極６３０）に電圧Ｖｒｓｔを供給し、第１の発光素子ＲＬＥＤ１の第１の電極６６０に電圧Ｖｒｓｔを供給し、駆動トランジスタＤＲＴの第２の電極６１０（ソース電極６１０）、及び第１の発光素子ＲＬＥＤ１をリセットする役割を有する。第１の発光素子ＲＬＥＤ１の第１の電極６６０は、例えば、アノード電極である。また、第２の発光素子駆動部１０８ＢのリセットトランジスタＲＳＴは、第２の発光素子ＲＬＥＤ２の第１の電極６６０に電圧Ｖｒｓｔを供給し、第１の発光素子駆動部１０８ＡのリセットトランジスタＲＳＴと同様の役割を有する。
保持容量素子ＳＣ１は、駆動トランジスタＤＲＴの閾値に相当する電圧を確保する役割を有する。また、保持容量素子ＳＣ１は、画素１２０が発光するために駆動トランジスタＤＲＴの第１の電極６２０（ゲート電極６２０）に入力する電圧を維持する役割を有する。即ち、保持容量素子ＳＣ１は、入力された映像信号を保持するための役割を有する。また、保持容量素子ＳＣ２は、保持容量素子ＳＣ１と同様の構成を有し、同様の機能を有する。
本発明の一実施形態に係る表示装置１００は、入力された映像信号を保持するものとして、保持容量素子ＳＣ２、保持容量素子ＳＣ１などの保持容量素子を有するが、入力された映像信号を保持するものは保持容量素子でなくてもよい。例えば、信号又は電圧を保持可能な素子は、ＳＲＡＭのように２値のデータを保持可能な素子であってもよい。
第１の発光素子ＲＬＥＤ１は、ダイオード特性を有する。付加容量Ｃｅｌは、第１の発光素子ＲＬＥＤ１が含む容量である。カソード容量Ｃｃｄは、第１の発光素子ＲＬＥＤ１の第１の電極６６０と基準電位線ＰＶＳＳの間に形成される容量である。また、第２の発光素子ＲＬＥＤ２は、第１の発光素子ＲＬＥＤ１と同様に、ダイオード特性を有する。付加容量Ｃｅｌは、第２の発光素子ＲＬＥＤ２が含む容量でもある。カソード容量Ｃｃｄは、第２の発光素子ＲＬＥＤ２の第１の電極６６０と基準電位線ＰＶＳＳの間に形成される容量でもある。なお、本発明の一実施形態においては、付加容量Ｃｅｌと保持容量素子ＳＣ１又はＳＣ２とによって、入力された映像信号を保持してもよい。
初期化トランジスタＩＳＴのゲート電極は、初期化制御線４１６に電気的に接続される。初期化制御線４１６には、初期化制御信号ＩＧ（ｎ）が供給される。初期化トランジスタＩＳＴは、初期化制御信号ＩＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。初期化制御信号ＩＧ（ｎ）に供給される信号がローレベル（Ｌｏｗ Ｌｅｖｅｌ、Ｌレベル）のとき、初期化トランジスタＩＳＴは、非導通状態となる。初期化制御信号ＩＧ（ｎ）に供給される信号がハイレベル（Ｈｉｇｈ Ｌｅｖｅｌ、Ｈレベル）のとき、初期化トランジスタＩＳＴは、導通状態となる。初期化トランジスタＩＳＴのソース電極は、第２リセット電圧線４１４に電気的に接続される。第２リセット電圧線４１４には、第２リセット信号ＶＬ２が供給される。初期化トランジスタＩＳＴのドレイン電極は、駆動トランジスタＤＲＴのゲート電極６２０、選択トランジスタＳＳＴのドレイン電極、及び保持容量素子ＳＣ１の第１の電極６４０に電気的に接続される。保持容量素子ＳＣ１の第２の電極は、駆動トランジスタＤＲＴのソース電極６１０、リセットトランジスタＲＳＴのドレイン電極、第１の発光素子ＲＬＥＤ１の第１の電極６６０、及び付加容量Ｃｅｌの第１の電極に電気的に接続される。保持容量素子ＳＣ２の第２の電極は、第２の発光素子駆動部１０８Ｂの駆動トランジスタＤＲＴのソース電極６１０、第２の発光素子駆動部１０８ＢのリセットトランジスタＲＳＴのドレイン電極、第２の発光素子ＲＬＥＤ２の第１の電極６６０、及び付加容量Ｃｅｌの第１の電極に電気的に接続される。
選択トランジスタＳＳＴのゲート電極は、走査信号線４０８に電気的に接続される。走査信号線４０８には、走査信号ＳＧ（ｎ）が供給される。選択トランジスタＳＳＴは、走査信号ＳＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。走査信号ＳＧ（ｎ）に供給される信号がＬレベルのとき、選択トランジスタＳＳＴは、非導通状態となる。走査信号ＳＧ（ｎ）に供給される信号がＨレベルのとき、選択トランジスタＳＳＴは、導通状態となる。選択トランジスタＳＳＴのソース電極は、映像信号線４０９に電気的に接続される。映像信号線４０９には、映像信号ＳＬ（ｍ）が供給される。
発光制御トランジスタＢＣＴのゲート電極は、発光制御線４１８に電気的に接続される。発光制御線４１８には、発光制御信号ＢＧ（ｎ）が供給される。発光制御トランジスタＢＣＴは、発光制御信号ＢＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。発光制御信号ＢＧ（ｎ）に供給される信号がＬレベルのとき、発光制御トランジスタＢＣＴは、非導通状態となる。発光制御信号ＢＧ（ｎ）に供給される信号がＨレベルのとき、発光制御トランジスタＢＣＴは、導通状態となる。発光制御トランジスタＢＣＴのドレイン電極は、第１の駆動電源線ＰＶＤＤ１又は第２の駆動電源線ＰＶＤＤ２に電気的に接続される。第１の駆動電源線ＰＶＤＤ１は、第１の駆動電源線４２８である。第２の駆動電源線ＰＶＤＤ２は、第２の駆動電源線４２９である。発光制御トランジスタＢＣＴのソース電極は、駆動トランジスタＤＲＴのドレイン電極６３０と電気的に接続される。
リセットトランジスタＲＳＴのゲート電極は、第１リセット信号線４１２に電気的に接続される。第１リセット信号線４１２には、第１リセット信号ＶＬが供給される。リセットトランジスタＲＳＴは、第１リセット信号線４１２に供給される信号によって、導通状態、非導通状態が制御される。第１リセット信号線４１２に供給される信号がＬレベルのとき、リセットトランジスタＲＳＴは、非導通状態となる。第１リセット信号線４１２に供給される信号がＨレベルのとき、リセットトランジスタＲＳＴは、導通状態となる。リセットトランジスタＲＳＴのソース電極は、第１リセット信号ＶＬ１が供給される。
第１の発光素子ＲＬＥＤ１の第２の電極６７０、カソード容量Ｃｃｄ及び付加容量Ｃｅｌの第２の電極は、基準電圧線ＰＶＳＳに電気的に接続される。基準電圧線ＰＶＳＳは、例えば、カソード電極に電気的に接続される。なお、第２の発光素子ＲＬＥＤ２の第２の電極６７０は、第１の発光素子ＲＬＥＤ１の第２の電極６７０と同様に、カソード容量Ｃｃｄ及び付加容量Ｃｅｌの第２の電極は、基準電圧線ＰＶＳＳに電気的に接続される。
初期化トランジスタＩＳＴのドレイン電極、選択トランジスタＳＳＴのドレイン電極、駆動トランジスタＤＲＴのゲート電極６２０、及び保持容量素子ＳＣ１の第１の電極は、第１ノードＡに電気的に接続される。リセットトランジスタＲＳＴのドレイン電極、駆動トランジスタＤＲＴのソース電極６１０、保持容量素子Ｃｓの第２の電極、第１の発光素子ＲＬＥＤ１の第１の電極６６０、及び付加容量Ｃｅｌの第１の電極は、第２ノードＢに電気的に接続される。駆動トランジスタＤＲＴのドレイン電極６３０、及び発光制御トランジスタＢＣＴのソース電極は、第３ノードＣに電気的に接続される。
第１リセット信号線４１２は、各画素に共通の電圧Ｖｒｓｔを供給するため、本明細書等では第２共通電極と呼ぶ場合がある。第２リセット電圧線４１４は、各画素に共通の電圧Ｖｉｎｉを供給するため、本明細書等では第３共通電極と呼ぶ場合がある。なお、電圧Ｖｒｓｔと電圧Ｖｉｎｉは略同一の電圧である。電圧Ｖｒｓｔと電圧Ｖｉｎｉが略同一であることによって、駆動トランジスタＤＲＴのリセット時に、駆動トランジスタＤＲＴのゲート電極６２０の電圧と駆動トランジスタＤＲＴのソース電極６１０の電圧とを略同一にすることができるため、駆動トランジスタＤＲＴのリセットと、駆動トランジスタＤＲＴの閾値補正との両方を精度よく行うことができる。
本明細書等において、導通状態とは、トランジスタのソース電極とドレイン電極とが導通し、トランジスタがオン（ＯＮ）の状態を示すものとする。また、本明細書等において、非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタがオフ（ＯＦＦ）の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極の電圧によって、入れ替わる場合がある。また、トランジスタがオフの状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できることである。
図４に示す各トランジスタは、チャネル領域にシリコンやゲルマニウムなどの１４族元素、或いは半導体特性を示す酸化物を有することができる。例えば、各トランジスタのチャネル領域は、低温ポリシリコン（ＬＴＰＳ）を有する。本発明の一実施に係る表示装置１００では、各トランジスタは、薄膜トランジスタ（ＴＦＴ）を用いて形成され、ｎチャネル型の電界効果トランジスタを有する。各トランジスタはｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとを有してもよく、ｐチャネル型の電界効果トランジスタのみを有してもよい。表示装置１００は、用途や仕様に応じて、適宜、トランジスタの構成、保持容量の接続、電源電圧などを適合させるとよい。
一部のトランジスタは隣接する複数の画素間で共有されてもよい。例えば、リセットトランジスタＲＳＴは、各行に１つ、走査信号線駆動回路５１０内に設けてもよく、複数の行に１つ、走査信号線駆動回路５１０内に設けてもよく、各行に１つ、周辺領域５１６に設けてもよく、複数の行に１つ、周辺領域５１６に設けてもよい。
サブ画素１２０Ｂは、上記で説明したサブ画素１２０Ａの第１の発光素子ＲＬＥＤ１、第２の発光素子ＲＬＥＤ２、第１の駆動電源線ＰＶＤＤ１、第２の駆動電源線ＰＶＤＤ２、第１の駆動電圧ＶＤＤＨ１、及び第２の駆動電圧ＶＤＤＨ２のそれぞれを、第１の発光素子ＧＬＥＤ１、第２の発光素子ＧＬＥＤ２、第３の駆動電源線ＰＶＤＤ３、第４の駆動電源線ＰＶＤＤ４、第３の駆動電圧ＶＤＤＨ３及び第４の駆動電圧ＶＤＤＨ４に置き換えた構成である。その他の構成はサブ画素１２０Ａの構成と同様であるから、ここでの説明は省略する。
また、サブ画素１２０Ｃについても、サブ画素１２０Ｂと同様に、上記で説明したサブ画素１２０Ａの第１の発光素子ＲＬＥＤ１、第２の発光素子ＲＬＥＤ２、第１の駆動電源線ＰＶＤＤ１、第２の駆動電源線ＰＶＤＤ２、第１の駆動電圧ＶＤＤＨ１、及び第２の駆動電圧ＶＤＤＨ２のそれぞれを、第１の発光素子ＢＬＥＤ１、第２の発光素子ＢＬＥＤ２、第５の駆動電源線ＰＶＤＤ５、第６の駆動電源線ＰＶＤＤ６、第５の駆動電圧ＶＤＤＨ５及び第６の駆動電圧ＶＤＤＨ６に置き換えた構成である。その他の構成はサブ画素１２０Ａの構成と同様であるから、ここでの説明は省略する。
画素１２０の配列は、ストライプ配列である例を示す。また、サブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃもストライプ状に配列する例を示す。画素１２０は、表示部５０４で再現される映像の一部を構成する最小単位である。なお、画素１２０の配列には制限がなく、例えば、表示装置１００の用途又は仕様に基づき適宜決めればよい。例えば、画素１２０の配列は、デルタ配列、ペンタイル配列などを採用してもよい。
＜３．発光素子の面積に対する量子効率と電流密度の関係の一例＞
図５は、本発明の一実施形態に係る発光素子の面積に対する量子効率と電流密度の関係を示す模式的な図である。図６は、本発明の一実施形態に係る発光素子の面積に対する量子効率と電流密度の関係を示す模式的な図である。図５及び図６は一例であって、図３及び図４に示すグラフに限定されない。図１～図４と同一、又は類似する構成については、ここでの説明を省略する。
図５に示すように、発光素子は、電流密度（ｍＡ／μｍ２）に対して最適な量子効率（％）を有する。量子効率は外部量子効率と呼ばれることもある。最適な量子効率は、発光素子の面積に応じて異なる。例えば、発光素子のチップ面積が５００μｍ×５００μｍでは、最適な量子効率は、電流密度ＣＤＡのときの量子効率ＥＱＥＡである。発光素子のチップ面積が１００μｍ×１００μｍでは、最適な量子効率は、電流密度ＣＤＢのときの量子効率ＥＱＥＢである。発光素子の面積が５０μｍ×５０μｍでは、最適な量子効率は、電流密度ＣＤＣのときの量子効率ＥＱＥＣである。発光素子の面積が２０μｍ×２０μｍでは、最適な量子効率は、電流密度ＣＤＤのときの量子効率ＥＱＥＤである。発光素子の面積が１０μｍ×１０μｍでは、最適な量子効率は、電流密度ＣＤＥのときの量子効率ＥＱＥＥである。
例えば、図６は、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２に対する量子効率（％）と電流密度（ｍＡ／μｍ２）の関係を示す。例えば、第１の発光素子ＲＬＥＤ１のチップ面積が１００μｍ×１００μｍであり、第２の発光素子ＲＬＥＤ２のチップ面積が５０μｍ×５０μｍである。第２の発光素子ＲＬＥＤ２のチップ面積は、第１の発光素子ＲＬＥＤ１のチップ面積よりも小さく、第１の発光素子ＲＬＥＤ１のチップ面積は第２の発光素子ＲＬＥＤ２のチップ面積の２倍又はおよそ２倍である。第１の発光素子ＲＬＥＤ１のチップ面積は第２の発光素子ＲＬＥＤ２のチップ面積の２ ｎ 倍であってよい。
また、図６に示すように、第１の発光素子ＲＬＥＤ１の最適な量子効率は、電流密度ＣＤＦのときの量子効率ＥＱＥＦである。第２の発光素子ＲＬＥＤ２の最適な量子効率は、電流密度ＣＤＧのときの量子効率ＥＱＥＧである。図６に示すように、第１の発光素子ＲＬＥＤ１の最適な量子効率は、量子効率の最大値である。
第１の発光素子ＲＬＥＤ１の光度Ｌ１（第１の光度（ｃｄ））は、第１の発光素子ＲＬＥＤ１のチップ面積Ｓ１及び輝度ＥＱＥＬ１を用いて、式（１）に基づき算出される。第１の発光素子ＲＬＥＤ１のチップ面積Ｓ１はチップ面積ａ×ｂである。第１の発光素子ＲＬＥＤ１の光度Ｌ１は、Ｌ１＝ａ×ｂ×ＥＱＥＬ１である。第２の発光素子ＲＬＥＤ２の光度Ｌ２（第２の輝度（ｃｄ））は、第２の発光素子ＲＬＥＤ２のチップ面積Ｓ２及び輝度ＥＱＥＬ２を用いて、式（２）に基づき算出される。第２の発光素子ＲＬＥＤ２のチップ面積Ｓ２はチップ面積ｃ×ｄである。第２の発光素子ＲＬＥＤ２の光度Ｌ２は、Ｌ２＝ｃ×ｄ×ＥＱＥＬ２である。輝度ＥＱＥＬ１は、第１の発光素子ＲＬＥＤ１を、最適な量子効率ＥＱＥＦの電流密度ＣＤＦで発光させたときの輝度（ｃｄ／ｍ２）である。輝度ＥＱＥＬ２は、第２の発光素子ＲＬＥＤ２を、最適な量子効率ＥＱＥＧの電流密度ＣＤＧで発光させたときの輝度（ｃｄ／ｍ２）である。即ちこの値は、各発光素子を流れる電流の電流密度と相関がある。
Figure 0007561518000003
Figure 0007561518000004
各発光素子の面積は、式（３）に基づき決定する。式（３）によれば、各発光素子のそれぞれの輝度が等しい場合の互いの面積比は、１：２ ｎ となる。ここで、上述したように、数値ｎは１以上の任意の整数である。例えば、サブ画素が、３つの発光素子を有する場合、それぞれの発光素子のチップ面積の比が２０：２１：２２＝１：２：４で構成される。
Figure 0007561518000005
発光素子においては、発光素子が発光する輝度は、例えば、発光素子に印加する電圧に対して単調に増加し、発光素子が発光する輝度に対して発光素子に印加する電圧は一意に決定することができる。本発明の一実施形態に係る表示装置１００では、第１の駆動電圧ＶＤＤＨ１が第１の発光素子ＲＬＥＤ１の光度Ｌ１に基づき決定され、第２の駆動電圧ＶＤＤＨ２が第２の発光素子ＲＬＥＤ２の光度Ｌ２に基づき決定される。
また、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２と同様に、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２のそれぞれにおいても、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２の面積に対する量子効率と電流密度の関係と式（１）及び式（２）に基づき、第１の発光素子ＧＬＥＤ１の第１の光度Ｌ１及び第２の発光素子ＧＬＥＤ２の第２の光度Ｌ２を算出される。さらに、第３の駆動電圧ＶＤＤＨ３が第１の発光素子ＧＬＥＤ１の光度Ｌ１に基づき決定され、第４の駆動電圧ＶＤＤＨ４が第２の発光素子ＧＬＥＤ２の光度Ｌ２に基づき決定される。
また、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２と同様に、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２のそれぞれにおいても、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２の面積に対する量子効率と電流密度の関係と式（１）及び式（２）に基づき、第１の発光素子ＢＬＥＤ１の第１の光度Ｌ１及び第２の発光素子ＢＬＥＤ２の第２の光度Ｌ２を算出される。さらに、第５の駆動電圧ＶＤＤＨ５が第１の発光素子ＢＬＥＤ１の光度Ｌ１に基づき決定され、第６の駆動電圧ＶＤＤＨ６が第２の発光素子ＢＬＥＤ２の光度Ｌ２に基づき決定される。
以上説明したように、発光素子がマイクロＬＥＤの場合、電流密度の最適値はマイクロＬＥＤのチップ面積に依存する。すなわち、発光素子がマイクロＬＥＤの場合、輝度がマイクロＬＥＤのチップ面積に依存するが、チップ面積に必ずしも比例しない。その結果、輝度に応じて、マイクロＬＥＤのチップ面積を最適化することができる。ここで、輝度は、量子効率と関係がある。図５及び図６において、外部量子効率を輝度に置き換えてもよい。すなわち、量子効率の最適値（最大値）はマイクロＬＥＤのチップ面積に依存する。マイクロＬＥＤのチップ面積が小さいほど、最適な電流値は大きく、かつ、最適な量子効率は小さい。マイクロＬＥＤのチップ面積が大きいほど、最適な電流値は小さく、かつ、最適な量子効率は大きい。その結果、量子効率及び電流密度に応じて、マイクロＬＥＤのチップ面積を最適化することができる。
また、輝度に応じて、異なる色を発光するマイクロＬＥＤのチップ面積のそれぞれを、発光する色毎に最適化することができる。言い換えると、量子効率及び電流密度に応じて、異なる色を発光するマイクロＬＥＤのチップ面積を、発光する色毎に最適化することができる。
また、本発明の一実施形態に係る表示装置１００では、各チップ面積のマイクロＬＥＤに、電流密度に対して量子効率の最大値に基づき算出される各発光素子に固有の輝度に応じた電圧を印加し、各チップ面積のマイクロＬＥＤを発光させることができる。すなわち、複数の面積の異なるマイクロＬＥＤであっても、同一の面積のマイクロＬＥＤは、同一の電流密度に対して最大の量子効率に基づく各マイクロＬＥＤに固有の電圧で駆動することができる。言い換えると、本発明の一実施形態に係る表示装置１００では、供給される電圧に合わせて最適な輝度になるように、マイクロＬＥＤのチップ面積を決定することができる。その結果、表示装置１００は、色度に差が生じることを軽減でき、かつ、複数のＬＥＤの寿命の差を最小限に抑えることができるため、表示装置の長期信頼性の低下を抑制することができる。
本発明の一実施形態に係る表示装置１００では、異なる色を発光するマイクロＬＥＤのチップ面積に応じて、各マイクロＬＥＤのそれぞれに異なる駆動電圧を供給する構成を有する。具体的には、６個のマイクロＬＥＤチップのそれぞれに対応する第１の駆動電圧ＶＤＤＨ１～第６の駆動電圧ＶＤＤＨ６が６個のマイクロＬＥＤチップに供給される。駆動電圧を供給する構成は、ここで示された構成に限定されない。例えば、駆動電圧は第１の駆動電圧ＶＤＤＨ１及び第２の駆動電圧ＶＤＤＨ２とし、第１の駆動電圧ＶＤＤＨ１は、第１の発光素子ＲＬＥＤ１、第１の発光素子ＧＬＥＤ１、及び第１の発光素子ＢＬＥＤ１に供給され、第２の駆動電圧ＶＤＤＨ２は第２の発光素子ＲＬＥＤ２、第２の発光素子ＧＬＥＤ２、及び第２の発光素子ＢＬＥＤ２に供給されてもよい。このとき、各発光素子のチップ面積は、第１の駆動電圧ＶＤＤＨ１又は第２の駆動電圧ＶＤＤＨ２に対して、量子効率の最大値で発光する輝度になるように構成される。
また、各チップ面積のマイクロＬＥＤに、電流密度に対して量子効率の最大値に基づき算出される各発光素子に固有の輝度に応じた電圧を印加し、各チップ面積のマイクロＬＥＤを発光させることができる。すなわち、複数の面積の異なるマイクロＬＥＤであっても、同一の面積のマイクロＬＥＤは、同一の電流密度に対して最大の量子効率に基づく各マイクロＬＥＤに固有の電圧で駆動することができる。言い換えると、本発明の一実施形態に係る表示装置１００では、供給される電圧に合わせて最適な輝度になるように、マイクロＬＥＤのチップ面積を決定することができる。その結果、表示装置１００は、色度に差が生じることを軽減でき、かつ、複数のＬＥＤの寿命の差を最小限に抑えることができるため、表示装置の長期信頼性の低下を抑制することができる。
＜４．駆動方法＞
図７は、本発明の一実施形態に係る表示装置１００のタイミングチャートを示す模式的な図である。図８～図１２は、図７に示すタイミングにおけるサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの動作状態を示す模式的な図である。図１３（Ａ）は、本発明の一実施形態に係る表示装置１００の第１のサブフレーム期間及び第２のサブフレーム期間の一例を示す図である。図１３（Ｂ）は、本発明の一実施形態に係る表示装置１００の１フレーム（１Ｆ）期間の一例を示す図である。図７～図１３に示す駆動方法は、本発明の一実施形態に係る表示装置１００の駆動方法の一例であって、表示装置１００の駆動方法は、図７～図１３に示す駆動方法に限定されない。図１～図６と同一、又は類似する構成については、ここでの説明を省略する。
各信号線、信号、及び電源線は、例えば、図１～図４を用いて説明したように、映像信号線駆動回路５０６及び走査信号線駆動回路５１０から供給される。図７に示すように、区間Ｇ（ｎ）、区間Ｇ（ｎ＋１）、区間Ｇ（ｎ＋２）及び区間Ｇ（ｎ＋３）で示される各区間は、ｎ行目の走査信号線からｎ＋３行目の走査信号線の各１水平期間であり、区間Ｇ（ｎ）以前、区間Ｇ（ｎ＋３）以後は省略するが、１行目の走査信号線から最終行の走査信号線まで継続する。図７に示すように、第１の期間、第２の期間、第３の期間、第４の期間、第５の期間、第６の期間、及び第７の期間で示される各期間について、以下詳細に説明する。図７は、一例として、１行目～４行目の各走査信号線４０８を駆動するためのタイミングチャートを示すが、図８～図１３は、ｎ行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの動作状態を示す。
本明細書等において、発光状態は、単に発光と呼ばれることがあり、発光することと呼ばれることがあり、非発光状態は、単に非発光と呼ばれることがあり、非発光であることと呼ばれることがあり、発光しない状態と呼ばれることがあり、単に発行しないと呼ばれることがある。
また、本発明の一実施形態において、フレーム期間は、２つ以上のサブフレーム期間を含む。ここでは、フレーム期間のうち1つのサブフレーム期間の駆動方法について説明する。
＜４－１．第１の期間（前フレーム発光）＞
図７に示す第１の期間において、第１の発光素子駆動部１０８Ａは、あるフレーム期間の処理が開始されるまで、あるフレームの1つ前のフレーム期間の動作状態を維持している。
発光制御信号ＢＧ（ｎ）、及び発光制御信号ＢＧ（ｎ＋２）にはＨレベルが供給され、第１リセット信号ＲＧ（ｎ）、初期化制御信号ＩＧ（ｎ）、走査信号ＳＧ（ｎ）、走査信号ＳＧ（ｎ＋１）、第１リセット信号ＲＧ（ｎ＋２）、初期化制御信号ＩＧ（ｎ＋２）、走査信号ＳＧ（ｎ＋２）、及び走査信号ＳＧ（ｎ＋３）には、Ｌレベルが供給される。なお、以降の説明では、ｎ行目の走査信号線及びｎ＋１行目の走査信号線に着目し、説明する。ｎ＋２行目の走査信号線及びｎ＋３行目の走査信号線では、ｎ行目の走査信号線及びｎ＋１行目の走査信号線で実行された処理と同様の処理が第３の期間以降に実行される。
＜４－２．第２の期間（駆動トランジスタＤＲＴのソース電極初期化）＞
図８は、ｎ行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの図７に示す第２の期間の動作状態を示す。第１リセット信号ＲＧ（ｎ）にはＨレベルが供給され、発光制御信号ＢＧ（ｎ）には、Ｌレベルが供給される。よって、初期化トランジスタＩＳＴ、選択トランジスタＳＳＴ、及び発光制御トランジスタＢＣＴは非導通状態である。一方、リセットトランジスタＲＳＴは導通状態である。なお、駆動トランジスタＤＲＴは、非導通状態であるとするが、導通状態であってもよい。第２の期間では、第１の駆動電源線ＰＶＤＤ１から第１の発光素子ＲＬＥＤ１の第１の電極６６０の方向への電流が発光制御トランジスタＢＣＴによって遮断される。その結果、第１の発光素子ＲＬＥＤ１が非発光となると共に、ノードＢ、ノードＣなどに残留していた電荷が駆動トランジスタＤＲＴとリセットトランジスタＲＳＴとを通じて引き抜かれる。その結果、駆動トランジスタＤＲＴのソース電極６１０が電圧Ｖｒｓｔに固定される。保持容量素子ＳＣ１の第１の電極６４０及びノードＡの電圧は、1つ前のフレームで書き込んだ映像信号の電圧である。電圧Ｖｒｓｔは、基準電圧ＶＳＳに対して、第１の発光素子ＲＬＥＤ１の発光開始電圧よりも低い電圧である。
＜４－３．第３の期間（駆動トランジスタＤＲＴのゲート電極初期化）＞
図９は、ｎ行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの図７に示す第３の期間の動作状態を示す。初期化制御信号ＩＧ（ｎ）に供給される電圧がＬレベルからＨレベルになることに伴い、初期化トランジスタＩＳＴが導通状態となる。第３の期間では、初期化トランジスタＩＳＴを介して駆動トランジスタＤＲＴのゲート電極６２０が電圧Ｖｉｎｉに固定される。即ち、駆動トランジスタＤＲＴのソース電極６１０と駆動トランジスタＤＲＴのゲート電極６２０とがリセット（初期化）される。電圧Ｖｉｎｉは、電圧Ｖｒｓｔに対して駆動トランジスタＤＲＴのしきい値電圧よりも大きい電圧に設定される。即ち、駆動トランジスタＤＲＴは導通状態となる。ただし、発光制御トランジスタＢＣＴが非導通状態であるため、第１の駆動電源線ＰＶＤＤ１から第１の発光素子ＲＬＥＤ１の第１の電極６６０の方向への電流は駆動トランジスタＤＲＴに流れない。ノードＡの電圧は電圧Ｖｉｎｉである。
＜４－４．第４の期間（オフセットキャンセル動作）＞
図１０は、ｎ行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの図７に示す第４の期間の動作状態を示す。発光制御信号ＢＧ（ｎ）に供給される電圧は、ＬレベルからＨレベルになる。よって、発光制御トランジスタＢＣＴが導通状態となる。また、リセットトランジスタＲＳＴは非導通状態となる。よって、発光制御トランジスタＢＣＴが第１の駆動電源線ＰＶＤＤ１（第１の駆動電源線４２８）に接続されるため、ノードＣの電圧が第１の駆動電源線ＰＶＤＤ１に供給される電圧ＶＤＤＨ１となる。その結果、駆動トランジスタＤＲＴに、第１の駆動電源線ＰＶＤＤ１から第１の発光素子ＲＬＥＤ１の第１の電極６６０の方向への電流が流れる（駆動トランジスタＤＲＴは第２の期間における動作によって導通状態とされている）。したがって、駆動トランジスタＤＲＴのソース電極６１０及び保持容量素子ＳＣ１の第２の電極６５０が充電される。
ノードＡの電圧は電圧Ｖｉｎｉに固定されている。駆動トランジスタＤＲＴのソース電極６１０の電圧及びノードＢの電圧がＶｉｎｉ－Ｖｔｈになると、駆動トランジスタＤＲＴのゲート電極６２０とソース電極６１０との間の電圧がＶｔｈとなるため、駆動トランジスタＤＲＴは非導通状態となる。表示装置１００は、第４の期間において、ノードＡとノードＢとの間（保持容量素子ＳＣ１）に、駆動トランジスタＤＲＴのしきい値電圧に相当する電荷を保持することができ、駆動トランジスタＤＲＴの閾値を補正することができる。このとき、第１の発光素子駆動部１０８Ａの第１の電極６６０と第２の電極６７０との間には、｛（Ｖｉｎｉ－Ｖｔｈ）－ＰＶＳＳ｝の電圧が供給されているが、この電圧は第１の発光素子ＲＬＥＤ１の発光開始電圧を上回っていないため、電流は第１の発光素子ＲＬＥＤ１に流れない。なお、ノードＣの電圧はＶＤＤＨ１である。Ｖｔｈは、駆動トランジスタのしきい値電圧である。
なお、図７のタイミングチャートによると、第１の期間～第４の動作は、２行分の走査信号線の動作を並行して実行しているが、表示装置１００の駆動方法は図７のタイミングチャートに限定されない。第１の期間～第４の動作は、１行の走査信号線ごとに順次実施されてもよく、３行以上の走査信号線の動作を並行して実行してもよい。
＜４－５．第５の期間及び第６の期間（映像信号書き込み動作）＞
図１１は、ｎ行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの図７に示す第５の期間の動作状態を示す。第４の期間と第５の期間との間において、初期化制御信号ＩＧ（ｎ）に供給される電圧は、ＨレベルからＬレベルになる。よって、初期化トランジスタＩＳＴは非導通状態となる。また、第４の期間と第５の期間との間において、走査信号ＳＧ（ｎ）に供給される電圧は、ＬレベルからＨレベルになる。よって、選択トランジスタＳＳＴが導通状態となる。映像信号線４０９ａに映像信号ＳＬ（ｍ）の電圧Ｖｓｉｇ（ｎ）が供給されると、駆動トランジスタＤＲＴのゲート電極６２０に電圧Ｖｓｉｇ（ｎ）が供給され、駆動トランジスタＤＲＴのゲート電極６２０の電圧が電圧Ｖｓｉｇ（ｎ）となる。一方、駆動トランジスタＤＲＴのソース電極６１０の電圧は（Ｖｉｎｉ－Ｖｔｈ）である。その結果、駆動トランジスタＤＲＴのゲート電極６２０とソース電極６１０との間の電圧が、｛Ｖｓｉｇ－（Ｖｉｎｉ－Ｖｔｈ）｝となり、発光素子駆動部それぞれの駆動トランジスタＤＲＴのしきい値のばらつきが反映されたものとなる。
第６の期間は、ｎ＋１行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの動作状態を示す。第６の期間は、第５の期間と比較して、走査信号ＳＧ（ｎ＋１）が供給される以外は同様であるから、ここでの説明は省略する。
映像信号線４０９ａは、同列に属する複数行の画素で共通であるため、映像信号書込み動作は、走査信号線１行ごとに順次実行される。
＜４－６．第７の期間（発光又は非発光動作）＞
図１２は、ｎ行目ｍ列目のサブ画素１２０Ａの第１の発光素子駆動部１０８Ａの図７に示す第７の期間の動作状態を示す。第５の期間と第６の期間の間において、走査信号ＳＧ（ｎ）に供給される電圧は、ＨレベルからＬレベルになる。よって、選択トランジスタＳＳＴが非導通状態となる。駆動トランジスタＤＲＴは、第５の期間までに設定された駆動トランジスタＤＲＴのゲート電極６２０とソース電極６１０との間の電圧（映像信号の電圧）に応じて、第１の駆動電源線ＰＶＤＤ１から第１の発光素子ＲＬＥＤ１の第１の電極６６０の方向に電流を流すことができる。したがって、第１の発光素子ＲＬＥＤ１が、駆動トランジスタＤＲＴの流した電流に応じた輝度で発光する。
第１の発光素子ＲＬＥＤ１の第１の電極６６０と第２の電極６７０との間の電圧は、駆動トランジスタＤＲＴの流した電流に応じた電圧となる。駆動トランジスタＤＲＴの流した電流によって第１の電極６６０の電圧が上昇するため、第１の電極６６０と保持容量素子ＳＣ１とのカップリングによって駆動トランジスタＤＲＴのゲート電極６２０の電圧も上昇する。駆動トランジスタＤＲＴのゲート電極には、保持容量素子ＳＣ１、付加容量Ｃｅｌ、カソード容量Ｃｃｄ、及びその他の寄生容量が付加付しているため、第１の電極６６０の電圧の上昇よりも、駆動トランジスタＤＲＴのゲート電極６２０の電圧の上昇はわずかに小さくなる。具体的には、電圧の上昇分は、Ｖｅｌ×Ｃｓ／（Ｃｓ＋Ｃｃｄ＋Ｃｅｌ）となる。ここで、電圧Ｖｅｌは、第１の発光素子ＲＬＥＤ１の第１の電極６６０と第２の電極６７０との間の電圧であり、容量値Ｃｓは保持容量素子ＳＣ１の容量値であり、容量値Ｃｅｌは付加容量Ｃｅｌの容量値であり、容量値Ｃｃｄはカソード容量Ｃｃｄの容量値である。したがって、電圧の上昇分は既知であるから、第１の発光素子ＲＬＥＤ１に流す電流値が、駆動トランジスタＤＲＴのゲート電極６２０とソース電極６１０との間の電圧に応じた所望の電流値となるように、電圧Ｖｓｉｇ（ｎ）の電圧を決定すればよい。
例えば、駆動トランジスタＤＲＴのゲート電極６２０の電圧は、Ｖｓｉｇ－（Ｖｉｎｉ－Ｖｔｈ）＋Ｖｅｌ×Ｃｓ／（Ｃｓ＋Ｃｃｄ＋Ｃｅｌ）であり、駆動トランジスタＤＲＴのソース電極６１０の電圧は電圧Ｖｅｌである。駆動トランジスタＤＲＴのゲート電極６２０とソース電極６１０との間の電圧は、Ｖｓｉｇ－（Ｖｉｎｉ－Ｖｔｈ）－Ｖｅｌ×（Ｃｃｄ＋Ｃｅｌ）／（Ｃｓ＋Ｃｃｄ＋Ｃｅｌ）である。Ｖｓｉｇ－（Ｖｉｎｉ－Ｖｔｈ）－Ｖｅｌ×（Ｃｃｄ＋Ｃｅｌ）／（Ｃｓ＋Ｃｃｄ＋Ｃｅｌ）がＶｔｈより大きく、Ｖｅｌが第１の発光素子ＲＬＥＤ１の発光開始電圧より大きい場合、駆動トランジスタＤＲＴは発光素子ＲＬＥＤ１に電流を流し、第１の発光素子ＲＬＥＤ１は発光する。Ｖｓｉｇ－（Ｖｉｎｉ－Ｖｔｈ）－Ｖｅｌ×（Ｃｃｄ＋Ｃｅｌ）／（Ｃｓ＋Ｃｃｄ＋Ｃｅｌ）がＶｔｈより大きく、Ｖｅｌが第１の発光素子ＲＬＥＤ１の発光開始電圧より小さい場合、駆動トランジスタＤＲＴは発光素子ＲＬＥＤ１に電流を流すが、第１の発光素子ＲＬＥＤ１は非発光である。Ｖｓｉｇ－（Ｖｉｎｉ－Ｖｔｈ）－Ｖｅｌ×（Ｃｃｄ＋Ｃｅｌ）／（Ｃｓ＋Ｃｃｄ＋Ｃｅｌ）がＶｔｈより小さい場合、駆動トランジスタＤＲＴは発光素子ＲＬＥＤ１に電流を流さず、第１の発光素子ＲＬＥＤ１は非発光である。
以上説明したように、サブ画素１２０Ａの第１の発光素子駆動部１０８Ａの一連の動作が完了する。第１の発光素子駆動部１０８Ａと同様に、第２の発光素子駆動部１０８Ｂの動作も完了する。また、サブ画素１２０Ａと同様に、サブ画素１２０Ｂ及びサブ画素１２０Ｃの動作も完了する。当該動作を走査信号線の１行目の各サブ画素から最終行のサブ画素まで完了すると、１つサブフレーム期間（例えば、第１のサブフレーム期間）の動作が完了し、同様の動作を複数のサブフレーム期間（例えば、第２のサブフレーム期間、第３のサブフレーム期間）で繰り返し実行することで、１フレーム期間内での１画面の映像となる。当該動作を繰り返し、表示装置１００の表示部５０４に映像が表示される。
また、本発明の一実施形態に係る表示装置１００は、1つのサブフレーム期間内で、サブ画素１２０Ａの第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２のそれぞれの発光又は非発光を制御し、サブ画素１２０Ａが発光する面積を変えることができる。サブ画素１２０Ａと同様に、サブ画素１２０Ｂ及びサブ画素１２０Ｃのそれぞれが発光する面積も変えることができる。
よって、本発明の一実施形態に係る表示装置１００は、発光素子が発光する面積を制御し、各画素の階調を制御することができる。ここで、本発明の一実施形態に係る表示装置１００が有する複数の発光素子の面積は予め決まっているため、発光素子の面積を制御し、各画素の階調を制御することは、デジタル階調制御と呼んでもよい。また、本発明の一実施形態に係る表示装置１００が有する複数の発光素子のそれぞれの面積は、量子効率の最適値、又は、輝度に応じて最適化される。また、本発明の一実施形態に係る表示装置１００が有する複数の発光素子は、少なくとも２つの異なる面積を有する２つの発光素子を有し、面積が異なっていても、量子効率の最適値に基づき算出された各発光素子に固有の輝度に対応する電圧で発光することができる。その結果、表示装置１００は、色度の差が生じにくく、複数の発光素子の寿命の差を抑制することができるため、長期信頼性の低下を軽減することができる。
＜４－７．サブフレーム期間＞
図１３（Ａ）に示すように、第１のサブフレーム期間では、発光制御信号ＢＧ（ｎ）に供給される電圧がＨレベルである時間は、時間ＢＧｏｎ１である。第２のサブフレーム期間では、発光制御信号ＢＧ（ｎ）に供給される電圧がＨレベルである時間は、時間ＢＧｏｎ２である。時間ＢＧｏｎ１は時間ＢＧｏｎ２より短い。発光制御信号ＢＧ（ｎ）は発光制御トランジスタＢＣＴの導通状態の時間を制御し、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２に供給する電流量を制御することができる。その結果、本発明の表示装置１００は、複数のサブフレーム期間毎に画素（発光素子）の発光又は非発光の時間を変えることができる。
本発明の一実施形態に係る発光素子は、式（１）及び式（２）に示されるように、最適化された量子効率に基づく一定の光度で発光する。また、本発明の一実施形態に係る表示装置１００は、発光素子が一定の光度で発光する時間をサブフレーム毎に積算し、各画素の階調を制御することができる。ここで、本発光する時間を積算し、各画素の階調を制御し、各画素の階調を制御することは、アナログ階調制御と呼んでもよい。
図１３（Ｂ）に示すように、１フレーム（１Ｆ）期間は、例えば、第１のサブフレーム期間１ＳＦ、第２のサブフレーム期間２ＳＦ、第３のサブフレーム期間３ＳＦ、及び第４のサブフレーム期間４ＳＦを有する。第１のサブフレーム期間１ＳＦにおいて、例えば、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２はいずれも発光する。第２のサブフレーム期間２ＳＦにおいて、例えば、第１の発光素子ＲＬＥＤ１は発光し、第２の発光素子ＲＬＥＤ２は非発光である。第３のサブフレーム期間３ＳＦにおいて、例えば、第１の発光素子ＲＬＥＤ１は非発光であり、第２の発光素子ＲＬＥＤ２は発光する。第４のサブフレーム期間４ＳＦにおいて、例えば、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２はいずれも非発光である。
本発明の一実施形態に係る表示装置１００は、少なくとも異なる面積を有する２つの発光素子を有し、２つの発光素子のそれぞれの発光又は非発光をサブフレーム毎に制御（デジタル階調制御）することができる。
また、本発明の一実施形態に係る表示装置１００は、図１３（Ａ）に示されるアナログ階調制御と、図１３（Ｂ）に示されるデジタル階調制御を組み合わせて、各発光素子の階調を制御し、各画素の階調を制御することができる。アナログ階調制御とデジタル階調制御を組み合わせることで、表示装置１００は、さらに高階調な映像を表示部５０４に表示することができる。さらに、本発明の一実施形態に係る表示装置１００は、各発光素子の面積を単に２の階乗にするだけでなく、発光素子の面積及び発光素子の発光色に応じて、発光素子毎に異なる量子効率の最適値に基づき輝度が設定される。その結果、表示装置１００は、さらに鮮明な映像を表示部５０４に表示することができる。
なお、本発明の一実施形態に係る表示装置１００において、第１の駆動電圧ＶＤＤＨ１、第２の駆動電圧ＶＤＤＨ２、第３の駆動電圧ＶＤＤＨ３、第４の駆動電圧ＶＤＤＨ４、第５の駆動電圧ＶＤＤＨ５及び第６の駆動電圧ＶＤＤＨ６は、例えば、外部回路から端子電極５１４を経由し、映像信号線駆動回路５０６、走査信号線駆動回路５１０から、各画素（サブ画素）に供給する。駆動電圧を各画素（サブ画素）に供給する構成は、ここで示される構成に限定されない。上記で説明したように、駆動電圧は式（１）、式（２）又は式（３）に基づく輝度によって決定されるが、式（１）、式（２）又は式（３）に基づく輝度のデータと、それぞれの輝度に対する駆動電圧のデータを、例えば、ルックアップテーブルなどの記憶装置に記憶してもよい。本発明の一実施形態に係る表示装置１００は、当該記憶装置を有し、記憶装置から駆動電圧及び輝度のデータを読み出し、読み出した駆動電圧及び輝度に応じて電圧発生回路などを用いて駆動電圧を生成してもよい。
＜５．表示装置１００の断面の一例＞
図１４は、本発明の一実施形態に係る表示装置１００の断面の一例を示す断面図である。具体的には、図１４は、図３に示すサブ画素１２０ＡのＡ１とＡ２の断面に沿った断面図である。図１４に示す断面は、本発明の一実施形態に係る表示装置１００の断面の一例であって、表示装置１００の断面は、図１４に示すに限定されない。図１～図１３と同一、又は類似する構成については、ここでの説明を省略する。
表示装置１００において、半導体層７０Ａ、７０Ｂ、７０Ｃ及び７０Ｄが、基板５０２の上面に、任意の構成である下地膜５０１を介して、設けられる。
第１の発光素子駆動部１０８Ａの駆動トランジスタＤＲＴ及び選択トランジスタＳＳＴ、第２の発光素子駆動部１０８Ｂの駆動トランジスタＤＲＴ及び選択トランジスタＳＳＴが、下地膜５０１の上側に設けられる。第１の発光素子駆動部１０８Ａの駆動トランジスタＤＲＴは、半導体層７０Ａ、ゲート絶縁膜５０、ゲート電極７２Ａ（６２０）、ソース電極８４Ａ（６１０）、ドレイン電極８６Ａ（６３０）を含む。第１の発光素子駆動部１０８Ａの駆動トランジスタＳＳＴは、半導体層７０Ｂ、ゲート絶縁膜５０、ゲート電極７２Ｂ（４１０）、ソース電極８４Ｂ（ノードＡ）、ドレイン電極８６Ｂ（６３０）を含む。
第２の発光素子駆動部１０８Ｂの駆動トランジスタＤＲＴは、半導体層７０Ｂ、ゲート絶縁膜５０、ゲート電極７２Ｃ（４１０）、ソース電極８４Ｃ（６１０）、ドレイン電極８６Ｃ（６３０）を含む。第２の発光素子駆動部１０８Ｂの駆動トランジスタＳＳＴは、半導体層７０Ｄ、ゲート絶縁膜５０、ゲート電極７２Ｄ（４１０）、ソース電極８４Ｄ（ノードＡ）、ドレイン電極８６Ｄ（６３０）を含む。ソース電極又はドレイン電極は、半導体層７０Ａ、７０Ｂ、７０Ｃ及び７０Ｄに不純物を注入することで形成されてもよい。
ゲート電極７２Ａ、７２Ｂ、７２Ｃ及び７２Ｄのそれぞれは、ゲート絶縁膜５０を間に挟んで、半導体層７０Ａ、７０Ｂ、７０Ｃ及び７０Ｄと重畳する。半導体層がゲート電極に重なる領域が各トランジスタのチャネル領域である。各半導体層はチャネル領域を挟むようにソース及びドレイン領域を有してもよい。絶縁膜９０がゲート電極上に設けられる。
ソース電極８４Ａ（６１０）、ドレイン電極８６Ａ（６３０）、ソース電極８４Ｂ（ノードＡ）、ドレイン電極８６Ｂ（６３０）、ソース電極８４Ｃ（６１０）、ドレイン電極８６Ｃ（６３０）、ソース電極８４Ｄ（ノードＡ）、及びドレイン電極８６Ｄ（６３０）のそれぞれは、絶縁膜９０又はゲート絶縁膜の一部を露出した開口部７４Ａ，７６Ａ，７４Ｂ、７６Ｂ、７４Ｃ、７６Ｃ、７４Ｄ、及び７６Ｄを介して、半導体層７０Ａ、７０Ｂ、７０Ｃ及び７０Ｄのそれぞれと電気的に接続される。例えば、コンタクトホール２０８も、絶縁膜９０又はゲート絶縁膜の一部を露出した開口部のうちの一つである。
第１平坦化層１０４は、第１導電層１０２上に設けられる。第１平坦化層１０４は、第１導電層１０２の一部を露出する開口部１２２を有する。第２導電層１０６、第１絶縁層１０９、及び第３導電層１１０は、この順に、第１平坦化層１０４上に設けられる。第１絶縁層１０９は、第１導電層１０２の一部を露出する開口部１２２を有する。第３導電層１１０は、開口部１２２を介して、第１導電層１０２と電気的に接続される。
第２平坦化層１１２は、第３導電層１１０上に設けられる。第２平坦化層１１２は、開口部１２６と、開口部１２８とを有する。開口部１２６及び開口部１２８では、第３導電層１１０の一部が露出される。第４導電層１１４及び第５導電層１１６は、この順に、第２平坦化層１１２上に設けられる。第４導電層１１４は、開口部１２６を介して第３導電層１１０と電気的に接続される。また、第４導電層１１４は、開口部１２８を介して第３導電層１１０と電気的に接続される。
第３平坦化層１１８は、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２が第３平坦化層１１８内に埋設されるように設けられる。なお、図示は省略するが、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２も、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２と同様に、第３平坦化層１１８内に埋設されるように設けられる。第３平坦化層１１８は、第５導電層１１６の一部が露出された開口部１３０を有する。第６導電層１５０は、第３平坦化層１１８上に設けられ、開口部１４０を介して第５導電層１１６と電気的に接続される。
絶縁膜９０は各トランジスタ上に設けられる。絶縁膜９０はトランジスタやその他の半導体素子に起因する凹凸を吸収し平坦な表面を与える機能を有する。絶縁膜９０は、膜表面の平坦性に優れるアクリル、ポリイミド等から選ばれた有機化合物材料を用いることができる。
第１導電層１０２には、ソース電極８４Ａ（６１０）、ドレイン電極８６Ａ（６３０）、ソース電極８４Ｂ（ノードＡ）、ドレイン電極８６Ｂ（６３０）、ソース電極８４Ｃ（６１０）、ドレイン電極８６Ｃ（６３０）、ソース電極８４Ｄ（ノードＡ）、及びドレイン電極８６Ｄ（６３０）、映像信号線４０９ａ及び４０９ｂ、第１の駆動電源線ＰＶＤＤ１及び第２の駆動電源線ＰＶＤＤ２、第１の電極配線２１０が設けられる。第１導電層１０２は、絶縁膜９０又はゲート絶縁膜の一部を露出した開口部によって、ゲート電極７２Ａ（６２０）、ゲート電極７２Ｂ（４１０）、ゲート電極７２Ｃ（４１０）、及びゲート電極７２Ｄ（４１０）と接続されてもよい。なお、第１の配線２０６、ゲート電極７２Ａ（６２０）、ゲート電極７２Ｂ（４１０）、ゲート電極７２Ｃ（４１０）、及びゲート電極７２Ｄ（４１０）は、第１導電層１０２に対してゲート絶縁膜５０が設けられる側に設けられる。第１導電層１０２、第１の配線２０６及び各ゲート電極の材料として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、またはタングステン（Ｗ）などの金属、又はこれらの合金を用いることができる。また、第１導電層１０２は、単層または積層とすることができる。
第２導電層１０６には、例えば、保持容量素子ＳＣ１の第１の電極６４０及び保持容量素子ＳＣ２の第１の電極６４０が設けられる。第２導電層１０６の材料として、例えば、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電材料を用いることができる。
第３導電層１１０は、第１導電層１０２と第４導電層１１４とを接続するための配線層として機能することができる。例えば、第１の発光素子駆動部１０８Ａの保持容量素子ＳＣ１の第２の電極６５０及び第２の発光素子駆動部１０８Ｂの保持容量素子ＳＣ２の第２の電極６５０が第３導電層１１０に設けられる。第３導電層１１０の材料として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、またはタングステン（Ｗ）などの金属、もしくはこれらの合金を用いることができる。また、第１導電層１０２は、単層または積層とすることができる。
第４導電層１１４は、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２を実装するための電極パッドとして機能することができる。例えば、第１の発光素子ＲＬＥＤ１の第１の電極６６０及び第２の発光素子ＲＬＥＤ２の第１の電極６６０が第４導電層１１４に設けられる。また、第４導電層１１４は、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２から出射された光を反射する反射層として機能することができる。第４導電層１１４として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、またはタングステン（Ｗ）などの金属、もしくはこれらの合金を用いることができる。また、第１導電層１０２は、単層または積層とすることができる。
第５導電層１１６は、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２を接合するための接合層として機能することができる。第５導電層１１６として、例えば、銀ペースト、ハンダ、または異方性導電膜（ＡＣＦ）を用いることができる。
第６導電層１５０は、第１の発光素子ＲＬＥＤ１の第１の電極６６０及び第２の発光素子ＲＬＥＤ２の第１の電極６６０、第１の発光素子ＧＬＥＤ１の第１の電極６６０及び第２の発光素子ＧＬＥＤ２の第１の電極６６０、第１の発光素子ＢＬＥＤ１の第１の電極６６０及び第２の発光素子ＢＬＥＤ２の第１の電極６６０、即ち、カソード電極を引き回すための配線層として機能することができる。即ち、カソード電極に接続される又はカソード電極として機能する基準電圧線ＰＶＳＳが第６導電層１５０上に設けられる。また、第６導電層１５０は、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２から出射された光を透過する透過層として機能することができる。第６導電層１５０として、例えば、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電材料を用いることができる。
第１絶縁層１０９は、第２導電層１０６と第３導電層１１０とを離隔し、絶縁化することができる。第１絶縁層１０９の材料として、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、または窒化アルミニウム（ＡｌＮｘ）などの無機絶縁材料を用いることができる。ここで、ＳｉＯｘＮｙおよびＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物およびアルミニウム化合物である。また、ＳｉＮｘＯｙおよびＡｌＮｘＯｙは、窒素よりも少ない量の酸素を含有するシリコン化合物およびアルミニウム化合物である。また、第１絶縁層１０９は、無機絶縁材料だけでなく、有機絶縁材料を用いることもできる。有機絶縁材料として、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などを用いることができる。第１絶縁層１０９は、無機絶縁層材料および有機絶縁材料が各々単独で用いられてもよく、これらが積層されてもよい。
第１平坦化層１０４および第２平坦化層１１２は、それぞれの下方に位置する層の凹凸を平坦にすることができる。また、第１平坦化層１０４は、電流供給線２４４を他の導電層から離隔し、絶縁化することができる。第１平坦化層１０４および第２平坦化層１１２の各々の材料として、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、またはシロキサン樹脂などの有機樹脂を用いることができる。第１平坦化層１０４および第２平坦化層１１２の各々は、有機樹脂が単独で用いられてもよく、積層されていてもよい。
第３平坦化層１１８は、第６導電層を形成するにあたり、第１の発光素子ＲＬＥＤ１及び第２の発光素子ＲＬＥＤ２、第１の発光素子ＧＬＥＤ１及び第２の発光素子ＧＬＥＤ２、第１の発光素子ＢＬＥＤ１及び第２の発光素子ＢＬＥＤ２との段差を低減し、平坦にすることができる。第３平坦化層１１８の材料として、例えば、感光性アクリルまたは感光性ポリイミドなどの感光性有機材料を用いることができる。
本発明の一実施形態における表示装置は、上述した積層構造を有することができる。本発明の一実施形態における表示装置は、上述した積層構造を有し、表示装置の長期信頼性の低下を抑制する。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
５０：ゲート絶縁膜、７０Ａ：半導体層、７０Ｂ：半導体層、７０Ｃ：半導体層、７０Ｄ：半導体層、７２Ａ：ゲート電極、７２Ｂ：ゲート電極、７２Ｃ：ゲート電極、７２Ｄ：ゲート電極、７４Ａ：開口部、７４Ｂ：開口部、７４Ｃ：開口部、７４Ｄ：開口部、７６Ａ：開口部、７６Ｂ：開口部、７６Ｃ：開口部、８４Ａ：ソース電極、８４Ｂ：ソース電極、８４Ｃ：ソース電極、８４Ｄ：ソース電極、８６Ａ：ドレイン電極、８６Ｂ：ドレイン電極、８６Ｃ：ドレイン電極、８６Ｄ：ドレイン電極、９０：絶縁膜、１００：表示装置、１０２：第１導電層、１０４：第１平坦化層、１０６：第２導電層、１０８Ａ：第１の発光素子駆動部、１０８Ｂ：第２の発光素子駆動部、１０９：第１絶縁層、１１０：第３導電層、１１２：第２平坦化層、１１４：第４導電層、１１６：第５導電層、１１８：第３平坦化層、１２０：画素、１２０Ａ：サブ画素、１２０Ｂ：サブ画素、１２０Ｃ：サブ画素、１２２：開口部、１２６：開口部、１２８：開口部、１３０：開口部、１４０：開口部、１５０：第６導電層、２０６：第１の配線、２０８：コンタクトホール、２１０：第１の電極配線、２１２：第１の電極、２１６：第２の配線、２１８：コンタクトホール、２２０：第２の電極配線、２２２：第２の電極、２４４：電流供給線、４０８：走査信号線、４０９：映像信号線、４０９ａ：映像信号線、４０９ｂ：映像信号線、４１０：ゲート電極、４１２：第１リセット信号線、４１４：第２リセット電圧線、４１６：初期化制御線、４１８：発光制御線、４２８：第１の駆動電源線、４２９：第２の駆動電源線、５０１：下地膜、５０２：基板、５０４：表示部、５０６：映像信号線駆動回路、５１０：走査信号線駆動回路、５１２：コネクタ、５１４：端子電極、５１６：周辺領域、５１８：制御回路、６１０：第２の電極、６１０：ソース電極、６２０：第１の電極（ゲート電極）、６２０：第１の電極、６２０：ゲート電極、６３０：第３の電極、６３０：ドレイン電極、６４０：第１の電極、６５０：第２の電極、６６０：第１の電極、６７０：第２の電極

Claims (7)

  1. 第１の方向と、前記第１の方向に交差する第２の方向に配列する複数の画素と、
    前記複数の画素のそれぞれに含まれる複数のサブ画素と、
    前記複数のサブ画素のうち1つのサブ画素に含まれ、第１の光度Ｌ１で発光する第１のＬＥＤチップと、
    前記1つのサブ画素に含まれ、第２の光度Ｌ２で発光する第２のＬＥＤチップと、
    前記第１のＬＥＤチップに、前記第１の光度Ｌ１に対応する第１の電圧を供給する第１の配線と、
    前記第２のＬＥＤチップに、前記第２の光度Ｌ２に対応する第２の電圧を供給する第２の配線と、
    を有し、
    前記第１のＬＥＤチップと、前記第２のＬＥＤチップとは、同一の色で発光するように構成され、
    前記第１のＬＥＤチップの前記第１の光度Ｌ１は、前記第１のＬＥＤチップのチップ面積Ｓ１及び輝度ＥＱＥＬ１を用いて、式（１）に基づき算出され、
    Figure 0007561518000006
    前記第２のＬＥＤチップの前記第２の光度Ｌ２は、前記第２のＬＥＤチップのチップ面積Ｓ２及び輝度ＥＱＥＬ２を用いて、式（２）に基づき算出され、
    Figure 0007561518000007
    前記輝度ＥＱＥＬ１は、外部量子効率が最大値となる電流密度で前記第１のＬＥＤチップが発光するときの前記第１のＬＥＤチップの輝度であり、
    前記輝度ＥＱＥＬ２は、外部量子効率が最大値となる電流密度で前記第２のＬＥＤチップが発光するときの前記第２のＬＥＤチップの輝度であり、
    前記チップ面積Ｓ１は、前記チップ面積Ｓ２の２ ｎ 倍（ｎは１以上の整数）であり、
    前記輝度ＥＱＥＬ１における前記第１のＬＥＤチップの電流密度は、前記輝度ＥＱＥＬ２における前記第２のＬＥＤチップの電流密度よりも小さくなるように構成される、表示装置。
  2. 前記第１の電圧は前記第２の電圧よりも小さい、請求項１に記載の表示装置。
  3. 前記複数の画素が発光する又は非発光であるフレーム期間は、第１のサブフレーム期間と第２のサブフレーム期間を含み、
    前記フレーム期間において、前記第１のＬＥＤチップの発光又は非発光と前記第２のＬＥＤチップの発光又は非発光とは第１の制御信号によって制御される、
    請求項１に記載の表示装置。
  4. 前記第１のサブフレーム期間において、
    前記第１のＬＥＤチップが発光するとき、前記第２のＬＥＤチップが発光する又は非発光であり、
    前記第１のＬＥＤチップが非発光のとき、前記第２のＬＥＤチップが発光する又は非発光である、
    請求項３に記載の表示装置。
  5. 前記第１のＬＥＤチップが発光している時間又は非発光である時間は、第２の制御信号によって制御され、前記第１のサブフレーム期間と前記第２のサブフレーム期間とにおいて異なり、
    前記第２のＬＥＤチップが発光している時間又は非発光である時間は、第３の制御信号によって制御され、前記第１のサブフレーム期間と前記第２のサブフレーム期間とにおいて異なる、
    請求項４に記載の表示装置。
  6. 前記第１のＬＥＤチップと前記第２のＬＥＤチップとはそれぞれが、第１の電極と第２の電極とを有し、
    前記第１のＬＥＤチップの第１の電極に供給される電圧と、前記第２のＬＥＤチップの第１の電極に供給される電圧とは異なる、
    請求項５に記載の表示装置。
  7. 前記1つのサブ画素は、第１の容量及び第２の容量を有し、
    前記第１の容量の第１の電極は、前記第１のＬＥＤチップの前記第１の電極に接続され、
    前記第２の容量の第１の電極は、前記第２のＬＥＤチップの前記第１の電極に接続され、
    前記第１のＬＥＤチップの前記第２の電極は前記第２のＬＥＤチップの前記第２の電極に接続され、同一の電圧が供給される、
    請求項６に記載の表示装置。
JP2020086041A 2020-05-15 2020-05-15 表示装置 Active JP7561518B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020086041A JP7561518B2 (ja) 2020-05-15 2020-05-15 表示装置
US17/238,216 US11328659B2 (en) 2020-05-15 2021-04-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020086041A JP7561518B2 (ja) 2020-05-15 2020-05-15 表示装置

Publications (2)

Publication Number Publication Date
JP2021179571A JP2021179571A (ja) 2021-11-18
JP7561518B2 true JP7561518B2 (ja) 2024-10-04

Family

ID=78511374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020086041A Active JP7561518B2 (ja) 2020-05-15 2020-05-15 表示装置

Country Status (2)

Country Link
US (1) US11328659B2 (ja)
JP (1) JP7561518B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022187245A1 (en) * 2021-03-04 2022-09-09 Apple Inc. Displays with reduced temperature luminance sensitivity
CN115602125A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司（Kr） 选通驱动器和使用其的显示装置
TW202412355A (zh) * 2022-09-06 2024-03-16 錼創顯示科技股份有限公司 微型發光二極體顯示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041560A (ja) 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US20180190625A1 (en) 2015-07-07 2018-07-05 Apple Inc. Quantum dot integration schemes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017129981A1 (de) * 2017-12-14 2019-06-19 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Betriebsverfahren für eine Anzeigevorrichtung
JP7109957B2 (ja) 2018-03-27 2022-08-01 株式会社ジャパンディスプレイ 表示装置
US11037912B1 (en) * 2020-01-31 2021-06-15 X Display Company Technology Limited LED color displays with multiple LEDs connected in series and parallel in different sub-pixels of a pixel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041560A (ja) 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US20180190625A1 (en) 2015-07-07 2018-07-05 Apple Inc. Quantum dot integration schemes

Also Published As

Publication number Publication date
US11328659B2 (en) 2022-05-10
JP2021179571A (ja) 2021-11-18
US20210358392A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US11908409B2 (en) Display apparatus
US8004480B2 (en) Organic light emitting display
KR100523458B1 (ko) 표시장치
JP6996855B2 (ja) 表示装置の駆動方法
JP7561518B2 (ja) 表示装置
JP7048305B2 (ja) 表示装置
JP6228735B2 (ja) 表示装置
WO2019235114A1 (ja) 表示装置及び表示装置の駆動方法
US11811002B2 (en) Display with dual red emitters
JP7451328B2 (ja) 表示装置
JP7261071B2 (ja) 表示装置
JP6116186B2 (ja) 表示装置
US20210383744A1 (en) Display device
JP4776328B2 (ja) 発光表示パネル，発光表示装置および発光表示装置の駆動方法
JP6186127B2 (ja) 表示装置
KR20060096857A (ko) 표시 장치 및 그 구동 방법
JP2009115840A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP7362742B2 (ja) 表示装置
CN114551514A (zh) 透明显示装置
KR20210131853A (ko) 디스플레이 모듈
US12062333B2 (en) Pixel and display device including the same
JP5442678B2 (ja) 表示装置
JP5201712B2 (ja) 表示装置
KR20240136501A (ko) 표시장치
JP2007003792A (ja) 表示装置及びアレイ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240924

R150 Certificate of patent or registration of utility model

Ref document number: 7561518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150