[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018093135A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2018093135A
JP2018093135A JP2016237583A JP2016237583A JP2018093135A JP 2018093135 A JP2018093135 A JP 2018093135A JP 2016237583 A JP2016237583 A JP 2016237583A JP 2016237583 A JP2016237583 A JP 2016237583A JP 2018093135 A JP2018093135 A JP 2018093135A
Authority
JP
Japan
Prior art keywords
region
electrode
trench
semiconductor
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016237583A
Other languages
English (en)
Other versions
JP6632513B2 (ja
Inventor
真也 京極
Shinya Kyogoku
真也 京極
良介 飯島
Ryosuke Iijima
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016237583A priority Critical patent/JP6632513B2/ja
Priority to US15/692,935 priority patent/US10304950B2/en
Publication of JP2018093135A publication Critical patent/JP2018093135A/ja
Application granted granted Critical
Publication of JP6632513B2 publication Critical patent/JP6632513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】絶縁特性を向上できる半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体層装置は、電極、半導体層及び第１絶縁部を含む。電極は、第１、第２電極領域とを含み第１方向に延びる。半導体層は、第１〜第３半導体領域、第３、第４部分領域を含む。第１半導体領域は、第１、第２部分領域を含み第１導電形である。第１部分領域は、第２方向において第１電極領域と離れる。第１、第２部分領域を結ぶ方向は、第３方向に沿う。第２半導体領域は、第２方向において第２部分領域と離れ、第１導電形である。第３半導体領域は、第２部分領域と第２半導体領域との間に設けられ、第２導電形である。第１絶縁部は、電極と半導体層の間に設けられる。第１絶縁部の、第１電極領域と第２半導体領域との間の幅よりも、第１絶縁部の、第２電極領域と第４部分領域との間の幅は、広い。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置において、絶縁特性の向上が望まれる。
特開２０１２−２０９３４４号公報
本発明の実施形態は、絶縁特性を向上できる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体層装置は、第１電極、半導体層及び第１絶縁部を含む。前記第１電極は、第１電極領域と第２電極領域とを含み第１方向に沿って延びる。前記第１電極領域及び前記第２電極領域を結ぶ方向は前記第１方向に沿う。前記半導体層は、第１〜第３半導体領域、及び、第３、第４部分領域を含む。前記第１半導体領域は、第１部分領域及び第２部分領域を含み第１導電形である。前記第１部分領域は、前記第１方向と交差する第２方向において前記第１電極領域と離れる。前記第１部分領域及び前記第２部分領域を結ぶ方向は、前記第１方向及び前記第２方向と交差する第３方向に沿う。前記第２半導体領域は、前記第２方向において前記第２部分領域と離れ、前記第１導電形である。前記第３半導体領域は、前記第２方向において前記第２部分領域と前記第２半導体領域との間に設けられ、第２導電形である。前記第３部分領域は、前記第２方向において前記第２電極領域と離れる。前記第１部分領域及び前記第３部分領域を結ぶ方向は、前記第１方向に沿う。前記第４部分領域は、前記第３方向において前記第２電極領域と離れる。前記第１絶縁部は、前記第２方向において前記第１電極領域と前記第１部分領域との間、前記第３方向において前記第１電極領域と前記第２部分領域の一部との間、前記第３方向において前記第１電極領域と前記第３半導体領域との間、前記第３方向において前記第１電極領域と前記第２半導体領域との間、前記第２方向において前記第２電極領域と前記第３部分領域との間、及び、前記第３方向において前記第２電極領域と前記第４部分領域との間に設けられる。前記第１絶縁部は、第１幅及び第２幅を有する。前記第１幅は、前記第１電極領域と前記第２半導体領域との間の前記第３方向に沿った長さである。前記第２幅は、前記第２電極領域と前記第４部分領域との間の前記第３方向に沿った長さである。前記第２幅は前記第１幅よりも広い。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る半導体装置を例示する模式図である。 図２は、第１の実施形態に係る半導体装置を例示する模式的断面図である。 図３（ａ）〜図３（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図４（ａ）〜図４（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図５（ａ）〜図５（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図６（ａ）〜図６（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図７（ａ）〜図７（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図８（ａ）〜図８（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図９（ａ）〜図９（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図１０（ａ）〜図１０（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図１１（ａ）〜図１１（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 図１２（ａ）〜図１２（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。 第１の実施形態に係る半導体装置を例示する模式的平面図である。 図１４（ａ）及び図１４（ｂ）は、第１の実施形態に係る別の半導体装置を例示する模式図である。 第２の実施形態に係る半導体装置を例示する模式的断面図である。 第２の実施形態に係る別の半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る半導体装置を例示する模式図である。
図２は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１（ａ）は、図１（ｂ）の矢印ＡＡから見た平面である。図１（ａ）においては、一部の要素を透過してみた状態が図示されている。図１（ｂ）、図１（ｃ）及び図１（ｄ）は、それぞれ、図１（ａ）のＡ１−Ａ２線、Ａ３−Ａ４線、及び、Ａ５−Ａ６線の断面図である。図２は、図１（ａ）のＢ１−Ｂ２線断面図である。
図１（ａ）及び図２に示すように、実施形態に係る半導体装置１１０は、第１電極２１、半導体層１０ｓ及び第１絶縁部３１を含む。
第１電極２１は、第１方向Ｄ１に延びる。第１電極２１は、第１電極領域２１ａ及び第２電極領域２１ｂを含む。第１電極領域２１ａ及び第２電極領域２１ｂを結ぶ方向は、第１方向Ｄ１に沿う。
第１電極２１は、第３電極領域２１ｃをさらに含んでも良い。第３電極領域２１ｃは、第１電極領域２１ａ及び第２電極領域２１ｂの間に位置する。第１電極領域２１ａは、例えば、アクティブエリア内の領域に対応する。第２電極領域２１ｂ及び第３電極領域２１ｃを含む領域が、端部に対応する。
図１（ａ）に示すように、複数の第１電極２１が設けられている。複数の第１電極２１のそれぞれの端が、第４電極領域２１ｄにより接続されている。
図１（ｂ）に示すように、半導体層１０ｓは、第１半導体領域１１、第２半導体領域１２及び第３半導体領域１３を含む。この例では、半導体層１０ｓは、第４半導体領域１４をさらに含む。
第１半導体領域１１は、第１部分領域１０ａ及び第２部分領域１０ｂを含む。第１半導体領域１１は、第１導電形である。第１部分領域１０ａは、第２方向Ｄ２において、第１電極領域２１ａと離れる。第２方向Ｄ２は、第１方向Ｄ１と交差する。例えば、第１部分領域１０ａは、第１電極領域２１ａの下に位置する。第１部分領域１０ａ及び第２部分領域１０ｂを結ぶ方向は、第３方向Ｄ３に沿う。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２と交差する。
第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。第２方向Ｄ２は、Ｚ軸方向に沿う。第３方向Ｄ３は、例えば、Ｙ軸方向に沿う。
第２半導体領域１２は、第２方向Ｄ２において、第２部分領域１０ｂと離れる。第２半導体領域１２は、第１導電形である。
第３半導体領域１３は、第２方向Ｄ２において、第２部分領域１０ｂと第２半導体領域１２との間に設けられる。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり第２導電形がｐ形である。実施形態において、第１導電形がｐ形であり第２導電形がｎ形でも良い。以下の説明の例では、第１導電形がｎ形であり第２導電形がｐ形である。
図１（ｂ）に示すように、第１絶縁部３１は、第２方向Ｄ２において第１電極領域２１ａと第１部分領域１０ａとの間に設けられる。第１絶縁部３１は、第３方向Ｄ３において第１電極領域２１ａと第２部分領域１０ｂの一部との間にも設けられる。第１絶縁部３１は、第３方向Ｄ３において第１電極領域２１ａと第３半導体領域１３との間にも設けられる。第１絶縁部３１は、第３方向Ｄ３において第１電極領域２１ａと第２半導体領域１２との間にも設けられる。
図１（ｄ）に示すように、半導体層１０ｓは、第３部分領域１０ｃ及び第４部分領域１０ｄをさらに含む。
図１（ｄ）に示すように、第１絶縁部３１は、第２方向Ｄ２において、第２電極領域１ｂと第３部分領域１０ｃとの間にも設けられる。第１絶縁部３１は、第３方向Ｄ３において第２電極領域２１ｂと第４部分領域１０ｄとの間に設けられる。
図１（ｄ）及び図２に示すように、第３部分領域１０ｃは、第２方向Ｄ２において、第２電極領域２１ｂと離れる。第１部分領域１０ａ及び第３部分領域１０ｃを結ぶ方向は、第１方向Ｄ１に沿う。
図１（ｄ）に示すように、第４部分領域１０ｄは、第３方向Ｄ３において第２電極領域２１ｂと離れる。
図１（ｃ）に示すように、この例では、半導体層１０ｓは、第５部分領域１０ｅ及び第６部分領域１０ｆをさらに含む。第５部分領域１０ｅは、第２方向Ｄ２において第３電極領域２１ｃと離れる。第６部分領域１０ｆは、第３方向Ｄ３において第３電極領域２１ｃと離れる。第５部分領域１０ｅは、第１部分領域１０ａ及び第３部分領域１０ｃの間に位置する。第６部分領域１０ｆは、第２部分領域１０ｂ及び第４部分領域１０ｄの間に位置する。
図１（ｂ）に示すように、この例では、半導体層１０ｓは、第４半導体領域１４をさらに含む。第４半導体領域１４は、第２導電形（この例ではｐ形）である。第３方向Ｄ３において、第４半導体領域１４と第１電極領域２１ａとの間に、第２半導体領域１２が位置する。第４半導体領域１４は、第３半導体領域１３と連続する。
図１（ｂ）に示すように、この例では、第２電極２２、第３電極２３及び第２絶縁部３２が設けられる。第２電極２２は、第２半導体領域１２及び第４半導体領域１４と電気的に接続される。第２絶縁部３２の少なくとも一部は、第２電極２２と第１電極領域２１ａとの間に設けられる。第３電極２３は、第１半導体領域１１と電気的に接続される。第２方向Ｄ２において、第１電極領域２１ａと第３電極２３との間に第１半導体領域１１の少なくとも一部が位置する。この例では、第５半導体領域１５をさらに含む。第１半導体領域１１と第３電極２３との間に、第５半導体領域１５が設けられる。第５半導体領域１５は、第１導電形（この例ではｎ形）である。
図１（ａ）においては、第２電極２３及び第２絶縁部３２が省略されている。図１（ａ）は、半導体層１０ｓ、第１電極２１及び第１絶縁部３１のそれぞれの上部のパターン形状が例示されている。
半導体層１０ｓは、例えば、炭化珪素を含む。例えば、第１〜第４半導体領域１１〜１４は、炭化珪素を含む。
第１電極２１は、例えば、ゲート電極として機能する。第２電極２２は、例えば、ソース電極として機能する。第３電極２３は、例えば、ドレイン電極として機能する。第１絶縁部３１のすくなくとも一部は、ゲート絶縁膜として機能する。半導体装置１１０は、例えば、ＭＯＳトランジスタである。
図１（ｂ）及び図１（ｄ）に示すように、第１絶縁部３１は、第１幅ｗ１及び第２幅ｗ２を有する。第１幅ｗ１は、第１電極領域２１ａと第２半導体領域１２との間の第３方向Ｄ３に沿った長さである。第２幅ｗ２は、第２電極領域２１ｂと第４部分領域１０ｄとの間の第３方向Ｄ３に沿った長さである。
実施形態においては、第２幅ｗ２は第１幅ｗ１よりも広い。これにより、絶縁特性を向上できる半導体装置が提供できる。
例えば、第１電極領域２１ａに対応する領域（アクティブエリア内の領域）においては、第１絶縁部３１の厚さ（第１幅ｗ１）は、ゲート絶縁膜としての厚さに設定される。一方、ゲート電極の端部に対応する第２電極領域２１ｂに対応する領域では、第１絶縁部３１の厚さ（第２幅ｗ２）が、厚く設定される。これにより、第２電極領域２１ｂに対応する領域においては、第１絶縁部３１において、高い絶縁特性が得られる。例えば、ゲート電極の端部における絶縁信頼性が向上できる。
図１（ｂ）に示すように、第１絶縁部３１は、第１絶縁部領域３１ａを含む。第１絶縁部領域３１ａは、第１電極領域２１ａと第１部分領域１０ａとの間に位置する例えば、第１幅ｗ１は、第１絶縁部領域３１ａの第２方向Ｄ２に沿う長さ（厚さ）の０．８倍以上５倍以下である。
一方、図１（ｄ）に示すように、第１絶縁部３１は、第２絶縁部領域３１ｂを含む。第２絶縁部領域３１ｂは、第２電極領域２１ｂと第３部分領域１０ｃとの間に位置する。例えば、第２絶縁部領域３１ｂの第２方向Ｄ２に沿う長さ（厚さ）は、第１絶縁部領域３１ａの第２方向Ｄ２に沿う長さ（厚さ）の０．８倍以上５倍以下である。
図１（ｃ）に示すように、半導体装置１１０においては、例えば、第１絶縁部３１は、第２方向Ｄ２において第３電極領域２１ｃと第５部分領域１０ｅとの間、及び、第３方向Ｄ３において第３電極領域２１ｃと第６部分領域１０ｆの一部との間にさらに設けられる。第１絶縁部３１は、第３幅ｗ３をさらに有する。第３幅ｗ３は、第３電極領域２１ｃと第６部分領域１０ｆの上記の一部との間の、第３方向Ｄ３に沿った長さである。第３幅ｗ３は、第１幅ｗ１と第２幅ｗ２との間である。
例えば、第２電極領域２１ｂ及び第３電極領域２１ｃは、ゲート電極の端部の接続領域に対応する。この領域において、第１電極２１と半導体層１０ｓとの間の幅（第３方向Ｄ３に沿った長さ）は、第３電極領域２１ｃから第２電極領域２１ｂに向かう方向に沿って増大する。例えば、第１電極２１と半導体層１０ｓとの間に設けられる絶縁膜(第１絶縁部３１）の幅（第３方向Ｄ３に沿った長さ）が、第３電極領域２１ｃから第２電極領域２１ｂに向かう方向に沿って増大する。これにより、第１絶縁部３１において、高い絶縁特性が得られる。
図１（ｂ）に示すように、この例では、アクティブエリア内の領域において、第１電極２１の上端２１ｕは、半導体層１０ｓの上端よりも下に位置する。例えば、既に説明したように、第２絶縁部３２と第１部分領域１０ａとの間に第１電極領域２１ａが位置している。このとき、第２絶縁部３２の少なくとも一部は、第３方向Ｄ３において第２半導体領域１２と重なる。第１電極領域２１ａ（ゲート電極）の上端２１ｕが第２半導体領域１２の上端１２ｕよりも下に位置することで、第１電極領域２１ａ（ゲート電極）の上端２１ｕにおいて、高い絶縁特性が得られる。
一方、第２電極領域２１ｂの上端は、半導体層１０ｓの上端よりも上に位置する。第３電極領域２１ｃの上端は、半導体層１０ｓの上端よりも上に位置する。
図１（ｂ）及び図２に示すように、第１電極領域２１ａの第２方向Ｄ２に沿った長さを第１長さｔ１とする。図１（ｄ）及び図２に示すように、第２電極領域２１ｂの第２方向Ｄ２に沿った長さを第２長さｔ２とする。第１長さｔ１は、第２長さｔ２よりも短い。
図１（ｃ）に示すように、第３電極領域２１ｃの第２方向Ｄ２に沿った長さを第３長さｔ３とする。たとえば、第３長さｔ３は、例えば、第２長さｔ２よりも短い。
例えば、上記の第１幅ｗ１は、第１電極領域２１ａの上端と第２半導体領域１２との間の第３方向Ｄ３に沿った距離でも良い。第２幅ｗ２は、例えば、第２電極領域２１ｂと、第４部分領域１０ｄの上端と、の間の第３方向Ｄ３に沿った距離でも良い。第３幅ｗ３は、例えば、第３電極領域２１ｃと、第６部分領域１０ｆの上端と、の間の第３方向Ｄ３に沿った距離でも良い。
図２に示すように、この例では、第２電極領域２１ｂ及び第３電極領域２１ｃに対応する部分において、半導体層１０ｓの側面は、傾斜している。
図２に示すように、第１絶縁部３１は、端絶縁部３１ｅを含む。端絶縁部３１ｅは、第１方向Ｄ１において第２電極領域２１ｂと半導体層１０ｓの一部（例えば、第４部分領域１０ｄの一部）との間に設けられている。第２電極領域２１ｂは、電極領域側面２１ｂｘを有している。電極領域側面２１ｂｘは、第１方向Ｄ１において端絶縁部３１ｅと重なる。電極領域側面２１ｂｘは、第２方向Ｄ２（Ｚ軸方向）に対して傾斜している。Ｘ−Ｙ平面と電極領域側面２１ｂｘとの間の角度は、例えば８０度以下である。この角度は、例えば３０度以上でも良い。
例えば、電極領域側面２１ｂｘと第１電極領域２１ａとの間の第１方向Ｄ１に沿った距離は、第１部分領域１０ａから第１電極領域２１ａに向かう方向（下から上に向かう方向）に沿って、増大する。
このような傾斜を設けることで、例えば、端絶縁部３１ｅの付近において、第１絶縁部３１に加わる電界強度を弱めることができる。これにより、第１絶縁部３１において、高い絶縁特性が得られる。
図２に示すように、第１絶縁部３１は、第１絶縁部面３１ｂａを有する。第１絶縁部面３１ｂａは、第１方向Ｄ１において、第２電極領域２１ｂ、及び、半導体層１０ｓの上記の一部（例えば、第４部分領域１０ｄの一部）と重なる。第１絶縁部面３１ｂａは、第２方向Ｄ２（Ｚ軸方向）に対して傾斜している。例えば、第１絶縁部３１は、第２絶縁部面３１ａｂを有する。第２絶縁部面３１ａｂは、第２方向Ｄ２において第１部分領域１０ａと重なる。第２絶縁部面３１ａｂは、第２方向Ｄ２において、第１電極領域２１ａと重なる。第１方向Ｄ１及び第２方向Ｄ２を含む第２平面（例えばＸ−Ｚ平面）で第１絶縁部面３１ｂａを切断したときの、第１絶縁部面３１ｂａを含む線を第１線Ｌ１とする。この第２平面で第２絶縁部面３１ａｂを切断したときの、第２絶縁部面３１ａｂを含む線を第２線Ｌ２とする。第１線Ｌ１と第２線Ｌ２との間の角度を角度θとする。角度θは、９０度未満である。例えば、角度θは、３０度以上８０度以下である。
実施形態において、第４部分領域１０ｄは、例えば、第２導電形（この例ではｐ形)
である。第６部分領域１０ｆは、例えば、第２導電形（この例ではｐ形)である。
以下、本実施形態に係る半導体装置１１０の製造方法の例について説明する。
図３（ａ）〜図３（ｅ）、図４（ａ）〜図４（ｅ）、図５（ａ）〜図５（ｅ）、図６（ａ）〜図６（ｅ）、図７（ａ）〜図７（ｅ）、図８（ａ）〜図８（ｅ）、図９（ａ）〜図９（ｅ）、図１０（ａ）〜図１０（ｅ）、図１１（ａ）〜図１１（ｅ）、及び、図１２（ａ）〜図１２（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する模式図である。
図３（ａ）〜図１２（ａ）は、平面図である。図３（ｂ）〜図１２（ｂ）は、それぞれ、図３（ａ）〜図１２（ａ）のＢ１−Ｂ２線断面図である。図３（ｃ）〜図１２（ｃ）は、それぞれ、図３（ａ）〜図１２（ａ）のＡ１−Ａ２線断面図である。図３（ｄ）〜図１２（ｄ）は、それぞれ、図３（ａ）〜図１２（ａ）のＡ３−Ａ４線断面図である。図３（ｅ）〜図１２（ｅ）は、それぞれ、図３（ａ）〜図１２（ａ）のＡ５−Ａ６線断面図である。
図３（ａ）〜図３（ｅ）に示すように、半導体部材１０Ｆが準備される。半導体部材１０Ｆは、第１半導体層領域１１Ｒを含む。第１半導体層領域１１Ｒは、後述する第１トレンチが形成される領域である。図３（ｃ）に示すように、第１半導体層領域１１Ｒは、第１半導体膜１１Ｆ、第２半導体膜１２Ｆ及び第３半導体膜１３Ｆを含む。この例では、第１半導体層領域１１Ｒは、第４半導体膜１４Ｆをさらに含む。
第１半導体膜１１Ｆは、第１導電形（例えばｎ形）である。第２半導体膜１２Ｆは、第１半導体膜１１Ｆの少なくとも一部の上に設けられる。第２半導体膜１２Ｆは、第１導電形（例えばｎ形）である。第３半導体膜１３Ｆは、第１半導体膜１１Ｆの少なくとも一部と、第２半導体膜１２Ｆとの間に設けられる。第３半導体膜１３Ｆは、第２導電形（例えばｐ形）である。第４半導体膜１４Ｆは、第１半導体膜１１Ｆの別の一部の上に設けられる。第４半導体膜１４Ｆは、第２導電形である。第４半導体膜１４Ｆは、第３半導体膜１３Ｆと接続されている。
半導体部材１０Ｆは、第５半導体領域１５を含んでも良い。第５半導体領域１５は、例えば、基板である。半導体部材１０Ｆは、例えば、ＳｉＣを含む。
以下の図面においては、図の見やすさのために、第１半導体層領域１１Ｒに含まれる複数の半導体膜の図示は、適宜省略される。このような半導体部材１０Ｆに後述する第１トレンチを形成する。第１トレンチは、例えば、以下のようにして形成される。
図３（ａ）〜図３（ｅ）に示すように、半導体部材１０Ｆの上に、第１膜６１を形成する。第１膜６１としては、例えば、酸化シリコンが用いられる。第１膜６１の上に、所定の形状を有する第１レジスト層ＲＬ１を形成する。第１レジスト層ＲＬ１は、例えば、半導体部材１０Ｆ（及び第１膜６１）の外縁部分を覆う。第１レジスト層ＲＬ１の開口部から、第１膜６１の中央部分が露出している。
図４（ａ）〜図４（ｅ）に示すように、ウエットエッチングにより、第１膜６１の一部を除去する。ウエットエッチングには、例えば、フッ酸などが用いられる。図４（ｂ）に示すように、第１膜６１の斜面は、傾斜する。第１レジスト層ＲＬ１を除去する。
図５（ａ）〜図５（ｅ）に示すように、第１膜６１の残った部分、及び、半導体部材１０Ｆの上に、第２膜６２を形成する。第２膜６２には、例えば、酸化シリコンが用いられる。図５（ｂ）に示すように、第２膜６２の表面の一部（外縁の近傍）は、第１膜６２の傾斜した側面に応じて、傾斜する。
図６（ａ）〜図６（ｅ）に示すように、第２膜６２の一部、及び、第１膜６１の一部を、図示しないマスクを用いて、ドライエッチングにより除去する。ドライエッチングには、例えば、反応性イオンエッチングなどが用いられる。第２膜６２の一部が除去された領域において、半導体部材１０Ｆが露出する。図６（ｂ）に示すように、傾斜した斜面を有する第１膜６１が露出する。
図７（ａ）〜図７（ｅ）に示すように、第２膜６２及び第１膜６１をマスクとして用いて、半導体部材１０Ｆを除去する。除去には、例えば、反応性イオンエッチングを用いたドライエッチングが用いられる。これにより、第１トレンチＴ１が形成される。図７（ｂ）に示すように、第１トレンチＴ１の形状は、傾斜した斜面を有する第１膜６１の形状を反映する。
図７（ｂ）〜図７（ｅ）に示すように、第１トレンチＴ１は、第１半導体層領域１１Ｒの中央部分においては深い。端部分においては、第１トレンチＴ１は、浅い。
実施形態に係る製造方法は、半導体部材１０Ｆに、このような第１トレンチＴ１を形成することを含む。
図７（ａ）に示すように、第１トレンチＴ１は、第１方向Ｄ１に延びる。第１トレンチＴ１は、第１トレンチ領域Ｔａ１と、第２トレンチ領域Ｔｂ１と、第３トレンチ領域Ｔｃ１と、を含む。第１トレンチ領域Ｔａ１と第２トレンチ領域Ｔｂ１とを結ぶ方向は、第１方向Ｄ１に沿う。第３トレンチ領域Ｔｃ１は、第１トレンチ領域Ｔａ１と第２トレンチ領域Ｔｂ１との間にある。
第１トレンチＴ１は、トレンチ深さＴｄ１を有する（図７（ｂ）参照）。トレンチ深さＴｄ１は、第２方向Ｄ２（例えばＺ軸方向）に沿う長さである。第２方向Ｄ２は、第１方向Ｄ１と交差する。トレンチ深さＴｄ１は、第１深さＴｄａ（図７（ｃ）参照）、第２深さＴｄｂ（図７（ｅ）参照）、及び、第３深さＴｄｃ（図７（ｄ）参照）を有する。第１深さＴｄａは、第１トレンチ領域Ｔａ１における深さである。第２深さＴｄｂは、第２トレンチ領域Ｔｂ１における深さである。第３深さＴｄｃは、第３トレンチ領域Ｔｃ１における深さである。
第２深さＴｄｂは、第１深さＴｄａよりも浅い。第３深さＴｄｃは、第１深さＴｄａと第２深さＴｄｂとの間である。トレンチ深さＴｄ１は、第３トレンチ領域Ｔｃ１から第２トレンチ領域Ｔｂ１に向かう方向に沿って減少する。すなわち、第１トレンチＴ１の側面が傾斜する。
第１トレンチ領域Ｔａ１の底部は、第３半導体膜１３Ｆの下端部よりも下に位置している。
一方、図７（ａ）に示すように、第１トレンチＴ１の開口部Ｔｏ１は、開口部幅Ｔｗ１を有する。開口部幅Ｔｗ１は、第３方向Ｄ３に沿った長さである。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２と交差する。開口部幅Ｔｗ１は、第１開口部幅Ｔｗａ（図７（ｃ）参照）、第２開口部幅Ｔｗｂ（図７（ｅ）参照）及び第３開口部幅Ｔｗｃ（図７（ｄ）参照）を有する。第１開口部幅Ｔｗａは、第１トレンチ領域Ｔａ１における幅である。第２開口部幅Ｔｗｂは、第２トレンチ領域Ｔｂ１における幅である。第３開口部幅Ｔｗｃは、第３トレンチ領域Ｔｃ１における幅である。図７（ａ）に示すように、第２開口部幅Ｔｗｂは、第１開口部幅Ｔｗａよりも広い。第３開口部幅Ｔｗｃは、第１開口部幅Ｔｗａと第２開口部幅Ｔｗｂとの間である。開口部幅Ｔｗ１は、第３トレンチ領域Ｔｃ１から第２トレンチ領域Ｔｂ１に向かう方向に沿って増大する。
このような第１トレンチＴ１を形成した後に、第１膜６１及び第２膜６２を除去する。この後、以下をさらに実施する。
図８（ａ）〜図８（ｅ）に示すように、第１トレンチＴ１の表面に、第１絶縁膜ＩＦ１を形成する。この例では、第１絶縁膜ＩＦ１は、半導体部材１０Ｆの上面にも形成される。第１絶縁膜ＩＦ１として、例えば、酸化シリコンが用いられる。
図９（ａ）〜図９（ｅ）に示すように、導電層２１Ｆを形成する。導電層２１Ｆは、第１絶縁膜ＩＦ１の形成の後の第１トレンチＴ１の残りの空間に形成される。導電層２１Ｆは、半導体部材１０Ｆの第１トレンチＴ１が形成されていない他領域１０Ｆｏの上にも形成される。導電層２１Ｆとして、例えばポリシリコンが形成される。導電層２１Ｆは、第１導電領域２１Ｆａ、第２導電領域２１Ｆｂ及び第３導電領域２１Ｆｃを含む。第１導電領域２１Ｆａは、第１トレンチ領域Ｔａ１の上に位置する。第２導電領域２１Ｆｂは、第２トレンチ領域Ｔｂ１の上に位置する。第２導電領域２１Ｆｃは、第３トレンチ領域Ｔｃ１の上に位置する。
図１０（ａ）〜図１０（ｅ）に示すように、マスクＭ１を形成する。マスクＭ１は、第２導電領域２１Ｆｂの一部、及び、第３導電領域２１Ｆｃの一部を覆う。マスクＭ１は、第１導電領域２１Ｆａの上には設けられない。この例では、マスクＭ１は、第４電極領域２１ｄ（図１（ａ）参照）となる部分の上にも設けられる。
マスクＭ１を用いて、導電層２１Ｆをエッチバックする。そして、マスクＭ１を除去する。
これにより、図１１（ａ）〜図１１（ｅ）に示す構造が形成される。図１１（ｃ）に示すように、第１導電領域２１Ｆａの上面２１Ｆａｕを、上記の他領域１０Ｆｏの上面１０Ｆｏｕよりも下にする。
図１１（ｅ）に示すように、第２導電領域２１Ｆｂの上記の一部と、第１絶縁膜ＩＦ１との間の少なくとも一部と、が、互いに離れる。図１１（ｄ）に示すように、第３導電領域２１Ｆｃの上記一部と、第１絶縁膜ＩＦ１との間の少なくとも一部と、が互いに離れる。
図１１（ｃ）に示すように、第１トレンチ領域Ｔａ１において、半導体部材１０Ｆは、側面（第１側面１０ａｓｆ）を有する。図１１（ｅ）に示すように、第２トレンチ領域Ｔｂ１において、半導体部材１０Ｆは、側面（第２側面１０ｂｓｆ）を有する。図１１（ｄ）に示すように、第３トレンチ領域Ｔｃ１において、半導体部材１０Ｆは、側面（第３側面１０ｃｓｆ）を有する。
図１１（ｃ）に示すように、第１側面１０ａｓｆと、第１導電領域２１Ｆａと、の間の第３方向Ｄ３に沿った距離を第１距離ｄ１とする。図１１（ｅ）に示すように、第２側面１０ｂｓｆと、第２導電領域２１Ｆｂの上記の一部と、の間の第３方向Ｄ３に沿った距離を第２距離ｄ２とする。図１１（ｄ）に示すように、第３側面１０ｃｓｆと、第３導電領域２１Ｆｃの上記の一部と、の間の第３方向Ｄ３に沿った距離を第３距離ｄ３とする。
本製造方法においては、第２距離ｄ２を第１距離ｄ１よりも長くする。第３距離ｄ３を第１距離ｄ１と第２距離ｄ２の間にする。
本製造方法では、第２側面１０ｂｓｆと、第２導電領域２１Ｆｂの上記の一部と、の間に空隙が生じる。第３側面１０ｃｓｆと、第３導電領域２１Ｆｃの上記の一部と、の間に空隙が生じる。
以下に説明するように、本製造方法においては、これらの空隙に、絶縁材料を埋め込む。
図１２（ａ）〜図１２（ｅ）に示すように、第２絶縁膜ＩＦ２を形成する。図１２（ｅ）に示すように、第２絶縁膜ＩＦ２は、第２側面１０ｂｓｆと、第２導電領域２１Ｆｂの上記の一部と、の間の空間に形成される。図１２（ｄ）に示すように、第２絶縁膜ＩＦ２は、第３側面１０ｃｓｆと、第３導電領域２１Ｆｃの上記の一部と、の間の空間に形成される。図１２（ｃ）〜図１２（ｅ）に示すように、第２絶縁膜ＩＦ２は、第１導電領域２１Ｆａの上、第２導電領域２１Ｆｂの上、及び、第３導電領域２１Ｆｃの上にも設けられても良い。第２絶縁膜ＩＦ２には、例えば、酸化シリコンが用いられる。
本製造方法は、第２絶縁膜ＩＦ２の形成の後に、第２半導体膜１２Ｆと電気的に接続された電極（第２電極２２）を形成することをさらに含んでも良い。例えば、第２絶縁膜ＩＦ２に、孔が設けられる。この孔は、第２半導体膜１２Ｆ（及び第４半導体膜１４Ｆ）と繋がる。第２絶縁膜ＩＦ２の上、及び、この孔の中に、第２電極２２となる材料が設けられる。
さらに、第５半導体領域１５の下面に、第３電極２３を形成する。このようにして、半導体装置１１０が形成できる。第１トレンチＴ１の中に埋め込まれた導電層２１Ｆが、第１電極２１（例えばゲート電極）なる。第１絶縁膜ＩＦ１の一部が、ゲート絶縁膜となる。本実施形態に係る製造方法によれば、絶縁特性を向上できる半導体装置の製造方法が提供できる。
図１３は、第１の実施形態に係る半導体装置を例示する模式的平面図である。
図１３に示すように、半導体装置１１０において、第１電極２１の第２電極領域２１ｂに接続された第４電極領域２１ｄは、半導体装置１１０の外縁に沿って延びても良い。第４電極領域２１ｄに電気的に接続された第１電極パッド２１Ｅが設けられても良い。第２電極パッド２２Ｅが設けられても良い。第２電極パッド２２Ｅは、上記の第２絶縁膜ＩＦ２に設けられた孔を介して、第２半導体膜１２Ｆ（すなわち、第２半導体領域１２）と電気的に接続される。
図１４（ａ）及び図１４（ｂ）は、第１の実施形態に係る別の半導体装置を例示する模式図である。
図１４（ａ）は、図１４（ｂ）の矢印ＡＡから見た平面である。図１４（ａ）においては、一部の要素を透過してみた状態が図示されている。図１４（ｂ）は、図１４（ａ）のＡ１−Ａ２線の断面図である。
図１４（ａ）及び図１４（ｂ）に示すように、本実施形態に係る半導体装置１１１は、第１電極２１、半導体層１０ｓ及び第１絶縁部３１に加えて、導電部２５をさらに含む。
導電部２５は、第３方向Ｄ３において、第１電極２１の第１電極領域２１ａと離れる。導電部２５は、第１方向Ｄ１に延びる。導電部２５は、第３半導体領域１３と電気的に接続される。
図１４（ｂ）に示すように、第３方向Ｄ３において、導電部２５の少なくとも一部と、第１電極領域２１ａとの間に、第２半導体領域１２の少なくとも一部が位置する。
図１４（ａ）に示すように、この例では、２つの導電部２５が図示されている。２つの導電部２５の間に、第１電極２１が設けられる。複数の第１電極２１が設けられても良い。この場合は、複数の第１電極２１と、複数の導電部２５が、第３方向Ｄ３に沿って交互に並ぶ。
導電部２５により、第１電極領域２１ａの下部における第１絶縁部３１に加わる電界が低くできる。これにより、絶縁特性がさらに向上できる。
（第２の実施形態）
図１５は、第２の実施形態に係る半導体装置を例示する模式的断面図である。
図１５に示すように本実施形態に係る半導体装置１２０において、第５半導体領域１５Ａが設けられている。この他は、半導体装置１１０と同様である。第５半導体領域１５Ａは、第２導電形（例えばｐ形）である。
図１６は、第２の実施形態に係る別の半導体装置を例示する模式的断面図である。
図１６に示すように本実施形態に係る半導体装置１２１においても、第５半導体領域１５Ａが設けられている。この他は、半導体装置１１０と同様である。第５半導体領域１５Ａは、第２導電形（例えばｐ形）である。
半導体装置１２０及び１２１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置１２０及び１２１においても、絶縁特性を向上できる半導体装置が提供できる。
実施形態においては、ゲート電極の幅方向（第３方向Ｄ３）において、ゲート電極と半導体層１０ｓとの間に設けられる絶縁部の厚さ（第３方向Ｄ３に沿う長さ）は、端部において、アクティブエリア内の領域よりも厚くされる。さらに、ゲート電極の端部において、半導体層１０ｓ（トレンチ）の側面が、傾斜している。これにより、絶縁部の絶縁特性が向上できる。例えば、電界集中が緩和される。
例えば、実施形態においては、ソース領域を浅くできる。これにより、例えば、トレンチの開口部の傾斜を緩やかにする参考例よりも、チャネルを短くできる。絶縁特性を向上しつつ、チャネルを短くできる。
実施形態によれば、絶縁特性を向上できる半導体装置及びその製造方法を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、半導体領域、部分領域、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｆ…半導体部材、 １０Ｆｏ…他領域、 １０Ｆｏｕ…上面、 １０ａ〜１０ｆ…第１〜第６部分領域、 １０ａｓｆ、１０ｂｓｆ及び１０ｃｓｆ…第１、第２、第３側面、 １０ｓ…半導体層、 １１〜１４…第１〜第４半導体領域、 １１Ｆ〜１４Ｆ…第１〜第４半導体膜、 １１Ｒ…第１半導体層領域、 １２ｕ…上端、 １５、１５Ａ…第５半導体領域、 ２１〜２３…第１〜第３電極、 ２１Ｅ、２２Ｅ…第１、第２電極パッド、 ２１Ｆ…導電層、 ２１Ｆａ、２１Ｆｂ、２１Ｆｃ…第１、第２、第３導電領域、 ２１Ｆａｕ…上面、 ２１ａ〜２１ｄ…第１〜第４電極領域、 ２１ｂｘ…電極領域側面、 ２１ｕ…上端、 ２５…導電部、 ３１…第１絶縁部、 ３１ａ…第１絶縁部領域、 ３１ａｂ…第２絶縁部面、 ３１ｂ…第２絶縁部領域、 ３１ｂａ…第１絶縁部面、 ３１ｅ…端絶縁部、 ３２…第２絶縁部、 ６１、６２…第１、第２膜、 θ…角度、
１１０、１１１、１２０、１２１…半導体装置、 ＡＡ…矢印、 Ｄ１〜Ｄ３…第１〜第３方向、 ＩＦ１、ＩＦ２…第１、第２絶縁膜、 Ｌ１〜Ｌ４…第１〜第４線、 Ｍ１…マスク、 ＲＬ１…第１レジスト層、 Ｔ１…第１トレンチ、 Ｔａ１〜Ｔｃ１…第１〜第３トレンチ領域、 Ｔｄ１…トレンチ深さ、 Ｔｄａ〜Ｔｄｃ…第１〜第３深さ、 Ｔｏ１…開口部、 Ｔｗ１…開口部幅、 Ｔｗａ〜Ｔｗｃ…第１〜第３開口部幅、 ｄ１〜ｄ３…第１〜第３距離、 ｔ１〜ｔ３…第１〜第３長さ、 ｗ１〜ｗ３…第１〜第３幅

Claims (12)

  1. 第１電極領域と第２電極領域とを含み第１方向に沿って延びる第１電極であって、前記第１電極領域及び前記第２電極領域を結ぶ方向は前記第１方向に沿った前記第１電極と、
    半導体層であって、
    第１部分領域及び第２部分領域を含む第１導電形の第１半導体領域であって、前記第１部分領域は、前記第１方向と交差する第２方向において前記第１電極領域と離れ、前記第１部分領域及び前記第２部分領域を結ぶ方向は、前記第１方向及び前記第２方向と交差する第３方向に沿う、前記第１半導体領域と、
    前記第２方向において前記第２部分領域と離れた前記第１導電形の第２半導体領域と、
    前記第２方向において前記第２部分領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域と、
    前記第２方向において前記第２電極領域と離れた第３部分領域であって、前記第１部分領域及び前記第３部分領域を結ぶ方向は、前記第１方向に沿う前記第３部分領域と、
    前記第３方向において前記第２電極領域と離れた第４部分領域と、
    を含む前記半導体層と、
    前記第２方向において前記第１電極領域と前記第１部分領域との間、前記第３方向において前記第１電極領域と前記第２部分領域の一部との間、前記第３方向において前記第１電極領域と前記第３半導体領域との間、前記第３方向において前記第１電極領域と前記第２半導体領域との間、前記第２方向において前記第２電極領域と前記第３部分領域との間、及び、前記第３方向において前記第２電極領域と前記第４部分領域との間に設けられた第１絶縁部であって、前記第１絶縁部は、第１幅及び第２幅を有し、前記第１幅は、前記第１電極領域と前記第２半導体領域との間の前記第３方向に沿った長さであり、前記第２幅は、前記第２電極領域と前記第４部分領域との間の前記第３方向に沿った長さであり、前記第２幅は前記第１幅よりも広い、前記第１絶縁部と、
    を備えた半導体装置。
  2. 第２絶縁部をさらに備え、
    前記第２絶縁部と前記第１部分領域との間に前記第１電極領域が位置し、
    前記第２絶縁部の少なくとも一部は、前記第３方向において前記第２半導体領域と重なる、請求項１記載の半導体装置。
  3. 前記第１電極領域の前記第２方向に沿った第１長さは、前記第２電極領域の前記第２方向に沿った第２長さよりも短い、請求項１または２に記載の半導体装置。
  4. 前記第１絶縁部は、端絶縁部を含み、
    前記端絶縁部は、前記第１方向において前記第２電極領域と前記半導体層の一部との間に設けられ、
    前記第２電極領域は、前記第１方向において前記端絶縁部と重なる電極領域側面を有し、
    前記電極領域側面は、前記第２方向に対して傾斜した、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記端絶縁部は、第１絶縁部面を有し、
    前記第１絶縁部面は、前記第１方向において、前記第２電極領域及び前記半導体層の前記一部と重なり、
    前記第１絶縁部面は、前記第２方向に対して傾斜した、請求項４記載の半導体装置。
  6. 前記第１絶縁部は、前記第２方向において前記第１部分領域と重なる第２絶縁部面を有し、
    前記第１方向及び前記第２方向を含む第２平面で前記第１絶縁部面を切断したときの前記第１絶縁部面を含む第１線と、前記第２平面で前記第２絶縁部面を切断したときの前記第２絶縁部面を含む第２線と、の間の第２角度は、３０度以上８０度以下である、請求項５記載の半導体装置。
  7. 前記第４部分領域は、前記第２導電形である、請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１電極は、前記第１電極領域及び前記第２電極領域の間の第３電極領域をさらに含み、
    前記半導体層は、
    前記第２方向において前記第３電極領域と離れた第５部分領域と、
    前記第３方向において前記第３電極領域と離れた第６部分領域と、
    をさらに含み、
    前記第５部分領域は、前記第１部分領域及び前記第３部分領域の間に位置し、
    前記第６部分領域は、前記第２部分領域及び前記第４部分領域の間に位置し、
    前記第１絶縁部は、前記第２方向において前記第３電極領域と前記第５部分領域との間、及び、前記第３方向において前記第３電極領域と前記第６部分領域の一部との間にさらに設けられ、
    前記第１絶縁部は、第３幅をさらに有し、
    前記第３幅は、前記第３電極領域と前記第６部分領域の前記一部との間の前記第３方向に沿った長さであり、
    前記第３幅は、前記第１幅と前記第２幅との間である、請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第３幅は、前記第１部分領域から前記第１電極領域に向かう方向に沿って、増大する、請求項８記載の半導体装置。
  10. 前記第１〜第３半導体領域は、炭化珪素を含む、請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第３方向において前記第１電極領域と離れ前記第１方向に延び前記第３半導体領域と電気的に接続された導電部をさらに備え、
    前記第３方向において、前記導電部の少なくとも一部と前記第１電極領域との間に、第２半導体領域の少なくとも一部が位置した、請求項１〜１０のいずれか１つに記載の半導体装置。
  12. 半導体部材に第１方向に延びる第１トレンチを形成し、前記第１トレンチは、第１トレンチ領域と、第２トレンチ領域と、第３トレンチ領域と、を含み、前記第１トレンチ領域と前記第２トレンチ領域とを結ぶ方向は前記第１方向に沿い、前記第３トレンチ領域は前記第１トレンチ領域と前記第２トレンチ領域との間にあり、前記第１トレンチは、前記第１方向と交差する第２方向に沿ったトレンチ深さを有し、前記トレンチ深さは、前記第１トレンチ領域における第１深さ、前記第２トレンチ領域における第２深さ、及び、前記第３トレンチ領域における第３深さを有し、前記第２深さは、前記第１深さよりも浅く、前記第３深さは、前記第１深さと前記第２深さとの間であり、前記トレンチ深さは、前記第３トレンチ領域から前記第２トレンチ領域に向かう方向に沿って減少し、前記第１トレンチの開口部は、前記第１方向及び前記第２方向と交差する第３方向に沿った開口部幅を有し、前記開口部幅は、前記第１トレンチ領域における第１開口部幅、前記第２トレンチ領域における第２開口部、及び、前記第３トレンチ領域における第３開口部を有し、前記第２開口部は、前記第１開口部よりも広く、前記第３開口部幅は、前記第１開口部幅と前記第２開口部幅との間であり、前記開口部幅は、前記第３トレンチ領域から前記第２トレンチ領域に向かう方向に沿って増大し、
    前記第１トレンチの表面に第１絶縁膜を形成し、
    前記第１絶縁膜の形成の後の前記第１トレンチの残りの空間及び前記半導体部材の前記第１トレンチが形成されていない他領域の上に、導電層を形成し、前記導電層は、前記第１トレンチ領域の上の第１導電領域、前記第２トレンチ領域の上の第２導電領域、前記第３トレンチ領域の上の第３導電領域を含み、
    前記第２導電領域の一部及び前記第３導電領域の一部を覆うマスクを用いて前記導電層をエッチバックして、前記第１導電領域の上面を前記他領域の上面よりも下にし、前記第２導電領域の前記一部と前記第１絶縁膜との間の少なくとも一部とを互いに離れさせ、前記第３導電領域の前記一部と前記第１絶縁膜との間の少なくとも一部とを互いに離れさせ、前記第２トレンチ領域における前記半導体部材の第２側面と、前記第２導電領域の前記一部と、の間の前記第３方向に沿った第２距離を、前記第１トレンチ領域における前記半導体部材の第１側面と、前記第１導電領域と、の間の前記第３方向に沿った第１距離よりも長くし、前記第３トレンチ領域における前記半導体部材の第３側面と、前記第３導電領域の前記一部と、の間の前記第３方向に沿った第３距離を前記第１距離と前記第２距離の間にし、
    前記第２側面と、前記第２導電領域の前記一部と、の間の空間、及び、前記第３側面と、前記第３導電領域の前記一部と、の間の空間に、前記第２絶縁膜を形成する、
    ことを備えた半導体装置の製造方法。
JP2016237583A 2016-12-07 2016-12-07 半導体装置及びその製造方法 Active JP6632513B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016237583A JP6632513B2 (ja) 2016-12-07 2016-12-07 半導体装置及びその製造方法
US15/692,935 US10304950B2 (en) 2016-12-07 2017-08-31 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016237583A JP6632513B2 (ja) 2016-12-07 2016-12-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018093135A true JP2018093135A (ja) 2018-06-14
JP6632513B2 JP6632513B2 (ja) 2020-01-22

Family

ID=62244060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016237583A Active JP6632513B2 (ja) 2016-12-07 2016-12-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10304950B2 (ja)
JP (1) JP6632513B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191409A (ja) * 2019-05-23 2020-11-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JPWO2021024916A1 (ja) * 2019-08-06 2021-02-11
CN113921605A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102817292B1 (ko) * 2020-11-30 2025-06-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7588342B2 (ja) * 2020-12-11 2024-11-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US20220271131A1 (en) * 2021-02-23 2022-08-25 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088187A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
JP2011091086A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 半導体装置
JP2012129446A (ja) * 2010-12-17 2012-07-05 Mitsubishi Electric Corp 半導体装置
JP2012209344A (ja) * 2011-03-29 2012-10-25 Toyota Motor Corp 半導体装置
JP2016129226A (ja) * 2014-12-22 2016-07-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500002B2 (ja) 2010-08-31 2014-05-21 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5776610B2 (ja) 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2016039170A (ja) * 2014-08-05 2016-03-22 株式会社東芝 半導体装置
JP2016048747A (ja) 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088187A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
JP2011091086A (ja) * 2009-10-20 2011-05-06 Mitsubishi Electric Corp 半導体装置
JP2012129446A (ja) * 2010-12-17 2012-07-05 Mitsubishi Electric Corp 半導体装置
JP2012209344A (ja) * 2011-03-29 2012-10-25 Toyota Motor Corp 半導体装置
JP2016129226A (ja) * 2014-12-22 2016-07-14 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191409A (ja) * 2019-05-23 2020-11-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN113826213A (zh) * 2019-05-23 2021-12-21 株式会社电装 碳化硅半导体装置及其制造方法
CN113826213B (zh) * 2019-05-23 2023-12-08 株式会社电装 碳化硅半导体装置及其制造方法
JP7420485B2 (ja) 2019-05-23 2024-01-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JPWO2021024916A1 (ja) * 2019-08-06 2021-02-11
JP7586082B2 (ja) 2019-08-06 2024-11-19 住友電気工業株式会社 炭化珪素半導体装置
CN113921605A (zh) * 2020-07-10 2022-01-11 三菱电机株式会社 半导体装置
JP2022015781A (ja) * 2020-07-10 2022-01-21 三菱電機株式会社 半導体装置
JP7515324B2 (ja) 2020-07-10 2024-07-12 三菱電機株式会社 半導体装置
CN113921605B (zh) * 2020-07-10 2025-04-18 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20180158938A1 (en) 2018-06-07
JP6632513B2 (ja) 2020-01-22
US10304950B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
JP2018093135A (ja) 半導体装置及びその製造方法
JP7435672B2 (ja) 半導体装置
US9741838B2 (en) Semiconductor device
JP6666671B2 (ja) 半導体装置
WO2014163058A1 (ja) 半導体装置
US9385230B2 (en) Semiconductor device
JPWO2017010393A1 (ja) 半導体装置および半導体装置の製造方法
US10026833B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6135181B2 (ja) 半導体装置
CN111162121B (zh) 半导体装置
JP2020136472A (ja) 半導体装置
JP2020061412A (ja) 半導体装置
JP2023040134A (ja) 半導体装置
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
CN106486528A (zh) 半导体装置
JP2022140659A (ja) 半導体装置および半導体装置の製造方法
JP2014063771A (ja) 半導体装置
JP5466577B2 (ja) 半導体装置およびその製造方法
CN106449751A (zh) 半导体装置及其制造方法
JP5446297B2 (ja) 半導体装置の製造方法
TWI574405B (zh) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device
JP7147703B2 (ja) 半導体装置
JP2012160601A (ja) 半導体装置の製造方法
JP6177300B2 (ja) 半導体装置
JP2014060336A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191210

R151 Written notification of patent or utility model registration

Ref document number: 6632513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151