JP2016100424A - パワーモジュール - Google Patents
パワーモジュール Download PDFInfo
- Publication number
- JP2016100424A JP2016100424A JP2014235218A JP2014235218A JP2016100424A JP 2016100424 A JP2016100424 A JP 2016100424A JP 2014235218 A JP2014235218 A JP 2014235218A JP 2014235218 A JP2014235218 A JP 2014235218A JP 2016100424 A JP2016100424 A JP 2016100424A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bonding
- sinterable metal
- bonding material
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Powder Metallurgy (AREA)
- Die Bonding (AREA)
Abstract
Description
図1は、この発明の実施の形態1によるパワーモジュール100の要部を示す模式図である。図1(a)は、上面図であり、図1(b)は、図1(a)のA−A’線での矢視断面図である。
図1に示すように、パワーモジュール100は、セラミック絶縁基板1と、セラミック絶縁基板1の両面に設けられた導体層2と、セラミック絶縁基板1の表面側の導体層2上に配置される半導体素子5と、セラミック絶縁基板1の表面側の導体層2と半導体素子5の裏面電極5aとを接合する接合層7とから構成される。
導体層2は、CuやAlなどの金属が用いられ、金属層単独の場合もあり得るし、Auなどの貴金属材料で被覆することもある。
また、半導体素子5裏面の周縁部に対応する位置での導体層2および裏面電極5aの接合面を除く導体層2および裏面電極5aの全接合面との接合に、金属微粒子径の大きい焼結性金属接合材料4を用いたことにより、金属微粒子径の小さい焼結性金属接合材料のみの場合に比べて、金属粒子の周りの保護膜の総量が少ないだけでなく、焼結前には金属微粒子間に有機成分の抜け道となる空隙を確保でき、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。
さらに、半導体素子5裏面より外側で、加圧が困難な領域の接合層7の端部おいても、金属微粒子径の小さい焼結性金属接合材料6を用いたことにより、導体層との接触面積を増やすことができ、剥離を防ぐことができる。
実施の形態1では、半導体素子5裏面の周縁部に対応する位置での接合層7は、半導体素子5裏面とセラミック絶縁基板1の表面側の導体層2との両方に金属微粒子径の小さい焼結性金属接合材料6が接合する構成としたが、実施の形態2では、半導体素子5の裏面電極の全接合面に金属微粒子径の大きい焼結性金属接合材料4が接合する場合について示す。
図4(b)に示すように、この実施の形態2におけるパワーモジュール200では、接合層7は、半導体素子5裏面には、裏面電極5aの全接合面に粒子径が大きい焼結性金属接合材料6で接合し、セラミック絶縁基板1の表面側の導体層2には、半導体素子5裏面の周縁部に対応する位置の接合面とは粒子径が小さい焼結性金属接合材料4で、半導体素子5裏面の周縁部に対応する位置以外の接合面とは粒子径が大きい焼結性金属接合材料6で接合している。
パワーモジュール200のその他の構成については、実施の形態1のパワーモジュール100と同様であり、その説明を省略する。
また、半導体素子裏面より外側で、加圧が困難な領域の接合層の端部おいては、導体層の接合面との接触面積を増やすことで、剥離を防ぐことができる。
さらに、金属微粒子径の小さい焼結性金属接合材料6の使用量を抑えたことで、コストを低減できる。
実施の形態1および実施の形態2では、接合層7を形成する金属微粒子径の異なる焼結性金属接合材料4と焼結性金属接合材料6を、半導体素子5の周縁部と周縁部以外の位置に基づいて配置したが、実施の形態3では、セラミック絶縁基板上の導体層、半導体素子の裏面電極、および接合層、それぞれの金属材料の種類に基づいて配置する場合について説明する。
図7(b)に示すように、この実施の形態3におけるパワーモジュール300では、セラミック絶縁基板1の表面に設けられたCuの導体層2および半導体素子5の裏面に設けられたAuの裏面電極5aの接合面と接合するAuの焼結性金属接合材料からなる接合層7が、半導体素子5裏面のAuの裏面電極5aの全接合面に粒子径が大きいAuの焼結性金属接合材料4で接合し、セラミック絶縁基板1の表面側のCuの導体層2の全接合面には、粒子径が小さいAuの焼結性金属接合材料6で接合している。
なお、ここでは、半導体素子5の裏面電極5aおよび接合層7は、Auとしたが、いずれか一方がAg、または両方がAgであってもよい。
また、導体層2がAuまたはAg、半導体素子5の裏面電極5aおよび接合層7がCuの組合せであってもよい。
パワーモジュール300のその他の構成については、実施の形態1のパワーモジュール100と同様であり、その説明を省略する。
図9(b)に示すように、この実施の形態3におけるパワーモジュール301では、セラミック絶縁基板1の表面に設けられたCuの導体層2の接合面および半導体素子5の裏面に設けられたAuの裏面電極5aの接合面とを接合するCuの焼結性金属接合材料からなる接合層7が、半導体素子5裏面のAuの裏面電極5aの全接合面には、全面に粒子径が小さいCuの焼結性金属接合材料6で接合し、セラミック絶縁基板1の表面側のCuの導体層2の接合面においては、接合層7の端部では粒子径が小さいCuの焼結性金属接合材料6で接合し、端部以外は粒子径が大きいCuの焼結性金属接合材料4で接合している。
なお、ここでは、半導体素子5の裏面電極5aはAuとしたが、Agであってもよい。
また、導体層2および接合層7がAuまたはAg、半導体素子5の裏面電極がCuの組合せであってもよい。
パワーモジュール301のその他の構成については、実施の形態1のパワーモジュール100と同様であり、その説明を省略する。
また、半導体素子裏面より外側で、加圧が困難な領域の接合層の端部おいては、導体層との接触面積を増やすことで、剥離を防ぐことができる。
さらに、AuまたはAgの貴金属とCuの接合の関係にない接合面においては、粒子径が大きい焼結性金属接合材料6を用いて接合したことにより、半導体素子5裏面側の中央部から端部に至るまで、金属微粒子を覆う保護膜の有機成分の抜け道を確保することで、揮発した保護膜による基板汚染や抜けきらなかった保護膜による接合阻害を防ぐことができる。
Claims (8)
- 表面に導体層が設けられた絶縁基板と、
裏面に電極が設けられた半導体素子と、
焼結性金属接合材料を用いて前記絶縁基板の導体層と前記半導体素子の電極とを接合した接合層とを備えたパワーモジュールであって、
前記接合層は、前記半導体素子の周縁部側から外側に前記半導体素子の中央部側より粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とするパワーモジュール。 - 前記接合層は、前記絶縁基板側のみ粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とする請求項1に記載のパワーモジュール。
- 表面に導体層が設けられた絶縁基板と、
裏面に電極が設けられた半導体素子と、
焼結性金属接合材料を用いて前記絶縁基板の導体層と前記半導体素子の電極とを接合した接合層とを備えたパワーモジュールであって、
前記接合層は、少なくとも前記半導体素子側または前記絶縁基板側のいずれか一方に他方より粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とするパワーモジュール。 - 前記絶縁基板の導体層の材料と前記接合層に用いられる材料が貴金属とCuの接合の関係にある場合には、前記接合層は、前記絶縁基板側に粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とする請求項3に記載のパワーモジュール。
- 前記半導体素子の電極の材料と前記接合層に用いられる材料が貴金属とCuの接合の関係にある場合には、前記接合層は、前記半導体素子側および前記絶縁基板側の端部に粒子径の小さい前記焼結性金属接合材料を用いたことを特徴とする請求項3に記載のパワーモジュール。
- 前記貴金属は、AuまたはAgであることを特徴とする請求項4または請求項5に記載のパワーモジュール。
- 前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項1から請求項6のいずれか1項に記載のパワーモジュール。
- 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項7に記載のパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014235218A JP6399906B2 (ja) | 2014-11-20 | 2014-11-20 | パワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014235218A JP6399906B2 (ja) | 2014-11-20 | 2014-11-20 | パワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016100424A true JP2016100424A (ja) | 2016-05-30 |
JP6399906B2 JP6399906B2 (ja) | 2018-10-03 |
Family
ID=56077412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014235218A Expired - Fee Related JP6399906B2 (ja) | 2014-11-20 | 2014-11-20 | パワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6399906B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6261819B1 (ja) * | 2016-05-12 | 2018-01-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018032684A (ja) * | 2016-08-23 | 2018-03-01 | ローム株式会社 | 半導体装置、パワーモジュール及びその製造方法 |
JP2019138327A (ja) * | 2018-02-07 | 2019-08-22 | セイコーエプソン株式会社 | 接合体、接合体の製造方法及びプロジェクター |
CN113690151A (zh) * | 2020-05-19 | 2021-11-23 | 三菱电机株式会社 | 半导体装置的制造方法及电力控制电路的制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7513212B2 (ja) | 2021-07-16 | 2024-07-09 | 富士電機株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029897A (ja) * | 2012-07-31 | 2014-02-13 | Hitachi Ltd | 導電性接合体およびそれを用いた半導体装置 |
JP2014127537A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。 |
WO2014155619A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社安川電機 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP2015177182A (ja) * | 2014-03-18 | 2015-10-05 | 三菱電機株式会社 | パワーモジュール |
WO2016071233A2 (en) * | 2014-11-07 | 2016-05-12 | Danfoss Silicon Power Gmbh | Electronic sandwich structure with two parts to be joined that are sintered together by means of a sintering layer |
-
2014
- 2014-11-20 JP JP2014235218A patent/JP6399906B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029897A (ja) * | 2012-07-31 | 2014-02-13 | Hitachi Ltd | 導電性接合体およびそれを用いた半導体装置 |
JP2014127537A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。 |
WO2014155619A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社安川電機 | 半導体装置、電力変換装置および半導体装置の製造方法 |
JP2015177182A (ja) * | 2014-03-18 | 2015-10-05 | 三菱電機株式会社 | パワーモジュール |
WO2016071233A2 (en) * | 2014-11-07 | 2016-05-12 | Danfoss Silicon Power Gmbh | Electronic sandwich structure with two parts to be joined that are sintered together by means of a sintering layer |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6261819B1 (ja) * | 2016-05-12 | 2018-01-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018032684A (ja) * | 2016-08-23 | 2018-03-01 | ローム株式会社 | 半導体装置、パワーモジュール及びその製造方法 |
JP2019138327A (ja) * | 2018-02-07 | 2019-08-22 | セイコーエプソン株式会社 | 接合体、接合体の製造方法及びプロジェクター |
JP7163586B2 (ja) | 2018-02-07 | 2022-11-01 | セイコーエプソン株式会社 | 接合体、接合体の製造方法及びプロジェクター |
CN113690151A (zh) * | 2020-05-19 | 2021-11-23 | 三菱电机株式会社 | 半导体装置的制造方法及电力控制电路的制造方法 |
JP2021181917A (ja) * | 2020-05-19 | 2021-11-25 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
JP7313315B2 (ja) | 2020-05-19 | 2023-07-24 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
CN113690151B (zh) * | 2020-05-19 | 2024-03-29 | 三菱电机株式会社 | 半导体装置的制造方法及电力控制电路的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6399906B2 (ja) | 2018-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4770533B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR102170623B1 (ko) | 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
JP6300386B2 (ja) | 半導体装置 | |
JP6072667B2 (ja) | 半導体モジュールとその製造方法 | |
JP2012099779A (ja) | 焼成接合を用いたパワーモジュール及びその製造方法 | |
JP6399906B2 (ja) | パワーモジュール | |
JP6143687B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014135411A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6366766B2 (ja) | 半導体装置 | |
US20130328200A1 (en) | Direct bonded copper substrate and power semiconductor module | |
US20120074563A1 (en) | Semiconductor apparatus and the method of manufacturing the same | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
JP6890520B2 (ja) | 電力用半導体装置 | |
JP2015177182A (ja) | パワーモジュール | |
JP2018026417A (ja) | 電力用半導体装置 | |
JP2015216160A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
JP2017005007A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP6619661B2 (ja) | 半導体装置、並びに半導体装置の製造方法 | |
JP6436247B2 (ja) | 半導体装置及びその製造方法 | |
JP2014160707A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
WO2013021983A1 (ja) | 半導体装置及びその製造方法 | |
JP2014029964A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180904 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6399906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |