[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015177182A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2015177182A
JP2015177182A JP2014055207A JP2014055207A JP2015177182A JP 2015177182 A JP2015177182 A JP 2015177182A JP 2014055207 A JP2014055207 A JP 2014055207A JP 2014055207 A JP2014055207 A JP 2014055207A JP 2015177182 A JP2015177182 A JP 2015177182A
Authority
JP
Japan
Prior art keywords
bonding material
semiconductor element
sinterable metal
power module
metal bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014055207A
Other languages
English (en)
Inventor
佑哉 村松
Yuya Muramatsu
佑哉 村松
中島 泰
Yasushi Nakajima
泰 中島
範之 別芝
Noriyuki Betsushiba
範之 別芝
隆行 山田
Takayuki Yamada
隆行 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014055207A priority Critical patent/JP2015177182A/ja
Publication of JP2015177182A publication Critical patent/JP2015177182A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】焼結性金属接合材を用いて接合されるパワーモジュールであって、信頼性及び放熱性の高いパワーモジュールを提供する。【解決手段】絶縁層の両面に導体層2を備える絶縁基板1と導体層に接合材により接合した半導体素子5を備えたパワーモジュール7であって、半導体素子の周縁部5bに対応した部分はヤング率の低い接合材で、半導体素子の中心部5aでは焼結性金属接合材11Aで接合されている。【選択図】図1B

Description

本発明は、焼結接合を用いて回路を構成するパワーモジュールに関する。
パワーモジュール(電力用半導体装置)には、スイッチング素子及び、又は整流素子としてIGBT及びダイオードなどの半導体素子が搭載されている。これらの縦型半導体素子には、その裏面全域にメタライズを施し形成した裏面電極と、この裏面に対向する表面の一部分にメタライズを施した電極とが設けられている。そして、大電流を流すための配線構造として、裏面電極は基板上の電極に接続され、表面の電極は配線金属板を介して外部端子と接続される。
一方、電力損失低減の観点から、近年、例えば、炭化ケイ素(SiC)、窒化ガリウム(GaN)のようなワイドバンドギャップの半導体材料を用いた半導体素子が開発されている。こうしたワイドバンドギャップ半導体素子では、素子自身の耐熱性が高く、大電流による高温動作が可能であるが、この特性を発揮するために、上述した配線構造を形成する高耐熱性能の接合材料が必要とされる。しかしながら、鉛フリーで、かつ高耐熱性能を有するはんだ材は、現状見出されていない。そこで、はんだに代わり、金属微粒子の焼結現象を利用した焼結性金属接合材を用いたパワーモジュールが検討されている(例えば、特許文献1又は2)。
焼結性金属接合材は、金属微粒子及び有機溶剤成分を含むペースト状の接合材であり、金属微粒子がその金属の融点よりも低い温度で焼結する現象を利用して、被接合部材との金属結合を達成する材料である。接合後の状態は、金属微粒子間が拡散接合され、また素子のメタライズと素子搭載用基板の表面との間も拡散接合がなされる。接合後の融点は、金属としての本来の融点にまで高まり、接合時の温度よりも高い耐熱性能を有することができる。また、焼結性金属材料として一般的によく知られている金(Au)、銀(Ag)及び銅(Cu)は、一般的なはんだに比べて熱伝導率が大きく、さらに接合層を薄くすることができるため高い放熱性能も有する。
特開2007−214340号公報 特開2007−44754号公報
このように、焼結現象を利用した焼結性金属接合材は、高耐熱性能が要求されるパワーモジュールに好適な性質を有するものである。しかしながら、焼結性金属材料として一般的によく知られているAu、Ag及びCuは、はんだ材料に比べてヤング率が大きく、かつ接合層の厚さが焼結時の加圧によって小さくなるため、接合層の焼結金属材料が緻密になり過ぎる傾向がある。その結果、パワーモジュール稼動時の温度変化による熱応力は、焼結性金属接合材よりも半導体素子に作用する方が大きくなり、半導体素子が損傷する可能性がある。したがって、パワーモジュールにおける保証可能な寿命が短くなり信頼性に欠けるという課題があった(特開2013−201330号公報)。
本発明は、このような問題点を解決するためになされたもので、焼結性金属接合材を用いて接合されるパワーモジュールであって、従来に比べて信頼性及び放熱性の高いパワーモジュールを提供することを目的とする。
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様におけるパワーモジュールは、表面に導体層を形成した絶縁基板と、上記導体層に接合材によって接合された半導体素子とを備えたパワーモジュールであって、上記接合材は、上記半導体素子の中央部では焼結性金属接合材であり、上記半導体素子の周縁部に対応して配置され、上記焼結性金属接合材のヤング率よりも小さいヤング率を有する周縁部材を備えたことを特徴とする。
ここで上記周縁部材は、半導体素子の中央部に配置される焼結性金属接合材とは別種類の接合材である場合、半導体素子の中央部に配置される焼結性金属接合材と基本的に同じ焼結性金属接合材であって含有する金属材料の密度を中央部のものよりも小さくしたものである場合、及び、半導体素子の周縁部に配置される接合材にかかわらず上記周縁部に配置される樹脂材である場合を含む概念である。
本発明の一態様におけるパワーモジュールによれば、半導体素子の中央部では焼結性金属接合材によって絶縁基板の導体層と接合され、半導体素子の周縁部には焼結性金属接合材のヤング率よりも小さいヤング率を有する周縁部材を備えるように構成した。これにより、パワーモジュールの発熱により接合部分に熱応力が生じた場合には、半導体素子の周縁部に配置した周縁部材が半導体素子の中央部に対応した接合部分に比べて大きく歪むことになる。よって、損傷の発生箇所を周縁部に対応した接合部分とすることができ、半導体素子そのものに損傷が発生することを防止することができる。その結果、従来に比べて信頼性の高いパワーモジュールを得ることが可能となり、また従来に比べてパワーモジュールの長寿命化、及び歩留まりの向上にも寄与することが可能となる。
本発明による各実施の形態におけるパワーモジュールの平面図である。 図1Aに示すA−A’部におけるパワーモジュールの断面図である。 本発明による実施の形態1のパワーモジュールにおいて、図1Bに示すB部の詳細図である。 本発明による実施の形態1のパワーモジュールにおいて、図1Bに示すC部の詳細図である。 本発明による実施の形態2のパワーモジュールにおいて、図1Bに示すB部の詳細図である。 本発明による実施の形態2のパワーモジュールにおいて、図1Bに示すC部の詳細図である。 本発明による実施の形態2のパワーモジュールにおいて、図1Bに示すC部の結合前における詳細図である。 図3Aに示すC部の結合後における詳細図である。 本発明による実施の形態3のパワーモジュールにおいて、図1Bに示すC部の結合前における詳細図である。 図4Aに示すC部の結合後における詳細図である。 本発明による実施の形態4のパワーモジュールにおいて、図1Bに示すC部の詳細図である。
本発明の実施形態であるパワーモジュールについて、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
本発明の実施形態であるパワーモジュールは、絶縁基板と半導体素子とを備え、半導体素子の中央部では焼結性金属接合材を用いて絶縁基板と半導体素子とを接合する。また、上記半導体素子の周縁部には、上記焼結性金属接合材のヤング率よりも小さいヤング率を有する周縁部材を配置する。この周縁部材は、以下の各実施の形態で説明するような態様を有する。
実施の形態1.
図1A及び図1B(総称して図1と記す場合もある)は、以下に説明する各実施形態におけるパワーモジュール7の一部を抜粋した箇所の模式図である。
パワーモジュール7は、絶縁基板1と半導体素子5とを備える。絶縁基板1は、従来におけるものと同様に、例えばセラミック絶縁層3における表裏両面に導体層2を形成して構成された基板である。半導体素子5は、スイッチング素子及び、又は整流素子を構成するIGBT及びダイオードなどの半導体素子、あるいは、例えば、炭化ケイ素(SiC)、窒化ガリウム(GaN)のようなワイドバンドギャップを有する半導体素子がそれぞれ相当する。このような半導体素子5は、セラミック絶縁基板1の導体層2に接合材10によって接合される。この接合材10として、半導体素子5の中央部5aでは、図2Aに示すように焼結性金属接合材11を使用し、半導体素子5の周縁部5bでは,図2Bに示すように、焼結後において焼結性金属接合材11のヤング率よりも小さいヤング率を有する周縁接合材12を使用する。本実施の形態1では、この周縁接合材12が上述の周縁部材の一例に相当する。
半導体素子は、周知のようにウェハと呼ばれる円盤状の素材に写真製版の技術によって複数の同一の微細回路が形成され、その後ダイシングと呼ばれる分割工程を経て薄い長方形の形状に加工される。このダイシング工程では、ダイヤモンド砥石を有する円盤状の切削ツールによりウェハを切断し、各半導体素子に分割する。よって半導体素子における分割面には、物理的加工によるダメージ層が形成される。その結果、例えばシリコンの場合、ウェハは単結晶体では1GPa程度の強度を発揮できるのに対して、ダイシング加工部では、数百MPa程度に強度が低下するという問題がある。このため半導体素子における応力分布では、ダイシングライン近傍に作用する応力を下げることが最も重要となる。
そこで実施の形態では、半導体素子5の中央部5aでは焼結性金属接合材11によって接合を行うとともに、半導体素子5の周縁部5b、すなわちダイシングライン近傍では、焼結性金属接合材11に比べてヤング率の小さい周縁接合材12によって接合を行う。本実施の形態1では、焼結性金属接合材11と周縁接合材12とは異種の接合材である。また、半導体素子5の周縁部5bとは半導体素子5の外周から中心に向けて半導体素子5の厚みの0.5倍〜5倍の長さに渡って領域決めされた部分であり、このような周縁部5bを設定することで、本実施形態にて後述する破壊防止効果が顕著となった。
このようにヤング率の異なる少なくとも2種類の接合材11,12を用いたことで、絶縁基板1の導体層2と半導体素子5とに挟まれた接合層内のヤング率を変化させることができる。半導体素子5の周縁部5bに設ける周縁接合材12のヤング率を中央部5aにおける焼結性金属接合材11よりも小さくしたことで、パワーモジュール7に熱応力が生じた場合に、焼結性金属接合材11に比べて周縁接合材12が大きく歪む。その結果、破壊箇所が周縁部5bの周縁接合材12内になり、半導体素子5の周縁部5bに作用する応力は低減され、半導体素子5の破壊を防止することができる。
好ましくは、周縁接合材12のヤング率を中央部5aにおける焼結性金属接合材11のヤング率に比べて半分以下とした場合に、より良好な結果を得ることができる。
また本実施の形態1では、2種類の接合材を用いる例を示したが、さらに3種類以上のヤング率の異なる接合材を配置しても同様に高い応力低減効果を得ることができる。この場合、最も小さいヤング率を有する接合材を半導体素子5の周縁部5bに対応させて配置する。
以下に一般的な観点から、焼結性金属接合材を用いた接合について説明する。焼結性金属接合材は、一般的にナノメーターレベルの金属微粒子が非常に大きな表面積を有し、表面エネルギーを多く備えることから反応性が高くなっており、その金属がバルク(金属単体)で示す融点よりも低い温度で金属接合が拡散により進むという現象を利用するものである。しかし、金属微粒子は、その反応性の高さから、常温でも接触するだけで焼結すなわち拡散接合が進行する。そのため、焼結性金属接合材では、金属微粒子が凝集して焼結反応が進行するのを抑制するため、各金属微粒子が独立した状態で分散保持されるように、各金属微粒子は有機分散材によって保持されている。さらに、焼結性金属接合材には、接合工程において焼結反応を生じさせるため、加熱により有機分散材と反応して金属微粒子を裸にする分散材捕捉材と、有機分散材と分散材捕捉材との反応物質を捕捉して揮散する揮発性有機成分等が添加されている。つまり、焼結性金属接合材は、骨材たる金属微粒子が有機成分中に分散されてペースト状になったものである。
次に、本実施の形態1において、焼結性金属接合材11を用いた接合条件について説明する。焼結接合では、接合温度、加圧、接合時間が接合力を決定する主なパラメータとなる。Au,Ag及びCuの焼結において、接合条件は、例えば温度:250℃〜350℃、加圧:0.1〜30MPa、接合時間:1〜60minである。
ヤング率に差を設ける方法として、例えば焼結後の接合体に占める金属微粒子間の空隙の密度により調節が可能である。そのためには焼結前の金属微粒子の粒度分布において、粒径が大きい分布の金属微粒子を用いて形成したときには、接合体における空隙の存在密度を大きくすることができ、逆に言えば、焼結後の接合体の密度を小さくできヤング率を低減することができる。一方、粒径の小さい金属微粒子を用いた場合、接合体における空隙の存在密度を小さくでき、逆に言えば接合体が緻密となり、ヤング率が大きくなる。ヤング率は、焼結後の接合体の密度が60〜80%程度で良好な結果が得られた。この範囲は、50%以下ではヤング率の低減効果は高くなるが、接合体の強度が大きく低下し、また接合体を垂直に通る方向の熱抵抗が増大し、パワーモジュールとしては不適切となるという実験結果から得られた。
ヤング率を変化させる他の方法としては、金属微粒子の材料を変えることも有効である。例えば金属微粒子としてAu,Ag、あるいはCuなどが利用可能であるが、これらの材料を変更する、あるいはその混合比を変更する方法がある。また、上述以外の金属であっても結果としてヤング率の調整が可能であれば、他の金属であってもよい。
半導体素子5の中央部5aと周縁部5bとに異なる接合材11、12を配置するためには、例えばディスペンスにより塗布する方法がある。また、印刷とディスペンスを併用し中心部は印刷することによりボイド発生を低減させることも可能である。
実施の形態2.
上述したように実施の形態1では、半導体素子5の中央部5aと周縁部5bとでは異なる材料の接合材11,12を用いる形態について述べた。これに対して本実施の形態2では、半導体素子5の中央部5a及び周縁部5bに対して基本的に同じ材料の接合材を用いる形態を採る。尚、パワーモジュール7におけるその他の構成は、実施の形態1における構成と変わるところはなく、ここでの説明は省略する。よって以下では、中央部5a及び周縁部5bに対する接合材についてのみ説明を行う。
既に説明した内容の繰り返しになるが、半導体素子5とセラミック基板1との間には熱膨張率に差があることから、パワーモジュール7が熱を帯びることで両者間の接合部付近に応力が発生する。ここで両者間の接合を焼結性金属接合材11で行う場合を考えると、焼結性金属接合材11に含有する金属材料の粒径が比較的小さい場合(例えば、粒径が10nm以下)には、焼結後において金属材料が緻密になりすぎ、また、焼結金属材料であるAu、Ag又はCuははんだに比べてヤング率が大きい。よって焼結性金属接合材11における損傷が生じ難く、発生した応力は、半導体素子5に大きく作用することになる。その結果、半導体素子5が損傷してしまう可能性が大きくなる。一方、焼結性金属接合材11に含有する金属材料の粒径が比較的大きい接合材(例えば、粒径が5μm以上)における空隙率が大きい場合には、接合部分での損傷が容易になり、接合の信頼性、及び放熱性が低下してしまう。
このような観点から検討を重ねた結果、焼結性金属接合材11における金属材料が例えばAgであり、具体的に焼結性金属接合材11における空隙率が5%未満の場合では、Ag接合部の弾性率が高くなり応力緩衝が難しくなる。その結果、半導体素子5が熱衝撃により破壊する可能性がある。一方、多孔質のAg接合部の空隙率が30%以上となると、熱衝撃により接合部にクラックが進展しやすくなり、やはり接合信頼性が得られない恐れがある。したがって、金属材料が例えばAgである場合、焼結性金属接合材11における空隙率を5〜30%に設定することで、パワーモジュール7における初期不良率の低減及び保証期間の延長が可能となることがわかった。Au、Cuの焼結性金属材料においてもバルクでのヤング率の差が小さいことから同様の傾向があると考えられる。
この検討結果を元にして、本実施の形態2では接合材に疎密差を設ける。即ち、図2Cに示すように半導体素子5の中央部5aに対して焼結性金属接合材11Aを用い、半導体素子5の周縁部5bに対しては図2Dに示すように焼結性金属接合材11Bを用いる。尚、本実施の形態2では、この焼結性金属接合材11Bが上述の周縁部材の一例に相当する。ここで焼結性金属接合材11A、11Bは同一材料であるが、含有する金属材料の密度を異にする。つまり、周縁部5bに対応した焼結性金属接合材11Bにおける金属材料の含有密度は、焼結性金属接合材11Aに比べて樹脂成分を多くすることで、中央部5aの焼結性金属接合材11Aにおける金属材料含有密度に比べて小さい。
このように周縁部5bに対応する焼結性金属接合材11Bの金属材料含有密度を小さくすることで、焼結性金属接合材11Bのヤング率の低減を図ることができる。また、焼結性金属接合材11A、11Bでは、金属材料の含有密度を異にするが、中央部5aと周縁部5bとで同一材料であることから、部材管理及び製造工程の削減を図ることも可能である。
焼結性金属接合材11において、このような金属材料密度の疎密を形成する方法として、例えば以下の方法がある。即ち、中央部5aにおける焼結性金属接合材11Aは印刷により中央部5aに対応して供給し、焼結性金属接合材11Aに比べて樹脂成分を多くした焼結性金属接合材11Bを例えばディスペンスにより周縁部5bに対応して供給した。ディスペンス後の接合前における周縁部5bにおける状態を図3Aに示す。
これらの工程を経ることにより、半導体素子5の直下に、金属材料密度の疎密差を有する焼結性金属接合材11を供給することができる。そして焼結工程を経た後、焼結性金属接合材11A、11Bはそれぞれ溶剤あるいは保護成分がガスに分解されて排出され、予定したヤング率を有する接合層として接合される。接合後における周縁部5bにおける状態を図3Bに示す。
焼結性金属接合材11において金属材料密度の疎密を形成する方法は、上述の印刷及びディスペンスの方法に限定されず、上述と同様の効果が得られる方法が使用可能である。
実施の形態3.
実施の形態1、2では、上述したように、半導体素子5の周縁部5bに位置する接合材においてヤング率の調整を図っている。これに対して本実施の形態3では、接合材以外の部材にてヤング率の調整を図るものである。このような実施の形態3について、図4A及び図4Bを参照して以下に説明する。
実施の形態2で説明したように、本実施の形態3においても半導体素子5の中央部5aに対応して焼結性金属接合材11Aを設け、半導体素子5の周縁部5bに対応して焼結性金属接合材11Bを設ける。さらに本実施の形態3では、図4Aに示すように、半導体素子5の周縁部5bに対応して焼結性金属接合材11Bの上面に、半導体素子5の搭載前に、印刷もしくはディスペンスによって樹脂6を設ける。図4Bは、半導体素子5の周縁部5bにおける接合後の状態の模式図である。本実施の形態3では、この樹脂6が上述の周縁部材の一例に相当する。
樹脂6は、そのヤング率が少なくとも焼結後の焼結性金属接合材11Bのヤング率よりも低くなる材料を用いる。このような樹脂6を用いることで、半導体素子5の周縁部5bに対応してヤング率の低下を図ることができる。即ち、周縁部5bに対応した樹脂6部分にて損傷が生じやすくなることから、半導体素子5における応力低減効果を発揮することができる。その結果、パワーモジュール7としての信頼性を向上することができる。
また樹脂6は、焼結性金属接合材11A、11Bの焼結温度付近で硬化し、焼結性金属接合材11A、11Bよりも粘度が高いものを用いるのが好ましい。このような樹脂6を用いることで、焼結時の加圧による焼結性金属接合材11、特に焼結性金属接合材11Bの形状変形を緩和することができる。したがって、より高精度にて半導体素子5の周縁部5bにおける応力低減構造を作製することができる。
本実施の形態3では上述のように、半導体素子5の周縁部5bに対応して焼結性金属接合材11Bを設けたが、焼結性金属接合材11Bに代えて、実施の形態1で説明した周縁接合材12を設けても良い。
また、上述したように樹脂6について、そのものが応力低減効果を引き起こす特性を有する材料を選択している。したがって、半導体素子5の周縁部5bに対応して配置する接合材は、ヤング率を低減させた焼結性金属接合材11B及び周縁接合材12を用いる必要はない。したがって、周縁部5bに対応して配置する接合材は、例えば、半導体素子5の中央部5aに配置する焼結性金属接合材11Aをそのまま用いることもできる。
このように半導体素子5の中央部5aと周縁部5bとで接合材を使い分ける必要がなくなることで、樹脂6が奏する上述の効果に加えて、部材管理及び製造工程の削減も図ることが可能となる。
さらにまた、樹脂6を用いることで以下の効果を得ることができる。
焼結性金属材料は、高加圧もしくは長時間の加熱が必要であるため、パワーモジュールの製造装置において、半導体素子を搭載する装置と、焼結性金属材料を焼結させる装置とが異なる場合がある。この場合、焼結性金属接合材に半導体素子を搭載した後、焼結の際に、半導体素子の位置がずれてしまい、不良となる可能性がある。そのため、焼結性金属材料を用いる場合には、焼結動作よりも低加圧、低温で半導体素子を絶縁基板の導体層に仮接合することがある。しかしながら、この仮接合用に加圧、加熱装置が必要となるため、装置コストの増加及びサイクルタイムの増加というデメリットがある。
これに対して樹脂6を用いることにより、樹脂6の粘性によって例えば焼結性金属接合材11Bへの半導体素子5の固定が可能となる。よって仮接合の必要がなくなり、装置コストの低減及びサイクルタイムの削減を図ることも可能である。
一方、一般的に樹脂材は熱伝導性が低いことから、半導体素子5の周縁部5bに対応して樹脂6を配置することは、放熱性を低下させるとも思われる。しかしながら、例えば発熱性の電力用半導体素子5のような素子では、その周囲部分には絶縁を確保するための非発熱領域が設けられている。したがってこの領域に限って言えば、周縁部5bに樹脂6を配置したことで熱伝導率が低下した接合層が形成されたとしても、放熱の観点で実質的な問題が生じることはない。
実施の形態4.
本実施の形態4においても、上述した実施の形態3と同様に接合材以外の部材にてヤング率の調整を図る形態であり、実施の形態4について、図5を参照して以下に説明する。
既に説明したように、絶縁基板1と半導体素子5との熱膨張率の差に起因して絶縁基板1と半導体素子5とを接合する接合材には、絶縁基板1及び半導体素子5のほぼ延在方向に沿って伸縮が生じる。このとき接合材に生じる応力は、絶縁基板1あるいは半導体素子5の厚み方向に沿った、接合材の厚みが小さいほど大きくなる。
そこで本実施の形態4では、図5に示すように、絶縁基板1の導体層2は、半導体素子5の周縁部5bに対応した領域に、導体層2の他部分に比して薄い層厚wを有する薄厚部21を有する。層厚wは、焼結性金属材の厚さを5%〜20%増加させることができる程度が望ましい。パワーモジュール7におけるその他の構成は、上述した実施の形態1又は実施の形態2で説明した構成に同じであり、ここでの説明を省略する。
このように薄厚部21を設けたことで、半導体素子5の周縁部5bに設けられた接合材、例えば焼結性金属接合材は、半導体素子5の中央部5aに設けられた例えば焼結性金属接合材11Aに比べると厚さが大きくなり見かけの剛性が低下する。したがって、パワーモジュール7の発熱に起因して、半導体素子5、絶縁基板1、及び接合材例えば焼結性金属接合材に生じる応力は、薄厚部21が存在しない場合に比べて低減される。
また、絶縁基板1と半導体素子5との間の接合材、例えば焼結性金属接合材は、焼結工程における圧力が高いほど、含有する金属微粒子間の空隙率が小さくなり、逆に、焼結工程における圧力が小さいほど、金属微粒子間の空隙率が大きくなるという性質がある。
本実施の形態4のように薄厚部21を設けることで、焼結工程中に接合材例えば焼結性金属接合材が流動するとき、半導体素子5の周縁部5bでは、加圧力が部分的に小さくなり、焼結後において接合材、例えば焼結性金属接合材における空隙率が大きくなる。つまり既に説明したように焼結後においてこの接合材、例えば焼結性金属接合材のヤング率は低くなる。したがって、半導体素子5の周縁部5bにおいて、焼結後、接合材例えば焼結性金属接合材における見かけの弾性率が低下する。その結果、パワーモジュール7の動作時に、半導体素子に生じる熱応力が低減され、パワーモジュールとしての信頼性を向上することができる。
このように、本実施の形態4では、半導体素子5の周縁部5bに対応して配置される接合材が上述の周縁部材の一例に相当する。
説明したように導体層2に薄厚部21を有することで、半導体素子5の周縁部5bに設ける接合材は、その種類を問う必要がなくなる。したがって、上述のように、半導体素子5の中央部5aに設けた焼結性金属接合材11Aをそのまま周縁部5bの接合材として使用することができ、また、実施の形態1で説明した低ヤング率の周縁接合材12、及び実施の形態で説明した低ヤング率の焼結性金属接合材11Bを使用してもよい。したがって、実施の形態3の場合と同様に、部材管理及び製造工程の削減も図ることが可能となる。
以上説明した実施形態1〜4を適宜組み合わせた構成を採ることも可能である。これらの形態では各実施形態が奏する効果を得ることができる。
1 絶縁基板、2 導体層、5 半導体素子、5a 中央部、5b 周縁部、
6 樹脂、7 パワーモジュール、11,11A,11B 焼結性金属接合材、
12 周縁接合材、21 薄厚部。

Claims (5)

  1. 表面に導体層を形成した絶縁基板と、上記導体層に接合材によって接合された半導体素子とを備えたパワーモジュールであって、
    上記接合材は、上記半導体素子の中央部では焼結性金属接合材であり、
    上記半導体素子の周縁部に対応して配置され、上記焼結性金属接合材のヤング率よりも小さいヤング率を有する周縁部材を備えたことを特徴とするパワーモジュール。
  2. 上記周縁部材は、上記焼結性金属接合材とは異種の接合材である、請求項1に記載のパワーモジュール。
  3. 上記周縁部材は、上記中央部における焼結性金属接合材に比べて含有する金属材料の密度が小さい焼結性金属接合材である、請求項1に記載のパワーモジュール。
  4. 上記周縁部材は、上記半導体素子の周縁部において上記半導体素子と上記周縁部における接合材との間に配置された樹脂材であり、
    上記周縁部における接合材は、上記半導体素子の中央部における上記焼結性金属接合材とは異種の接合材、上記焼結性金属接合材に比べて含有する金属材料の密度が小さい焼結性金属接合材、又は上記焼結性金属接合材と同じ焼結性金属接合材のいずれかである、請求項1に記載のパワーモジュール。
  5. 上記絶縁基板の導体層は、上記半導体素子の周縁部に対応した位置に、他部分に比して薄い層厚を形成した薄厚部を有し、
    上記周縁部における接合材は、上記半導体素子の中央部における上記焼結性金属接合材とは異種の接合材、上記焼結性金属接合材に比べて含有する金属材料の密度が小さい焼結性金属接合材、又は上記焼結性金属接合材と同じ焼結性金属接合材のいずれかである、請求項1に記載のパワーモジュール。
JP2014055207A 2014-03-18 2014-03-18 パワーモジュール Pending JP2015177182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014055207A JP2015177182A (ja) 2014-03-18 2014-03-18 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055207A JP2015177182A (ja) 2014-03-18 2014-03-18 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2015177182A true JP2015177182A (ja) 2015-10-05

Family

ID=54256017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055207A Pending JP2015177182A (ja) 2014-03-18 2014-03-18 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2015177182A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100424A (ja) * 2014-11-20 2016-05-30 三菱電機株式会社 パワーモジュール
WO2017077728A1 (ja) * 2015-11-05 2017-05-11 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
JP2017082195A (ja) * 2015-10-29 2017-05-18 三菱マテリアル株式会社 樹脂組成物、接合体及び半導体装置
JP2017139345A (ja) * 2016-02-04 2017-08-10 株式会社日立製作所 半導体装置、並びに半導体装置の製造方法
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP2020024998A (ja) * 2018-08-06 2020-02-13 新光電気工業株式会社 半導体装置及びその製造方法
WO2022249805A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224135A (ja) * 1983-06-03 1984-12-17 Toshiba Corp 発熱部品の装着方法
JP2011159994A (ja) * 2011-04-12 2011-08-18 Fuji Electric Co Ltd 半導体装置
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224135A (ja) * 1983-06-03 1984-12-17 Toshiba Corp 発熱部品の装着方法
JP2011159994A (ja) * 2011-04-12 2011-08-18 Fuji Electric Co Ltd 半導体装置
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100424A (ja) * 2014-11-20 2016-05-30 三菱電機株式会社 パワーモジュール
JP2017082195A (ja) * 2015-10-29 2017-05-18 三菱マテリアル株式会社 樹脂組成物、接合体及び半導体装置
WO2017077728A1 (ja) * 2015-11-05 2017-05-11 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
JPWO2017077728A1 (ja) * 2015-11-05 2018-03-01 三菱電機株式会社 パワーモジュールの製造方法
JP2017139345A (ja) * 2016-02-04 2017-08-10 株式会社日立製作所 半導体装置、並びに半導体装置の製造方法
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP2020024998A (ja) * 2018-08-06 2020-02-13 新光電気工業株式会社 半導体装置及びその製造方法
JP7123688B2 (ja) 2018-08-06 2022-08-23 新光電気工業株式会社 半導体装置及びその製造方法
WO2022249805A1 (ja) * 2021-05-27 2022-12-01 株式会社デンソー 半導体装置
JP7512953B2 (ja) 2021-05-27 2024-07-09 株式会社デンソー 半導体装置
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP2015177182A (ja) パワーモジュール
KR102163532B1 (ko) 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP6366766B2 (ja) 半導体装置
JP2018026417A (ja) 電力用半導体装置
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP2013211546A (ja) セラミックス−銅接合体およびその製造方法
KR20200085743A (ko) 히트싱크가 부착된 파워 모듈용 기판 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
JP6399906B2 (ja) パワーモジュール
JP2015216160A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2019067986A (ja) 電力用半導体装置
JP2017011216A (ja) 回路基板および電子装置
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2012074591A (ja) 回路基板および電子装置
JP2019216183A (ja) 半導体装置、及び半導体装置の製造方法
JP6317178B2 (ja) 回路基板および電子装置
JP2015065313A (ja) 回路基板および電子装置
WO2013021983A1 (ja) 半導体装置及びその製造方法
JP2008004760A (ja) 配線基板および電子装置
JP2016081943A (ja) 半導体装置及びその製造方法
JP2013012687A (ja) セラミック回路基板およびそれを用いた電子装置
JP2013229377A (ja) 回路基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606