JP2016025785A - モータ駆動装置およびモータ駆動システム - Google Patents

Abstract

【課題】モータの待機時にモータ駆動装置の動作を停止させない制御方式にて、モータの待機時における電力損失を低減する。【解決手段】フルブリッジ回路６１は複数のスイッチング素子を含み、モータコイル７１に供給する電流を制御する。クロック供給回路６３は制御回路６２にクロック信号を供給する。制御回路６２は、モータコイル７１の電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ(Pulse Width Modulation)信号を供給する。モータの待機時に制御回路６２は、前記２つのスイッチング素子の制御端子に逆位相のＰＷＭ信号を供給する。クロック供給回路６３は、前記ＰＷＭ信号を生成するためのクロック信号の周波数を、モータ７０の待機時に低下させる。【選択図】図１

Description

本発明は、モータを駆動するためのモータ駆動装置およびモータ駆動システムに関する。

モータは電源がオンの状態でも待機状態となることがある。例えば電気自動車やハイブリッド車には通常、同期モータまたは誘導モータが使用されるが、信号待ち等の一時停止時にはモータが待機状態となる。また、半導体露光装置における位置決めステージ装置では、載置台を移動させるためにリニアモータが使用されるが、載置台上の半導体ウエハが交換される際にはリニアモータが待機状態となる。

モータの駆動回路としてフルブリッジ回路が広く用いられている。フルブリッジ回路では、モータコイルに供給する電流の向きを変えることができる。またフルブリッジ回路を構成するスイッチング素子を駆動するためのＰＷＭ(Pulse Width Modulation)信号のデューティ比を変えることにより、モータコイルに供給する電流量を変えることができる。

モータの待機時にフルブリッジ回路の動作を停止させると、モータの稼働再開時にフルブリッジ回路を再起動する必要がある。この再起動に遅延が生じるとモータの稼働再開にも遅延が生じることになる。

そこでモータの待機時に、フルブリッジ回路の出力電流が実質ゼロの状態でフルブリッジ回路のスイッチング動作を継続させることが考えられる。フルブリッジ回路を構成する複数のスイッチング素子の内、モータコイルの電流路を形成する２つのスイッチング素子を駆動するためのＰＷＭ信号の位相を逆にすれば、出力電流が実質ゼロの状態でフルブリッジ回路の動作を継続できる。

特開平０９−２０１０９２号公報

モータの待機時に、上記の２つのスイッチング素子を駆動するためのＰＷＭ信号の位相を逆にすれば、モータコイルへの電流供給を停止できるが、それらのスイッチング素子のスイッチング動作が継続しているためスイッチング損失が発生する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、モータの待機時にモータ駆動装置の動作を停止させない制御方式にて、モータの待機時における電力損失を低減する技術を提供することにある。

上記課題を解決するために、本発明のある態様のモータ駆動装置は、複数のスイッチング素子を含み、モータコイルに供給する電流を制御するブリッジ回路と、前記複数のスイッチング素子の制御端子に信号を供給する制御回路と、前記制御回路にクロック信号を供給するクロック供給回路と、を備える。前記制御回路は、前記モータコイルの電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ信号を供給する。モータの待機時に前記制御回路は、前記２つのスイッチング素子の制御端子に逆位相のＰＷＭ信号を供給する。前記クロック供給回路は、前記ＰＷＭ信号を生成するためのクロック信号の周波数を、前記モータの待機時に低下させる。

本発明の別の態様は、モータ駆動システムである。このモータ駆動システムは、モータを駆動するモータ駆動装置と、当該モータ駆動装置に電源を供給する電源装置と、を備える。前記モータ駆動装置は、複数のスイッチング素子を含み、モータコイルに供給する電流を制御するブリッジ回路と、前記複数のスイッチング素子の制御端子に信号を供給する制御回路と、前記制御回路にクロック信号を供給するクロック供給回路と、を備える。前記制御回路は、前記モータコイルの電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ信号を供給する。モータの待機時に前記制御回路は、前記２つのスイッチング素子の制御端子に逆位相のＰＷＭ信号を供給する。前記モータの待機時に前記電源装置は、前記モータ駆動装置に供給する出力電圧を低下させる。

本発明によれば、モータの待機時にモータ駆動装置の動作を停止させない制御方式にて、モータの待機時における電力損失を低減できる。

本発明の実施の形態に係るモータ駆動システムの構成を示す図である。 図１の駆動装置の構成例を示す図である。 図３（ａ）−（ｂ）は、モータの待機時に、制御回路から第１スイッチング素子−第４スイッチング素子の制御端子に供給されるゲート信号を示す図である。 図１のＤＣ−ＤＣコンバータの構成例を示す図である。 図１のＰＦＣ回路の構成例１を示す図である。 図１のＰＦＣ回路の構成例２を示す図である。

図１は、本発明の実施の形態に係るモータ駆動システム１００の構成を示す図である。モータ駆動システム１００はモータ７０を駆動するためのシステムであり、電源装置２０及び駆動装置６０を備える。モータ７０は電磁モータであり、電磁モータは固定子と可動子を備える。図１では固定子として電磁石となるモータコイル７１、可動子として永久磁石を備えるロータ７２を用いる例を示している。なおモータ７０の構成は一例であり、モータコイルを使用する形態であれば、モータ７０の構成は限定されない。例えば可動子に電磁石となるモータコイルを用い、固定子に永久磁石を備える構成であってもよい。

状態管理装置８０は、モータ７０の状態を管理する管理装置である。状態管理装置８０は、可動子の位置を検出する図示しないセンサ（例えばホール素子）から入力される検出位置信号と、目標位置信号とを比較して両者を近づけるためのサーボ信号（以下、フィードバック信号という）を生成する。状態管理装置８０は、生成したフィードバック信号を駆動装置６０に送信する。また状態管理装置８０は、ユーザの操作または設定プログラムによりモータ７０が待機状態に遷移すると、待機信号を生成して駆動装置６０及び電源装置２０に供給する。

電源装置２０は、交流電源（商用電源）１０から供給される交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータである。電源装置２０は整流回路３０、ＰＦＣ回路４０及びＤＣ−ＤＣコンバータ５０を備える。整流回路３０は、交流電源１０から供給される交流電圧を整流する。整流回路３０は例えば、ダイオードブリッジ回路で構成できる。ＰＦＣ回路（Power Factor Correction）４０は、整流回路３０により整流された電力の力率を改善する。ＤＣ−ＤＣコンバータ５０は、ＰＦＣ回路４０から入力される直流電圧を、設定された値の直流電圧に変換する。ＤＣ−ＤＣコンバータ５０は、変換した直流電圧を駆動装置６０に供給する。なおＰＦＣ回路４０及びＤＣ−ＤＣコンバータ５０の構成例は後述する。

図２は、図１の駆動装置６０の構成例を示す図である。駆動装置６０は、電源装置２０から電源供給を受けモータ７０を駆動するモータ駆動装置である。駆動装置６０はフルブリッジ回路６１、制御回路６２及びクロック供給回路６３を備える。フルブリッジ回路６１は、第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４を含み、モータコイル７１に供給する電流を制御する。

フルブリッジ回路６１はハイサイド基準電位とローサイド基準電位の間に、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２が直列接続された第１アームと、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４が直列接続された第２アームが並列に接続されて構成されるＨブリッジ回路である。第１アームの中点はモータコイル７１の一端に接続され、第２アームの中点はモータコイル７１の他端に接続される。

なお図２ではフルブリッジ回路６１とモータコイル７１の間に、出力フィルタ９０が挿入されている。出力フィルタ９０は、第１インダクタＬ１、第２インダクタＬ２及び第１容量Ｃ１で構成されるＬＣフィルタである。出力フィルタ９０を挿入することにより、フルブリッジ回路６１から出力される矩形波状の駆動信号を、正弦波状の駆動信号に近づけることができる。なお出力フィルタ９０が挿入されない構成も可能である。モータコイル７１もインダクタンス成分を持つため、出力フィルタ９０が挿入されなくても一定のフィルタリング効果は発生する。

第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４には、ＭＯＳＦＥＴまたはＩＧＢＴを使用できる。図２には第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４にｎチャンネル型のＭＯＳＦＥＴを使用する例を描いている。第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４には、それぞれソースからドレイン方向に導通する第１ダイオードＤ１−第４ダイオードＤ４が並列に形成または接続される。なおハイサイドの第１スイッチング素子Ｓ１及び第３スイッチング素子Ｓ３に、ｐチャンネル型のＭＯＳＦＥＴを使用してもよい。

制御回路６２は、フルブリッジ回路６１を構成する第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子（ＭＯＳＦＥＴの場合はゲート端子）に供給するゲート信号を生成する。具体的にはモータ７０を正回転させる場合（または正方向に移動させる場合）、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４をオン、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３をオフするためのゲート信号を生成する。制御回路６２は、生成したゲート信号を第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子にそれぞれ供給する。モータ７０を逆回転させる場合（または逆方向に移動させる場合）、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４をオフ、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３をオンするためのゲート信号を生成する。制御回路６２は、生成したゲート信号を第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子にそれぞれ供給する。

制御回路６２は、モータコイル７１の電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ信号を供給する。本実施の形態ではモータコイル７１に正方向の電流が供給される状態では、上記の２つのスイッチング素子は第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４が該当する。一方、モータコイル７１に逆方向の電流が供給される状態では、上記の２つのスイッチング素子は第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３が該当する。

制御回路６２は、状態管理装置８０から入力されるフィードバック信号に応じて、オン期間中のスイッチング素子のデューティ比を調整する。ロータ７２の位置が遅れておりトルク増大を指示するフィードバック信号を受信すると、制御回路６２はデューティ比を上げてモータコイル７１に供給する電流量を増やす。反対にロータ７２の位置が進んでおりトルク低下を指示するフィードバック信号を受信すると、制御回路６２はデューティ比を下げてモータコイル７１に供給する電流量を減らす。

クロック供給回路６３は、制御回路６２にＰＷＭ信号生成用のクロック信号を供給する。クロック供給回路６３は、分周器６４及び発振器６５を備える。発振器６５は、基準となるクロック信号を生成する。発振器６５には水晶振動子などが用いられる。分周器６４は、発振器６５により生成されたクロック信号を１／Ｎで分周して、制御回路６２に供給すべきクロック信号を生成する。例えば発振器６５の発振周波数が５００ｋＨｚで、第１スイッチング素子Ｓ１〜第４スイッチング素子Ｓ４のスイッチング周波数が１００ｋＨｚに設定される場合、分周器６４の分周比は１／５に設定される。

制御回路６２は、状態管理装置８０から待機信号を受信することによりモータ７０の待機状態を認識する。モータ７０の待機時に制御回路６２は、モータコイル７１の電流路を形成する２つのスイッチング素子の制御端子に逆位相のＰＷＭ信号を供給する。モータ７０の待機時にクロック供給回路６３は、当該ＰＷＭ信号を生成するためのクロック信号の周波数を低下させる。例えばモータ７０の待機時における当該クロック信号の周波数を、モータ７０の稼働時における当該クロック信号の周波数の１／２に設定する。この周波数切替処理は、制御回路６２が分周器６４の分周比を切り替えることにより実現できる。上述の例では分周比を１／５から１／１０に切り替える。

図３（ａ）−（ｂ）は、モータ７０の待機時に、制御回路６２から第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子に供給されるゲート信号を示す図である。図３（ａ）は従来のゲート信号を示し、図３（ｂ）は実施の形態に係るゲート信号を示す。

制御回路６２は、モータコイル７１の電流路を形成する第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４の制御端子にデューティ比が５０％のＰＷＭ信号を供給する。その際、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４にそれぞれ逆位相のＰＷＭ信号を供給する。制御回路６２は、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３の制御端子に、固定のローレベル信号をゲート信号として供給する。

図３（ａ）−（ｂ）に示すように第１スイッチング素子Ｓ１と第４スイッチング素子Ｓ４に逆位相のＰＷＭ信号を供給すると、モータコイル７１への出力電流を実質ゼロにできる。ただし第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４のスイッチングによるリップル電流は発生している。このリップル電流が出力フィルタ９０で除去されるとしても、リップル電流による損失は発生している。また第１スイッチング素子Ｓ１のターンオン時に、第２ダイオードＤ２にリカバリ電流が流れる。

このようにモータコイル７１への出力電流が実質ゼロの状態でも、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４によるスイッチング損失が発生している。従来、モータコイル７１の稼働時と待機時でスイッチング周波数は共通であった。これに対して本実施の形態では、モータコイル７１の待機時にスイッチング周波数を低下させる。これにより第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４によるスイッチング損失を低減できる。図３（ｂ）に示すようにスイッチング周波数を１／２に切り替えれば、スイッチング損失も１／２にできる。

なおスイッチング周波数を大きく低下させれば、スイッチング損失をより低減できるが、第１インダクタＬ１及び第２インダクタＬ２のコアが発熱しやすくなる。スイッチング周波数が低下すると第１インダクタＬ１及び第２インダクタＬ２が磁気飽和しやすくなり、磁気飽和すると磁性体としての作用を失う。磁性体としての作用を失うと大きな電流が流れ発熱する。磁気飽和しにくくするには巻線数を多くすればよいが、面積が大きくなる。従って小型の第１インダクタＬ１及び第２インダクタＬ２でも磁気飽和しない程度に、スイッチング周波数を維持する必要がある。

本実施の形態では、スイッチング損失の低減、第１インダクタＬ１及び第２インダクタＬ２の磁気飽和防止、及び分周器６４の分周比切り替えの容易さを考慮し、スイッチング周波数を１／２にしている。なお１／２は一例であり、１／４などにしてもよい。

第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４によるスイッチング損失を低減するために、スイッチング周波数を低下させる方法以外に、フルブリッジ回路６１の動作電圧を下げる方法がある。フルブリッジ回路６１の動作電圧を下げるには、電源装置２０が駆動装置６０に出力する電圧を低下させる必要がある。本実施の形態では、モータ７０の待機時に、電源装置２０は駆動装置６０に供給する出力電圧を低下させる。以下、より具体的に説明する。

図４は、図１のＤＣ−ＤＣコンバータ５０の構成例を示す図である。ＤＣ−ＤＣコンバータ５０は、フルブリッジ回路５１、トランス５２、整流回路５３、平滑回路５４、出力電圧検出回路５５、制御回路５６、クロック供給回路５７を備える。フルブリッジ回路５１は、ＰＦＣ回路４０から供給される直流電圧を交流電圧に変換して、トランス５２の一次コイルに供給する。

フルブリッジ回路５１はハイサイド基準電位とローサイド基準電位の間に、第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６が直列接続された第１アームと、第７スイッチング素子Ｓ７と第８スイッチング素子Ｓ８が直列接続された第２アームが並列に接続されて構成されるＨブリッジ回路である。第１アームの中点はトランス５２の一次コイルの一端に接続され、第２アームの中点はトランス５２の一次コイルの他端に接続される。

第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８にも、ＭＯＳＦＥＴまたはＩＧＢＴを使用できる。第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８には、それぞれソースからドレイン方向に導通する第５ダイオードＤ５−第８ダイオードＤ８が並列に形成または接続される。なおハイサイドの第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７に、ｐチャンネル型のＭＯＳＦＥＴを使用してもよい。

トランス５２は、一次コイル及び二次コイルを備える。トランス５２は、一次側と二次側を絶縁するとともに、一次コイルと二次コイルの巻線比に応じて変圧する。整流回路５３は、トランス５２の二次コイルから入力される交流電圧を直流電圧に整流する。平滑回路５４は、整流回路５３の出力電圧を平滑化する。平滑回路５４により平滑化された電圧が、ＤＣ−ＤＣコンバータ５０の出力電圧として駆動装置６０に供給される。

出力電圧検出回路５５は、ＤＣ−ＤＣコンバータ５０の出力電圧を検出して制御回路５６に出力する。制御回路５６は、フルブリッジ回路５１を構成する第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８の制御端子に供給するゲート信号を生成する。具体的にはトランス５２の一次コイルに順方向電流を供給する場合、第５スイッチング素子Ｓ５及び第８スイッチング素子Ｓ８をオン、第６スイッチング素子Ｓ６及び第７スイッチング素子Ｓ７をオフするためのゲート信号を生成する。制御回路５６は、生成したゲート信号を第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８の制御端子にそれぞれ供給する。トランス５２の一次コイルに逆方向電流を供給する場合、第５スイッチング素子Ｓ５及び第８スイッチング素子Ｓ８をオフ、第６スイッチング素子Ｓ６及び第７スイッチング素子Ｓ７をオンするためのゲート信号を生成する。制御回路５６は、生成したゲート信号を第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８の制御端子にそれぞれ供給する。

制御回路５６は、トランス５２の一次コイルの電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ信号を供給する。制御回路５６は、出力電圧検出回路５５からの検出値に応じて、オン期間中のスイッチング素子のデューティ比を適応的に変化させる。これによりＤＣ−ＤＣコンバータ５０の出力電圧を一定に保つ。ＤＣ−ＤＣコンバータ５０の出力電圧が目標電圧より低い場合、制御回路５６はデューティ比を上げてトランス５２の一次コイルに供給する電流量を増やす。反対にＤＣ−ＤＣコンバータ５０の出力電圧が目標電圧より高い場合、制御回路６２はデューティ比を下げてトランス５２の一次コイルに供給する電流量を減らす。

制御回路５６は、状態管理装置８０から待機信号を受信することによりモータ７０の待機状態を認識する。モータ７０の待機時に制御回路５６は、オン期間中のスイッチング素子のデューティ比を低下させることにより、ＤＣ−ＤＣコンバータ５０の出力電圧を低下させる。例えばモータ７０の待機時の出力電圧を、モータ７０の稼働時の出力電圧の１／２にする。これにより駆動装置６０のフルブリッジ回路６１のスイッチング損失を１／４にできる。スイッチング損失は動作電圧の２乗に比例するため、動作電圧の低下はスイッチング損失の低減に大きく寄与する。

クロック供給回路５７は、制御回路５６にＰＷＭ信号生成用のクロック信号を供給する。クロック供給回路５７は、分周器５８及び発振器５９を備える。発振器５９は、駆動装置６０の発振器６５と共通化してもよい。分周器５８は、発振器５９または本モータ駆動システム１００の共通の発振器により生成されたクロック信号を１／Ｎで分周して、制御回路５６に供給すべきクロック信号を生成する。

モータ７０の待機時にクロック供給回路５７は、制御回路５６に供給すべきクロック信号の周波数を低下させる。例えばモータ７０の待機時における当該クロック信号の周波数を、モータ７０の稼働時における当該クロック信号の周波数の１／２に設定する。この周波数切替処理は、制御回路５６が分周器５８の分周比を切り替えることにより実現できる。

このようにモータ７０の待機時に、第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８のスイッチング周波数を低下させることにより、第５スイッチング素子Ｓ５−第８スイッチング素子Ｓ８によるスイッチング損失を低減できる。

図５は、図１のＰＦＣ回路４０の構成例１を示す図である。図５に示すＰＦＣ回路４０は、昇圧型のＰＦＣ回路である。図５に示すＰＦＣ回路４０は、第３インダクタＬ３、第９スイッチング素子Ｓ９、第１１ダイオードＤ１１、第２容量Ｃ２、制御回路４１及びクロック供給回路４２を備える。第３インダクタＬ３の入力端子は、整流回路３０のハイサイド出力端子に接続され、第３インダクタＬ３の出力端子は、第１１ダイオードＤ１１のアノード端子に接続される。第９スイッチング素子Ｓ９の入力端子は、第３インダクタＬ３と第１１ダイオードＤ１１との間のノードに接続され、第９スイッチング素子Ｓ９の出力端子は、整流回路３０のローサイド出力端子に接続される。第２容量Ｃ２のハイサイド端子は、第１１ダイオードＤ１１のカソード端子に接続され、第２容量Ｃ２のローサイド端子は、ローサイド基準電位線に接続される。

第９スイッチング素子Ｓ９にも、ＭＯＳＦＥＴまたはＩＧＢＴを使用できる。第９スイッチング素子Ｓ９には、ソースからドレイン方向に導通する第９ダイオードＤ９が並列に形成または接続される。第９スイッチング素子Ｓ９が高周波でスイッチングされることにより、第３インダクタＬ３に流れる電流が高周波でオンオフされ、力率が改善される。それとともにＰＦＣ回路４０の出力電圧が昇圧される。ＰＦＣ回路４０の出力電圧は、第２容量Ｃ２により平滑化されて、ＤＣ−ＤＣコンバータ５０に出力される。

制御回路４１は、第９スイッチング素子Ｓ９の制御端子にＰＷＭ信号を供給する。制御回路４１は、状態管理装置８０から待機信号を受信することによりモータ７０の待機状態を認識する。モータ７０の待機時に制御回路４１は、第９スイッチング素子Ｓ９のスイッチング周波数を低下させる。クロック供給回路４２は、制御回路３１にＰＷＭ信号生成用のクロック信号を供給する。クロック供給回路４２は、分周器４３及び発振器４４を備える。発振器４４は、駆動装置６０の発振器６５及びＤＣ−ＤＣコンバータ５０の発振器５９と共通化してもよい。分周器４３は、発振器４４または本モータ駆動システム１００の共通の発振器により生成されたクロック信号を１／Ｎで分周して、制御回路４１に供給すべきクロック信号を生成する。

モータ７０の待機時にクロック供給回路４２は、制御回路４１に供給すべきクロック信号の周波数を低下させる。例えばモータ７０の待機時における当該クロック信号の周波数を、モータ７０の稼働時における当該クロック信号の周波数の１／２に設定する。この周波数切替処理は、制御回路４１が分周器４３の分周比を切り替えることにより実現できる。

このようにモータ７０の待機時に、第９スイッチング素子Ｓ９のスイッチング周波数を低下させることにより、第９スイッチング素子Ｓ９によるスイッチング損失を低減できる。

図６は、図１のＰＦＣ回路４０の構成例２を示す図である。図６に示すＰＦＣ回路４０は、昇降圧型のＰＦＣ回路である。図６に示すＰＦＣ回路４０は、図５に示すＰＦＣ回路４０の構成に第１０スイッチング素子Ｓ１０及び第１２ダイオードＤ１２が追加された構成である。

整流回路３０のハイサイド出力端子と第３インダクタＬ３の入力端子の間に、第１０スイッチング素子Ｓ１０が挿入される。第１２ダイオードＤ１２のカソード端子は、第１０スイッチング素子Ｓ１０と第３インダクタＬ３との間のノードに接続され、第１２ダイオードＤ１２のアノード端子は整流回路３０のローサイド出力端子に接続される。第１０スイッチング素子Ｓ１０にも、ＭＯＳＦＥＴまたはＩＧＢＴを使用できる。第１０スイッチング素子Ｓ１０には、ソースからドレイン方向に導通する第１０ダイオードＤ１０が並列に形成または接続される。

図６に示すＰＦＣ回路４０では、第１０スイッチング素子Ｓ１０、第３インダクタＬ３及び第１２ダイオードＤ１２で降圧チョッパを構成している。また第２インダクタＬ２、第９スイッチング素子Ｓ９及び第１１ダイオードＤ１１で昇圧チョッパを構成している。

クロック供給回路４２は、分周器４３及び発振器４４に加えて分周器４５をさらに含む。分周器４３は、基本となるクロック信号を１／Ｎで分周して、第９スイッチング素子Ｓ９をスイッチングするためのクロック信号を生成して制御回路４１に供給する。分周器４５は、基本となるクロック信号を１／Ｎで分周して、第１０スイッチング素子Ｓ１０をスイッチングするためのクロック信号を生成して制御回路４１に供給する。

モータ７０の待機時に制御回路４１は、第１０スイッチング素子Ｓ１０のデューティ比を下げることにより、整流回路３０からの入力電圧を降圧する。第１０スイッチング素子Ｓ１０のデューティ比を下げるほど、入力電圧の降圧率が大きくなる。このように構成例２では、ＤＣ−ＤＣコンバータ５０に入力される電圧が構成例１より低くなる。

モータ７０の待機時に、第１０スイッチング素子Ｓ１０のデューティ比を下げて入力電圧を降圧することにより、ＰＦＣ回路４０内の昇圧チョッパ、ＤＣ−ＤＣコンバータ５０及び駆動装置６０の動作電圧を低下させることができる。これにより、それらで使用されるスイッチング素子のスイッチング損失を低減できる。

以上説明したように本実施の形態によれば、モータの待機時にモータ駆動装置の動作を停止させない制御方式にて、モータの待機時における電力損失を低減できる。駆動装置６０のスイッチング周波数を低下させることにより、駆動装置６０におけるスイッチング損失を低減できる。またＤＣ−ＤＣコンバータ５０の出力電圧を低下させることにより駆動装置６０におけるスイッチング損失を低減できる。またＤＣ−ＤＣコンバータ５０のスイッチング周波数を低下させることによりＤＣ−ＤＣコンバータ５０におけるスイッチング損失を低減できる。またＰＦＣ回路４０のスイッチング周波数を低下させることによりＰＦＣ回路４０におけるスイッチング損失を低減できる。またＰＦＣ回路４０の出力電圧を低下させることにより、ＰＦＣ回路４０、ＤＣ−ＤＣコンバータ５０及び駆動装置６０におけるスイッチング損失を低減できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述の実施の形態では、モータ７０の待機時に、
（１）駆動装置６０のスイッチング周波数を低下させる制御、
（２）ＤＣ−ＤＣコンバータ５０の出力電圧を低下させる制御、
（３）ＤＣ−ＤＣコンバータ５０のスイッチング周波数を低下させる制御、
（４）ＰＦＣ回路４０のスイッチング周波数を低下させる制御、
（５）ＰＦＣ回路４０の出力電圧を低下させる制御、
の５つの制御を説明した。設計者はこの５つの制御の内、１つ以上の任意の制御を採用できる。

また上述の実施の形態では、モータコイル７１を単相交流で駆動する方式を示したが、三相交流で駆動する方式を用いてもよい。この場合、フルブリッジ回路６１としてＨブリッジ回路ではなく三相ブリッジ回路が使用される。三相ブリッジ回路を使用する場合でも、三相ブリッジ回路を構成する複数のスイッチング素子の内、モータコイル７１の電流路を形成する２つのスイッチング素子に対して、Ｈブリッジ回路を使用する場合と同様の制御を適用できる。

また上述の実施の形態では交流電源１０を使用する例を説明したが、交流電源１０の代わりに二次電池が用いられてもよい。その場合、電源装置２０内の整流回路３０及びＰＦＣ回路４０は不要となる。この場合でも、（１）駆動装置６０のスイッチング周波数を低下させる制御、（２）ＤＣ−ＤＣコンバータ５０の出力電圧を低下させる制御、（３）ＤＣ−ＤＣコンバータ５０のスイッチング周波数を低下させる制御の内、１つ以上の任意の制御を採用できる。

１００ モータ駆動システム、 １０ 交流電源、 ２０ 電源装置、 ３０ 整流回路、 ４０ ＰＦＣ回路、 ４１ 制御回路、 ４２ クロック供給回路、 ５０ ＤＣ−ＤＣコンバータ、 ５３ 整流回路、 ５６ 制御回路、 ５７ クロック供給回路、 ６０ 駆動装置、 ６２ 制御回路、 ６３ クロック供給回路、 ７０ モータ、 ７１ モータコイル。

Claims (7)

1. 複数のスイッチング素子を含み、モータコイルに供給する電流を制御するブリッジ回路と、
   前記複数のスイッチング素子の制御端子に信号を供給する制御回路と、
   前記制御回路にクロック信号を供給するクロック供給回路と、を備え、
   前記制御回路は、前記モータコイルの電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ(Pulse Width Modulation)信号を供給し、
   モータの待機時に前記制御回路は、前記２つのスイッチング素子の制御端子に逆位相のＰＷＭ信号を供給し、
   前記クロック供給回路は、前記ＰＷＭ信号を生成するためのクロック信号の周波数を、前記モータの待機時に低下させることを特徴とするモータ駆動装置。
2. 前記クロック供給回路は、前記モータの待機時における前記クロック信号の周波数を、前記モータの稼働時における前記クロック信号の周波数の１／２に設定することを特徴とする請求項１に記載のモータ駆動装置。
3. 請求項１または２に記載のモータ駆動装置と、
   前記モータ駆動装置に電源を供給する電源装置と、を備え、
   前記モータの待機時に前記電源装置は、前記モータ駆動装置に供給する出力電圧を低下させることを特徴とするモータ駆動システム。
4. 前記電源装置は、
   スイッチング素子を含むＤＣ−ＤＣコンバータを有し、
   前記モータの待機時に、前記ＤＣ−ＤＣコンバータは、当該スイッチング素子のスイッチング周波数を低下させることを特徴とする請求項３に記載のモータ駆動システム。
5. 前記電源装置は、
   交流電源から供給される交流電圧を整流する整流回路と、
   前記整流回路により整流された電力の力率を改善し、前記ＤＣ−ＤＣコンバータに出力するＰＦＣ（Power Factor Correction）回路と、をさらに備え、
   前記ＰＦＣ回路はスイッチング素子を含み、前記モータの待機時に当該スイッチング素子のスイッチング周波数を低下させることを特徴とする請求項４に記載のモータ駆動システム。
6. 前記ＰＦＣ回路は、昇降圧回路を含み、前記モータの待機時に入力電圧を降圧して前記ＤＣ−ＤＣコンバータに出力することを特徴とする請求項５に記載のモータ駆動システム。
7. モータを駆動するモータ駆動装置と、当該モータ駆動装置に電源を供給する電源装置と、を備えるモータ駆動システムであって、
   前記モータ駆動装置は、
   複数のスイッチング素子を含み、モータコイルに供給する電流を制御するブリッジ回路と、
   前記複数のスイッチング素子の制御端子に信号を供給する制御回路と、
   前記制御回路にクロック信号を供給するクロック供給回路と、を備え、
   前記制御回路は、前記モータコイルの電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ(Pulse Width Modulation)信号を供給し、
   モータの待機時に前記制御回路は、前記２つのスイッチング素子の制御端子に逆位相のＰＷＭ信号を供給し、
   前記モータの待機時に前記電源装置は、前記モータ駆動装置に供給する出力電圧を低下させることを特徴とするモータ駆動システム。

Images