JP5210824B2 - 双方向ｄｃ／ｄｃコンバータ - Google Patents
双方向ｄｃ／ｄｃコンバータ Download PDFInfo
- Publication number
- JP5210824B2 JP5210824B2 JP2008298736A JP2008298736A JP5210824B2 JP 5210824 B2 JP5210824 B2 JP 5210824B2 JP 2008298736 A JP2008298736 A JP 2008298736A JP 2008298736 A JP2008298736 A JP 2008298736A JP 5210824 B2 JP5210824 B2 JP 5210824B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- terminal
- switch means
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、双方向ＤＣ／ＤＣコンバータ に関し、特に、広い入力電圧範囲で所定出力電圧への変圧（降圧または昇圧）を可能にした双方向ＤＣ／ＤＣコンバータに関する。
通常、ＤＣ／ＤＣコンバータは、一方向に、すなわち高圧側電圧から低圧側電圧に降圧、あるいは低圧側電圧から高圧側電圧に昇圧する構成となっている。
しかしながら、車両においては、各々異なる電圧値（高圧側電圧及び低圧側電圧）を有するバッテリを用いる２つの直流電源系を有しているものがある。
しかしながら、車両においては、各々異なる電圧値（高圧側電圧及び低圧側電圧）を有するバッテリを用いる２つの直流電源系を有しているものがある。
そのため、高効率を求める車両において、２つの直流電源系間、すなわち低圧から高圧、あるいは高圧側電圧から低圧側電圧への電圧変換を相互に行い、限られたエネルギーを効率的に利用する動きが高まってきている。
ここで、相互に電力を融通し合う場合、一般的に、直流電源系間に直流昇圧回路と直流降圧回路とを並列に配設し、それらを適宜使用する双方向のＤＣ／ＤＣコンバータの構成が採用されている（例えば、特許文献１参照）。
特開２００２−１６５４４８号公報
ここで、相互に電力を融通し合う場合、一般的に、直流電源系間に直流昇圧回路と直流降圧回路とを並列に配設し、それらを適宜使用する双方向のＤＣ／ＤＣコンバータの構成が採用されている（例えば、特許文献１参照）。
しかしながら、特許文献１に示す双方向ＤＣ／ＤＣコンバータにあっては、トランスの１次側と２次側との巻数比により、双方向の変換電圧、特に昇圧動作の際に、降圧側電圧の電圧値により、昇圧電圧の上限が制限されてしまうという問題がある。
例えば、従来例のＤＣ／ＤＣコンバータにおいては、例えば、５０Ｖ−１００Ｖの入力電圧を１０Ｖに降圧する構成、すなわち降圧に対応した巻数比とすると、逆に昇圧する際に５０Ｖを超える電圧を生成することができない。
そのため、従来例においては、降圧する比率に設定した巻数比を用いて昇圧する場合、所望の昇圧した電圧を得るため、別に昇圧回路を形成する必要があり、部品点数が増加し、かつ回路規模が大きくなるという問題がある。
また、昇圧動作において、高電圧側に何らかの異常が発生し、昇圧電圧の電圧値を低下させる場合、０Ｖ近傍にまで低下させることができなかった。
例えば、従来例のＤＣ／ＤＣコンバータにおいては、例えば、５０Ｖ−１００Ｖの入力電圧を１０Ｖに降圧する構成、すなわち降圧に対応した巻数比とすると、逆に昇圧する際に５０Ｖを超える電圧を生成することができない。
そのため、従来例においては、降圧する比率に設定した巻数比を用いて昇圧する場合、所望の昇圧した電圧を得るため、別に昇圧回路を形成する必要があり、部品点数が増加し、かつ回路規模が大きくなるという問題がある。
また、昇圧動作において、高電圧側に何らかの異常が発生し、昇圧電圧の電圧値を低下させる場合、０Ｖ近傍にまで低下させることができなかった。
本発明は、このような事情に鑑みてなされたもので、昇圧電圧の生成範囲を従来例に比較して昇圧電圧の電圧値の上限値及び下限値を巻線比にて制限されずに広く（実質的に上限値は巻き数比の２倍の電圧であり、下限値は０Ｖ近傍）設定することができ、かつ部品点数を従来に比して削減することができ、コンバータ回路の小型化を容易とする双方向ＤＣ／ＤＣコンバータを提供することを目的とする。
本発明の双方向ＤＣ／ＤＣコンバータは、高電圧と低電圧との相互間にて、電圧変換動作を行う双方向ＤＣ／ＤＣコンバータであり、第１の１次側巻線と、第１の中点にて分割された巻線１Ａ及び巻線１Ｂからなる第１の２次側巻線とを有する第１のトランスと、前記第１の１次側巻線に直列に接続された第２の１次側巻線と、第２の中点にて分割された巻線２Ａ及び巻線２Ｂからなり、前記第１の２次側巻線と並列に接続される第２の２次側巻線とを有する第２のトランスと、直列に接続された前記第１の１次側巻線の一端及び第２の１次側巻線の一端の接続点と、高電圧の＋側端子との間に介挿された第１のスイッチ手段（例えば、実施形態におけるトランジスタＱ５）と、前記接続点と高電圧の−側端子との間に介挿された第２のスイッチ手段（例えば、実施形態におけるトランジスタＱ６）と、前記第１の１次側巻線の他端と前記高電圧の＋側端子との間に介挿された第３のスイッチ手段（例えば、実施形態におけるトランジスタＱ７）と、前記第１の１次側巻線の他端と前記高電圧の−側端子との間に介挿された第４のスイッチ手段（例えば、実施形態におけるトランジスタＱ８）と、前記第２の１次側巻線の他端と前記高電圧の＋側端子との間に介挿された第５のスイッチ手段（例えば、実施形態におけるトランジスタＱ３）と、前記第２の１次側巻線の他端と前記高電圧の−側端子との間に介挿された第６のスイッチ手段（例えば、実施形態におけるトランジスタＱ４）と、前記巻線１Ａ側の前記第１の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第７のスイッチ手段（例えば、実施形態におけるトランジスタＱ９）と、前記巻線１Ｂ側の前記第１の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第８のスイッチ手段（例えば、実施形態におけるトランジスタＱ１０）と、前記巻線２Ａ側の前記第２の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第９のスイッチ手段（例えば、実施形態におけるトランジスタＱ１１）と、前記巻線２Ｂ側の前記第２の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第１０のスイッチ手段（例えば、実施形態におけるトランジスタＱ１２）とを有し、前記第７及び第９のスイッチ手段の組と、前記第８及び第１０のスイッチ手段の組とのそれぞれにおいて、各スイッチ手段をオンオフする駆動パルスのＰＷＭ
制御を行う際、前記各組のスイッチ手段をオンオフする駆動周期毎に、一方のスイッチ手段の駆動パルスを前記駆動周期の一方の端部からパルス幅調整し、他方のスイッチ手段の駆動パルスを前記駆動周期の他方の端部からパルス幅調整することを特徴とする。
制御を行う際、前記各組のスイッチ手段をオンオフする駆動周期毎に、一方のスイッチ手段の駆動パルスを前記駆動周期の一方の端部からパルス幅調整し、他方のスイッチ手段の駆動パルスを前記駆動周期の他方の端部からパルス幅調整することを特徴とする。
本発明の双方向ＤＣ／ＤＣコンバータは、前記第１のスイッチ手段から前記第６のスイッチ手段を制御し、前記接続点と第１及び第２の１次側巻線の前記各他端それぞれとを前記高電圧の＋側端子または−側端子のいずれかに接続させる第１の制御回路と、前記巻線１Ａ及び巻線１Ｂに接続された第１の整流回路と、前記第１の整流回路の出力に、出力が並列に接続され、前記巻線２Ａ及び巻線２Ｂに接続された第２の整流回路とをさらに有し、降圧動作において、前記第１の制御回路が前記第１から前記第６のスイッチ手段を周期的に制御することにより、前記第１の１次側巻線と第２の１次側巻線とに流れる電流の方向が前記周期毎に逆となるよう制御し、前記第１の整流回路が前記巻線１Ａ及び巻線１Ｂに生成される電圧を整流し、前記第２の整流回路が前記巻線２Ａ及び巻線２Ｂに生成される電圧を整流し、前記第１の整流回路及び前記第２の整流回路から出力される電圧を平滑回路により平滑化して出力することを特徴とする。
本発明の双方向ＤＣ／ＤＣコンバータは、前記第７から第１０のスイッチ手段を制御する第２の制御回路と、前記第１の１次側巻線及び前記第２の１次側巻線に接続された複合整流回路とをさらに有し、昇圧動作において、該第２の制御回路が、前記第７及び第８のスイッチ手段を前記駆動周期において交互にオンオフ制御することにより、前記巻線１Ａ側の前記第１の２次側巻線の端子あるいは前記巻線１Ｂ側の前記第１の２次側巻線の端子のいずれかと前記低電圧の入出力端子とを周期的に接続して、前記第１の１次側巻線に流れる電流の方向が前記駆動周期毎に入れ替わるようプッシュプル動作させ、また、前記第９及び第１０のスイッチ手段を前記駆動周期において周期的に制御し、前記巻線２Ａ側の第２の２次巻線の端子あるいは前記巻線２Ｂ側の第２の２次巻線の端子のいずれかと前記低電圧の入出力端子との接続を制御し、前記第２の１次側巻線に流れる電流の方向が、前記駆動周期毎に入れ替わりかつ前記第１の１次側巻線に流れる電流と同一方向となるようプッシュプル動作させ、前記複合整流回路が前記第１の１次側巻線及び前記第２の１次側巻線に誘起される電圧の和の電圧を複合電圧とし、前記複合整流回路から出力される前記複合電圧を平滑回路により平滑化して昇圧電圧として出力することを特徴とする。
本発明の双方向ＤＣ／ＤＣコンバータは、降圧時において、前記第１の制御回路が、降圧された出力電圧に対応して、前記第１から第６のスイッチ手段のオンオフのタイミングを位相制御、あるいは前記第１から第６のスイッチ手段のオンする時間をパルス幅制御し、前記出力電圧が予め設定された定電圧となるよう制御することを特徴とする。
以上説明したように、本発明の双方向ＤＣ／ＤＣコンバータによれば、高電圧から低電圧の降圧動作において、第１のトランスの２次側と第２のトランスの２次側とが並列に接続されているため、従来例と同様に巻線比及びスイッチングの制御により所定の電圧を得て、一方、低電圧から高電圧の昇圧動作において、第１のトランスの１次側巻線と第２のトランスの１次側巻線とが直列に接続されているため、それぞれに誘起される電圧にて得られる電圧が加算される（各１次側巻線に誘起される電圧の和の電圧となる）ことにより、巻線比に加えて、２つのトランスの各１次側巻線に誘起された電圧を加算するため、容易に高い電圧に昇圧することが可能となる。
また、本発明の双方向ＤＣ／ＤＣコンバータによれば、昇圧時において、第１及び第２のトランスの１次側巻線を直列に接続し、昇圧電圧を高くしたことに加え、第１及び第２のトランス各々の２次巻線の駆動を、対応するスイッチ手段の制御をパルス幅（ＰＷＭ）制御にて行う際、第７及び第９のスイッチ手段の組と、前記第８及び第１０のスイッチ手段の組とのそれぞれにおいて、各組のスイッチ手段をオンオフする駆動周期毎に、一方のスイッチ手段の駆動パルスを上記駆動周期の一方の端部からパルス幅調整し、他方のスイッチ手段の駆動パルスを上記駆動周期の他方の端部からパルス幅調整するため、それぞれの組のスイッチ手段を駆動させるパルスが重なった領域にて位相制御となり、それぞれの組のスイッチ手段を駆動させるパルスが重ならない領域にてパルス幅制御となり、ＰＷＭ制御のみを行うことにより、パルス幅制御と位相制御とを組み合わせた制御を容易に行うことができ、昇圧動作における昇圧電圧の電圧値の範囲を０から巻線比の２倍までとすることが可能となり、出力される昇圧電圧の範囲を、従来のＤＣ／ＤＣコンバータに比較して大幅に広げることができる。
したがって、本発明のＤＣ／ＤＣコンバータによれば、上述したように、２つのトランスの１次側巻線を直列に接続し、２次側巻線を並列に接続して（間にスイッチング手段が介挿されるが）、降圧する際に並列の出力電圧を用い、昇圧する際に直列の出力電圧を用い、かつスイッチング手段を位相制御及びパルス幅制御を組み合わせてオンオフ制御するため、従来のように巻線比では対応できない昇圧電圧に対応するために別の昇圧回路を設ける必要が無くなく、従来例に比較して昇圧電圧を広範囲に制御することができ、かつ従来例に比較して部品点数を抑制し、小型化及び低コスト化を実現することができるという効果が得られる。
以下、本発明の一実施形態による双方向ＤＣ／ＤＣコンバータを図面を参照して説明する。図１は同実施形態の構成を示すブロック図である。
本発明は、図１に示すように、高電圧ＶoHのバッテリＢ１と、低電圧ＶoLのバッテリＢ２との間にて、電圧値が低下した一方に対して、他方からエネルギを補完して電圧値の低下を抑制するために用いるＤＣ／ＤＣコンバータである。
この図において、本実施形態による双方向ＤＣ／ＤＣコンバータは、昇圧処理の電圧変換（エネルギー変換）において、２次側直交変換部４がバッテリＢ２における直流の低電圧ＶoHを、一端、単相矩形波交流電圧に変換し、１次側直交変換部３がその単相矩形波交流電圧を整流して直流の高電圧ＶoHに変換する。
一方、上記双方向ＤＣ／ＤＣインバータは、降圧処理のエネルギー変換において、１次側直交変換部３がバッテリＢ１における直流の高電圧ＶoHを、一端、単相矩形波交流電圧に変換し、２次側直交変換部４がその単相矩形波交流電圧を整流して直流の低電圧ＶoLに変換する。
本発明は、図１に示すように、高電圧ＶoHのバッテリＢ１と、低電圧ＶoLのバッテリＢ２との間にて、電圧値が低下した一方に対して、他方からエネルギを補完して電圧値の低下を抑制するために用いるＤＣ／ＤＣコンバータである。
この図において、本実施形態による双方向ＤＣ／ＤＣコンバータは、昇圧処理の電圧変換（エネルギー変換）において、２次側直交変換部４がバッテリＢ２における直流の低電圧ＶoHを、一端、単相矩形波交流電圧に変換し、１次側直交変換部３がその単相矩形波交流電圧を整流して直流の高電圧ＶoHに変換する。
一方、上記双方向ＤＣ／ＤＣインバータは、降圧処理のエネルギー変換において、１次側直交変換部３がバッテリＢ１における直流の高電圧ＶoHを、一端、単相矩形波交流電圧に変換し、２次側直交変換部４がその単相矩形波交流電圧を整流して直流の低電圧ＶoLに変換する。
上記図１において、１次側直交変換部３は、Ｎチャネル型ＭＯＳトランジスタ（以下、単にトランジスタ）Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８と、第１の制御回路５から構成され、インバータ構成となっている。
トランジスタＱ３、Ｑ５、Ｑ７各々は、ドレインが高電圧バッテリＢ１の＋側端子ＴVoHに接続されている。
一方、トランジスタＱ４，Ｑ６、Ｑ８各々は、ソースが高電圧バッテリＢ１の−側端子ＴVoHLに接続されている。
トランジスタＱ３のソースはトランジスタＱ４のドレインと接続点Ｋ１にて接続し、トランジスタＱ５のソースはトランジスタＱ６のドレインと接続点Ｋ２にて接続し、トランジスタＱ７のソースはトランジスタＱ８のドレインと接続点Ｋ３にて接続されている。
トランジスタＱ３、Ｑ５、Ｑ７各々は、ドレインが高電圧バッテリＢ１の＋側端子ＴVoHに接続されている。
一方、トランジスタＱ４，Ｑ６、Ｑ８各々は、ソースが高電圧バッテリＢ１の−側端子ＴVoHLに接続されている。
トランジスタＱ３のソースはトランジスタＱ４のドレインと接続点Ｋ１にて接続し、トランジスタＱ５のソースはトランジスタＱ６のドレインと接続点Ｋ２にて接続し、トランジスタＱ７のソースはトランジスタＱ８のドレインと接続点Ｋ３にて接続されている。
また、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８各々には、それぞれのゲートに対して、上記第１の制御回路５から制御信号Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８それぞれが入力されている。
上記第１の制御回路５は、各制御信号を「Ｈ」レベルまたは「Ｌ」レベルにて出力し、１次側巻線１Ｌと１次側巻線２Ｌとの各々に流れる電流の向きを、一定の周期にて逆相となるよう制御する。これにより、トランス１の１次側巻線１Ｌとトランス２の１次側巻線２Ｌとのそれぞれに対して単相矩形波交流電圧が印加される。
上記第１の制御回路５は、各制御信号を「Ｈ」レベルまたは「Ｌ」レベルにて出力し、１次側巻線１Ｌと１次側巻線２Ｌとの各々に流れる電流の向きを、一定の周期にて逆相となるよう制御する。これにより、トランス１の１次側巻線１Ｌとトランス２の１次側巻線２Ｌとのそれぞれに対して単相矩形波交流電圧が印加される。
２次側直交変換部４は、Ｎチャネル型ＭＯＳトランジスタ（以下、単にトランジスタ）Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２と、第２の制御回路６から構成されている。
トランジスタＱ９及びＱ１０各々は、ドレインが低電圧バッテリの＋側端子ＴVoLに接続されている。
同様に、トランジスタＱ１１及びＱ１２各々は、ドレインが低電圧バッテリの＋側端子ＴVoLに接続されている。
トランジスタＱ９及びＱ１０各々は、ドレインが低電圧バッテリの＋側端子ＴVoLに接続されている。
同様に、トランジスタＱ１１及びＱ１２各々は、ドレインが低電圧バッテリの＋側端子ＴVoLに接続されている。
また、トランジスタＱ９は、ソースがトランス１における巻線１Ａの端子Ｔ1AM（トランス１の２次側巻線の一端）に接続され、ゲートに第２の制御回路６から制御信号Ｓ９が入力される。
トランジスタＱ１０は、ソースがトランス１における巻線１Ｂの端子Ｔ1B（トランス１の２次側巻線の他端）に接続され、ゲートに第２の制御回路６から制御信号Ｓ１０が入力される。
トランジスタＱ１０は、ソースがトランス１における巻線１Ｂの端子Ｔ1B（トランス１の２次側巻線の他端）に接続され、ゲートに第２の制御回路６から制御信号Ｓ１０が入力される。
また、トランジスタＱ１１は、ソースがトランス２における巻線２Ａの端子Ｔ2AM（トランス２の２次側巻線の一端）に接続され、ゲートに第２の制御回路６から制御信号Ｓ１１が入力される。
トランジスタＱ１２は、ソースがトランス２における巻線２Ｂの端子Ｔ2B（トランス２の２次側巻線の他端）に接続され、ゲートに第２の制御回路６から制御信号Ｓ１２が入力される。
トランジスタＱ１２は、ソースがトランス２における巻線２Ｂの端子Ｔ2B（トランス２の２次側巻線の他端）に接続され、ゲートに第２の制御回路６から制御信号Ｓ１２が入力される。
また、第２の制御回路６は、昇圧動作において、トランジスタＱ９及びＱ１１各々のオン／オフ制御を行う制御周期、と、トランジスタＱ１０及びＱ１２のオン／オフ制御を行う制御周期とにおけるトランジスタをオンさせるパルス幅を変化させるＰＷＭ制御により、直列に接続された１次側巻線１Ｌ及び２Ｌに誘起される電圧を、トランジスタＱ９及びＱ１０，Ｑ１１及びＱ１２のプッシュプル動作により制御し、昇圧される昇圧電圧の電圧値、すなわち高電圧が予め設定した電圧値となるよう制御を行う。
ここで、トランジスタＱ９とトランジスタＱ１１とはパルス幅制御時に同一の制御周期にて制御されるトランジスタ組となり、同様に、トランジスタＱ１０とトランジスタとはパルス幅制御時に同一の制御周期にて制御されるトランジスタ組となる。
ここで、トランジスタＱ９とトランジスタＱ１１とはパルス幅制御時に同一の制御周期にて制御されるトランジスタ組となり、同様に、トランジスタＱ１０とトランジスタとはパルス幅制御時に同一の制御周期にて制御されるトランジスタ組となる。
すなわち、第２の制御回路６は、図４に示すように、制御信号Ｓ９及びＳ１１を「Ｈ」レベルまたは「Ｌ」レベルに変化させる制御周期Ｔ１と、制御信号Ｓ１０及びＳ１２を「Ｈ」レベルまたは「Ｌ」レベルに変化させる制御周期Ｔ２と、におけるパルス幅を変化させるパルス幅制御により昇圧電圧の電圧値を制御する。
ここで、第２の制御回路６は、制御周期Ｔ１において制御信号Ｓ９及びＳ１１の「Ｈ」レベルのパルス幅を制御するパルス幅制御を行い、制御周期Ｔ２において制御信号Ｓ１０及びＳ１２の「Ｈ」レベルのパルス幅を制御するパルス幅制御を行う。
これにより、第２の制御回路６は、制御周期Ｔ１と制御周期Ｔ２とにより、直列に接続された１次側巻線１Ｌ及び２Ｌに電圧が誘起される期間を制御し、１次側巻線１Ｌと１次側巻線２Ｌとの各々に流れる電流の向きが逆相となるよう制御し、トランス１の１次側巻線１Ｌとトランス２の１次側巻線２Ｌとのそれぞれに対して単相矩形波交流電圧が発生させる。すなわち、制御周期Ｔ１及び制御周期Ｔ２の合わせた周期が、上記単相矩形波交流電圧の１周期となる。そして、制御周期Ｔ１と制御周期Ｔ２との組合せを、繰り返して制御することにより、上記単相矩形波交流電圧の周期的な波形が生成される。
ここで、第２の制御回路６は、制御周期Ｔ１において制御信号Ｓ９及びＳ１１の「Ｈ」レベルのパルス幅を制御するパルス幅制御を行い、制御周期Ｔ２において制御信号Ｓ１０及びＳ１２の「Ｈ」レベルのパルス幅を制御するパルス幅制御を行う。
これにより、第２の制御回路６は、制御周期Ｔ１と制御周期Ｔ２とにより、直列に接続された１次側巻線１Ｌ及び２Ｌに電圧が誘起される期間を制御し、１次側巻線１Ｌと１次側巻線２Ｌとの各々に流れる電流の向きが逆相となるよう制御し、トランス１の１次側巻線１Ｌとトランス２の１次側巻線２Ｌとのそれぞれに対して単相矩形波交流電圧が発生させる。すなわち、制御周期Ｔ１及び制御周期Ｔ２の合わせた周期が、上記単相矩形波交流電圧の１周期となる。そして、制御周期Ｔ１と制御周期Ｔ２との組合せを、繰り返して制御することにより、上記単相矩形波交流電圧の周期的な波形が生成される。
第２の制御回路６は、制御周期（Ｔ１及びＴ２）において、各上記トランジスタ組における一方のトランジスタと他方のトランジスタとに対し、図４に示すように、位相を異ならせたパルス幅制御を行う。
ここで、第２の制御回路６は、制御周期Ｔ１において、例えば一方のトランジスタＱ９を制御周期の開始から制御信号Ｓ９を「Ｈ」レベル状態としてパルス幅制御し、また、他方のトランジスタＱ１１を制御周期の途中から制御信号Ｓ１１を「Ｈ」レベル状態とし、制御周期の終了時点にて「Ｌ」レベルとするパルス幅制御を行う。同様に、第２の制御回路６は、制御周期Ｔ２において、例えば一方のトランジスタＱ１０を制御周期の開始から制御信号Ｓ１０を「Ｈ」レベル状態としてパルス幅制御し、また、他方のトランジスタＱ１２を制御周期の途中から制御信号Ｓ１２を「Ｈ」レベル状態とし、制御周期の終了時点にて「Ｌ」レベルとするパルス幅制御を行う。
ここで、第２の制御回路６は、制御周期Ｔ１において、例えば一方のトランジスタＱ９を制御周期の開始から制御信号Ｓ９を「Ｈ」レベル状態としてパルス幅制御し、また、他方のトランジスタＱ１１を制御周期の途中から制御信号Ｓ１１を「Ｈ」レベル状態とし、制御周期の終了時点にて「Ｌ」レベルとするパルス幅制御を行う。同様に、第２の制御回路６は、制御周期Ｔ２において、例えば一方のトランジスタＱ１０を制御周期の開始から制御信号Ｓ１０を「Ｈ」レベル状態としてパルス幅制御し、また、他方のトランジスタＱ１２を制御周期の途中から制御信号Ｓ１２を「Ｈ」レベル状態とし、制御周期の終了時点にて「Ｌ」レベルとするパルス幅制御を行う。
すなわち、第２の制御回路６は、一方のトランジスタ（トランジスタＱ９、Ｑ１１）を制御周期の開始時点の「Ｈ」レベルから「Ｌ」レベルとするまでの時間αをパルス幅制御し、他方のトランジスタ（トランジスタＱ１０、Ｑ１２）を制御周期の開始時点にて「Ｌ」レベルとし、制御周期の途中にて「Ｈ」レベルとしてから制御周期が終了するまでの時間βをパルス幅制御する。ここで、時間α及び時間βは同一でも、異なっていてもかまわない。
第２の制御回路６は、一方のトランジスタに対する制御信号を制御周期の開始時点にて必ず「Ｈ」立ち上がらせ（固定）、他方のトランジスタに対する制御信号を制御周期の終了時点にて必ず立ち下がらせる（固定）。
したがって、第２の制御回路６は、一方のトランジスタに対し、制御信号を制御周期の開始時点から時間αの間「Ｈ」レベルにて出力し、他方のトランジスタに対し、制御周期の開始時点から、制御周期の時間から上記時間βを減算した時間が経過した後、制御信号を「Ｈ」レベルとする。
第２の制御回路６は、一方のトランジスタに対する制御信号を制御周期の開始時点にて必ず「Ｈ」立ち上がらせ（固定）、他方のトランジスタに対する制御信号を制御周期の終了時点にて必ず立ち下がらせる（固定）。
したがって、第２の制御回路６は、一方のトランジスタに対し、制御信号を制御周期の開始時点から時間αの間「Ｈ」レベルにて出力し、他方のトランジスタに対し、制御周期の開始時点から、制御周期の時間から上記時間βを減算した時間が経過した後、制御信号を「Ｈ」レベルとする。
上述した制御により、パルス幅制御であるものの、図２のＴ１（＃１）及びＴ２（＃１）の制御周期のように、一方のトランジスタＱ９（Ｑ１０）がオンしている期間と、他方のトランジスタＱ１１（Ｑ１２）がオンしている期間とが重なっている場合、位相制御と同様な制御が行える。
一方、図２のＴ１（＃２）及びＴ２（＃２）の制御周期のように、一方のトランジスタＱ９（Ｑ１０）がオンしている期間と、他方のトランジスタＱ１１（Ｑ１２）がオンしている期間とが重なっていない場合、ＰＷＭ制御としての制御となる。
したがって、制御周期において、一方のトランジスタのパルス幅制御を開始時点を固定（起点）として行い、他方のトランジスタのパルス幅制御を終了時点を固定（起点）として行うことにより、双方を任意の時間重ならせることで、位相制御とパルス幅制御との動作をパルス幅制御のみにて実現することができる。
一方、図２のＴ１（＃２）及びＴ２（＃２）の制御周期のように、一方のトランジスタＱ９（Ｑ１０）がオンしている期間と、他方のトランジスタＱ１１（Ｑ１２）がオンしている期間とが重なっていない場合、ＰＷＭ制御としての制御となる。
したがって、制御周期において、一方のトランジスタのパルス幅制御を開始時点を固定（起点）として行い、他方のトランジスタのパルス幅制御を終了時点を固定（起点）として行うことにより、双方を任意の時間重ならせることで、位相制御とパルス幅制御との動作をパルス幅制御のみにて実現することができる。
上述したように、２次側直交変換部４において、トランジスタＱ９〜Ｑ１２からなる複合スイッチの構造は２つの単相矩形波交流電圧を生成するインバータ構成となっている。
詳細は後述するが、上記単相矩形波交流電圧に対応し、１次側直交変換部３は、２次側巻線１Ａ及び１Ｂ、また２次側巻線２Ａ及び２Ｂに流れる電流により、１次側巻線１Ｌと、１次側巻線２Ｌとのそれぞれに、互いに同位相にて誘起される電圧を、加算して単相全波整流を行い高電圧ＶoHの生成を行う。
この１次側直交変換部３は、トランジスタＱ３〜Ｑ８それぞれの寄生ダイオードＤ３〜Ｄ８によるフルブリッジ整流により、直列接続された１次側巻線１Ｌ及び２Ｌ間に誘起される単相矩形波交流電圧の整流動作を行う。
また、昇圧動作において、上述したようなフルブリッジ整流を行うのではなく、トランジスタＱ９〜Ｑ１２の上述したスイッチングに同期して、第１の制御回路５は、トランジスタＱ９〜Ｑ１２のオンオフを行う同期整流により、１次側巻線１Ｌ，２Ｌに誘起される単相矩形波交流電圧の整流動作を行っても良い。
詳細は後述するが、上記単相矩形波交流電圧に対応し、１次側直交変換部３は、２次側巻線１Ａ及び１Ｂ、また２次側巻線２Ａ及び２Ｂに流れる電流により、１次側巻線１Ｌと、１次側巻線２Ｌとのそれぞれに、互いに同位相にて誘起される電圧を、加算して単相全波整流を行い高電圧ＶoHの生成を行う。
この１次側直交変換部３は、トランジスタＱ３〜Ｑ８それぞれの寄生ダイオードＤ３〜Ｄ８によるフルブリッジ整流により、直列接続された１次側巻線１Ｌ及び２Ｌ間に誘起される単相矩形波交流電圧の整流動作を行う。
また、昇圧動作において、上述したようなフルブリッジ整流を行うのではなく、トランジスタＱ９〜Ｑ１２の上述したスイッチングに同期して、第１の制御回路５は、トランジスタＱ９〜Ｑ１２のオンオフを行う同期整流により、１次側巻線１Ｌ，２Ｌに誘起される単相矩形波交流電圧の整流動作を行っても良い。
また、１次側直交変換部３において、トランジスタＱ３〜Ｑ８からなる複合スイッチの構造は２つの単相矩形波交流電圧を生成するインバータ構成となっている。
詳細は後述するが、上記単相矩形波交流電圧に対応し、２次側直交変換部４は、１次側巻線１Ｌ及び２Ｌに流れる電流により、２次側巻線である巻線１Ａ及び１Ｂと、巻線２Ａ及び巻線２Ｂとのそれぞれに、互いに逆相にて誘起される電圧を単相全波整流を行い低電圧ＶoLの生成を行う。
この２次側直交変換部４は、後述するトランジスタＱ９及びＱ１０の寄生ダイオードＤ９及びＤ１０による中点（センタータップ）両波整流により、２次巻線１Ａ及び１Ｂに誘起される単相矩形波交流電圧の整流動作を行う。
同様に、２次側直交変換部４は、後述するトランジスタＱ１１及びＱ１２の寄生ダイオードＤ１１及びＤ１２による中点両波整流により、２次巻線２Ａ及び２Ｂに誘起される単相矩形波交流電圧の整流動作を行う。
詳細は後述するが、上記単相矩形波交流電圧に対応し、２次側直交変換部４は、１次側巻線１Ｌ及び２Ｌに流れる電流により、２次側巻線である巻線１Ａ及び１Ｂと、巻線２Ａ及び巻線２Ｂとのそれぞれに、互いに逆相にて誘起される電圧を単相全波整流を行い低電圧ＶoLの生成を行う。
この２次側直交変換部４は、後述するトランジスタＱ９及びＱ１０の寄生ダイオードＤ９及びＤ１０による中点（センタータップ）両波整流により、２次巻線１Ａ及び１Ｂに誘起される単相矩形波交流電圧の整流動作を行う。
同様に、２次側直交変換部４は、後述するトランジスタＱ１１及びＱ１２の寄生ダイオードＤ１１及びＤ１２による中点両波整流により、２次巻線２Ａ及び２Ｂに誘起される単相矩形波交流電圧の整流動作を行う。
また、降圧動作において、上述したような中点両波整流を行うのではなく、トランジスタＱ３〜Ｑ８の上述したスイッチングに同期して、第２の制御回路６は、トランジスタＱ９〜Ｑ１２のオンオフを行う同期整流により、２次巻線１Ａ，１Ｂ，２Ａ，２Ｂに誘起される単相矩形波交流電圧の整流動作を行っても良い。
すなわち、第１の制御回路５は、制御により接続点Ｋ２に対応するトランジスタＱ５及びＱ６のゲートに印加する制御信号Ｓ５及びＳ５の位相に対して、接続点Ｋ１に対応するトランジスタＱ３及びＱ４のゲートに印加する制御信号Ｓ３及びＳ４の位相と、接続点Ｋ３に対応するトランジスタＱ７及びＱ８のゲートに印加する制御信号Ｓ７及びＳ８の位相とを変化させることにより、降圧される低電圧の電圧値を制御する。制御信号Ｓ３及びＳ４と、制御信号Ｓ５及びＳ６と、制御信号Ｓ７及びＳ８との「Ｈ」レベル及び「Ｌ」レベルとなる周期は同一の長さである。
すなわち、第１の制御回路５は、制御により接続点Ｋ２に対応するトランジスタＱ５及びＱ６のゲートに印加する制御信号Ｓ５及びＳ５の位相に対して、接続点Ｋ１に対応するトランジスタＱ３及びＱ４のゲートに印加する制御信号Ｓ３及びＳ４の位相と、接続点Ｋ３に対応するトランジスタＱ７及びＱ８のゲートに印加する制御信号Ｓ７及びＳ８の位相とを変化させることにより、降圧される低電圧の電圧値を制御する。制御信号Ｓ３及びＳ４と、制御信号Ｓ５及びＳ６と、制御信号Ｓ７及びＳ８との「Ｈ」レベル及び「Ｌ」レベルとなる周期は同一の長さである。
トランス１は１次側巻線１Ｌと、２次側巻線が中点（センタータップ）Ｐ１にて分割された巻線１Ａ及び巻線１Ｂとにて構成されている。トランス１において、例えば、１次側巻線１Ｌと２次側の各巻線１Ａ及び１Ｂとの巻き数比はＮ：１とする。ここで、中点Ｐ１はバッテリＢ２の−側端子ＴVoLLに接続されている。ここで、１次側巻線１Ｌには、直列にリーケージインダクタ１LLが挿入されている。すなわち、リーケージインダクタ１LLは、１次側巻線１Ｌと端子Ｔ1LBにて接続されている。
また、同様に、トランス２は１次側巻線２Ｌと、２次側巻線が中点Ｐ２にて分割された巻線２Ａ及び巻線２Ｂとにて構成されている。トランス２において、例えば、１次側巻線２Ｌと２次側の各巻線２Ａ及び２Ｂとの巻き数比はトランス１と同様にＮ：１とする。ここで、中点Ｐ２はバッテリＢ２の−側端子ＴVoLLに接続されている。
また、同様に、トランス２は１次側巻線２Ｌと、２次側巻線が中点Ｐ２にて分割された巻線２Ａ及び巻線２Ｂとにて構成されている。トランス２において、例えば、１次側巻線２Ｌと２次側の各巻線２Ａ及び２Ｂとの巻き数比はトランス１と同様にＮ：１とする。ここで、中点Ｐ２はバッテリＢ２の−側端子ＴVoLLに接続されている。
ここで、１次側巻線２Ｌには、直列にリーケージインダクタ２LLが挿入されている。すなわち、リーケージインダクタ２LLは、１次側巻線２Ｌと端子Ｔ2LBにて接続されている。本実施形態においては、１次側直交変換部３及び２次側直交変換部４それぞれにチョークコイルを用いずに、平滑化に対して、上述したトランス１及びトランス２の１次側巻線のリーケージインダクタ１ＬＬ及び２ＬＬを利用している。リーケージインダクタ１ＬＬ及び２ＬＬは、上述したようにトランスのリーケージを用いても良いし、別に付加してもかまわないが、トランスのリーケージを使用することにより部品点数を低減させることができる。
一方、１次側直交変換部３において、上記接続点Ｋ２は、１次側巻線１Ｌに接続されたリーケージインダクタ１LLの端子Ｔ1Lと、１次側巻線２Ｌの端子Ｔ2LMとに接続されている。
また、接続点Ｋ３は１次側巻線１Ｌの端子Ｔ1LMと接続され、接続点Ｋ１は１次側巻線２Ｌに接続されているリーケージインダクタ２LLの端子Ｔ2Lと接続されている。
すなわち、トランス１の１次側巻線１Ｌとトランス２の１次側巻線とは、各々リーケージインダクタ１LL，２LLが介挿された構成にて接続点Ｋ３と接続点Ｋ１との間にて直列に接続されている。
また、接続点Ｋ３は１次側巻線１Ｌの端子Ｔ1LMと接続され、接続点Ｋ１は１次側巻線２Ｌに接続されているリーケージインダクタ２LLの端子Ｔ2Lと接続されている。
すなわち、トランス１の１次側巻線１Ｌとトランス２の１次側巻線とは、各々リーケージインダクタ１LL，２LLが介挿された構成にて接続点Ｋ３と接続点Ｋ１との間にて直列に接続されている。
上述したように、２次側直交変換部４は、１次側直交変換部３が１次側巻線１Ｌ及び２Ｌを直列に接続している構成と異なり、トランス１の２次側巻線とトランス２の２次側巻線との出力を、トランジスタＱ９、Ｑ１０、Ｑ１１、Ｑ１２各々を介して並列に接続している。
したがって、本実施形態による双方向ＤＣ／ＤＣコンバータは、低電圧から高電圧への昇圧に際し、巻線比での電圧上昇に加えて、直列接続している２つのトランスの巻線それぞれに誘起される電圧が加算されるために昇圧が効率的に行われる。
したがって、本実施形態による双方向ＤＣ／ＤＣコンバータは、低電圧から高電圧への昇圧に際し、巻線比での電圧上昇に加えて、直列接続している２つのトランスの巻線それぞれに誘起される電圧が加算されるために昇圧が効率的に行われる。
また、本実施形態によるＤＣ／ＤＣコンバータは、各スイッチ手段としてのトランジスタＱ９、Ｑ１０、Ｑ１１、Ｑ１２をすでに述べたパルス幅制御により、トランジスタ組の各トランジスタのオン状態の期間を重ねる位相制御に対応したパルス幅制御だけでなく、トランジスタ組の各トランジスタのオン状態が重ならない範囲におけるパルス幅をＰＷＭ制御するため、トランジスタ組の各トランジスタのオン状態が完全に重なる最大電圧から、各トランジスタをオン状態とするパルス幅が０の０Ｖ近傍までの範囲に昇圧電圧の値を調整することができる。
したがって、本実施形態によるＤＣ／ＤＣコンバータは、昇圧動作における昇圧電圧を、低電圧ＶoL×巻線比×２の電圧値から０Ｖの電圧範囲にて制御することが可能である。
一方、本実施形態による双方向ＤＣ／ＤＣコンバータは、高電圧から低電圧への降圧に際し、２次側の各巻線が並列に接続されているため、従来と同様の降圧処理が行える。
したがって、本実施形態によるＤＣ／ＤＣコンバータは、昇圧動作における昇圧電圧を、低電圧ＶoL×巻線比×２の電圧値から０Ｖの電圧範囲にて制御することが可能である。
一方、本実施形態による双方向ＤＣ／ＤＣコンバータは、高電圧から低電圧への降圧に際し、２次側の各巻線が並列に接続されているため、従来と同様の降圧処理が行える。
次に、図３、図４、図５及び図６を用いて、本実施形態による双方向ＤＣ／ＤＣコンバータによる昇圧動作を説明する。図４〜図６は本実施形態による双方向ＤＣ／ＤＣコンバータによる低電圧から高電圧への昇圧動作を説明するタイミングチャートである。ここで、低電圧から高電圧への昇圧処理とは、例えば数Ｖ程度の電圧から１００Ｖ以上の電圧への変換処理をいう。２次側直交変換部４において位相制御の昇圧処理を行い、１次側直交変換部３において、１次側巻線１Ｌ及び２Ｌに誘起される単相矩形波交流電圧に対するフルブリッジ整流が行われて、高電圧が生成される。このとき、第１の制御回路３は、トランジスタＱ３〜Ｑ８に対して「Ｌ」レベルの制御信号Ｓ３〜Ｓ８を出力している。このため、トランジスタＱ３〜Ｑ８は全てオフ状態となっている。
なお、図３は昇圧動作を行うためバッテリＢ１に替えて負荷を＋側端子ＴVoHと−側端子ＴVoHLとの間に介挿した構成であり、エネルギを補完する低電圧ＶoLのバッテリＢ２が２次側変換部４に接続されている。以下の説明において、整流動作は、ダイオードＤ３〜Ｄ８のフルブリッジ構成にて、１次側巻線１Ｌ及び２Ｌに誘起される単相矩形波交流電圧のブリッジ整流を行う。また上述したように、同期整流にて１次側巻線１Ｌ及び２Ｌに誘起される単相矩形波交流電圧に対する整流を行う方式にて整流動作を行っても良い。
以下の説明に用いる図４〜図６において、トランジスタＱ９及びＱ１１のトランジスタ組をオン／オフする制御周期をＴ１とし、トランジスタＱ１０及びＱ１１のトランジスタの組をオン／オフする制御周期を周期Ｔ２とし、トランジスタＱ９またはＱ１０をオン状態とするこの周期Ｔ１と周期Ｔ２との位相のずれをΔＴＴとする。
以下の説明に用いる図４〜図６において、トランジスタＱ９及びＱ１１のトランジスタ組をオン／オフする制御周期をＴ１とし、トランジスタＱ１０及びＱ１１のトランジスタの組をオン／オフする制御周期を周期Ｔ２とし、トランジスタＱ９またはＱ１０をオン状態とするこの周期Ｔ１と周期Ｔ２との位相のずれをΔＴＴとする。
＜２次側直交変換部４の出力する制御信号のパルス幅（時間α及びβ）が制御周期Ｔ１と制御周期Ｔ２との時間幅と同様の場合：図４＞
初期状態において、制御信号Ｓ９〜Ｓ１２各々は、「Ｌ」レベルとなっている。
時刻ｔ１において、第２の制御回路６は、制御信号Ｓ９及び制御信号Ｓ１１を「Ｌ」レベルから「Ｈ」レベルに変化させ（トランジスタを同一の位相の制御信号により駆動させる）、制御信号Ｓ１０及び制御信号Ｓ１２を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ９及びトランジスタＱ１１はオンとなり、一方トランジスタＱ１０及びトランジスタＱ１２はオフとなる。
これにより、低電圧バッテリＢ２からトランス１の２次側巻線における巻線１Ａに電流ｉ1AM（Ｔ1AM→Ｐ1）が流れるとともに、同様にこの低電圧バッテリからトランス２の２次側巻線における巻線２Ａに電流ｉ2AM（Ｔ2AM→Ｐ2）が流れる。
初期状態において、制御信号Ｓ９〜Ｓ１２各々は、「Ｌ」レベルとなっている。
時刻ｔ１において、第２の制御回路６は、制御信号Ｓ９及び制御信号Ｓ１１を「Ｌ」レベルから「Ｈ」レベルに変化させ（トランジスタを同一の位相の制御信号により駆動させる）、制御信号Ｓ１０及び制御信号Ｓ１２を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ９及びトランジスタＱ１１はオンとなり、一方トランジスタＱ１０及びトランジスタＱ１２はオフとなる。
これにより、低電圧バッテリＢ２からトランス１の２次側巻線における巻線１Ａに電流ｉ1AM（Ｔ1AM→Ｐ1）が流れるとともに、同様にこの低電圧バッテリからトランス２の２次側巻線における巻線２Ａに電流ｉ2AM（Ｔ2AM→Ｐ2）が流れる。
このため、１次側巻線１Ｌに電流ｉ1Bが流れ、この１次側巻線１Ｌの両端の端子Ｔ1LMと端子Ｔ1Lとの間にトランス１の巻線比に対応した電圧が誘起される。同様に、１次側巻線２Ｌに電流ｉ2Fが流れ、この１次側巻線２Ｌの両端の端子Ｔ2LMと端子Ｔ2Lとの間にトランス２の巻線比に対応した電圧が誘起される。
例えば、トランス１及びトランスの２の双方の巻数比がＮ：１とすると、端子Ｔ1LM及び端子Ｔ1L間と、端子Ｔ2LM及びＴ2L間とにそれぞれＮ×ＶoLの電圧が誘起される。
例えば、トランス１及びトランスの２の双方の巻数比がＮ：１とすると、端子Ｔ1LM及び端子Ｔ1L間と、端子Ｔ2LM及びＴ2L間とにそれぞれＮ×ＶoLの電圧が誘起される。
ここで、１次側巻線１Ｌ及び１次側巻線２Ｌが直列に接続されているため、直列接続された巻線の両端の端子Ｔ1LMと端子Ｔ2Lとの間に２×Ｎ×ＶoLの電圧が発生する。
そして、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ３と接続点Ｋ１との間の電圧）の電圧が、ダイオードＤ７及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
そして、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ３と接続点Ｋ１との間の電圧）の電圧が、ダイオードＤ７及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ２おいて、第２の制御回路６は、制御信号Ｓ１０及び制御信号Ｓ１２を「Ｌ」レベルから「Ｈ」レベルに変化させ（トランジスタを同一の位相の制御信号により駆動させる）、制御信号Ｓ９及び制御信号Ｓ１１を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ１０及びトランジスタＱ１２はオンとなり、一方トランジスタＱ９及びトランジスタＱ１１はオフとなる。
これにより、トランス１の２次側巻線における巻線１Ｂに電流ｉ1B2（Ｔ1B→Ｐ1）が流れるとともに、トランス２の２次側巻線における巻線２Ｂに電流ｉ2B2（Ｔ2B→Ｐ2）が流れる。
上述した制御信号の変化によって、トランジスタＱ１０及びトランジスタＱ１２はオンとなり、一方トランジスタＱ９及びトランジスタＱ１１はオフとなる。
これにより、トランス１の２次側巻線における巻線１Ｂに電流ｉ1B2（Ｔ1B→Ｐ1）が流れるとともに、トランス２の２次側巻線における巻線２Ｂに電流ｉ2B2（Ｔ2B→Ｐ2）が流れる。
このため、１次側巻線１Ｌに電流ｉ1Fが流れ、この１次側巻線１Ｌの両端の端子Ｔ1LMと端子Ｔ1Lとの間にトランス１の巻線比に対応した電圧が、時刻ｔ１の際と逆極性にて誘起する。同様に、１次側巻線２Ｌに電流ｉ2Bが流れ、この１次側巻線２Ｌの両端の端子Ｔ2LMと端子Ｔ2Lとの間にトランス２の巻線比に対応した電圧が、時刻ｔ１の際と逆極性にて誘起する。
ここで、１次側巻線１Ｌ及び１次側巻線２Ｌが直列に接続されているため、直列接続された巻線の両端の端子Ｔ2Lと端子Ｔ1LMとの間に２×Ｎ×ＶoLの電圧（時刻ｔ１における電圧極性と逆方向）が発生する。
そして、制御周期Ｔ１及びＴ２において、トランジスタ組の各トランジスタのオン状態が制御周期内で完全に重なるため、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ３との間の電圧）の電圧が、制御周期間内で完全に出力され、ダイオードＤ３及びＤ８により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
そして、制御周期Ｔ１及びＴ２において、トランジスタ組の各トランジスタのオン状態が制御周期内で完全に重なるため、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ３との間の電圧）の電圧が、制御周期間内で完全に出力され、ダイオードＤ３及びＤ８により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ３〜時刻ｔ５においても、時刻ｔ１及び時刻ｔ２の動作が繰り返して行われ、トランス１及びトランス２各々の１次側巻線１Ｌ及び２Ｌに誘起する電圧を加算して低電圧から高電圧に電圧を昇圧させる処理が行われる。
上述した図４（ａ）の場合、トランス１及びトランス２の各２次巻線を駆動する制御信号の位相が同一のため、１次側巻線１Ｌ及び１次側巻線２Ｌに誘起された電圧が完全に同位相にて重なり合うため、１次側直交変換部３において、高い効率にて単相全波整流を行われ、最大の電圧値の高電圧が生成される。
上述した図４（ａ）の場合、トランス１及びトランス２の各２次巻線を駆動する制御信号の位相が同一のため、１次側巻線１Ｌ及び１次側巻線２Ｌに誘起された電圧が完全に同位相にて重なり合うため、１次側直交変換部３において、高い効率にて単相全波整流を行われ、最大の電圧値の高電圧が生成される。
＜２次側直交変換部４から出力される制御信号のパルス幅（時間α及びβ）が制御周期Ｔ１と制御周期Ｔ２との時間幅より小さい場合：図５＞
初期状態において、制御信号Ｓ９〜Ｓ１２各々は、「Ｌ」レベルとなっている。
時刻ｔ１より前の時刻において、第２の制御回路６は、制御信号Ｓ９及び制御信号Ｓ１１を「Ｌ」レベル、一方、制御信号Ｓ１０及び制御信号Ｓ１２を「Ｈ」レベルにて出力している。この時点において、トランジスタＱ１０及びトランジスタＱ１２はオンし、制御信号Ｓ９及び制御信号Ｓ１１はオフしている。
初期状態において、制御信号Ｓ９〜Ｓ１２各々は、「Ｌ」レベルとなっている。
時刻ｔ１より前の時刻において、第２の制御回路６は、制御信号Ｓ９及び制御信号Ｓ１１を「Ｌ」レベル、一方、制御信号Ｓ１０及び制御信号Ｓ１２を「Ｈ」レベルにて出力している。この時点において、トランジスタＱ１０及びトランジスタＱ１２はオンし、制御信号Ｓ９及び制御信号Ｓ１１はオフしている。
時刻ｔ１において、第２の制御回路６は、制御信号Ｓ９を「Ｌ」レベルから「Ｈ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ９はオンとなり、一方、トランジスタＱ１０、Ｑ１１及びＱ１２はオフ状態のままである。
これにより、トランス１の２次側巻線における巻線１Ａに電流ｉ1AMが流れる。
上述した制御信号の変化によって、トランジスタＱ９はオンとなり、一方、トランジスタＱ１０、Ｑ１１及びＱ１２はオフ状態のままである。
これにより、トランス１の２次側巻線における巻線１Ａに電流ｉ1AMが流れる。
このため、１次側巻線１Ｌに電流ｉ1Bが流れ、この１次側巻線１Ｌの両端の端子Ｔ1LMと端子Ｔ1Lとの間にトランス１の巻線比に対応した電圧が誘起する。
例えば、トランス１の双方の巻数比がＮ：１とすると、１次側巻線１Ｌの端子間には、そ電圧Ｎ×ＶoLが誘起される。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ７及びＤ６により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
例えば、トランス１の双方の巻数比がＮ：１とすると、１次側巻線１Ｌの端子間には、そ電圧Ｎ×ＶoLが誘起される。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ７及びＤ６により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ１１において、第２の制御回路６は、制御周期Ｔ２の時間幅から時間βを減算した時間が経過したことを検出する（例えば、内部のタイマーにより検出）と、制御信号Ｓ１１を「Ｌ」レベルから「Ｈ」レベルに変化させる。
これにより、トランジスタＱ１１はオン状態となり、巻線２Ａに電流ｉ2AMが流れ、１次側巻線２Ｌに、１次側巻線１Ｌと同極性の電圧Ｎ×ＶoLが誘起する。
そして、トランジスタＱ９がオンしており、巻線１Ａに電流ｉ1AMが流れており、１次側巻線１Ｌには電流ｉ1Bが流れ、電圧Ｎ×ＶoLが誘起している。
これにより、トランジスタＱ１１はオン状態となり、巻線２Ａに電流ｉ2AMが流れ、１次側巻線２Ｌに、１次側巻線１Ｌと同極性の電圧Ｎ×ＶoLが誘起する。
そして、トランジスタＱ９がオンしており、巻線１Ａに電流ｉ1AMが流れており、１次側巻線１Ｌには電流ｉ1Bが流れ、電圧Ｎ×ＶoLが誘起している。
ここで、１次側巻線１Ｌ及び１次側巻線２Ｌが直列に接続されているため、直列接続された巻線の両端の端子Ｔ1LMと端子Ｔ2Lとの間に２×Ｎ×ＶoLの電圧が発生する。
そして、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ３と接続点Ｋ１との間の電圧）の電圧が、ダイオードＤ７及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
そして、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ３と接続点Ｋ１との間の電圧）の電圧が、ダイオードＤ７及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ１２において、第２の制御回路６は、時間αが経過したことを検出する（例えば、内部のタイマーにより検出）と、制御信号Ｓ９を「Ｈ」レベルから「Ｌ」レベルに変化させる。
これにより、トランジスタＱ９はオフ状態となり、巻線１Ａに電流ｉ1AMが流れなくなり、１次側巻線１Ｌには電圧Ｎ×ＶoLが誘起しなくなる。
そして、トランジスタＱ１１がオンしており、巻線１Ｂに電流ｉ2AMが流れており、１次側巻線２Ｌには電流ｉ2Fが流れ、電圧Ｎ×ＶoLが誘起している。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
これにより、トランジスタＱ９はオフ状態となり、巻線１Ａに電流ｉ1AMが流れなくなり、１次側巻線１Ｌには電圧Ｎ×ＶoLが誘起しなくなる。
そして、トランジスタＱ１１がオンしており、巻線１Ｂに電流ｉ2AMが流れており、１次側巻線２Ｌには電流ｉ2Fが流れ、電圧Ｎ×ＶoLが誘起している。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
時刻ｔ２おいて、第２の制御回路６は、制御信号Ｓ１１を「Ｈ」レベルから「Ｌ」レベルに変化させ、制御信号Ｓ１０を「Ｌ」レベルから「Ｈ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ１０はオンとなり、一方トランジスタＱ１１はオフとなる。
これにより、トランス１の２次側巻線における巻線１Ｂに電流ｉ1B2が流れる。
上述した制御信号の変化によって、トランジスタＱ１０はオンとなり、一方トランジスタＱ１１はオフとなる。
これにより、トランス１の２次側巻線における巻線１Ｂに電流ｉ1B2が流れる。
このため、１次側巻線１Ｌに電流ｉ1Fが流れ、この１次側巻線１Ｌの両端の端子Ｔ1LMと端子Ｔ1Lとの間にトランス１の巻線比に対応した電圧Ｎ×ＶoLが誘起している。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ５及びＤ８により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ５及びＤ８により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ２１において、制御周期Ｔ２の時間幅から時間βを減算した時間が経過したことを検出する（例えば、内部のタイマーにより検出）と、第２の制御回路６は、制御信号Ｓ１２を「Ｌ」レベルから「Ｈ」レベルに変化させる。
これにより、トランジスタＱ１２はオンし、巻線２Ｂに電流ｉ2B2が流れて、１次側巻線２Ｌに電流ｉ2Bが流れ、１次側巻線１Ｌと同極性の電圧Ｎ×ＶoLが誘起する。
そして、トランジスタＱ１０がオンしており、巻線１Ｂに電流ｉ1B2が流れており、１次側巻線１Ｌには電流ｉ1Fが流れ、電圧Ｎ×ＶoLが誘起している。
ここで、１次側巻線１Ｌ及び１次側巻線２Ｌが直列に接続されているため、直列接続された巻線の両端の端子Ｔ2Lと端子Ｔ1LMとの間に２×Ｎ×ＶoLの電圧が発生する。
そして、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ３と接続点Ｋ１との間の電圧）の電圧が、ダイオードＤ７及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
これにより、トランジスタＱ１２はオンし、巻線２Ｂに電流ｉ2B2が流れて、１次側巻線２Ｌに電流ｉ2Bが流れ、１次側巻線１Ｌと同極性の電圧Ｎ×ＶoLが誘起する。
そして、トランジスタＱ１０がオンしており、巻線１Ｂに電流ｉ1B2が流れており、１次側巻線１Ｌには電流ｉ1Fが流れ、電圧Ｎ×ＶoLが誘起している。
ここで、１次側巻線１Ｌ及び１次側巻線２Ｌが直列に接続されているため、直列接続された巻線の両端の端子Ｔ2Lと端子Ｔ1LMとの間に２×Ｎ×ＶoLの電圧が発生する。
そして、１次側巻線１Ｌ及び２Ｌに誘起された電圧２×Ｎ×ＶoL（接続点Ｋ３と接続点Ｋ１との間の電圧）の電圧が、ダイオードＤ７及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LL及び２LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ２２において、第２の制御回路６は、時間αが経過したことを検出する（例えば、内部のタイマーにより検出）と制御信号Ｓ１０を「Ｈ」レベルから「Ｌ」レベルに変化させる。
これにより、トランジスタＱ１０はオフ状態となり、巻線１Ｂに電流ｉ1B2が流れなくなり、１次側巻線１Ｌには電圧Ｎ×ＶoLが誘起しなくなる。
そして、トランジスタＱ１２がオンしており、巻線１Ｂに電流ｉ2B2が流れており、１次側巻線２Ｌには電流ｉ2Bが流れ、電圧Ｎ×ＶoLが誘起している。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ２LLにより平滑化されて、高電圧ＶoHとして出力される。
これにより、トランジスタＱ１０はオフ状態となり、巻線１Ｂに電流ｉ1B2が流れなくなり、１次側巻線１Ｌには電圧Ｎ×ＶoLが誘起しなくなる。
そして、トランジスタＱ１２がオンしており、巻線１Ｂに電流ｉ2B2が流れており、１次側巻線２Ｌには電流ｉ2Bが流れ、電圧Ｎ×ＶoLが誘起している。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ２LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ３〜時刻ｔ５１においても、時刻ｔ１及び時刻ｔ２１の動作が繰り返して行われ、トランス１及びトランス２各々の１次側巻線１Ｌ及び２Ｌに誘起する電圧を加算して低電圧から高電圧に電圧値を昇圧させる処理が行われる。
上述した図５の場合、トランス１及びトランス２の各２次側巻線を駆動する制御信号の位相が重なる時間と重ならない時間とが存在するため、１次側巻線１Ｌ及び１次側巻線２Ｌに誘起された電圧が重なり合うため、図５に示すようにトランジスタ組の各トランジスタのオン状態が重なる時間のみが電圧値２×Ｎ×ＶoLとなり、高電圧ＶoHが出力される。このため、１次側直交変換部３において、２×Ｎ×ＶoLとＮ×ＶoLとが期間それぞれの期間の長さにより、リーケージインダクタ１LL及び２LLのインダクタンスに応じて平滑化され、平均化された電圧が高電圧ＶoHとして出力される。
上述した図５の場合、トランス１及びトランス２の各２次側巻線を駆動する制御信号の位相が重なる時間と重ならない時間とが存在するため、１次側巻線１Ｌ及び１次側巻線２Ｌに誘起された電圧が重なり合うため、図５に示すようにトランジスタ組の各トランジスタのオン状態が重なる時間のみが電圧値２×Ｎ×ＶoLとなり、高電圧ＶoHが出力される。このため、１次側直交変換部３において、２×Ｎ×ＶoLとＮ×ＶoLとが期間それぞれの期間の長さにより、リーケージインダクタ１LL及び２LLのインダクタンスに応じて平滑化され、平均化された電圧が高電圧ＶoHとして出力される。
＜２次側直交変換部４から出力される制御信号のパルス幅（時間α及びβ）が制御周期Ｔ１と制御周期Ｔ２との時間幅より小さい場合：図６＞
初期状態において、制御信号Ｓ９〜Ｓ１２各々は、「Ｌ」レベルとなっている。
時刻ｔ１において、第２の制御回路６は、制御信号Ｓ９を「Ｌ」レベルから「Ｈ」レベルに変化させる。上述した制御信号の変化によって、トランジスタＱ９はオン状態となる。
これにより、トランス１の２次側巻線における巻線１Ａに電流ｉ1AMが流れる。
初期状態において、制御信号Ｓ９〜Ｓ１２各々は、「Ｌ」レベルとなっている。
時刻ｔ１において、第２の制御回路６は、制御信号Ｓ９を「Ｌ」レベルから「Ｈ」レベルに変化させる。上述した制御信号の変化によって、トランジスタＱ９はオン状態となる。
これにより、トランス１の２次側巻線における巻線１Ａに電流ｉ1AMが流れる。
このため、１次側巻線１Ｌに電流ｉ1Bが流れ、この１次側巻線１Ｌの両端の端子Ｔ1LMと端子Ｔ1Lとの間にトランス１の巻線比に対応した電圧が誘起する。
例えば、トランス１及びトランスの２の双方の巻数比がＮ：１とすると、１次側巻線１Ｌと１次側巻線２Ｌとの各々の端子間には、それぞれの逆極性の電圧Ｎ×ＶoLが誘起される。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ７及びＤ６により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
例えば、トランス１及びトランスの２の双方の巻数比がＮ：１とすると、１次側巻線１Ｌと１次側巻線２Ｌとの各々の端子間には、それぞれの逆極性の電圧Ｎ×ＶoLが誘起される。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ７及びＤ６により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ１１において、第２の制御回路６は、時間αが経過したことを検出する（例えば、内部のタイマーにより検出）と、制御信号Ｓ９を「Ｈ」レベルから「Ｌ」レベルに変化させる。
これにより、トランジスタＱ９はオフ状態となり、巻線１Ａに電流ｉ1AMが流れなくなり、１次側巻線１Ｌに電圧Ｎ×ＶoLが誘起しなくなる。
これにより、トランジスタＱ９はオフ状態となり、巻線１Ａに電流ｉ1AMが流れなくなり、１次側巻線１Ｌに電圧Ｎ×ＶoLが誘起しなくなる。
次に、時刻ｔ１２において、第２の制御回路６は、制御周期Ｔ２の時間幅から時間βを減算した時間が経過したことを検出する（例えば、内部のタイマーにより検出）と、制御信号Ｓ１１を「Ｌ」レベルから「Ｈ」レベルに変化させる。
これにより、トランジスタＱ１１はオン状態となり、巻線２Ａに電流ｉ2AMが流れ、１次側巻線２Ｌには電圧Ｎ×ＶoLが誘起する。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ２LLにより平滑化されて、高電圧ＶoHとして出力される。
これにより、トランジスタＱ１１はオン状態となり、巻線２Ａに電流ｉ2AMが流れ、１次側巻線２Ｌには電圧Ｎ×ＶoLが誘起する。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ２LLにより平滑化されて、高電圧ＶoHとして出力される。
時刻ｔ２おいて、第２の制御回路６は、制御信号Ｓ１１を「Ｈ」レベルから「Ｌ」レベルに変化させ、制御信号Ｓ１０を「Ｌ」レベルから「Ｈ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ１０はオン状態となり、一方トランジスタＳ１１はオフ状態となる。
これにより、トランス１の２次側巻線における巻線１Ｂに電流ｉ1B2が流れている。
上述した制御信号の変化によって、トランジスタＱ１０はオン状態となり、一方トランジスタＳ１１はオフ状態となる。
これにより、トランス１の２次側巻線における巻線１Ｂに電流ｉ1B2が流れている。
このため、１次側巻線１Ｌに電流ｉ1Fが流れ、この１次側巻線１Ｌの両端の端子Ｔ1LMと端子Ｔ1Lとの間にトランス１の巻線比に対応した電圧Ｎ×ＶoLが誘起している。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ７及びＤ６により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
このため、１次側巻線１Ｌに誘起された電圧Ｎ×ＶoLは、ダイオードＤ７及びＤ６により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ１LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ２１において、第２の制御回路６は、時間αが経過したことを検出する（例えば、内部のタイマーにより検出）と、制御信号Ｓ１０を「Ｈ」レベルから「Ｌ」レベルに変化させる。
これにより、トランジスタＱ１０はオフ状態となり、巻線１Ｂに電流ｉ1B2が流れなくなり、１次側巻線１Ｌに電圧Ｎ×ＶoLが誘起しなくなる。
これにより、トランジスタＱ１０はオフ状態となり、巻線１Ｂに電流ｉ1B2が流れなくなり、１次側巻線１Ｌに電圧Ｎ×ＶoLが誘起しなくなる。
次に、時刻ｔ２２において、第２の制御回路６は、制御周期Ｔ２の時間幅から時間βを減算した時間が経過したことを検出する（例えば、内部のタイマーにより検出）と、制御信号Ｓ１２を「Ｌ」レベルから「Ｈ」レベルに変化させる。
これにより、トランジスタＱ１２はオン状態となり、巻線２Ｂに電流ｉ2B2が流れ、１次側巻線２Ｌには電圧Ｎ×ＶoLが誘起する。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ２LLにより平滑化されて、高電圧ＶoHとして出力される。
これにより、トランジスタＱ１２はオン状態となり、巻線２Ｂに電流ｉ2B2が流れ、１次側巻線２Ｌには電圧Ｎ×ＶoLが誘起する。
また、１次側巻線２Ｌに誘起された電圧Ｎ×ＶoL（接続点Ｋ１と接続点Ｋ２との間の電圧）の電圧が、ダイオードＤ５及びＤ４により、＋側端子ＴVoHと−側端子ＴVoHLとから、リーケージインダクタ２LLにより平滑化されて、高電圧ＶoHとして出力される。
次に、時刻ｔ３〜時刻ｔ５においても、時刻ｔ１及び時刻ｔ２の動作が繰り返して行われ、トランス１及びトランス２各々の１次側巻線１Ｌ及び２Ｌに誘起する電圧を加算して低電圧から高電圧に電圧値を昇圧させる処理が行われる。
上述したように、昇圧電圧の下限値をこの巻き数比以下とするため、制御周期Ｔ１と制御周期Ｔ２とにおいて、トランジスタ組の各トランジスタのオン状態の期間が重ならないように制御し、かつ各トランジスタのオン状態の期間の幅をパルス幅制御すことにより、巻き数比で設定されるより低い昇圧電圧、すなわち、パルス幅を「０」とすることで昇圧電圧を０Ｖまで制御することができる。図５は横軸がデューティであり、縦軸が＋側端子ＴVoHと−側端子ＴVoHLとの昇圧電圧の電圧値を示している。
このように、昇圧電圧の上限値（制御周期Ｔ１及び制御周期Ｔ２におけるトランジスタ組の各トランジスタのオン状態の期間が制御周期の全期間において重なる場合、２×Ｎ×ＶoL）及び下限値（制御周期Ｔ１及び制御周期Ｔ２におけるトランジスタ組の各トランジスタのオン状態の期間が「０」の場合、電圧「０」）の広い範囲にて、任意に昇圧電圧の電圧値を制御することができる。
上述したように、昇圧電圧の下限値をこの巻き数比以下とするため、制御周期Ｔ１と制御周期Ｔ２とにおいて、トランジスタ組の各トランジスタのオン状態の期間が重ならないように制御し、かつ各トランジスタのオン状態の期間の幅をパルス幅制御すことにより、巻き数比で設定されるより低い昇圧電圧、すなわち、パルス幅を「０」とすることで昇圧電圧を０Ｖまで制御することができる。図５は横軸がデューティであり、縦軸が＋側端子ＴVoHと−側端子ＴVoHLとの昇圧電圧の電圧値を示している。
このように、昇圧電圧の上限値（制御周期Ｔ１及び制御周期Ｔ２におけるトランジスタ組の各トランジスタのオン状態の期間が制御周期の全期間において重なる場合、２×Ｎ×ＶoL）及び下限値（制御周期Ｔ１及び制御周期Ｔ２におけるトランジスタ組の各トランジスタのオン状態の期間が「０」の場合、電圧「０」）の広い範囲にて、任意に昇圧電圧の電圧値を制御することができる。
次に、図７及び図８を用いて、本実施形態による双方向ＤＣ／ＤＣコンバータによる降圧動作を説明する。図７は本実施形態による双方向ＤＣ／ＤＣコンバータによる高電圧から低電圧への降圧動作を説明するＤＣ／ＤＣコンバータの構成を示す。ここで、高電圧から低電圧への降圧処理とは、例えば１００の電圧から数Ｖ程度の電圧への変換処理をいう。１次側直交変換部３において位相制御の降圧処理を行い、２次側直交変換部４において、２次側巻線１Ａ及び１Ｂあるいは２次側巻線２Ａ及び２Ｂに誘起される単相矩形波交流電圧に対する中点全波整流が行われ、低電圧が生成される。このとき、第２の制御回路６は、トランジスタＱ９〜Ｑ１２に対して「Ｌ」レベルの制御信号Ｓ９〜Ｓ１２を出力している。このため、トランジスタＱ９〜Ｑ１２は全てオフ状態となっている。
なお、図７は降圧動作を行うためバッテリＢ２に替えて負荷を＋側端子ＴVoLと−側端子ＴVoLLとの間に介挿した構成であり、エネルギを補完する高電圧ＶoHのバッテリＢ１が１次側直交変換部３に接続されている。以下の説明において、整流動作は、ダイオードＤ９及びＤ１０と、ダイオードＤ１１及びＤ１２の中点全波整流にて、２次側巻線１Ａ及び１Ｂと、２次側巻線２Ａ及び２Ｂとにそれぞれ誘起される単相矩形波交流電圧の整流を行う。また、すでに述べたように、トランジスタＱ９〜Ｑ１２をスイッチングする同期整流にて２次側巻線１Ａ及び１Ｂと、２次側巻線２Ａ及び２Ｂとに誘起される単相矩形波交流電圧に対する整流を行う方式にて整流動作を行っても良い。
以下の説明に用いる図８において、トランジスタＱ３及びＱ６をオン／オフするスイッチング周期を周期Ｔ３とし、トランジスタＱ３及びＱ４をオン／オフするスイッチング周期を周期Ｔ４とし、トランジスタＱ７及びＱ８とをオン／オフするスイッチング周期を周期Ｔ５とし、上記周期Ｔ３に対する周期Ｔ４及び周期Ｔ５との位相のずれをΔＴとする。ここで、周期Ｔ４は周期Ｔ３に対して位相がΔＴ進んでおり、一方、周期Ｔ５は周期Ｔ３に対して位相がΔＴ遅れている。
また、例えば、１次側巻線１Ｌと巻線１Ａ及び巻線１Ｂとの巻線比をＮ：１とし、同様に、１次側巻線２Ｌと巻線２Ａ及び巻線２Ｂとの巻線比をＮ：１とする。
また、例えば、１次側巻線１Ｌと巻線１Ａ及び巻線１Ｂとの巻線比をＮ：１とし、同様に、１次側巻線２Ｌと巻線２Ａ及び巻線２Ｂとの巻線比をＮ：１とする。
＜周期Ｔ１と周期Ｔ２との位相が１８０°（＝ΔＴ）ずれている場合：図８（ａ）＞
時刻ｔ１において、第１の制御回路５は、制御信号Ｓ４、制御信号Ｓ５、制御信号Ｓ８を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ３、制御信号Ｓ６、制御信号Ｓ７を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ４、トランジスタＱ５及びトランジスタＱ８はオンとなり、一方トランジスタＱ３、トランジスタＱ６及びトランジスタＱ７はオフとなる。
時刻ｔ１において、第１の制御回路５は、制御信号Ｓ４、制御信号Ｓ５、制御信号Ｓ８を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ３、制御信号Ｓ６、制御信号Ｓ７を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ４、トランジスタＱ５及びトランジスタＱ８はオンとなり、一方トランジスタＱ３、トランジスタＱ６及びトランジスタＱ７はオフとなる。
これにより、１次側巻線１Ｌに電流ｉ1F（端子Ｔ1L→端子Ｔ1LM）が流れ、１次側巻線２Ｌに電流ｉ2F（端子Ｔ2LM→端子Ｔ2L）が流れることにより、巻線１Ｂ及び巻線２Ａに（１／Ｎ）ＶoHの電圧が誘起され、巻線１Ａ及び巻線２Ｂに−（１／Ｎ）ＶoHの逆極性の電圧が誘起される。
ここで、巻線１Ｂに誘起された電圧（１／Ｎ）ＶoHがダイオードＤ１０を介して＋側端子ＴＶOLへ出力され、同様に巻線２Ａに誘起された電圧（１／Ｎ）ＶoHがダイオードＤ１１を介して＋側端子ＴVOLへ出力される。
これにより、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
ここで、巻線１Ｂに誘起された電圧（１／Ｎ）ＶoHがダイオードＤ１０を介して＋側端子ＴＶOLへ出力され、同様に巻線２Ａに誘起された電圧（１／Ｎ）ＶoHがダイオードＤ１１を介して＋側端子ＴVOLへ出力される。
これにより、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
この結果、巻線１Ａに誘起された（１／Ｎ）ＶoHの電圧が端子ＴVOLに対して出力されるとともに、巻線２Ｂに誘起された（１／Ｎ）ＶoHの電圧がが端子ＴVOLに対して出力される。
ここで、チョークコイルは図示されていないが、トランス１及びトランス２の２次側巻線のリーケージインダクタンスを利用している。すなわち、降圧された低電圧の電源信号は、トランス１及びトランス２のリーケージインダクタンスにより形成された平滑回路により平滑化されている。
ここで、チョークコイルは図示されていないが、トランス１及びトランス２の２次側巻線のリーケージインダクタンスを利用している。すなわち、降圧された低電圧の電源信号は、トランス１及びトランス２のリーケージインダクタンスにより形成された平滑回路により平滑化されている。
次に、時刻ｔ２において、第１の制御回路５は、制御信号Ｓ３、制御信号Ｓ６、制御信号Ｓ７を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ４、制御信号Ｓ５、制御信号Ｓ８を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ３、トランジスタＱ６及びトランジスタＱ７はオンとなり、一方トランジスタＱ４、トランジスタＱ５及びトランジスタＱ８はオフとなる。
これにより、１次側巻線１Ｌに電流ｉ1B（端子Ｔ1LM→端子Ｔ1L）が流れ、１次側巻線２Ｌに電流ｉ2B（端子Ｔ2L→端子Ｔ2LM）が流れることにより、巻線１Ａ及び巻線２Ｂに（１／Ｎ）ＶoHの電圧が誘起され、巻線１Ｂ及び巻線２Ａに−（１／Ｎ）ＶoHの電圧が誘起される。
上述した制御信号の変化によって、トランジスタＱ３、トランジスタＱ６及びトランジスタＱ７はオンとなり、一方トランジスタＱ４、トランジスタＱ５及びトランジスタＱ８はオフとなる。
これにより、１次側巻線１Ｌに電流ｉ1B（端子Ｔ1LM→端子Ｔ1L）が流れ、１次側巻線２Ｌに電流ｉ2B（端子Ｔ2L→端子Ｔ2LM）が流れることにより、巻線１Ａ及び巻線２Ｂに（１／Ｎ）ＶoHの電圧が誘起され、巻線１Ｂ及び巻線２Ａに−（１／Ｎ）ＶoHの電圧が誘起される。
ここで、巻線１Ａに誘起された電圧（１／Ｎ）ＶoHがダイオードＤ９を介して＋側端子ＴVOLへ出力され、同様に巻線２Ｂに誘起された電圧（１／Ｎ）ＶoHがダイオードＤ１２を介して＋側端子ＴVOLへ出力される。
これにより、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
これにより、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
＜周期Ｔ１と周期Ｔ２との位相が９０°（ΔＴ）ずれている場合：図８（ｂ）＞
時刻ｔ１より前の時刻において、第１の制御回路５は、制御信号Ｓ４，Ｓ５及びＳ７を「Ｌ」レベルにて出力し、制御信号Ｓ３，Ｓ６及びＳ８を「Ｈ」レベルにて出力している。このため、トランジスタＱ４，Ｑ５及びＱ７はオフとなり、トランジスタＱ３，Ｑ６及びＱ８はオンしている。
時刻ｔ１において、第１の制御回路５は、制御信号Ｓ５を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ６を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ５はオンとなり、一方トランジスタＱ６はオフとなる。
このとき、第１の制御回路５は、制御信号Ｓ３及びＳ７を「Ｈ」レベルにて出力し、制御信号Ｓ４及びＳ８を「Ｌ」レベルにて出力している。
したがって、トランジスタＱ３及びＱ８はオン状態であり、トランジスタＱ４及びＱ７はオフ状態にある。
時刻ｔ１より前の時刻において、第１の制御回路５は、制御信号Ｓ４，Ｓ５及びＳ７を「Ｌ」レベルにて出力し、制御信号Ｓ３，Ｓ６及びＳ８を「Ｈ」レベルにて出力している。このため、トランジスタＱ４，Ｑ５及びＱ７はオフとなり、トランジスタＱ３，Ｑ６及びＱ８はオンしている。
時刻ｔ１において、第１の制御回路５は、制御信号Ｓ５を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ６を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ５はオンとなり、一方トランジスタＱ６はオフとなる。
このとき、第１の制御回路５は、制御信号Ｓ３及びＳ７を「Ｈ」レベルにて出力し、制御信号Ｓ４及びＳ８を「Ｌ」レベルにて出力している。
したがって、トランジスタＱ３及びＱ８はオン状態であり、トランジスタＱ４及びＱ７はオフ状態にある。
上述したように、トランジスタＱ３，Ｑ５，Ｑ８がオン状態であり、トランジスタＱ４，Ｑ６，Ｑ７がオフ状態にあるため、トランジスタＱ５及びトランジスタＱ８を介して、１次側巻線１Ｌに電流ｉ1F（端子Ｔ1L→端子Ｔ1LM）が流れ、トランジスタＱ３及びＱ５がオン状態で、端子Ｔ2L及び端子T2LMが同電位のため１次側巻線２Ｌに電流が流れない。
これにより、トランス１の２次側の巻線１Ｂに電流ｉ1B2が流れ、巻線１Ｂに電圧（１／Ｎ）ＶoHが誘起され、巻線１Ａに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線１Ｂに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ１０を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
これにより、トランス１の２次側の巻線１Ｂに電流ｉ1B2が流れ、巻線１Ｂに電圧（１／Ｎ）ＶoHが誘起され、巻線１Ａに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線１Ｂに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ１０を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
次に、時刻ｔ１１において、第１の制御回路５は、制御信号Ｓ４及びＳ７を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ３及びＳ８を「Ｈ」レベルから「Ｌ」レベルに変化させる。
このとき、第１の制御回路５は、制御信号Ｓ５を「Ｈ」レベルにて出力し、制御信号Ｓ６を「Ｌ」レベルにて出力している。
このとき、第１の制御回路５は、制御信号Ｓ５を「Ｈ」レベルにて出力し、制御信号Ｓ６を「Ｌ」レベルにて出力している。
上述したように、トランジスタＱ４，Ｑ５，Ｑ７がオン状態であり、トランジスタＱ３，Ｑ６，Ｑ８がオフ状態にあるため、トランジスタＱ５及びトランジスタＱ４を介して、１次側巻線２Ｌに電流ｉ2F（端子Ｔ2LM→端子Ｔ2L）が流れ、トランジスタＱ５及びＱ７がオン状態で、端子Ｔ1LM及び端子T1Lが同電位のため１次側巻線１Ｌに電流が流れない。
これにより、トランス１の２次側の巻線１Ｂに電流ｉ2AMが流れ、巻線２Ａに電圧（１／Ｎ）ＶoHが誘起され、巻線２Ｂに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線２Ａに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ１１を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
これにより、トランス１の２次側の巻線１Ｂに電流ｉ2AMが流れ、巻線２Ａに電圧（１／Ｎ）ＶoHが誘起され、巻線２Ｂに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線２Ａに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ１１を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
次に、時刻ｔ２において、第１の制御回路５は、制御信号Ｓ６を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ５を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化によって、トランジスタＱ６はオンとなり、一方トランジスタＱ５はオフとなる。
また、このとき、トランジスタＱ４及びＱ７はオンであり、一方トランジスタＱ３及びＱ８はオフである。
上述した制御信号の変化によって、トランジスタＱ６はオンとなり、一方トランジスタＱ５はオフとなる。
また、このとき、トランジスタＱ４及びＱ７はオンであり、一方トランジスタＱ３及びＱ８はオフである。
上述したように、トランジスタＱ４，Ｑ６，Ｑ７がオン状態であり、トランジスタＱ３，Ｑ５，Ｑ８がオフ状態にあるため、トランジスタＱ７及びトランジスタＱ６を介して、１次側巻線１Ｌに電流ｉiB（端子Ｔ1LM→端子Ｔ1L）が流れ、トランジスタＱ４及びＱ６がオン状態で、端子Ｔ2LM及び端子T2Lが同電位のため１次側巻線２Ｌに電流が流れない。
これにより、トランス１の２次側の巻線１Ａに電流ｉ1AMが流れ、巻線１Ａに電圧（１／Ｎ）ＶoHが誘起され、巻線１Ｂに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線２Ａに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ９を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
これにより、トランス１の２次側の巻線１Ａに電流ｉ1AMが流れ、巻線１Ａに電圧（１／Ｎ）ＶoHが誘起され、巻線１Ｂに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線２Ａに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ９を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
次に、時刻ｔ２１において、第１の制御回路５は、制御信号Ｓ３及びＳ８を「Ｌ」レベルから「Ｈ」レベルに変化させ、制御信号Ｓ４及びＳ７を「Ｈ」レベルから「Ｌ」レベルに変化させる。
上述した制御信号の変化により、トランジスタＱ３及びＱ８がオンとなり、トランジスタＱ４及びＱ７がオフとなる。
このとき、トランジスタＱ６はオンであり、一方トランジスタＱ５はオフである。
上述した制御信号の変化により、トランジスタＱ３及びＱ８がオンとなり、トランジスタＱ４及びＱ７がオフとなる。
このとき、トランジスタＱ６はオンであり、一方トランジスタＱ５はオフである。
上述したように、トランジスタＱ３，Ｑ６，Ｑ８がオン状態であり、トランジスタＱ４，Ｑ５，Ｑ７がオフ状態にあるため、トランジスタＱ３及びトランジスタＱ６を介して、１次側巻線２Ｌに電流ｉ2B（端子Ｔ2L→端子Ｔ2LM）が流れ、トランジスタＱ６及びＱ８がオン状態で、端子Ｔ1LM及び端子T1Lが同電位のため１次側巻線１Ｌに電流が流れない。
これにより、トランス１の２次側の巻線２Ｂに電流ｉ2B2が流れ、巻線２Ｂに電圧（１／Ｎ）ＶoHが誘起され、巻線２Ａに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線２Ｂに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ１２を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
これにより、トランス１の２次側の巻線２Ｂに電流ｉ2B2が流れ、巻線２Ｂに電圧（１／Ｎ）ＶoHが誘起され、巻線２Ａに逆極性の電圧−（１／Ｎ）ＶoHが誘起される。
これにより、巻線２Ｂに誘起した電圧（１／Ｎ）ＶoHがダイオードＤ１２を介して＋側端子ＴVOLへ出力される。
そして、＋側端子ＴVoLと−側端子ＴVoLLとの間に、トランス１のリーケージインダクタ１ＬＬ及びトランス２のリーケージインダクタ２ＬＬのインダクタンスにより平滑化され、低電圧ＶoLが出力される。
図８（ｂ）の場合、周期Ｔ３に対して周期Ｔ４及び周期Ｔ５の位相が９０°ずれているため、トランス１及び２それぞれの単相矩形波交流電圧の幅が１８０゜の半分となり、この半分の期間において単相矩形波交流電圧が２次側巻線に誘起されることになり、２次側直交変換部４において、その単相矩形波交流電圧にパルス幅に対応した単相全波整流が行われ、位相ずれΔＴに対応した電圧値の低電圧ＶoLが生成される。
時刻ｔ３〜時刻ｔ５１においても、時刻ｔ１〜時刻ｔ２１の動作が繰り返して行われ、トランス１及びトランス２におけるプッシュプル動作により、高電圧から低電圧に電圧を降圧させる処理が行われる。
また、図８（ｂ）において、周期Ｔ１及び周期Ｔ２の時間は等しく、制御信号Ｓ５及びＳ６と制御信号Ｓ３、Ｓ４，Ｓ７，Ｓ８とは、上記周期Ｔ１と周期Ｔ２との位相がΔＴ＝９０゜ずれている。
また、図８（ｂ）において、周期Ｔ１及び周期Ｔ２の時間は等しく、制御信号Ｓ５及びＳ６と制御信号Ｓ３、Ｓ４，Ｓ７，Ｓ８とは、上記周期Ｔ１と周期Ｔ２との位相がΔＴ＝９０゜ずれている。
図８（ａ）及び図８（ｂ）にて説明したように、制御信号Ｓ５及び制御信号Ｓ６の信号レベルの変化の位相に対し、制御信号Ｓ３及びＳ４と、Ｓ６及びＳ７との「Ｈ」レベル及び「Ｌ」レベルに変化する周期の位相のずれを変化（調整）させることにより、電流が１次側巻線１Ｌ及び２Ｌに流れる期間を制御し、２次側巻線に誘起される電圧パルスの幅を制御し、低電圧ＶoLの電圧値を任意に制御することができる。
また、１次側直交変換部３において、位相制御によって電流が１次側巻線１Ｌ及び２Ｌに流れる期間を制御するのではなく、制御信号Ｓ３〜Ｓ８のパルス幅を調整、すなわち、トランジスタＱ３〜Ｑ８各々をオン状態とするパルス幅を制御するＰＷＭ制御を行うことにより、１次側巻線１Ｌ及び２Ｌに電流の流れる期間を制御し、誘起されるパルス幅を制御するようにしても良い。
また、１次側直交変換部３において、位相制御によって電流が１次側巻線１Ｌ及び２Ｌに流れる期間を制御するのではなく、制御信号Ｓ３〜Ｓ８のパルス幅を調整、すなわち、トランジスタＱ３〜Ｑ８各々をオン状態とするパルス幅を制御するＰＷＭ制御を行うことにより、１次側巻線１Ｌ及び２Ｌに電流の流れる期間を制御し、誘起されるパルス幅を制御するようにしても良い。
１，２…トランス
１Ｌ，２Ｌ…１次側巻線
１ＬＬ，２ＬＬ…リーケージインダクタ
１Ａ，１Ｂ，２Ａ，２Ｂ…巻線
３…１次側直交変換部
４…２次側直交変換部
５…第１の制御回路
６…第２の制御回路
Ｂ１，Ｂ２…バッテリ
Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２…ダイオード
Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１，Ｑ１２…トランジスタ
１Ｌ，２Ｌ…１次側巻線
１ＬＬ，２ＬＬ…リーケージインダクタ
１Ａ，１Ｂ，２Ａ，２Ｂ…巻線
３…１次側直交変換部
４…２次側直交変換部
５…第１の制御回路
６…第２の制御回路
Ｂ１，Ｂ２…バッテリ
Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２…ダイオード
Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１，Ｑ１２…トランジスタ
Claims (4)
- 高電圧と低電圧との相互間にて、電圧変換動作を行う双方向ＤＣ／ＤＣコンバータであり、
第１の１次側巻線と、第１の中点にて分割された巻線１Ａ及び巻線１Ｂからなる第１の２次側巻線とを有する第１のトランスと、
前記第１の１次側巻線に直列に接続された第２の１次側巻線と、第２の中点にて分割された巻線２Ａ及び巻線２Ｂからなり、前記第１の２次側巻線と並列に接続される第２の２次側巻線とを有する第２のトランスと、
直列に接続された前記第１の１次側巻線の一端及び第２の１次側巻線の一端の接続点と、高電圧の＋側端子との間に介挿された第１のスイッチ手段と、
前記接続点と高電圧の−側端子との間に介挿された第２のスイッチ手段と、
前記第１の１次側巻線の他端と前記高電圧の＋側端子との間に介挿された第３のスイッチ手段と、
前記第１の１次側巻線の他端と前記高電圧の−側端子との間に介挿された第４のスイッチ手段と、
前記第２の１次側巻線の他端と前記高電圧の＋側端子との間に介挿された第５のスイッチ手段と、
前記第２の１次側巻線の他端と前記高電圧の−側端子との間に介挿された第６のスイッチ手段と、
前記巻線１Ａ側の前記第１の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第７のスイッチ手段と、
前記巻線１Ｂ側の前記第１の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第８のスイッチ手段と、
前記巻線２Ａ側の前記第２の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第９のスイッチ手段と、
前記巻線２Ｂ側の前記第２の２次側巻線の端子と前記低電圧の＋側端子との間に介挿された第１０のスイッチ手段と
を有し、
前記第７及び第９のスイッチ手段の組と、前記第８及び第１０のスイッチ手段の組とのそれぞれにおいて、各スイッチ手段をオンオフする駆動パルスのＰＷＭ制御を行う際、前記各組のスイッチ手段をオンオフする駆動周期毎に、一方のスイッチ手段の駆動パルスを前記駆動周期の一方の端部からパルス幅調整し、他方のスイッチ手段の駆動パルスを前記駆動周期の他方の端部からパルス幅調整することを特徴とする双方向ＤＣ／ＤＣコンバータ。 - 前記第１のスイッチ手段から前記第６のスイッチ手段を制御し、前記接続点と第１及び第２の１次側巻線の前記各他端それぞれとを前記高電圧の＋側端子または−側端子のいずれかに接続させる第１の制御回路と、
前記巻線１Ａ及び巻線１Ｂに接続された第１の整流回路と、
前記第１の整流回路の出力に、出力が並列に接続され、前記巻線２Ａ及び巻線２Ｂに接続された第２の整流回路と
をさらに有し、
降圧動作において、
前記第１の制御回路が前記第１から前記第６のスイッチ手段を周期的に制御することにより、前記第１の１次側巻線と第２の１次側巻線とに流れる電流の方向が前記周期毎に逆となるよう制御し、
前記第１の整流回路が前記巻線１Ａ及び巻線１Ｂに生成される電圧を整流し、
前記第２の整流回路が前記巻線２Ａ及び巻線２Ｂに生成される電圧を整流し、
前記第１の整流回路及び前記第２の整流回路から出力される電圧を平滑回路により平滑化して出力することを特徴とする請求項１に記載の双方向ＤＣ／ＤＣコンバータ。 - 前記第７から第１０のスイッチ手段を制御する第２の制御回路と、
前記第１の１次側巻線及び前記第２の１次側巻線に接続された複合整流回路と
をさらに有し、
昇圧動作において、
該第２の制御回路が、前記第７及び第８のスイッチ手段を前記駆動周期において交互にオンオフ制御することにより、前記巻線１Ａ側の前記第１の２次側巻線の端子あるいは前記巻線１Ｂ側の前記第１の２次側巻線の端子のいずれかと前記低電圧の入出力端子とを周期的に接続して、前記第１の１次側巻線に流れる電流の方向が前記駆動周期毎に入れ替わるようプッシュプル動作させ、また、前記第９及び第１０のスイッチ手段を前記駆動周期において周期的に制御し、前記巻線２Ａ側の第２の２次巻線の端子あるいは前記巻線２Ｂ側の第２の２次巻線の端子のいずれかと前記低電圧の入出力端子との接続を制御し、前記第２の１次側巻線に流れる電流の方向が、前記駆動周期毎に入れ替わりかつ前記第１の１次側巻線に流れる電流と同一方向となるようプッシュプル動作させ、
前記複合整流回路が前記第１の１次側巻線及び前記第２の１次側巻線に誘起される電圧の和の電圧を複合電圧とし、
前記複合整流回路から出力される前記複合電圧を平滑回路により平滑化して昇圧電圧として出力することを特徴とする請求項１または請求項２に記載の双方向ＤＣ／ＤＣコンバータ。 - 降圧時において、前記第１の制御回路が、降圧された出力電圧に対応して、前記第１から第６のスイッチ手段のオンオフのタイミングを位相制御、あるいは前記第１から第６のスイッチ手段のオンする時間をパルス幅制御し、前記出力電圧が予め設定された定電圧となるよう制御することを特徴とする請求項３に記載の双方向ＤＣ／ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008298736A JP5210824B2 (ja) | 2008-11-21 | 2008-11-21 | 双方向ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008298736A JP5210824B2 (ja) | 2008-11-21 | 2008-11-21 | 双方向ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010124671A JP2010124671A (ja) | 2010-06-03 |
| JP5210824B2 true JP5210824B2 (ja) | 2013-06-12 |
Family
ID=42325498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008298736A Active JP5210824B2 (ja) | 2008-11-21 | 2008-11-21 | 双方向ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5210824B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5765075B2 (ja) * | 2011-06-16 | 2015-08-19 | 株式会社Ihi | 電力変換装置及び充電装置 |
| JP5958487B2 (ja) * | 2014-03-11 | 2016-08-02 | トヨタ自動車株式会社 | 電力変換装置及び電力変換方法 |
| JP6442275B2 (ja) * | 2014-12-25 | 2018-12-19 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| JP6749078B2 (ja) * | 2015-05-22 | 2020-09-02 | 日立オートモティブシステムズ株式会社 | 電力変換装置及びこれを用いた電源システム |
| KR101717082B1 (ko) * | 2015-09-25 | 2017-03-17 | 전남대학교산학협력단 | 변압기 직렬구성을 이용한 전기자동차용 양방향 충방전기 |
| WO2018006960A1 (en) * | 2016-07-07 | 2018-01-11 | Huawei Technologies Co., Ltd. | Two-transformer three-phase dc-dc resonant converter |
| CN115227971B (zh) * | 2022-07-28 | 2023-11-24 | 喻鹏铭 | 一种自主神经电刺激器 |
| CN116707318B (zh) * | 2023-08-08 | 2024-01-26 | 深圳市泰昂能源科技股份有限公司 | 一种软开关双向变换器拓扑及控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4298036B2 (ja) * | 1999-01-26 | 2009-07-15 | 東芝三菱電機産業システム株式会社 | Ｄｃ／ｄｃコンバータ装置 |
| JP2002165448A (ja) * | 2000-11-20 | 2002-06-07 | Denso Corp | 双方向ｄｃ−ｄｃコンバータ |
| JP3555137B2 (ja) * | 2001-10-01 | 2004-08-18 | 日新電機株式会社 | 双方向ｄｃ−ｄｃコンバータ |
| KR101030466B1 (ko) * | 2007-06-28 | 2011-04-25 | 신덴겐코교 가부시키가이샤 | 양방향 ｄｃ/ｄｃ 컨버터 |
| JP2010093952A (ja) * | 2008-10-08 | 2010-04-22 | Shindengen Electric Mfg Co Ltd | 双方向ｄｃ／ｄｃコンバータ |
-
2008
- 2008-11-21 JP JP2008298736A patent/JP5210824B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010124671A (ja) | 2010-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4995277B2 (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| JP5210824B2 (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| JP5308682B2 (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| JP6048583B2 (ja) | 電力変換回路、電力伝送システムおよび電力変換システム | |
| JP6057186B2 (ja) | バッテリ充電装置 | |
| US7405955B2 (en) | Switching power supply unit and voltage converting method | |
| US20120026754A1 (en) | Double phase-shifting full-bridge dc-to-dc converter | |
| JP2010093952A (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| JP5063285B2 (ja) | ２トランス型ｄｃ−ｄｃコンバータ | |
| WO2015174123A1 (ja) | 電力変換装置 | |
| JP2014011940A (ja) | 電流共振型ｄｃｄｃコンバータ | |
| US11539299B2 (en) | Switching power supply unit and electric power supply system | |
| JP6012822B1 (ja) | 電力変換装置 | |
| JP6241334B2 (ja) | 電流共振型ｄｃｄｃコンバータ | |
| EP3748834B1 (en) | Power supply device | |
| JP5892172B2 (ja) | インバータ装置 | |
| JP4110477B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4452466B2 (ja) | 電力変換装置及びデッドタイム生成器 | |
| JP3743712B2 (ja) | 直流電源装置 | |
| JP2009095120A (ja) | 電力変換器 | |
| JP2004166420A (ja) | 多出力スイッチング電源装置 | |
| WO2013038963A1 (ja) | インバータ装置 | |
| JP5925722B2 (ja) | スイッチング電源装置及びその制御方法 | |
| JP2007209061A (ja) | 電源装置 | |
| JP2004180386A (ja) | 同期整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5210824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |