[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2015153966A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2015153966A
JP2015153966A JP2014028118A JP2014028118A JP2015153966A JP 2015153966 A JP2015153966 A JP 2015153966A JP 2014028118 A JP2014028118 A JP 2014028118A JP 2014028118 A JP2014028118 A JP 2014028118A JP 2015153966 A JP2015153966 A JP 2015153966A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
circuit board
semiconductor element
metal piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014028118A
Other languages
English (en)
Other versions
JP6143687B2 (ja
Inventor
裕章 巽
Hiroaki Tatsumi
裕章 巽
翔 熊田
Sho Kumada
翔 熊田
友陵 庄野
Tomotaka Shono
友陵 庄野
信義 木本
Nobuyoshi Kimoto
信義 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014028118A priority Critical patent/JP6143687B2/ja
Publication of JP2015153966A publication Critical patent/JP2015153966A/ja
Application granted granted Critical
Publication of JP6143687B2 publication Critical patent/JP6143687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】高温に対応し、かつ信頼性の高い半導体装置を得ることを目的とする。【解決手段】絶縁基板4と、絶縁基板4に焼結反応による焼結接合部5を介して接合された半導体素子(IGBT2、SBD3)と、を備え、焼結接合部5が、半導体素子の外周(側面S2)から間隔をおいた内側の領域に形成されている。あるいは、製造方法においては、接合材料5Pが、半導体素子の外周から間隔をおいた内側の範囲に収まるようにしている。【選択図】図1

Description

本発明は、電力制御に用いられる半導体装置に関し、特に半導体素子と回路基板とを金属粒子の焼結性の接合材料を用いて接合した半導体装置の構成と製造方法に関する。
モータのインバータ制御などに用いられる電力変換用の半導体装置には、IGBTやダイオード、MOSFETなどの縦型の半導体チップ(素子)が搭載されている。縦型の半導体素子の表面と裏面には、金属メタライズによる電極が形成されており、一般的な半導体装置の場合、半導体素子の裏面電極と基板とが、はんだのような接合材料を介して接合される場合が多い。
このような半導体装置に用いられる接合材料は、半導体素子の発熱量が増大する傾向にあるため高耐熱性能が望まれている。しかしながら、鉛フリーでかつ高耐熱性能を有するはんだ材は現状見出されていない。こうした中、はんだに代わり、金属粒子の焼結現象を利用した接合材料の半導体装置への適用が検討されている(例えば、特許文献1参照。)。焼結接合技術に用いる接合材料(焼結接合材料)は骨材となる金属粒子と、常温での焼結を抑制するために金属粒子表面を覆う有機成分で構成されている。そして、焼結接合材料は融点よりも低い温度で有機成分を分解させることで、金属粒子の焼結現象を進行させ、被接合部材との金属結合を形成することができる。そのため、接合温度が耐熱温度の上限となるはんだに対し、接合温度以上の耐熱温度を有するという特長を有する。
特開2007−214340号公報(段落0023〜0024、図1〜図3)
しかしながら、焼結接合材料は、接合の際に、加熱と同時に被接合部材どうしを押さえつけるように加圧する必要がある点で、これまでのはんだ材と較べて、製造プロセスが大きく異なる。そして、加圧が付与されない部分では、焼結現象が十分に進行せず、金属粒子の結合状態が弱く脆弱な状態となる。一方、接合工程において、被接合部材の面積と同等かそれより広い範囲に供給された焼結接合材料は、一部が接合したい領域からはみ出すことがある。はみ出した焼結接合材料には、圧力が十分にかからないため、不安定で脆い金属片が、接合部周辺に残存することとなる。このような金属片が、その後の製造工程ならびに、製造後の製品使用中に脱落し、モジュールの動作不良の原因となり、半導体装置の信頼性が低下する原因となっていた。
本発明は、上記のような課題を解決するためになされたもので、高温に対応し、かつ信頼性の高い半導体装置を得ることを目的とする。
本発明にかかる半導体装置は、回路基板と、前記回路基板に焼結反応による接合部を介して接合された半導体素子と、を備え、前記接合部が、前記半導体素子の外周から間隔をおいた内側の領域に形成されていることを特徴とする。
本発明にかかる半導体装置の製造方法は、半導体素子および回路基板の少なくとも一方に、焼結性の接合材料を供給する工程と、前記接合材料を間にはさむように、前記半導体素子を前記回路基板の所定位置に載置する工程と、前記半導体素子と前記回路基板を介して、前記接合材料を加圧し、加熱して前記半導体素子と前記回路基板とを接合する焼結接合工程と、を含み、前記所定位置に載置する工程において、前記半導体素子の外周から間隔をおいた内側の範囲に前記接合材料が収まるように、前記接合材料が供給されていることを特徴とする。
この発明によれば、十分に加圧された部分のみで焼結金属による接合部が構成されるので、金属片が脱落することなく、強固な接合が可能となり、高温に対応し、かつ信頼性の高い半導体装置を得ることができる。
本発明の実施の形態1にかかる半導体装置の構成を説明するための略断面図とその部分拡大図である。 従来の半導体装置の構成を説明するための略断面図とその部分拡大図である。 接合材料からの半導体素子の突出に伴う、接合時の半導体素子の変形について説明するための略断面図である。 半導体素子の接合材料からの突出量と発生する最大曲げ応力との関係を示す図である。 本発明の実施の形態1にかかる半導体装置の製造方法を説明するための、工程ごとの断面模式図である。 本発明の実施の形態2にかかる半導体装置の構成を説明するための略断面図とその部分拡大図である。 本発明の実施の形態2にかかる半導体装置の構成を説明するための部分平面図と部分断面模式図である。 本発明の実施の形態2の第一の変形例にかかる半導体装置の構成を説明するための部分平面図と部分断面模式図である。 本発明の実施の形態2の第二の変形例にかかる半導体装置の構成を説明するための部分平面図と部分断面模式図である。 本発明の実施の形態3にかかる半導体装置の構成を説明するための略断面図とその部分拡大図である。 本発明の実施の形態3にかかる半導体装置の製造方法を説明するための、工程ごとの拡大断面模式図である。
実施の形態1.
図1〜図5は、本発明の実施の形態1にかかる半導体装置の構成について説明するためのもので、図1は本実施の形態1にかかる半導体装置の特徴的な構成を示す断面模式図(a)と、(a)における領域A部分の拡大図(b)、図2は比較例として従来の半導体装置の構成を示す断面模式図(a)と、(a)における領域A部分の拡大図(b)、図3は接合工程において、半導体素子が接合材料から突出した場合の半導体素子の変形について説明するための略断面図、図4は半導体素子の接合材料からの突出量と発生する最大曲げ応力との関係を示す図である。そして、図5(a)〜(c)は本発明の実施の形態1にかかる半導体装置の製造方法を説明するための、工程ごとの断面模式図である。
本発明の実施の形態1にかかる半導体装置1は、図1に示すように、絶縁層42の両側に導体パターン41、43が形成された絶縁基板4に対して、半導体素子であるMOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)2とSBD(ショットキーバリアダイオード:Schottky Diode)3の裏面電極(ドレイン電極2d、カソード電極3c)が、それぞれ焼結接合技術により形成された焼結接合部5によって接合されたものである。そして、本発明の実施の形態1にかかる半導体装置1の特徴は、焼結接合部5が、余白を残してMOSFET2とSBD3(両者を区別せず、単に半導体チップと称する場合あり。)に内包されている、逆に言えば、半導体チップの電極が、焼結接合部5の外周に沿って間隔をおいて突出していることである。
なお、半導体チップが接合された絶縁基板4の表側の導体パターン41には、図示しない配線部材が接続されている。また、MOSFET2の表面側の主電極であるソース電極2sと制御電極であるゲート電極2g、SBDの表面側のアノード電極3aにも、図示しない配線部材が接合され、外部回路と電気接続されるようになっているが、本発明の特徴部分ではないので記載は省略する。さらに、絶縁基板4の導体パターン43側に設けられる、ヒートスプレッダのような放熱部材、あるいは半導体素子を覆う封止体やケース等、一般的な半導体装置に設けられる部材についての記載も省略している。
焼結現象を利用した接合材料は、ナノメーターレベルの金属微粒子(金属ナノ粒子)の反応性により、その金属がバルクで示す融点よりも低い温度で焼結する現象を利用した焼結接合材料である。しかし、金属ナノ粒子は、その反応性の高さから、常温でも接触するだけで焼結が進行する。そのため、焼結接合材料では、金属ナノ粒子が凝集して焼結反応が進行するのを抑制するため、金属ナノ粒子間を独立した状態で分散保持するための有機分散材によって保持されている。さらに、接合工程において焼結反応を生じさせるため、加熱により有機分散材と反応して金属ナノ粒子を裸にする分散材捕捉材と、分散材と分散材捕捉材との反応物質を捕捉して揮散する揮発性有機成分等が添加されている。つまり、焼結接合材料は、骨材たる金属ナノ粒子が有機成分中に分散されてペースト状になったもの、あるいは上記のペーストを乾燥させたシート状の材料であり、この焼結接合材料を所望の被接合部材間に供給し、加熱することで焼結接合を達成するものである。
骨材となる金属ナノ粒子は、金(Au)、銀(Ag)、銅(Cu)、パラジウム(Pd)、白金(Pt)などの貴金属に分類される単体の金属でも、Ag−Pd、Au−Si、Au−Ge、Au−Cuなどの合金組成のどちらでもよい。このような金属ナノ粒子を含有した焼結接合材料は、有機成分の分解とナノ粒子の焼結によって、初期のペースト時の体積に対して、接合後の接合部の体積は約1/2〜1/4程度に減少する。そのため、ボイドの少ない信頼性の高い接合部を得るためには、接合時に加圧しながら加熱しなければならない。このように、焼結接合技術を用いるためには、接合部(焼結接合材料)を加圧できる半導体装置構造が必要である。
ここで、従来の半導体装置において焼結金属による接合を行った場合の例について説明する。従来の半導体装置1Cでは、図2に示すように、半導体チップの裏面電極は、焼結接合部5Cから突出しておらず、焼結接合部5Cに内包された状態になっている。そのため、焼結接合部5Cのうち、未接合端部5aが半導体チップの電極からはみ出しており、接合工程においても半導体チップを介して加圧できないことから、未接合端部5aは非常に脆く脱落しやすい金属片として残留することとなる。そのため、残留した金属片が、その後の製造工程や製造完了後に脱落し、例えば、絶縁部に付着すれば、絶縁不良となる。あるいは、配線部に付着すれば、短絡を生じさせ、動作不良を生じさせることになる。
しかしながら、図1に示すように、本発明の実施の形態1にかかる半導体装置1では、焼結接合部5が、半導体チップの電極(接合面F2)の範囲内に収まるよう、半導体チップの方が、焼結接合部5の外周に沿ってはみ出すように突出している。そのため、接合工程において加圧したときに、焼結接合部5(接合材料5P)全体が半導体チップを介して十分に加圧され強固に焼結されるため、従来の半導体装置1Cのような未接合端部5aが発生しにくい。そのため、未接合端部5aのような金属片の脱落による電力用半導体装置の動作不良の発生の頻度を大きく低減することができる。このため、半導体チップと回路基板(絶縁基板4)とを接合するとき、従来のはんだに代わり高耐熱性能に優れる焼結接合材料を用いることが可能となり、ひいてはパワーモジュールのように電力制御を行う半導体装置の耐熱性を向上させることができる。
焼結接合部5の外周に対する半導体チップの電極の突出量(半導体チップ裏面電極からの焼結接合部5の引込量)を決めるにあたっては、接合工程における半導体チップの割れを防止することが重要である。図3に示すように、半導体チップ(図ではMOSFET2)を絶縁基板4に接合する際、加圧用の板(加熱プレスステージ61a、加熱プレスツール61b)で挟むことになる。その際、厚みむらの吸収(荷重の均一化)や半導体チップの損傷を防止するためクッション材62を介することになる。すると、半導体チップの焼結接合部5から突出した部分(図中下側)には、支えがなく、クッション材62側(図中上側)から一方的に力がかかる片持ち梁の状態になり、たわみが生ずる。
ここで、半導体チップの電極の焼結接合部5からの突出量をS、半導体チップのヤング率をE、厚さをt、接合時に半導体チップに加える加圧力をPとすると、半導体チップの表面に生じる最大曲げ応力σmaxは式(1)のように簡易的に示すことができる。
σmax=3PS/2Et ・・・(1)
式(1)において、加圧力Pと半導体チップ自体の状態(厚みt、ヤング率E)を一定とすると、接合部からの突出量Sと最大曲げ応力σmaxの関係は図4に示すようになる。図4では、横軸を接合部からの突出量S、縦軸を最大曲げ応力σmaxとして表現したものである。突出量Sの増大に伴い、最大曲げ応力σmaxが増大するとともに、突出量Sが大きくなるほど、突出量Sの変化に対する最大曲げ応力σmaxの変化も大きくなることがわかる。
接合工程において半導体チップの割れを防止するためには、接合時に半導体チップ表面に発生する最大曲げ応力σmaxを、半導体チップ自体の抗折強度σより小さくなるように保つ必要があり、式(2)を満たす必要がある。
σmax=3PS/2Et <σ ・・・(2)
なお、ワイドバンドギャップ半導体材料と称されるSiCを基材とする半導体チップを用いた場合、突出量Sが0.02mm〜1.0mmの範囲に入るように調整すれば、半導体チップの割れを防止できることがわかった。
次に、上述した(図1で説明した)半導体装置1の製造方法について、図5を用いて説明する。まず、図5(a)に示すように、絶縁基板4の導体パターン41の表面F4上の所定箇所、あるいは半導体チップの裏面電極(接合面F2)上、あるいは双方に、焼結接合部5となる、例えば、ペースト状の接合材料5Pを供給する。このとき、接合材料5Pを供給する領域は、半導体チップ裏面電極を載置する範囲(半導体チップの外周)から上述した突出量Sを得られるように、狭くした領域である。
つづいて、図5(b)に示すように、半導体チップ(MOSFET2、SBD3)をそれぞれ位置合わせして載置する。ここで、接合材料5Pにペースト状の材料を用いた場合は、本接合の前に、予備乾燥工程を設けることが望ましい。なお、予備乾燥工程は、絶縁基板4上に半導体チップを載置する前、あるいは後のいずれに実施しても良い。ただし、接合材料5Pには、絶縁基板4と半導体チップとを仮固定させるほどの粘着力がないので、絶縁基板4上に半導体チップを載置する前に予備乾燥する場合は、焼結反応が開始しない程度の低温と低荷重を付与して仮固定する工程があっても良い。
一方、接合材料5Pにシート状の材料を用いる場合は、上述した領域に収まるサイズに接合材料5Pを成形し、絶縁基板4と半導体チップ間に載置する。この場合も、接合材料5Pに、絶縁基板4と半導体チップとを仮固定させるほどの粘着力はないので、焼結反応が開始しない程度の低温と低荷重を付与して仮固定する工程があっても良い。
つづいて、図5(c)に示すように、加熱プレスステージ61a、加熱プレスツール61bを有する図示しない加熱プレス装置を用い、クッション材62を介して荷重を加えながら200〜350℃に加熱し、加熱加圧工程を実行する。加熱プレス装置により焼結接合部5(あるいは接合材料5P)に加えられる加圧力は、半導体チップを介して与えられるため、焼結接合部5が半導体チップの裏面電極からはみ出していると、焼結接合部5全体を加圧することが難しかった。そのため、本実施の形態1では、半導体チップの電極が、焼結接合部5の外周部に沿って突出しているため、焼結接合部5全体を十分に加圧し焼結させることができる。
なお、電力用の半導体素子としては、MOSFET2およびSBD3を用いた例を示したが、これに限ることはなく、IGBT(Insulated Gate Bipolar Transistor)、あるいはその他のものでも適用可能である。また、半導体材料としては、パワーデバイス用材料として知られるシリコン(Si)または炭化ケイ素(SiC)または窒化ガリウム(GaN)系材料を用いることが好ましい。中でも、ワイドバンドギャップ半導体材料と呼ばれ、絶縁破壊にいたる電界強度が大きく、また、熱伝導性、耐熱性、耐薬品性に優れ、放射線に対する耐性もSi半導体より高いという特徴を持つSiCがより好ましい。なお、SiCのほか、窒化ガリウム系材料やダイヤモンドもワイドバンドギャップ半導体材料と称されており、Si半導体よりもバンドギャップが広く、耐熱性にも優れている。そのため、ワイドバンドギャップ半導体材料で形成された半導体素子を用いると、運転温度域も高くなり、本願発明の効果がより一層顕著になる。
以上のように、本発明の実施の形態1にかかる半導体装置1によれば、回路基板(絶縁基板4)と、回路基板(絶縁基板4)に焼結反応による接合部(焼結接合部5)を介して接合された半導体素子(IGBT2、SBD3)と、を備え、接合部(焼結接合部5)が、半導体素子の外周(側面S2)から間隔をおいた内側の領域に形成されているように構成したので、十分に加圧された部分のみで焼結接合部5が形成されるので、未接合端部5aのような金属片が脱落することなく、強固な接合が可能となり、高温に対応し、かつ信頼性の高い半導体装置1を得ることができる。
その際、間隔(突出量S)が0.02mm〜1.0mmの範囲であるように構成したので、半導体チップの焼結接合部5から突出した部分にかかる最大曲げ応力σmaxを、半導体チップ自体の抗折強度σより小さく保つことができ、接合中に半導体チップが損傷することもない。つまり、歩留まりも高くなり、信頼性も向上する。
また、本実施の形態1にかかる半導体装置1の製造方法によれば、半導体素子(IGBT2、SBD3)および回路基板(絶縁基板4)の少なくとも一方に、焼結性の接合材料5Pを供給する工程と、接合材料5Pを間にはさむように、半導体素子を回路基板(絶縁基板4)の所定位置に載置する工程と、半導体素子と回路基板(絶縁基板4)を介して、接合材料5Pを加圧し、加熱して半導体素子と回路基板(絶縁基板4)とを接合する焼結接合工程と、を含み、所定位置に載置する工程において、半導体チップの外周(側面S2)から間隔をおいた内側の範囲に接合材料5Pが収まるように、接合材料5Pが供給されているように構成したので、十分に加圧された部分のみで焼結接合部5が形成されるので、未接合端部5aのような金属片が脱落することなく、強固な接合が可能となり、高温に対応し、かつ信頼性の高い半導体装置1を得ることができる。
実施の形態2.
本実施の形態2にかかる半導体装置は、導体パターンの表面の焼結接合部を囲う領域に、焼結接合部から脱落した金属片を捕捉する金属片捕捉部を形成したものである。図6と図7は本発明の実施の形態2にかかる半導体装置の構成を説明するためのもので、図6は半導体装置の特徴的な構成を示す断面模式図(a)と、(a)における領域A部分の拡大図(b)、図7は金属片捕捉部の形成範囲を説明するため、半導体チップの載置範囲を示した半導体装置の部分平面図と略断面模式図である。また、図8は第一の変形例にかかる半導体装置における金属片捕捉部の形成範囲を説明するため、半導体チップの載置範囲を示した半導体装置の部分平面図と略断面模式図、図9は第二の変形例にかかる半導体装置における金属片捕捉部の形成範囲を説明するため、半導体チップの載置範囲を示した半導体装置の部分平面図と略断面模式図である。図中、実施の形態1で説明したものと同様のものについては同じ符号を付し、重複した説明は省略する。
本実施の形態2にかかる半導体装置1は、図6、図7に示すように、絶縁基板4の導体パターン41の表面F4に焼結接合部5と接続される領域を囲むように、焼結接合部5から脱落した金属片5dを捕捉するための溝状の金属片捕捉部4wを形成したものである。その他の構成については、実施の形態1と同様で、半導体素子であるMOSFET2、SBD3の電極2d、3cが、焼結接合部5の外周部に沿って余白を残すように突出している。
金属片捕捉部4wは、焼結接合部5を囲うように、矩形状に設けられた溝形状であり、幅方向で半導体チップの外周(側面S2)をまたぐように形成している。これにより、焼結接合部5の端部5bから不意に脱落した金属片5dが、溝形状内に収まって捕捉され、周囲への飛散を防止できる効果がある。なお、金属片捕捉部4wは、焼結接合部5を囲うように設けた矩形状の溝形状であるとしたが、これに限ることはなく、V字状やU字状でもよく、あるいは、以下に示すような変形例でも適用可能である。
<第一変形例>
第一変形例としては、図8に示すように、焼結接合部5を囲うように、ディンプル状の微小な凹みを複数設けた。図では、簡略化のため、半導体チップの外周(側面S2)の内側と外側で2重に囲うように凹みを配列したように記載しているが、これに限ることはない。また、導体パターン41上において、焼結接合部5から外方向に向けて直線を引いたときに、いずれかの凹みにかかるよう、複数の凹みの位置をずらして、焼結接合部5を多重に囲うようにすれば、脱落した金属片5dがいずれかの凹みに捉えられ、効率的に金属片5dを捕捉することができる。
<第二変形例>
第二変形例としては、図9に示すように、焼結接合部5を囲うように、粗面化した領域を設けた。粗面化の方法としては、エッチング、サンドブラスト、機械研磨等、どのような方法でもよいが、表面粗さが、算術平均粗さRaで1.5(μm)以上であれば、効率的に金属片5dを捕捉できることが確かめられている。このように粗面化した領域で焼結接合部5を囲うと、焼結接合部の端部5bから脱落した金属片5dが、粗面化した表面と機械的に結合しやすく、周囲へ飛散するのを防止することができる。
以上のように、本発明の実施の形態2にかかる半導体装置によれば、回路基板(絶縁基板4:厳密には導体パターン41)の表面F4には、接合部(焼結接合部5)が形成される部分を囲うように、焼結接合部5から離脱した金属片5dを捕捉する金属片捕捉部4wが形成されているので、焼結接合部5の端部5bから不意に金属片5dが脱落するようなことがあっても、周囲への飛散を防止できる。
金属片捕捉部4wは、焼結接合部5が形成された部分を囲う溝であるので、金属片5dを溝内に捕捉することができる。
あるいは金属片捕捉部4wは、焼結接合部5が形成された部分を囲うように配置された複数の凹みであるので、金属片5dの移動を阻止し、捕捉することができる。
あるいは、金属片捕捉部4wは、焼結接合部5が形成された部分を囲うように形成された粗面化した領域であるので、金属片5dと結合し、飛散を防止することができる。
粗面化した領域(金属片捕捉部4w)の算術平均粗さRaが1.5以上であるので、確実に金属片5dと結合し、飛散を防止することができる。
実施の形態3.
本実施の形態3にかかる半導体装置は、導体パターンの表面の焼結接合部を囲う領域に、焼結接合部と結合しない表面被膜を形成したものである。図10と図11は本発明の実施の形態3にかかる半導体装置の構成および製造方法を説明するためのもので、図10は半導体装置の特徴的な構成を示す断面模式図(a)と、(a)における領域A部分の拡大図(b)、図11(a)と(b)は本発明の実施の形態3にかかる半導体装置の製造方法を説明するための、工程ごとの断面模式図である。図中、実施の形態1で説明したものと同様のものについては同じ符号を付し、重複した説明は省略する。
本実施の形態3にかかる半導体装置1は、図10に示すように、絶縁基板4の導体パターン41の表面F4の焼結接合部5と接続される部分を囲む領域を、焼結接合部5と結合しない(離形しやすい)表面被膜4cで覆うようにしたものである。その他の構成については、実施の形態1と同様で、半導体素子であるMOSFET2、SBD3の電極2d、3cが、焼結接合部5の外周部に沿って余白を残すように突出している。一方、製造方法においては、後述するように、焼結接合部5の一部を除去する工程が追加されるが、それ以外の工程については、実施の形態1と同様である。
図10に示した表面被膜4cは、絶縁基板4の導体パターン41の表面F4の焼結接合部5と接続される領域を囲む領域を覆うように設けられている。表面被膜4cとしては、ニッケル(Ni)、チタン(Ti)、アルミニウム(Al)等、焼結接合部5(あるいは接合材料5P中の金属粒子)と金属的に結合しない安定な酸化被膜が表面に形成される材料を用いることができる。あるいは、ポリイミド、フッ素樹脂といった、それ自体が焼結接合部5(あるいは接合材料5P中の金属粒子)と金属的に結合しない有機材料であってもいいし、セラミック材料を用いてもよい。いずれの材料で形成された表面被膜4cであっても、接合時の加熱温度で熱分解や溶融等の変質を生じてはならないため、融点あるいは熱分解温度が少なくとも200℃以上のものから選定する必要がある。
製造工程においては、焼結結合を行った後に、上述したように、焼結接合部5の一部を除去する工程を実施する。半導体チップを絶縁基板4に接合した場合、図11(a)に示すように、表面被膜4cが形成された場合でも、焼結接合部5の端部5bは、半導体チップの外周(側面S2)の外側にまではみ出すことがある。このような状態が生じても、図11(b)に示すように接合後に表面被膜4c上の端部5bを除去することで、脱落の可能性が高い部分がなくなる。
除去の手法として、エアブロー等の気体を吹き付ける手法、水圧等の液体を吹き付ける手法、あるいは機械的に除去する手法のいずれでも良い。なお、表面被膜4cを形成していない場合でも、半導体チップからはみ出た端部5bを除去する工程を行うことは有効である。しかし、焼結接合部5と接合される部分を囲む領域を予め表面被膜4cで覆っておくと、半導体チップからはみ出た端部5bは、表面被膜4cと結合しないので、半導体チップをキズづけることなく、上記の手法により容易に除去することが可能となる。そのため、端部5bがその後の製造工程や製造後の製品中で不意に脱落することを防止することができる。
以上のように、本発明の実施の形態3にかかる半導体装置1によれば、焼結接合工程で生じた焼結金属のうち、半導体チップの外周からはみ出た部分を除去する工程を含むようにしたので、焼結接合部5から離脱しやすい部分が無くなり、例えば、焼結接合部5の端部5bから不意に金属片5dが脱落するようなことがなくなる。
また、回路基板(絶縁基板4)における半導体チップの外周から間隔をおいた内側の範囲に対応する領域の周りの部分を、接合材料5Pと結合しない材料で覆う(表面被膜4cを形成する)工程が、少なくとも所定位置に載置する工程に先立ち実行されるようにしたので、焼結接合部5のうち、半導体チップの外周からはみ出た部分を容易に除去することができる。
1:半導体装置、 2:MOSFET(半導体素子)、 2g:ゲート電極、 2s:ソース電極(表面主電極)、 2d:ドレイン電極(裏面主電極)、 3:SBD(半導体素子)、 3a:アノード電極(表面主電極)、 3c:カソード電極(裏面主電極)、 4:回路基板、 4c:表面被膜、 4w:金属片捕捉部、 41:第1の導体パターン、 42:絶縁層、 43:第2の導体パターン、 5:焼結接合部、 5a:焼結接合部の未接合端部、 5b:焼結接合部の端部、 5d:脱落物、 5P:接合材料、
61:加熱プレス装置、 61a:加熱プレスステージ、 61b:加熱プレスツール、 62:クッション材(緩衝材)、
F2:半導体チップの接合面、 F4:導体パターン(絶縁基板)の表面、 S:突出量(間隔)、 S2:半導体チップの側面(外周)。

Claims (13)

  1. 回路基板と、
    前記回路基板に焼結反応による接合部を介して接合された半導体素子と、を備え、
    前記接合部が、前記半導体素子の外周から間隔をおいた内側の領域に形成されていることを特徴とする半導体装置。
  2. 前記間隔が0.02mm〜1.0mmの範囲であることを特徴とする請求項1に記載の半導体装置。
  3. 前記回路基板の表面には、前記接合部が形成された部分を囲うように、前記接合部から離脱した金属片を捕捉する金属片捕捉部が形成されていることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記金属片捕捉部は、前記接合部が形成された部分を囲う溝であることを特徴とする請求項3に記載の半導体装置。
  5. 前記金属片捕捉部は、前記接合部が形成された部分を囲うように配置された複数の凹みであることを特徴とする請求項3に記載の半導体装置。
  6. 前記金属片捕捉部は、前記接合部が形成された部分を囲うように形成された粗面化した領域であることを特徴とする請求項3に記載の半導体装置。
  7. 前記粗面化した領域の算術平均粗さRaが1.5以上であることを特徴とする請求項6に記載の半導体装置。
  8. 前記回路基板の前記接合部が形成される部分を囲う領域が、前記接合部と結合しない材料で覆われていることを特徴とする請求項1または2に記載の半導体装置。
  9. 前記半導体素子は、ワイドバンドギャップ半導体材料で形成されていることを特徴とする請求項1から8のいずれか1項に記載の半導体装置。
  10. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項9に記載の半導体装置。
  11. 半導体素子および回路基板の少なくとも一方に、焼結性の接合材料を供給する工程と、
    前記接合材料を間にはさむように、前記半導体素子を前記回路基板の所定位置に載置する工程と、
    前記半導体素子と前記回路基板を介して、前記接合材料を加圧し、加熱して前記半導体素子と前記回路基板とを接合する焼結接合工程と、を含み、
    前記所定位置に載置する工程において、前記半導体素子の外周から間隔をおいた内側の範囲に前記接合材料が収まるように、前記接合材料が供給されていることを特徴とする半導体装置の製造方法。
  12. 前記焼結接合工程で生じた焼結金属のうち、前記半導体素子の外周からはみ出た部分を除去する工程と、を含むことを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記回路基板における前記内側の範囲に対応する領域の周りの部分を、前記接合材料と結合しない材料で覆う工程が、少なくとも前記所定位置に載置する工程に先立ち実行されることを特徴とする請求項11または12に記載の半導体装置の製造方法。
JP2014028118A 2014-02-18 2014-02-18 半導体装置および半導体装置の製造方法 Active JP6143687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014028118A JP6143687B2 (ja) 2014-02-18 2014-02-18 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014028118A JP6143687B2 (ja) 2014-02-18 2014-02-18 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017058563A Division JP6366766B2 (ja) 2017-03-24 2017-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2015153966A true JP2015153966A (ja) 2015-08-24
JP6143687B2 JP6143687B2 (ja) 2017-06-07

Family

ID=53895904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014028118A Active JP6143687B2 (ja) 2014-02-18 2014-02-18 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6143687B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069558A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
JP2017069559A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
EP3346487A1 (en) * 2017-01-10 2018-07-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a joining layer with a part with higher porosity in a recess of an electrode plate and corresponding manufacturing method
CN109075082A (zh) * 2016-05-12 2018-12-21 三菱电机株式会社 半导体装置和半导体装置的制造方法
US11362024B2 (en) 2018-05-30 2022-06-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7570298B2 (ja) 2021-07-26 2024-10-21 三菱電機株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366766B2 (ja) * 2017-03-24 2018-08-01 三菱電機株式会社 半導体装置
JPWO2022209609A1 (ja) * 2021-03-31 2022-10-06

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188176A (ja) * 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011029472A (ja) * 2009-07-28 2011-02-10 Hitachi Metals Ltd 接合材料及びこれを用いた半導体の実装方法並びに半導体装置
JP2012138470A (ja) * 2010-12-27 2012-07-19 Mitsubishi Electric Corp 半導体素子、半導体装置および半導体装置の製造方法
JP2013131592A (ja) * 2011-12-21 2013-07-04 Mitsubishi Electric Corp リード端子およびこれを用いた半導体装置
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188176A (ja) * 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2011029472A (ja) * 2009-07-28 2011-02-10 Hitachi Metals Ltd 接合材料及びこれを用いた半導体の実装方法並びに半導体装置
JP2012138470A (ja) * 2010-12-27 2012-07-19 Mitsubishi Electric Corp 半導体素子、半導体装置および半導体装置の製造方法
JP2013131592A (ja) * 2011-12-21 2013-07-04 Mitsubishi Electric Corp リード端子およびこれを用いた半導体装置
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069558A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
JP2017069559A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
CN109075082A (zh) * 2016-05-12 2018-12-21 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN109075082B (zh) * 2016-05-12 2022-03-15 三菱电机株式会社 半导体装置和半导体装置的制造方法
EP3346487A1 (en) * 2017-01-10 2018-07-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a joining layer with a part with higher porosity in a recess of an electrode plate and corresponding manufacturing method
RU2678509C1 (ru) * 2017-01-10 2019-01-29 Тойота Дзидося Кабусики Кайся Полупроводниковое устройство и способ изготовления полупроводникового устройства
US10269753B2 (en) 2017-01-10 2019-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
US11362024B2 (en) 2018-05-30 2022-06-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
US12125774B2 (en) 2018-05-30 2024-10-22 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7570298B2 (ja) 2021-07-26 2024-10-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6143687B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP6366766B2 (ja) 半導体装置
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
US9129840B2 (en) Semiconductor device and method for manufacturing same
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP2007103949A (ja) パワー半導体素子とハウジングとを備えた装置及びその製造方法
JP6643975B2 (ja) 半導体装置の製造方法
JP2015177182A (ja) パワーモジュール
JP6890520B2 (ja) 電力用半導体装置
JP6399906B2 (ja) パワーモジュール
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP2015216160A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5218009B2 (ja) 半導体装置
JP6116413B2 (ja) 電力用半導体装置の製造方法
JP2012054358A (ja) 電子装置の製造方法
JP2017005007A (ja) 半導体装置、および半導体装置の製造方法
JP2017092389A (ja) 半導体装置
CN108369912B (zh) 半导体装置及其制造方法
JP2020024998A (ja) 半導体装置及びその製造方法
JP5884625B2 (ja) 半導体デバイス
WO2013021983A1 (ja) 半導体装置及びその製造方法
CN117223093A (zh) 半导体模块及半导体模块的制造方法
JP2018148106A (ja) 電力用半導体装置
JP2024024287A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170509

R151 Written notification of patent or utility model registration

Ref document number: 6143687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250