JP2015065350A

JP2015065350A - 半導体装置

Info

Publication number: JP2015065350A
Application number: JP2013199043A
Authority: JP
Inventors: 智紀片野; Tomonori Katano
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2013-09-25
Filing date: 2013-09-25
Publication date: 2015-04-09
Anticipated expiration: 2033-09-25
Also published as: JP6399738B2

Abstract

【課題】基板の両面に半導体装置を設けた半導体基板の反りを緩和できること。
【解決手段】半導体基板１１の面上に、半導体基板１１の反りを相殺する応力を発生させる補償膜１４を有する。補償膜１４は、半導体基板１１全面を被覆せず、開口された窓部１５を複数有し、所定の間隔を有して並ぶ線状、格子状、あるいは所定の間隔を有して並ぶ島状に形成される。この補償膜１４は、半導体基板１１の表面もしくは表面と反対側面、あるいは半導体基板１１上に形成される半導体装置内に形成される。
【選択図】図１

Description

この発明は、シリコンや炭化ケイ素を用いた半導体装置に関し、特に、基板の反りを緩和する半導体装置に関する。

シリコン半導体装置や、炭化ケイ素などのワイドバンドギャップ半導体装置の製作過程では、半導体基板上に様々な手法で成膜あるいはイオン注入などのプロセスが施される。このため、半導体基板の膜中あるいは基板表面に応力が発生する。シリコンでは、６００Ｖ耐圧で７０μｍ程度の厚さのＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）が開発されている。炭化ケイ素では、６００Ｖ耐圧で１１０μｍ程度の厚さのＳＢＤ（ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅｓ）が開発されている。このように半導体基板が薄いと、応力の発生により、半導体基板に反りが生じる。

半導体基板の反りが大きいと、プロセス装置内への半導体基板の導入、装置内での固定化、あるいは装置間の搬送ハンドリングに支障をきたし、所定のプロセスが施せなくなるだけでなく、半導体基板に割れ、欠け等の損傷を招く。

反りの原因となる膜中および基板表面の応力は様々な要因より発生するが、成膜温度の状態から冷却の状態に移るときに、基板材料と膜材料の線膨張係数差により発生する熱応力の影響が大きい。特に、電極、配線等に適用される金属膜は、基板材料として、例えば、シリコン、あるいは窒化ケイ素よりも線膨張係数差が大きく、大きな応力が発生して基板に反りを生じさせる。

図３は、縦型半導体装置が形成された半導体基板の断面図である。例えば、シリコン、あるいは炭化ケイ素を材料とする半導体基板１１の表面には、成膜、露光、エッチング、イオン注入などのプロセスが施され、パワー半導体装置等の半導体装置１２が形成される。

一方、半導体基板１１の裏面にはカソード電極１３が形成される。カソード電極１３は、オーミックコンタクトを取るために、例えば、ニッケル（Ｎｉ）、チタン（Ｔｉ）、鉛（Ｐｂ）、スズ（Ｓｎ）、銅（Ａｕ）などの金属材料、あるいは合金材料が積層され、適宜シンタリング等の熱処理も併せて行われる。なお、半導体基板１１は、上記のプロセス前、あるいはプロセス中の適当な工程で薄化加工され、基板厚が減少する。

半導体基板１１は、炭化ケイ素の場合、線膨張係数は４〜５［１０^-6／Ｋ］である。一方、カソード電極１３の線膨張係数は、８〜１５［１０^-6／Ｋ］である。このように、カソード電極１３の線膨張係数の方が大きい場合、一旦、成膜温度まで上昇して冷却される際、あるいはシンタリング温度から冷却される際に、カソード電極１３が収縮し、半導体基板１１の裏面は凹形状に反る。

また、半導体装置１２には、保護／絶縁膜として酸化ケイ素膜が半導体基板１１上に形成される。酸化ケイ素の熱膨張係数は、０．５［１０^-6／Ｋ］と、半導体基板１１よりも小さく、成膜、あるいはアニール温度から冷却される際、この酸化ケイ素膜は収縮しない。すなわち半導体基板１１から見ると膨張方向に働き、半導体基板１１の表面は凸形状に反る。すなわち、半導体基板１１の裏面の反りは重畳され、さらに凹形状に反る。

このような基板の反り対策として、基板反りと逆の方向に反らせる膜を基板裏面に形成して、基板の反りを補償する方法が提案されている（例えば、下記特許文献１参照。）。この特許文献１に記載の技術では、基板表面が凹方向に反っていたシリコン基板に対して、その基板裏面にシリコンよりも線膨張係数が大きく、成膜後冷却時に基板裏面を凹方向、すなわち基板表面を凸方向に反らせる窒化ケイ素膜を補償膜として形成する。

特開２００５−２８６０９１号公報

しかしながら、上記特許文献１の技術では、基板裏面を単純に補償膜で覆ってしまう。このため、裏面を使用しない横型半導体装置には適用できるが、パワー半導体などに適用される縦型半導体装置、すなわち基板表面だけでなく裏面にも機能を持たせた半導体装置には適用できなかった。

本発明は、上記課題に鑑み、基板の両面に半導体装置を設けた半導体基板の反りを緩和できることを目的とする。

上記目的を達成するため、本発明の半導体装置は、半導体基板の面上に、当該半導体基板の反りを相殺する応力を発生させる補償膜を有し、前記補償膜は、前記半導体基板の全面を被覆せず、開口された窓部を複数有することを特徴とする。

また、前記補償膜は、所定の間隔を有して並ぶ線状、格子状、あるいは所定の間隔を有して並ぶ島状に形成されたことを特徴とする。

また、前記補償膜は、前記半導体基板の表面もしくは表面と反対側面、あるいは前記半導体基板上に形成される半導体装置内に形成されたことを特徴とする。

また、前記補償膜は、前記半導体装置の電極膜の下層または上層、あるいは同層で近接した位置に形成されたことを特徴とする。

また、前記半導体基板は、シリコン、炭化ケイ素、窒化ガリウム、ダイアモンドのいずれかであることを特徴とする。

また、前記補償膜は、前記半導体基板の反りの方向に基づいて、前記半導体基板の線膨張係数に対し、大きいまたは小さい線膨張係数の材質を用いて前記半導体基板の反りを相殺することを特徴とする。

また、前記補償膜は、前記半導体基板よりも線膨張係数が小さい酸化ケイ素または窒化ケイ素であることを特徴とする。

また、前記補償膜は、前記半導体基板よりも線膨張係数が大きく絶縁性を有する、金属酸化物、金属窒化物、金属酸窒化物、もしくはセラミック、サーメットであることを特徴とする。

また、前記補償膜は、アルミナ、ジルコニア、リチウム系酸化物であることを特徴とする。

また、前記補償膜は、前記半導体基板を半導体チップに分割するための分割線上に配置されたことを特徴とする。

上記構成によれば、半導体基板の反りを補償膜により緩和できる。補償膜は、半導体基板上に形成される半導体装置全面を被覆せず、補償膜が存在しない窓部を有するため、半導体基板の表面および裏面に半導体装置を設けることができ、縦型半導体装置の機能を妨げずに、半導体基板の反りを緩和できるようになる。

本発明によれば、基板の両面に半導体装置を設けた半導体基板の反りを緩和できるという効果を奏する。

本発明の実施の形態にかかる半導体装置を示す断面図である。半導体チップの基板への実装状態を示す断面図である。縦型半導体装置が形成された半導体基板の断面図である。

以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態）
本発明の実施の形態にかかる半導体装置について説明する。図１は、本発明の実施の形態にかかる半導体装置を示す断面図である。

図１に示すように、シリコンや炭化ケイ素等を材料とする半導体基板１１の表面に、成膜、露光、エッチング、イオン注入などのプロセスが施され、パワー半導体装置等の半導体装置（半導体回路）１２が形成される。

そして、半導体基板１１の表面と反対面（裏面）には、カソード電極１３を成膜する前に、半導体基板１１よりも線膨張係数が小さい材料、例えば、酸化ケイ素、窒化ケイ素を補償膜１４として成膜する。この補償膜１４は、例えば、フォトリソグラフィーにより線状あるいは格子状、もしくは島状に形成する。これにより、補償膜１４間には、開口された（補償膜１４が存在しない）窓部１５が複数形成される。

この後、半導体基板１１の裏面にカソード電極１３を成膜する。カソード電極１３は、半導体基板１１と接触界面を形成し、電極としての機能を果たすことができる。一方、補償膜１４の線膨張係数は、酸化ケイ素の場合には０．５［１０^-6／Ｋ］であり、窒化ケイ素の場合には３［１０^-6／Ｋ］である。これらは、半導体基板１１が炭化ケイ素の場合の４〜５［１０^-6／Ｋ］よりも小さい。したがって、成膜温度から冷却される際、半導体基板１１から見て補償膜１４は膨張する方向に働く。

このように、補償膜１４には圧縮応力が働き半導体基板１１の裏面を凸に反らす力が働く。これにより、カソード電極１３による半導体基板１１の表面を凹に反らす力と相殺させることができる。

一方、半導体基板１１の裏面に凸に反る力が生じ、これを解決する場合には、補償膜１４として、半導体基板１１よりも線膨張係数が大きい材料を用いればよい。この場合、補償膜１４に金属膜等の導電性材料を用いると、カソード電極１３の機能に影響するため、絶縁材料である金属酸化物、金属窒化物、金属酸窒化物、もしくはセラミック、サーメット、具体的にはアルミナ、ジルコニア、リチウム系酸化物を用いればよい。

上記の製造のプロセスが完了した後、半導体基板１１は、分割線Ｄで示す位置で複数の半導体チップ１Ｐに分割される。

図２は、半導体チップの基板への実装状態を示す断面図である。半導体チップ１Ｐは、図２に示すように、はんだ２２を介して実装基板２３に接合される。補償膜１４によりカソード電極１３表面には、図１および図２に示すように、数μｍ程度の段差δが存在するが、この段差δを埋め込むようにはんだ２２が形成されるため、はんだ２２の接合に支障をきたすことはない。

なお、補償膜１４を分割線Ｄに一致させれば（補償膜１４を分割線Ｄ上に配置すれば）、補償膜１４の面積を分割のためのダイシング幅に含ませることができるため、半導体チップにした際の窓部１５、すなわち半導体基板１１とカソード電極１３との接合面積が増え、電極としての機能がより確実なものとなる。

上記のように、半導体基板１１の裏面に補償膜１４を形成することにより、半導体基板１１の反りを相殺する応力を発生させる。補償膜１４は、半導体基板１１の反りを相殺する応力を発生させればよく、半導体基板１１の裏面に限らず、半導体装置１２が設けられる半導体基板１１の表面に設けてもよい。さらには、半導体基板１１上に形成される半導体装置１２内に形成することもできる。

この補償膜１４は、所定の間隔を有して並ぶ線状、格子状、あるいは所定の間隔を有して並ぶ島状に形成することにより、補償膜１４は、半導体基板１１の裏面（あるいは表面）全面を被覆せず、補償膜１４が存在しない窓部１５を複数有する。これにより、半導体基板１１上において、補償膜１４を形成した側（裏面または表面）にも半導体装置１２を形成できるようになる。

また、上記例では、補償膜１４は、半導体基板１１の電極膜（カソード電極１３）の下層に設ける構成としたが、これに限らず、電極膜の上層に形成してもよい。さらには、電極膜と同層で近接した位置に形成することもできる。

また、半導体基板１１としては、例えば、シリコン、炭化ケイ素、窒化ガリウム、ダイアモンド等を用いることができる。そして、この半導体基板１１の反りの方向に応じて、所定の線膨張係数を有する補償膜１４を用いる。

例えば、半導体基板１１が裏面側に凹に反る場合、この凹の反りを相殺するために、半導体基板１１の裏面に形成する補償膜１４に、半導体基板１１よりも熱膨張係数が小さく、成膜温度から冷却される際に半導体基板１１から見て膨張する方向に内部応力が働く材質を用いる。具体的には、補償膜１４には、例えば、酸化ケイ素や窒化ケイ素を用いる。

一方、半導体基板１１が裏面側に凸に反る場合、この凸の反りを相殺するために、半導体基板１１の裏面に形成する補償膜１４には、半導体基板１１よりも熱膨張係数が大きく、成膜温度から冷却される際に圧縮する方向に内部応力が働く材質を用いる。具体的には、補償膜１４には、例えば、金属酸化物、金属窒化物、金属酸窒化物、もしくはセラミック、サーメット、具体的にはアルミナ、ジルコニア、リチウム系酸化物を用いる。

以上のように、実施の形態によれば、半導体基板の反りの方向に応じて、線膨張係数が小さい、あるいは大きい補償膜を半導体基板上に形成することにより、電極膜等が誘起する半導体基板の凹凸両方向の反りを補償膜により相殺し、半導体基板の反りを緩和できるようになる。このように、反りを緩和させた半導体基板は、プロセス装置内への導入、装置内での固定化、あるいは装置間の搬送ハンドリングを円滑に行えるようになるとともに、半導体基板の割れ、欠け等の損傷を防ぐことができるようになる。

また、補償膜は、半導体基板上に形成される半導体装置全面を被覆せず、補償膜が存在しない窓部を有するため、半導体基板の表面および裏面に半導体装置を設けることができるようになる。特に、縦型半導体装置の機能を妨げずに、半導体基板の反りを緩和できるようになる。

以上のように、本発明にかかる半導体装置は、半導体基板の表面側から裏面側に電流を流す縦型半導体素子に適し、例えば、パワーデバイス等の電力用半導体装置や、産業用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。

１１半導体基板
１２半導体装置
１３カソード電極
１４補償膜
１５窓部
１Ｐ半導体チップ
２３実装基板
δ 段差
Ｄ分割線

Claims

半導体基板の面上に、当該半導体基板の反りを相殺する応力を発生させる補償膜を有し、
前記補償膜は、前記半導体基板の全面を被覆せず、開口された窓部を複数有することを特徴とする半導体装置。
前記補償膜は、
所定の間隔を有して並ぶ線状、格子状、あるいは所定の間隔を有して並ぶ島状に形成されたことを特徴とする請求項１に記載の半導体装置。
前記補償膜は、
前記半導体基板の表面もしくは表面と反対側面、あるいは前記半導体基板上に形成される半導体装置内に形成されたことを特徴とする請求項１または２に記載の半導体装置。
前記補償膜は、前記半導体装置の電極膜の下層または上層、あるいは同層で近接した位置に形成されたことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
前記半導体基板は、シリコン、炭化ケイ素、窒化ガリウム、ダイアモンドのいずれかであることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
前記補償膜は、前記半導体基板の反りの方向に基づいて、前記半導体基板の線膨張係数に対し、大きいまたは小さい線膨張係数の材質を用いて前記半導体基板の反りを相殺することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
前記補償膜は、前記半導体基板よりも線膨張係数が小さい酸化ケイ素または窒化ケイ素であることを特徴とする請求項６に記載の半導体装置。
前記補償膜は、前記半導体基板よりも線膨張係数が大きく絶縁性を有する、金属酸化物、金属窒化物、金属酸窒化物、もしくはセラミック、サーメットであることを特徴とする請求項６に記載の半導体装置。
前記補償膜は、アルミナ、ジルコニア、リチウム系酸化物であることを特徴とする請求項８に記載の半導体装置。
前記補償膜は、前記半導体基板を半導体チップに分割するための分割線上に配置されたことを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。