JP5761280B2 - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5761280B2 JP5761280B2 JP2013189315A JP2013189315A JP5761280B2 JP 5761280 B2 JP5761280 B2 JP 5761280B2 JP 2013189315 A JP2013189315 A JP 2013189315A JP 2013189315 A JP2013189315 A JP 2013189315A JP 5761280 B2 JP5761280 B2 JP 5761280B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- insulating film
- sealing resin
- film
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
半導体素子(20)は、第2のリードフレーム(70)の両板面のうちの一面(71)に搭載されており、
封止樹脂(30)は、第2のリードフレーム(70)の両板面のうちの他面(72)側を被覆せずに、第2のリードフレーム(70)の一面(71)を被覆して封止しており、
絶縁膜(50)は、第2のリードフレーム(70)の一面(71)のうち封止樹脂(30)にて被覆される部位および第2のリードフレーム(70)の他面(72)を被覆しており、
さらに、第2のリードフレーム(70)の他面(72)を被覆する絶縁膜(50)の表面には、金属膜(60)が当該絶縁膜(50)の表面を被覆するように設けられており、この金属膜(60)が封止樹脂(30)より露出する切削された露出面を有していることを特徴としている。
図1は、本発明の第1実施形態に係る半導体パッケージS1の概略断面構成を示す図である。この半導体パッケージS1は、大きくは、リードフレーム10上に半導体素子20を実装したものを、リードフレーム10の実装面とは反対側の面が露出するように、封止樹脂30で封止したものである。
図8は、本発明の第2実施形態に係る半導体パッケージS2の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、金属膜60が省略された構成であることが相違するものである。
図9は、本発明の第3実施形態に係る半導体パッケージS3の概略断面構成を示す図である。上記各実施形態では、半導体素子20の片面にのみリードフレーム10を設け、半導体素子20の片面側からリードフレーム10による放熱を行うものであった。
図10は、本発明の第4実施形態に係る半導体パッケージの製造方法を示す工程図であり、図11は、本実施形態の半導体パッケージを外部の冷却器100に組み付ける組み付け方法を示す工程図である。本実施形態の半導体パッケージは、上記第3実施形態と同様、両面放熱型のパッケージである。
図12は、本発明の第5実施形態に係る半導体パッケージの概略断面構成を示す図である。本実施形態の半導体パッケージも、両面放熱型のパッケージであるが、2個の半導体素子20を有するものである。
なお、絶縁膜50は、金属製のリードフレーム10、70よりも封止樹脂30との密着力が大きくセラミックよりなる電気絶縁性のものであれば、溶射により成膜されたものでなくてもよい。たとえば、絶縁膜50は、スパッタやCVDなど溶射以外の成膜方法により形成されたものであってもよい。また、金属膜60も、溶射以外にスパッタやCVDなどにより形成されたものであってもよい。
11 リードフレームの一面
12 リードフレームの他面
13 リードフレームの側面
14 素子接合部
20 半導体素子
30 封止樹脂
50 絶縁膜
60 金属膜
M マスク
Claims (5)
- 放熱性を有する金属製板状の第1のリードフレーム(10)と、
前記第1のリードフレーム(10)の両板面のうちの一面(11)に搭載された半導体素子(20)と、
前記第1のリードフレーム(10)の両板面のうちの他面(12)側を被覆せずに、前記第1のリードフレーム(10)の一面(11)および前記半導体素子(20)を被覆して封止する封止樹脂(30)とを備える半導体パッケージにおいて、
前記第1のリードフレーム(10)の一面(11)のうち前記封止樹脂(30)にて被覆される部位には、前記第1のリードフレーム(10)よりも前記封止樹脂(30)との密着力が大きくセラミックよりなる電気絶縁性の絶縁膜(50)が当該部位を被覆するように設けられており、
当該部位は前記絶縁膜(50)を介して前記封止樹脂(30)に接触して前記封止樹脂(30)に被覆されており、
前記絶縁膜(50)は、前記第1のリードフレーム(10)の他面(12)にも設けられて当該他面(12)を被覆しており、
さらに、当該他面(12)を被覆する前記絶縁膜(50)の表面には、金属よりなる金属膜(60)が当該絶縁膜(50)の表面を被覆するように設けられており、この金属膜(60)が前記封止樹脂(30)より露出する切削された露出面を有しており、
前記半導体素子(20)は、両面を有するものであり、前記半導体素子(20)の両面のうち一面側には、前記第1のリードフレーム(10)が設けられ、他面側には、放熱性を有する金属製板状の第2のリードフレーム(70)が設けられており、
前記半導体素子(20)は、前記第2のリードフレーム(70)の両板面のうちの一面(71)に搭載されており、
前記封止樹脂(30)は、前記第2のリードフレーム(70)の両板面のうちの他面(72)側を被覆せずに、前記第2のリードフレーム(70)の一面(71)を被覆して封止しており、
前記絶縁膜(50)は、前記第2のリードフレーム(70)の一面(71)のうち前記封止樹脂(30)にて被覆される部位および前記第2のリードフレーム(70)の他面(72)を被覆しており、
さらに、前記第2のリードフレーム(70)の他面(72)を被覆する前記絶縁膜(50)の表面には、前記金属膜(60)が当該絶縁膜(50)の表面を被覆するように設けられており、この金属膜(60)が前記封止樹脂(30)より露出する切削された露出面を有していることを特徴とする半導体パッケージ。 - 前記金属膜(60)は、アルミニウム、銅、および、これらの合金より選択されたものであることを特徴とする請求項1に記載の半導体パッケージ。
- 前記絶縁膜(50)は、アルミナ、スピネル、酸化シリコン、及び、窒化シリコンより選択されたものであることを特徴とする請求項1または2に記載の半導体パッケージ。
- 前記絶縁膜(50)は、当該絶縁膜(50)を形成する前記第1のリードフレーム(10)の表面をショットブラストにより処理し、この処理された面に溶射によって形成された膜であることを特徴とする請求項1ないし3のいずれか1つに記載の半導体パッケージ。
- 請求項1ないし4のいずれか1つに記載の半導体パッケージを製造する方法であって、
前記第1のリードフレーム(10)の前記一面(11)のうち前記封止樹脂(30)にて被覆される部位および前記第1のリードフレーム(10)の前記他面(12)に前記絶縁膜(50)を形成し、さらに前記第1のリードフレーム(10)の前記他面(12)に形成された前記絶縁膜(50)の表面に前記金属膜(60)を形成し、
前記第2のリードフレーム(70)の前記一面(71)のうち前記封止樹脂(30)にて被覆される部位および前記第2のリードフレーム(70)の前記他面(72)に前記絶縁膜(50)を形成し、さらに前記第2のリードフレーム(70)の前記他面(72)に形成された前記絶縁膜(50)の表面に前記金属膜(60)を形成し、
この後、前記半導体素子(20)の両面に前記第1、第2のリードフレーム(10、70)をそれぞれ接合した後、前記封止樹脂(30)によるモールド成形を行い、このモールド成形では、前記第1、第2のリードフレーム(10、70)の各他面(12、72)を前記封止樹脂(30)で覆うようにし、
前記封止樹脂(30)で覆われた前記第1、第2のリードフレーム(10、70)の各他面(12、72)において、前記第1、第2のリードフレーム(10、70)の平行度を所望値とすべく前記封止樹脂(30)および前記金属膜(60)の一部を切削することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189315A JP5761280B2 (ja) | 2013-09-12 | 2013-09-12 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189315A JP5761280B2 (ja) | 2013-09-12 | 2013-09-12 | 半導体パッケージおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195468A Division JP5521438B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014013931A JP2014013931A (ja) | 2014-01-23 |
JP5761280B2 true JP5761280B2 (ja) | 2015-08-12 |
Family
ID=50109399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013189315A Expired - Fee Related JP5761280B2 (ja) | 2013-09-12 | 2013-09-12 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5761280B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6344981B2 (ja) * | 2014-06-03 | 2018-06-20 | 日立オートモティブシステムズ株式会社 | 半導体モジュールの製造方法 |
JP6798294B2 (ja) * | 2016-12-08 | 2020-12-09 | 株式会社豊田中央研究所 | 半導体モジュールとその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6050354B2 (ja) * | 1980-11-14 | 1985-11-08 | 松下電子工業株式会社 | 樹脂封止型半導体装置 |
JPS6134750U (ja) * | 1984-08-06 | 1986-03-03 | ロ−ム株式会社 | 半導体装置 |
JPS62166553A (ja) * | 1986-01-18 | 1987-07-23 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH06112390A (ja) * | 1992-09-24 | 1994-04-22 | Nippon Steel Corp | リードフレーム |
JPH07122696A (ja) * | 1993-10-27 | 1995-05-12 | Nippon Steel Corp | 半導体装置 |
DE69735361T2 (de) * | 1996-07-03 | 2006-10-19 | Seiko Epson Corp. | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür |
JP4376798B2 (ja) * | 2001-07-26 | 2009-12-02 | 株式会社デンソー | 半導体装置 |
-
2013
- 2013-09-12 JP JP2013189315A patent/JP5761280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014013931A (ja) | 2014-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9418910B2 (en) | Semiconductor device | |
US9177934B2 (en) | Connection arrangement of an electric and/or electronic component | |
JP6264230B2 (ja) | 半導体装置 | |
JP5214936B2 (ja) | 半導体装置 | |
US10418359B2 (en) | Semiconductor device and manufacturing method | |
EP3358615A1 (en) | Silicon nitride circuit board and semiconductor module using same | |
JP2009283741A (ja) | 半導体装置 | |
US20170271238A1 (en) | Bonded body, power module substrate with heat sink, heat sink, method of manufacturing bonded body, method of manufacturing power module substrate with heat sink, and method of manufacturing heat sink | |
JP6580259B2 (ja) | 電力用半導体装置 | |
US9224698B1 (en) | Semiconductor device | |
JP2019016738A (ja) | 半導体装置 | |
JP2012164697A (ja) | 電力用パワーモジュール及び電力用半導体装置 | |
WO2017183222A1 (ja) | 半導体装置およびその製造方法 | |
JP6742538B2 (ja) | 半導体装置 | |
JP6399738B2 (ja) | 半導体装置 | |
JP5761280B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP6183556B2 (ja) | 冷却器一体型半導体モジュール | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP5521438B2 (ja) | 半導体パッケージの製造方法 | |
JP5363361B2 (ja) | 半導体装置及びその製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
JP2006332084A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP6794734B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6493083B2 (ja) | 半導体装置 | |
US9947752B2 (en) | Semiconductor device having protection film with recess |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5761280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |