[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014527709A - エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法 - Google Patents

エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法 Download PDF

Info

Publication number
JP2014527709A
JP2014527709A JP2014520160A JP2014520160A JP2014527709A JP 2014527709 A JP2014527709 A JP 2014527709A JP 2014520160 A JP2014520160 A JP 2014520160A JP 2014520160 A JP2014520160 A JP 2014520160A JP 2014527709 A JP2014527709 A JP 2014527709A
Authority
JP
Japan
Prior art keywords
epitaxial
substrate
laser
film
epitaxial film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014520160A
Other languages
English (en)
Other versions
JP6193228B2 (ja
Inventor
ユーリー・ゲオルギヴィッチ・シュレター
ユーリー・トーマソヴィッチ・レバネ
アレクセイ・ウラディミロヴィッチ・ミロノフ
Original Assignee
ユーリー・ゲオルギヴィッチ・シュレター
ユーリー・トーマソヴィッチ・レバネ
アレクセイ・ウラディミロヴィッチ・ミロノフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユーリー・ゲオルギヴィッチ・シュレター, ユーリー・トーマソヴィッチ・レバネ, アレクセイ・ウラディミロヴィッチ・ミロノフ filed Critical ユーリー・ゲオルギヴィッチ・シュレター
Publication of JP2014527709A publication Critical patent/JP2014527709A/ja
Application granted granted Critical
Publication of JP6193228B2 publication Critical patent/JP6193228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laser Beam Processing (AREA)

Abstract

本発明は、エピタキシャル膜と同じ結晶物質製の基板からホモエピタキシャル膜を分離することを可能にするレーザ分離法のバリエーションを提案する。本レーザ分離法は、微小ドナー及びアクセプタ不純物での基板及びエピタキシャル膜の選択的ドーピングの使用に基づいている。選択的ドーピングでは、エピタキシャル膜及び基板における自由キャリアの濃度が実質的に異なり得て、これが、残留ビーム領域（この領域では、自由キャリア、そして自由キャリアと光学フォノンとのフォノン‐プラズモン相互作用が光学フォノンの赤外線吸収に実質的に寄与する）付近における赤外線領域の光の吸収係数の間の大きな差をもたらし得る。ドーピングレベルと赤外線レーザ放射の周波数との適切な選択によって、レーザ放射が基板‐ホモエピタキシャル膜界面付近の高濃度ドーピング領域においてほぼ吸収されることを達成することができる。

Description

一群の本発明は、固体物質のレーザ処理に係り、特に、レーザ放射で半導体表面層を分離する方法、具体的には、エピタキシャル半導体構造の成長基板からのエピタキシャル膜又はエピタキシャル膜層のレーザ分離に関する。
成長基板から半導体結晶のエピタキシャル層をレーザ分離して、非成長基板上に転写することは、レーザダイオード（特許文献１、特許文献２）及びフリップチップ技術によるレーザダイオード（特許文献３）において広く用いられている。
透明な成長サファイア基板からの窒化ガリウム層のレーザ分離は、非特許文献１の研究において初めて提案された。この研究では、波長λ＝３５５ｎｍで
Figure 2014527709
 を満たす紫外線エキシマレーザが用いられ、その量子エネルギーは、サファイア製の基板の禁制帯ギャップＥｇ１内にあるが、窒化ガリウムから成るエピタキシャル膜の禁制帯ギャップＥｇ２を超える。
その後、成長基板の禁制帯ギャップの幅とエピタキシャル膜の禁制帯ギャップの幅との間の差に基づいたレーザ分離法が改善された。特に、分離されたエピタキシャル膜の品質を改善して、そのひび割れを抑制するために、成長基板の禁制帯ギャップの幅及びエピタキシャル膜の禁制帯ギャップの幅よりも小さな禁制帯ギャップの幅を有する追加犠牲層を使用することが、成長基板とエピタキシャル膜との間のヘテロエピタキシャル界面を走査することと共に提案された（特許文献４、特許文献３）。
成長基板の禁制帯ギャップの幅とエピタキシャル膜の禁制帯ギャップの幅との間の差に基づいたレーザ分離法の概要が図１に示されている。
光の量子エネルギーよりも大きな禁制帯ギャップの幅を有するサファイアの基板１０１上に成長させたヘテロエピタキシャル半導体窒化ガリウム膜１０２に基板側から紫外線を照射すると、紫外線レーザ放射がサファイアを通り抜けて、窒化ガリウム‐サファイアのヘテロエピタキシャル界面１０５近傍において窒化ガリウムの薄層に吸収される。紫外線レーザ放射を照射されると、紫外線レーザ放射１０３とヘテロエピタキシャル界面１０５との交差によって画定される領域１０４内の窒化ガリウムが、分解温度Ｔ０〜９００℃を超える温度Ｔ１に加熱されて、気体の窒素及び液体のガリウムに分解して、結果として、窒化ガリウムのエピタキシャル膜が基板から分離される。
これまで提案された成長基板からのエピタキシャル膜のレーザ分離法は全て、エピタキシャル膜の禁制帯ギャップの幅Ｅｇ２と基板の禁制帯ギャップの幅Ｅｇ１との間の差に基づいている。これらの方法は、ヘテロエピタキシャル法、つまり、エピタキシャル膜の物質とは異なる物質製の成長基板上にエピタキシャル膜を成長させる技術を用いて得られるエピタキシャル膜を分離することに成功している。
しかしながら、機械的応力を課すことなく高品質のエピタキシャル膜を得るために、エピタキシャル膜と同じ物質の基板上にエピタキシャル膜を成長させるホモエピタキシャル法を使用する必要があることも多い。この場合、成長基板及びエピタキシャル膜は同じ禁制帯ギャップの幅を有し、上述の従来のレーザ分離法を適用することができない。
米国特許第７２４１６６７号明細書 米国特許第７２０２１４１号明細書 米国特許第６３６５４２９号明細書 米国特許第６０７１７９５号明細書
Ｋｅｌｌｙ ｅｔ ａｌ Ｐｈｙｓｉｃａ Ｓｔａｔｕｓ Ｓｏｌｉｄｉ（ａ） ｖｏｌ．１５９，ｐｐ．Ｒ３，Ｒ４，（１９９７） Ａ．Ｍ．Ｈｏｆｍｅｉｓｔｅｒ， Ｋ．Ｍ．Ｐｉｔｍａｎ， Ａ．Ｆ．Ｇｏｎｃｈａｒｏｖ， ａｎｄ Ａ．Ｋ．Ｓｐｅｃｋ Ｔｈｅ Ａｓｔｒｏｐｈｙｓｉｃａｌ Ｊｏｕｒｎａｌ，６９６：１５０２−１５１６，２００９ Ｍａｙ １０ Ｈａｒａ，Ｈ． ａｎｄ Ｙ．Ｎｉｓｈｉ，Ｊ．Ｐｈｙｓ．Ｓｏｃ．Ｊｐｎ ２１，６，１２２２，１９６６
本発明の課題は、本方法の応用分野の拡張であり、具体的には、エピタキシャル膜と同じ結晶物質製の基板からエピタキシャル膜を分離することを可能にすることである。
この課題を解決するため、エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離するための方法の二つのバリエーションが提案される。
本発明の第一のバリエーションでは、エピタキシャル膜又はエピタキシャル膜層を成長させる際に、エピタキシャル構造の一部領域の微小ドナー又はアクセプタ不純物での選択的ドーピングを用いて、選択的にドープされた領域における微小不純物の結果としての濃度が、ドープされていない領域のバックグラウンド濃度を実質的に超えるようにする。そして、集束レーザビームを、基板及びエピタキシャル膜から成るエピタキシャル構造上に向けて、ビーム焦点を、レーザ放射の吸収が生じる結晶構造の選択的にドープされた領域に位置付ける。レーザビームを移動させて、エピタキシャル構造の選択的にドープされた領域をビーム焦点で走査して、選択的にドープされた領域を部分的に熱分解させて、その機械的強度を低下させる。レーザ走査後に、エピタキシャル構造を一時的な基板に貼り付けて、機械的又は熱機械的応力を印加することによって、エピタキシャル膜又はエピタキシャル膜層を、成長基板から、又はエピタキシャル膜の一部を有する成長基板から分離する。
本方法の第二のバリエーションは、第一の方法と同じ特徴を有するが、以下の点が異なる。即ち、レーザ走査の前にエピタキシャル構造が一時的な基板に貼り付けられて、その後、一時的な基板に貼り付けられたエピタキシャル構造のレーザ走査が行われて、レーザ走査後に、機械的又は熱機械的応力を印加することによって、エピタキシャル膜又はエピタキシャル膜層を、成長基板から、又はエピタキシャル膜の一部を有する成長基板から分離する。
好ましくは、エピタキシャル膜又はエピタキシャル膜層をホモエピタキシ法によって成長させる。
好ましくは、選択的にドープされた領域は、基板、又は基板の表面層である。
好ましくは、選択的にドープされた領域は、エピタキシャル膜、又はエピタキシャル膜の下部層である。
好ましくは、基板及びエピタキシャル膜から成る結晶構造の物質は、周期表の第４族の元素の半導体、第４族の元素の半導体化合物、第３族及び第５族の元素の半導体化合物、又は、第２族及び第６族の元素の半導体化合物である。
好ましくは、成長基板からホモエピタキシャル膜を分離するためのレーザ波長は以下の波長範囲内にある： シリコン、ゲルマニウム、及びヒ化ガリウム半導体に対して６μｍ≦λ≦４８μｍの範囲内、窒化ガリウムに対して４μｍ≦λ≦３２μｍの範囲内、炭化シリコンに対して３μｍ≦λ≦２４μｍ、窒化アルミニウムに対して２．５μｍ≦λ≦２０μｍの範囲内、ダイヤモンドに対して２μｍ≦λ≦１６μｍ。
好ましくは、レーザとして、赤外線ガスパルスポンプ二酸化シリコンＣＯ２又は酸化シリコンＣＯが用いられる。
本レーザ分離法のバリエーションは、エピタキシャル膜と同じ結晶物質製の基板からホモエピタキシャル膜を分離することを可能にする。この新規レーザ分離法は、微小ドナー又はアクセプタ不純物での基板及びエピタキシャル膜の選択的ドーピングの使用に基づいている。選択的ドーピングでは、エピタキシャル膜及び基板における自由キャリアの濃度が顕著に異なり得て、これが、残留ビーム領域（この領域では、自由キャリア、そして自由キャリアと光学フォノンとのフォノン‐プラズモン相互作用が、光学フォノンの赤外線吸収に実質的に寄与する）付近における赤外線領域での光の吸収係数の大きな差をもたらし得る。
ドーピングレベルと赤外線レーザ放射の周波数との適切な選択によって、レーザ放射を基板‐ホモエピタキシャル膜界面近傍における高濃度ドーピング領域においてほぼ吸収させることが可能になる。十分な強度の集束レーザビームで基板‐ホモエピタキシャル膜界面を走査すると、半導体結晶の熱分解が生じ、続いてホモエピタキシャル膜が分離される。
本レーザ分離法を実現するため、好ましくは、波長λが、ドープされていない半導体に対して比較的透明な赤外線領域内にあるような、具体的には、波長λが、１フォノンプロセス又は２フォノンプロセスでの光の強力な吸収が不可能であるが、３フォノンプロセス以上での光の比較的弱い吸収が存在し得る残留ビーム領域のエッジ付近にあるようなレーザ放射を用いる。
好ましくは、レーザビームの波長λは、ｃ／４ν０≦λ≦２ｃ／ν０の範囲内にあり、ここで、ν０は、成長基板の半導体に対してのＬＯ光学フォノンの周波数であり、ｃは光速である。
上記不等式は、成長基板からホモエピタキシャル膜を分離するのに好適なレーザ波長が、以下の波長範囲内にあることに従う： シリコン、ゲルマニウム、及びヒ化ガリウムに対して６μｍ≦λ≦４８μｍの範囲内、窒化ガリウムに対して４μｍ≦λ≦３２μｍの範囲内、炭化シリコンに対して３μｍ≦λ≦２４μｍ、窒化アルミニウムに対して２．５μｍ≦λ≦２０μｍの範囲内、ダイヤモンドに対して２μｍ≦λ≦１６μｍ。
本発明の技術的結果は、既知のものと比較して新たなエピタキシャル膜のレーザ分離法を提供するものであり、基板からホモエピタキシャル膜を分離することを可能にし、つまり、元々の半導体基板と同じ禁制帯ギャップの幅を有するホモエピタキシャル膜を分離することを可能にする。また、本方法は、エピタキシャル膜の分離のために、高効率で安価な赤外線ガス二酸化シリコンＣＯ２又は酸化シリコンＣＯレーザを使用することを可能にする。
本発明を図面によって例示する。従来技術が図１に示されて、本発明を実現するための概要が図２〜図５に示されて、微小ドナー不純物での多様なドーピングレベルにおける窒化ガリウムの光吸収係数のスペクトル依存性の計算結果が図６に示されている。
光量子エネルギーが基板の禁制帯ギャップＥｇ１内にあり且つエピタキシャル膜物質の禁制帯ギャップＥｇ２の幅を超えている波長λの集束レーザ照射を用いて異種成長基板から半導体結晶のヘテロエピタキシャル膜をレーザ分離する従来の方法の概要を示す。 ホモエピタキシャル膜と同じ半導体から成る半導体基板からのホモエピタキシャル膜の本レーザ分離法を例示する概要を示す。この概要は、ホモエピタキシャル膜のドーピングレベルが半導体基板のドーピングレベルを超えている際における、微小ドナー又はアクセプタ不純物での基板及びホモエピタキシャル膜の選択的ドーピングの場合のレーザ分離を例示する。 ホモエピタキシャル膜と同じ半導体から成る半導体基板からのホモエピタキシャル膜の本レーザ分離法を例示する概要を示す。この概要は、半導体基板のドーピングレベルがホモエピタキシャル膜のドーピングレベルを超えている際における、微小ドナー又はアクセプタ不純物での基板及びホモエピタキシャル膜の選択的ドーピングの場合のレーザ分離を例示する。 基板を通り抜けて微小ドナー又はアクセプタ不純物でドープされたホモエピタキシャル膜の下部で吸収されるレーザビームを用いた、ドープされていない半導体基板からのホモエピタキシャル膜のドープされた上部層の本レーザ分離法を例示する概要を示す。 ドープされていない上部層を通り抜けて微小ドナー又はアクセプタ不純物でドープされたホモエピタキシャル膜の下部に吸収されるレーザビームを用いた、ドープされていない半導体基板からのホモエピタキシャル膜のドープされていない上部層の本レーザ分離法を例示する概要を示す。 微小ドナー不純部での多様なドーピングレベルにおける窒化ガリウムの半導体結晶に対する、残留ビーム領域付近における光吸収係数のスペクトル依存性の計算結果を示す。スペクトル依存性６０１、６０２、６０３はそれぞれ、１０１７ｃｍ−３、１０１８ｃｍ−３、５×１０１９ｃｍ−３のドーピングレベルに対応する。
本発明は、以下の例示的な実施形態の詳細な説明から容易に明らかとなるものである。これらの実施形態の説明は例示的なものであり限定的なものではないことに留意されたい。
実施例１ 基板を通り抜けるレーザビームを用いたドープされていない半導体窒化ガリウム基板からの微小ドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜の分離
図２は、幅２００μｍの半導体窒化ガリウム基板１０１からの幅５０μｍのホモエピタキシャル窒化ガリウム膜２０２のレーザ分離の概要を示す。ホモエピタキシャル膜２０２中の微小シリコンドナー不純物のドーピングレベルは５×１０１９／ｃｍ−３であり、１０１７／ｃｍ−３に等しい半導体基板１０１中の微小酸素及びシリコンドナーのバックグラウンド濃度を超えている。
ホモエピタキシャル窒化ガリウム膜を分離するため、波長λ＝１０．６μｍで動作して、０．１Ｊのエネルギー、５０ｎｓの持続期間、１００Ｈｚの繰り返し率のパルスを発生させるＣＯ２パルスポンプレーザを用いる。
５×１０１９ｃｍ−３の濃度の微小シリコンドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜２０２における波長λ＝１０μｍのレーザ放射の吸収係数は、４×１０４ｃｍ−１であり、一方で、１０１７ｃｍ−３に等しい微小酸素及びシリコンドナーのバックグラウンド濃度のドープされていない半導体窒化ガリウム基板１０１におけるこの放射の吸収係数は、５×１０１ｃｍ−１である。
残留ビーム領域付近における光吸収係数のスペクトル依存性を、微小ドナー不純物の多様なドーピングレベルでの半導体窒化ガリウム結晶について計算して、図６に示す。曲線６０１、６０２、６０３はそれぞれ、１０１７ｃｍ−３、１０１８ｃｍ−３、５×１０１９ｃｍ−３のドープレベルに対応する。
図２の概要は、赤外線レーザビーム２０３が基板１０１を通り抜けて、１０Ｊ／ｃｍ２のエネルギー密度を与える直径１ｍｍのスポットに集束する様子を示す。直径１ｍｍのスポットに集束した波長λ＝１０μｍのパルスＣＯ２レーザの赤外線レーザビーム２０３は、ドープされていない半導体窒化ガリウム基板１０１に弱く吸収され、微小ドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜２０２に強く吸収されて、その作用で、ホモエピタキシャル膜２０２の局所的加熱が、ドープされていない半導体基板１０１とドープされたホモエピタキシャル膜２０２との間のホモエピタキシャル界面２０５に赤外線レーザビーム２０３が交差して画定される領域２０４において生じる。９００℃の温度を超える局所的加熱は、領域２０４において、窒化ガリウム結晶を気体の窒素及び液体のガリウムに化学的に分解する。ホモエピタキシャル界面２０５に平行な水平面内における速度１０ｃｍ／ｓのレーザビーム２０３の焦点（集束点）の移動は、一組の領域２０４における窒化ガリウムの分解をもたらして、ドープされていない半導体基板１０１とドープされたホモエピタキシャル膜２０２との間のホモエピタキシャル界面２０５を弱める。そして、ホモエピタキシャル膜２０２を一時的な金属、セラミック又はプラスチック基板上に貼り付けて、小さな機械的又は熱機械的応力を印加すると、基板１０１からホモエピタキシャル膜２０２を分離することができる。
実施例２ ホモエピタキシャル膜を通り抜けるレーザビームを用いた、微小ドナー不純物でドープされた半導体窒化ガリウム基板からのドープされていないホモエピタキシャル窒化ガリウム膜の分離
図３は、厚さ１ｍｍの半導体窒化ガリウム基板からの厚さ１００μｍのドープされていないホモエピタキシャル窒化ガリウム膜のレーザ分離の概要を示す。ホモエピタキシャル膜２０２における微小酸素及びシリコンドナーのバックグラウンド濃度は１０１７ｃｍ−３であり、５×１０１９ｃｍ−３に等しいドープされた半導体基板１０１の微小シリコンドナー不純物の濃度よりも実質的に小さい。
ホモエピタキシャル窒化ガリウム膜を分離するため、波長λ＝１０．６μｍで動作して、０．１Ｊのエネルギー、５０ｎｓの持続期間、１００Ｈｚの繰り返し率のパルスを発生させるＣＯ２パルスポンプレーザを用いる。１０１７ｃｍ−３に等しい微小酸素及びシリコンドナーのバックグラウンド濃度を有するドープされていないホモエピタキシャル窒化ガリウム膜２０２における波長λ＝１０μｍのレーザ放射の吸収係数は、５×１０１ｃｍ−１であり、一方で、５×１０１９ｃｍ−３の濃度の微小シリコンドナー不純物でドープされた半導体窒化ガリウム基板１０１におけるこの放射の吸収係数は、４×１０４ｃｍ−１である。残留ビーム領域付近における光吸収係数のスペクトル依存性を、微小ドナー不純物の多様なドーピングレベルでの半導体窒化ガリウム結晶について計算して、図６に示す。曲線６０１、６０２、６０３はそれぞれ、１０１７ｃｍ−３、１０１８ｃｍ−３、５×１０１９ｃｍ−３のドーピングレベルに対応する。
図３の概要は、赤外線レーザビーム２０３がホモエピタキシャル膜２０２を通り抜けて、１０Ｊ／ｃｍ２のエネルギー密度を与える直径１ｍｍのスポットに集束される様子を示す。
直径１ｍｍのスポットに集束された波長λ＝１０．６μｍのパルスＣＯ２レーザの赤外線レーザビーム２０３は、ドープされていないホモエピタキシャル窒化ガリウム膜２０２に弱く吸収され、微小ドナー不純物でドープされた半導体窒化ガリウム基板１０１に強く吸収されて、その作用で、基板１０１の局所的加熱が、ドープされた半導体基板１０１とドープされていないホモエピタキシャル膜２０２との間のホモエピタキシャル界面２０５に赤外線レーザビーム２０３が交差して画定される領域２０４において生じる。９００℃の温度を超える局所的加熱は、領域２０４において、窒化ガリウム結晶を、気体の窒素及び液体のガリウムに化学的に分離する。ホモエピタキシャル界面２０５に平行な水平面内における速度１０ｃｍ／ｓのレーザビーム２０３の焦点の移動は、一組の領域２０４における窒化ガリウムの分解をもたらして、ドープされた半導体基板１０１とドープされていないホモエピタキシャル膜２０２との間のホモエピタキシャル界面２０５を弱める。ホモエピタキシャル膜２０２を一時的な金属、セラミック又はプラスチック基板に貼り付けて、小さな機械的又は熱機械的応力を印加すると、基板１０１からホモエピタキシャル膜２０２を分離することができる。
実施例３ 基板を通り抜けて微小ドナー不純物でドープされたホモエピタキシャル膜の下部層に吸収されるレーザビームを用いた、ドープされていない半導体窒化ガリウム基板からのホモエピタキシャル窒化ガリウム膜のドープされていない上部層の分離
図４は、厚さ１μｍのホモエピタキシャル膜のドープされた下部層４０６を用いて、厚さ２００μｍのドープされていない半導体窒化ガリウム基板１０１からの厚さ５０μｍのドープされていないホモエピタキシャル窒化ガリウム膜２０２のレーザ分離の概要を示す。ホモエピタキシャル窒化ガリウム膜の下部層４０６における微小シリコンドナー不純物のドーピングレベルは５×１０１９ｃｍ−３であり、１０１７ｃｍ−３に等しい半導体基板１０１及びホモエピタキシャル膜２０２の上部層における微小シリコン及び酸素ドナー不純物のバックグラウンド濃度を超えている。
ホモエピタキシャル窒化ガリウム膜を分離するため、波長λ＝１０．６μｍで動作して、０．１Ｊのエネルギー、５０ｎｓの持続期間、１００Ｈｚの繰り返し率のパルスを発生させるＣＯ２パルスポンプレーザを用いる。
５×１０１９ｃｍ−３の濃度の微小シリコンドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜の下部層４０６における波長λ＝１０．６μｍのレーザ放射の吸収係数は４×１０４ｃｍ−１であり、一方で、１０１７ｃｍ−３の微小酸素及びシリコンドナーのバックグラウンド濃度を有するホモエピタキシャル窒化ガリウム膜のドープされていない上部層４０２及びドープされていない半導体窒化ガリウム基板１０１におけるこのレーザの吸収係数は、５×１０１ｃｍ−１である。
残留ビーム領域付近における光吸収係数のスペクトル依存性を、微小ドナー不純物の多様なドーピングレベルでの半導体窒化ガリウム結晶について計算し、図６に示す。曲線６０１、６０２、６０３はそれぞれ、１０１７ｃｍ−３、１０１８ｃｍ−３、５×１０１９ｃｍ−３のドーピングレベルに対応する。
図４の概要は、レーザビーム２０３が基板１０１を通り抜けて、１０Ｊ／ｃｍ２のエネルギー密度を与える直径１ｍｍのスポットに集束される様子を示す。直径１ｍｍのスポットに集束された波長λ＝１０．６μｍのパルスＣＯ２レーザの赤外線レーザビーム２０３は、ドープされていない半導体窒化ガリウム基板１０１に弱く吸収され、微小ドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜２０２の下部層４０６に強く吸収されて、その作用で、ホモエピタキシャル膜の下部層４０６の局所的加熱が、ドープされていない半導体基板１０１とホモエピタキシャル膜２０２のドープされた下部層４０６との間のホモエピタキシャル界面４０５に赤外線レーザビーム２０３が交差して画定される領域４０４において生じる。９００℃の温度を超える局所的加熱は、領域４０４において窒化ガリウム結晶を気体の窒素及び液体のガリウムに化学的に分解する。ホモエピタキシャル界面４０５に平行な水平面内における速度１０ｃｍ／ｓでのレーザビーム２０３の焦点の移動は、一組の領域４０４における窒化ガリウムの分解をもたらし、ドープされていない半導体基板１０１とホモエピタキシャル膜のドープされた下部層４０６との間のホモエピタキシャル界面４０５を弱める。ホモエピタキシャル膜のドープされていない上部層４０２を一時的な金属、セラミック又はプラスチック基板に貼り付けて、小さな機械的又は熱機械的応力を印加すると、基板１０１から、ドープされた下部層４０６の蒸発していない部分と共にホモエピタキシャル膜のドープされていない上部層４０２を分離することができる。
実施例４ ホモエピタキシャル膜の上部層を通り抜けて微小ドナー不純物でドープされたホモエピタキシャル膜の下部層に吸収されるレーザビームを用いた、ドープされていない半導体窒化ガリウム基板からのホモエピタキシャル窒化ガリウム膜のドープされていない上部層の分離
図５は、厚さ１μｍのホモエピタキシャル窒化ガリウム膜のドープされた下部層４０６を用いた、厚さ２μｍのドープされていない半導体窒化ガリウム基板１０１からの厚さ１００μｍのホモエピタキシャル窒化ガリウム膜２０２のドープされていない層のレーザ分離の概要を示す。ホモエピタキシャル窒化ガリウム膜の下部層４０６における微小シリコンドナー不純物のドーピングレベルは５×１０１９ｃｍ−３であり、１０１７ｃｍ−３に等しいホモエピタキシャル膜の上部層４０２及び半導体基板１０１における微小酸素及びシリコンドナーのバックグラウンド濃度を超えている。
ホモエピタキシャル窒化ガリウム膜を分離するため、波長λ＝１０．６μｍで動作して、０．１Ｊのエネルギー、５０ｎｓの持続期間、１００Ｈｚの繰り返し率のパルスを発生させるＣＯ２パルスポンプレーザを用いる。
５×１０１９ｃｍ−３の濃度の微小シリコンドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜の下部層４０６における波長λ＝１０．６μｍのレーザ放射の吸収係数は、４×１０４ｃｍ−１であり、一方で、１０１７ｃｍ−３の微小酸素及びシリコンドナーのバックグラウンド濃度を有するホモエピタキシャル窒化ガリウム膜のドープされていない上部層４０２及びドープされていない半導体窒化ガリウム基板１０１におけるこのレーザ放射の吸収係数は、５×１０１ｃｍ−１である。
残留ビーム領域付近における光吸収係数のスペクトル依存性を、微小ドナー不純物の多様なドーピングレベルでの半導体窒化ガリウム結晶について計算し、図６に示す。曲線６０１、６０２、６０３はそれぞれ、１０１７ｃｍ−３、１０１８ｃｍ−３、５×１０１９ｃｍ−３のドーピングレベルに対応する。
図５の概要は、レーザビーム２０３がホモエピタキシャル膜の上部層４０２を通り抜けて、１０Ｊ／ｃｍ２のエネルギー密度を与える直径１ｍｍのスポットに集束される様子を示す。直径１ｍｍのスポットの集束された波長λ＝１０．６μｍのパルスＣＯ２レーザの赤外線レーザビーム２０３は、ホモエピタキシャル窒化ガリウム膜のドープされていない上部層４０２に弱く吸収され、微小ドナー不純物でドープされたホモエピタキシャル窒化ガリウム膜の下部層４０６に強く吸収されて、その作用で、ホモエピタキシャル窒化ガリウム膜の下部層４０６の局所的加熱が、ホモエピタキシャル窒化ガリウム膜のドープされていない上部層４０２とドープされた下部層４０６との間の界面５０５に赤外線レーザビーム２０３が交差して画定される領域４０４において生じる。９００℃の温度を超える局所的加熱は、領域４０４において、窒化ガリウム結晶を気体の窒素及び液体のガリウムに化学的に分解する。界面４０５に平行な水平面内における速度１０ｃｍ／ｓでのレーザビーム２０３の焦点の移動は、一組の領域４０４における窒化ガリウムの分解をもたらし、ホモエピタキシャル膜のドープされていない上部層４０２とドープされた下部層４０６との間の界面４０５を弱める。そして、ホモエピタキシャル膜のドープされていない上部層４０２を一時的な金属、セラミック又はプラスチック基板に貼り付けて、小さな機械的又は熱機械的応力を印加すると、ドープされた下部層４０６の蒸発していない部分及び基板１０１からホモエピタキシャル膜のドープされていない上部層４０２を分離することができる。
実施例５ ホモエピタキシャル膜を通り抜けるレーザビームを用いた、微小ドナー不純物でドープされた半導体炭化シリコン４Ｈ‐ＳｉＣ基板からのドープされていないホモエピタキシャル炭化シリコン４Ｈ‐ＳｉＣ膜の分離
図３は、厚さ４００μｍの半導体炭化シリコン４Ｈ‐ＳｉＣ基板１０１からの厚さ１００μｍのドープされていないホモエピタキシャル炭化シリコン４Ｈ‐ＳｉＣ膜２０２のレーザ分離の概要を示す。エピタキシャル膜２０２中の微小ドナーのバックグラウンド濃度は、１０１７ｃｍ−３未満であり、５×１０１９ｃｍ−３に等しいドープされた半導体基板１０１中の微小窒素ドナー不純物の濃度よりも実質的に小さい。
ホモエピタキシャル炭化シリコン４Ｈ‐ＳｉＣ膜を分離するため、波長λ＝５．２μｍで動作して、０．４Ｊのエネルギー、５０ｎｓの持続時間、１０Ｈｚの繰り返し率のパルスを発生させるＣＯパルスポンプレーザを用いる。１０１７ｃｍ−３未満の微小ドナーのバックグラウンド濃度を有するドープされていないホモエピタキシャル炭化シリコン４Ｈ‐ＳｉＣ膜２０２における波長λ＝５．２μｍのレーザ放射の吸収係数は、１０ｃｍ−１であり（非特許文献２）、一方で、５×１０１９ｃｍ−３の濃度の微小窒素ドナー不純物でドープされた半導体炭化シリコン４Ｈ‐ＳｉＣ基板１０１におけるこの放射の吸収係数は１０４ｃｍ−１を超える。
図３の概要は、赤外線レーザビーム２０３がホモエピタキシャル膜２０２を通り抜けて、５０Ｊ／ｃｍ２のエネルギー密度を与える直径１ｍｍのスポットの集束される様子を示す。
直径１ｍｍのスポットに集束された波長λ＝５．２μｍのパルスＣＯレーザの赤外線レーザビーム２０３は、ドープされていないホモエピタキシャル炭化シリコン４Ｈ‐ＳｉＣ膜２０２に弱く吸収され、微小ドナー不純物でドープされた半導体炭化シリコン４Ｈ‐ＳｉＣ基板１０１に強く吸収されて、その作用で、基板１０１の局所的加熱が、ドープされた半導体基板１０１とドープされていないホモエピタキシャル膜２０２との間の界面２０５に赤外線レーザビーム２０３が交差して画定される領域２０４において生じる。２８００℃を超える温度への加熱は、領域２０４において、炭化シリコン４Ｈ‐ＳｉＣをシリコン及び炭素に化学的に分解する。界面２０５に平行な水平面内における速度２ｃｍ／ｓでのレーザビーム２０３の焦点の移動は、一組の領域２０４内の炭化シリコン４Ｈ‐ＳｉＣの分解をもたらし、ドープされた半導体基板１０１とドープされていないホモエピタキシャル膜２０２との間の界面２０５を弱める。その後、エピタキシャル膜２０２を一時的な金属、セラミック又はプラスチック基板に貼り付けて、小さな機械的又は熱機械的応力を印加すると、基板１０１からエピタキシャル膜２０２を分離することができる。
実施例６ ホモエピタキシャル膜を通り抜けるレーザビームを用いた、微小ホウ素アクセプタ不純物で高濃度ドープされた半導体シリコン基板からの低濃度ドープされたホモエピタキシャルシリコン膜の分離
図３は、厚さ７００μｍの半導体シリコン基板１０１からの厚さ５０μｍの低濃度ドープされたホモエピタキシャルシリコン膜２０２のレーザ分離の概要を示す。微小ホウ素アクセプタ不純物の濃度は１０１７ｃｍ−３であり、１０１９ｃｍ−３に等しいドープされた半導体基板１０１中の微小ホウ素アクセプタ不純物の濃度よりも実質的に小さい。
ホモエピタキシャルシリコン膜を分離するため、波長λ＝１０．６μｍで動作して、０．１Ｊのエネルギー、５０ｎｓの持続期間、１００Ｈｚの繰り返し率のパルスを発生させるＣＯ２パルスポンプレーザを用いる。
１０１７ｃｍ−３の微小アクセプタ濃度で低濃度ドープされたホモエピタキシャルシリコン膜２０２における波長λ＝１０．６μｍのレーザ放射の吸収係数は、１２ｃｍ−１であり（非特許文献３）、一方で、１０１９ｃｍ−３の濃度の微小ホウ素アクセプタ不純物でドープされた半導体シリコン基板１０１におけるこの放射の吸収係数は、３０００ｃｍ−１である。
図３の概要は、赤外線レーザビーム２０３がホモエピタキシャル膜２０２を通り抜けて、４０Ｊ／ｃｍ２のエネルギー密度を与える直径０．５ｍｍのスポットに集束される様子を示す。
直径０．５ｍｍのスポットに集束した波長λ＝１０．６μｍのパルスＣＯ２レーザの赤外線レーザビーム２０３は、ドープされていないホモエピタキシャルシリコン膜２０２に弱く吸収され、微小ホウ素アクセプタ不純物でドープされた半導体シリコン基板１０１に強く吸収されて、その作用で、基板１０１の局所的加熱が、高濃度ドープされた半導体基板１０１と低濃度ドープされたホモエピタキシャル膜２０２との間の界面２０５に赤外線レーザビーム２０３が交差して画定される領域２０４において生じる。１４００℃を超える温度への局所的加熱は、領域２０４におけるシリコン結晶の部分的な溶融及びアモルファス化をもたらす。界面２０５に平行な水平面内における２０ｃｍ／ｓの速度でのレーザビーム２０３の焦点の移動は、一組の領域２０４におけるシリコン結晶の溶融及びアモルファス化をもたらし、高濃度ドープされた半導体基板１０１と低濃度ドープされたホモエピタキシャル膜２０２との間の界面２０５を弱める。そして、エピタキシャル膜２０２を一時的な金属、セラミック又はプラスチック基板に貼り付けて、小さな機械的又は熱機械的応力を印加すると、基板１０１からエピタキシャル膜２０２を分離することができる。
本発明を、本発明の実施形態の例によって説明して例示したが、本発明はこれらの例によって限定されるものではないことに留意されたい。
１０１ 成長基板
２０２ ホモエピタキシャル膜
２０３ レーザビーム
２０５、４０５、５０５ ホモエピタキシャル界面
４０２ 上部層
４０６ 下部層

Claims (20)

  1. エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法であって、
    エピタキシャル膜又はエピタキシャル膜層を成長させる際に微小ドナー又はアクセプタ不純物でのエピタキシャル構造の一部領域の選択的ドーピングを用いて、結果として選択的にドープされた領域における微小不純物の濃度がドープされていない領域におけるバックグラウンド濃度を実質的に超えるようにするステップと、
    集束レーザビームをエピタキシャル構造に向けて、レーザ放射の吸収が生じるエピタキシャル構造の選択的にドープされた領域にビーム焦点を位置付けるステップと、
    エピタキシャル構造の選択的にドープされた領域をビーム焦点で走査するようにレーザビームを移動させて、選択的にドープされた領域を部分的に熱分解してその機械的強度を弱めるステップと、
    レーザ走査後に、エピタキシャル構造を一時的な基板に貼り付けて、機械的又は熱機械的応力を印加することによって、成長基板から、又はエピタキシャル膜の一部を有する成長基板からエピタキシャル膜又はエピタキシャル膜層を分離するステップとを備えることを特徴とする方法。
  2. エピタキシャル膜又はエピタキシャル膜層をホモエピタキシ法によって成長させることを特徴とする請求項１に記載の方法。
  3. 選択的にドープされた領域が基板、又は基板の表面層であることを特徴とする請求項１に記載の方法。
  4. 選択的にドープされた領域がエピタキシャル膜、又はエピタキシャル膜の下部層であることを特徴とする請求項１に記載の方法。
  5. エピタキシャル半導体構造の物質が、周期表の第４族の元素の半導体であることを特徴とする請求項１に記載の方法。
  6. エピタキシャル半導体構造の物質が、周期表の第４族の元素の半導体化合物であることを特徴とする請求項１に記載の方法。
  7. エピタキシャル半導体構造の物質が、周期表の第３族及び第５族の元素の半導体化合物であることを特徴とする請求項１に記載の方法。
  8. エピタキシャル半導体構造の物質が、周期表の第２族及び第６族の元素の半導体化合物であることを特徴とする請求項１に記載の方法。
  9. 成長基板からホモエピタキシャル膜を分離するために、シリコン、ゲルマニウム、及びヒ化ガリウム半導体に対して６μｍ≦λ≦４８μｍの波長範囲内、窒化ガリウムに対して４μｍ≦λ≦３２μｍの波長範囲内、炭化シリコンに対して３μｍ≦λ≦２４μｍの波長範囲内、窒化アルミニウムに対して２．５μｍ≦λ≦２０μｍの波長範囲内、ダイヤモンドに対して２μｍ≦λ≦１６μｍの波長範囲内の波長を有するレーザを用いることを特徴とする請求項１に記載の方法。
  10. レーザとして赤外線ガスパルスポンプＣＯ２又はＣＯレーザを用いることを特徴とする請求項１に記載の方法。
  11. エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法であって、
    エピタキシャル膜又はエピタキシャル膜層を成長させる際に微小ドナー又はアクセプタ不純物でのエピタキシャル構造の一部領域の選択的ドーピングを用いて、結果としての選択的にドープされた領域における微小不純物の濃度がドープされていない領域のバックグラウンド濃度を超えるようにするステップと、
    エピタキシャル構造を一時的な基板に貼り付けるステップと、
    エピタキシャル構造に集束レーザビームを向けて、レーザ放射の吸収が生じるエピタキシャル構造の選択的にドープされた領域にビーム焦点を位置付けるステップと、
    エピタキシャル構造の選択的にドープされた領域をビーム焦点で走査するようにレーザビームを移動させて、選択的にドープされた領域を部分的に熱分化してその機械的強度を弱めるステップと、
    機械的又は熱機械的応力を印加することによって、成長基板から、又はエピタキシャル膜の一部を有する成長基板からエピタキシャル膜又はエピタキシャル膜層を分離するステップとを備えることを特徴とする方法。
  12. エピタキシャル膜又はエピタキシャル膜層をホモエピタキシ法によって成長させることを特徴とする請求項１１に記載の方法。
  13. 選択的にドープされた領域が基板、又は基板の表面層であることを特徴とする請求項１１に記載の方法。
  14. 選択的にドープされた領域がエピタキシャル膜、又はエピタキシャル膜の下部層であることを特徴とする請求項１１に記載の方法。
  15. エピタキシャル構造の物質が、周期表の第４族の元素の半導体であることを特徴とする請求項１１に記載の方法。
  16. エピタキシャル構造の物質が、周期表の第４族の元素の半導体化合物であることを特徴とする請求項１１に記載の方法。
  17. エピタキシャル構造の物質が、周期表の第３族及び第５族の元素の半導体化合物であることを特徴とする請求項１１に記載の方法。
  18. エピタキシャル構造の物質が、周期表の第２族及び第６族の元素の半導体化合物であることを特徴とする請求項１１に記載の方法。
  19. 成長基板からホモエピタキシャル膜を分離するために、シリコン、ゲルマニウム、及びヒ化ガリウム半導体に対して６μｍ≦λ≦４８μｍの波長範囲内、窒化ガリウムに対して４μｍ≦λ≦３２μｍの波長範囲内、炭化シリコンに対して３μｍ≦λ≦２４μｍの波長範囲内、窒化アルミニウムに対して２．５μｍ≦λ≦２０μｍの波長範囲内、ダイヤモンドに対して２μｍ≦λ≦１６μｍの波長範囲内の波長を有するレーザを用いることを特徴とする請求項１１に記載の方法。
  20. レーザとして赤外線ガスパルスポンプＣＯ２又はＣＯレーザを用いることを特徴とする請求項１１に記載の方法。
JP2014520160A 2011-07-13 2012-07-13 エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法 Active JP6193228B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU2011129184/28A RU2469433C1 (ru) 2011-07-13 2011-07-13 Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
RU2011129184 2011-07-13
PCT/RU2012/000588 WO2013009222A1 (en) 2011-07-13 2012-07-13 Method of laser separation of the epitaxial film or of the epitaxial film layer from the growth substrate of the epitaxial semiconductor structure (variations)

Publications (2)

Publication Number Publication Date
JP2014527709A true JP2014527709A (ja) 2014-10-16
JP6193228B2 JP6193228B2 (ja) 2017-09-06

Family

ID=47138136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014520160A Active JP6193228B2 (ja) 2011-07-13 2012-07-13 エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法

Country Status (6)

Country Link
US (2) US9337025B2 (ja)
EP (1) EP2732461B1 (ja)
JP (1) JP6193228B2 (ja)
CN (1) CN103703552B (ja)
RU (1) RU2469433C1 (ja)
WO (1) WO2013009222A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221054A1 (ja) * 2017-05-29 2018-12-06 住友化学株式会社 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP2019511122A (ja) * 2016-03-22 2019-04-18 シルテクトラ ゲゼルシャフト ミット ベシュレンクター ハフトゥング 分離されるべき固体物の複合レーザ処理
JP2020186157A (ja) * 2019-05-17 2020-11-19 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法
US10978311B2 (en) 2016-12-12 2021-04-13 Siltectra Gmbh Method for thinning solid body layers provided with components

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
FR3003997B1 (fr) * 2013-03-29 2015-03-20 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
RU2543215C2 (ru) * 2013-07-08 2015-02-27 Юрий Георгиевич Шретер Способ выращивания эпитаксиальных слоев полупроводниковых кристаллов нитридов третьей группы на слоистой кристаллической структуре
DE102015000449A1 (de) 2015-01-15 2016-07-21 Siltectra Gmbh Festkörperteilung mittels Stoffumwandlung
JP2016015463A (ja) * 2014-06-10 2016-01-28 エルシード株式会社 ＳｉＣ材料の加工方法及びＳｉＣ材料
MY174094A (en) * 2014-11-27 2020-03-09 Siltectra Gmbh Splitting of a solid using conversion of material
WO2016083609A2 (de) 2014-11-27 2016-06-02 Siltectra Gmbh Laserbasiertes trennverfahren
CN104630899B (zh) * 2015-01-17 2017-09-22 王宏兴 金刚石层的分离方法
TW201705244A (zh) * 2015-03-04 2017-02-01 康寧公司 用於控制並啓動基材自載體脫結之方法與設備
CN106271089B (zh) * 2016-09-30 2019-01-25 英诺激光科技股份有限公司 一种激光薄膜刻蚀装置及方法
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
CN110392184B (zh) * 2018-04-16 2020-09-29 宁波飞芯电子科技有限公司 基于静态门限电压的像素单元与光电调制方法及其应用
JP7327920B2 (ja) * 2018-09-28 2023-08-16 株式会社ディスコ ダイヤモンド基板生成方法
WO2022021230A1 (zh) * 2020-07-30 2022-02-03 重庆康佳光电技术研究院有限公司 衬底结构、片上结构及片上结构的制作方法
CN114068783A (zh) * 2020-07-30 2022-02-18 重庆康佳光电技术研究院有限公司 衬底结构、片上结构及片上结构的制作方法
CN113716518A (zh) * 2021-08-02 2021-11-30 三明学院 一种GaN同质悬臂梁结构及其制备方法
CN114290698B (zh) * 2021-12-24 2023-01-31 华中科技大学 高分子薄膜大深宽比激光加工方法
CN114242854B (zh) * 2022-02-23 2022-05-17 江苏第三代半导体研究院有限公司 一种同质外延结构，其制备方法及剥离方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961920A (ja) * 1982-10-01 1984-04-09 Agency Of Ind Science & Technol 薄膜製造方法およびその装置
JP2001019599A (ja) * 1999-07-02 2001-01-23 Sumitomo Electric Ind Ltd ＺｎＳｅ基板及びその製造方法、並びに発光素子
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2003218052A (ja) * 2001-11-13 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2005031832A1 (ja) * 2003-09-24 2005-04-07 Matsushita Electric Industrial Co., Ltd. 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子
JP2006512270A (ja) * 2002-12-24 2006-04-13 アポロ ダイアモンド，インコーポレイティド 調整可能なｃｖｄダイアモンド構造体
JP2006528592A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
JP2007070154A (ja) * 2005-09-06 2007-03-22 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2008501228A (ja) * 2004-06-01 2008-01-17 ミッシェル ブリュエル 深さ方向に分離層を含む多層構造物の製造方法
JP2009023900A (ja) * 2007-06-18 2009-02-05 Seiko Epson Corp シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP2009532313A (ja) * 2006-03-30 2009-09-10 クリスタル・イズ，インコーポレイテッド 窒化アルミニウムバルク結晶を制御可能にドーピングする方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP2010042950A (ja) * 2008-08-11 2010-02-25 Sumitomo Electric Ind Ltd ＡｌＮ結晶の製造方法、ＡｌＮ基板の製造方法および圧電振動子の製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
WO2001080308A2 (fr) * 2000-04-14 2001-10-25 S.O.I.Tec Silicon On Insulator Technologies Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US20020070125A1 (en) * 2000-12-13 2002-06-13 Nova Crystals, Inc. Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
ES2356817T3 (es) * 2002-03-12 2011-04-13 Hamamatsu Photonics K.K. Método de corte de un objeto procesado.
ES2639733T3 (es) * 2002-03-12 2017-10-30 Hamamatsu Photonics K.K. Método de división de sustrato
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
RU2260874C2 (ru) * 2002-10-31 2005-09-20 Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" Способ изготовления тонких пленок полупроводникового материала на диэлектрике (варианты)
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
CN101925996B (zh) * 2008-01-24 2013-03-20 布鲁尔科技公司 将器件晶片可逆地安装在载体基片上的方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5802106B2 (ja) * 2010-11-15 2015-10-28 東京応化工業株式会社 積層体、および分離方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
KR101337515B1 (ko) * 2012-06-13 2013-12-05 한국과학기술연구원 레이저 리프트 오프 방법을 이용한 산화물 박막 소자의 제조 방법 및 이로부터 제조된 산화물 박막 소자

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961920A (ja) * 1982-10-01 1984-04-09 Agency Of Ind Science & Technol 薄膜製造方法およびその装置
JP2001019599A (ja) * 1999-07-02 2001-01-23 Sumitomo Electric Ind Ltd ＺｎＳｅ基板及びその製造方法、並びに発光素子
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2003218052A (ja) * 2001-11-13 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006512270A (ja) * 2002-12-24 2006-04-13 アポロ ダイアモンド，インコーポレイティド 調整可能なｃｖｄダイアモンド構造体
JP2006528592A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
WO2005031832A1 (ja) * 2003-09-24 2005-04-07 Matsushita Electric Industrial Co., Ltd. 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子
JP2008501228A (ja) * 2004-06-01 2008-01-17 ミッシェル ブリュエル 深さ方向に分離層を含む多層構造物の製造方法
JP2007070154A (ja) * 2005-09-06 2007-03-22 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2009532313A (ja) * 2006-03-30 2009-09-10 クリスタル・イズ，インコーポレイテッド 窒化アルミニウムバルク結晶を制御可能にドーピングする方法
JP2009023900A (ja) * 2007-06-18 2009-02-05 Seiko Epson Corp シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP2010042950A (ja) * 2008-08-11 2010-02-25 Sumitomo Electric Ind Ltd ＡｌＮ結晶の製造方法、ＡｌＮ基板の製造方法および圧電振動子の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019511122A (ja) * 2016-03-22 2019-04-18 シルテクトラ ゲゼルシャフト ミット ベシュレンクター ハフトゥング 分離されるべき固体物の複合レーザ処理
US11130200B2 (en) 2016-03-22 2021-09-28 Siltectra Gmbh Combined laser treatment of a solid body to be split
US10978311B2 (en) 2016-12-12 2021-04-13 Siltectra Gmbh Method for thinning solid body layers provided with components
WO2018221054A1 (ja) * 2017-05-29 2018-12-06 住友化学株式会社 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP2018200983A (ja) * 2017-05-29 2018-12-20 住友化学株式会社 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP7084573B2 (ja) 2017-05-29 2022-06-15 住友化学株式会社 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
US11640906B2 (en) 2017-05-29 2023-05-02 Sumitomo Chemical Company, Limited Crystal laminate, semiconductor device and method for manufacturing the same
JP2020186157A (ja) * 2019-05-17 2020-11-19 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP7262027B2 (ja) 2019-05-17 2023-04-21 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体の製造方法

Also Published As

Publication number Publication date
EP2732461A1 (en) 2014-05-21
US9337025B2 (en) 2016-05-10
CN103703552B (zh) 2018-04-24
RU2469433C1 (ru) 2012-12-10
WO2013009222A1 (en) 2013-01-17
US20160172228A1 (en) 2016-06-16
JP6193228B2 (ja) 2017-09-06
US9966296B2 (en) 2018-05-08
EP2732461B1 (en) 2019-02-20
CN103703552A (zh) 2014-04-02
US20140206178A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6193228B2 (ja) エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
Wang et al. Pulsed laser annealing of Be-implanted GaN
Kim et al. 4H-SiC wafer slicing by using femtosecond laser double-pulses
EP3246937A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing composite semiconductor substrate, composite semiconductor substrate, and semiconductor bonding substrate
Jia et al. Highly responsive tellurium-hyperdoped black silicon photodiode with single-crystalline and uniform surface microstructure
JP4227315B2 (ja) 窒化ガリウム単結晶基板の製造方法
US20090280625A1 (en) Method for separating semiconductor layer from substrate
De Frésart et al. Boron surface segregation in silicon molecular beam epitaxy
JP2005286038A (ja) 炭化珪素基板およびその製造方法
JP2012031011A (ja) グラフェンシート付き基材及びその製造方法
Rogers et al. ZnO thin film templates for GaN-based devices
Arduino et al. Silicon and silicon carbide recrystallization by laser annealing: A review
KR100366706B1 (ko) 질화갈륨 단결정 기판의 제조방법
JP2006021964A (ja) ＡｌＮ単結晶およびその成長方法
Shi et al. Property manipulation through pulsed laser annealing in high dose Mg-implanted GaN
JP5482051B2 (ja) 半導体基板の製造方法
Xu et al. Preparation of large area freestanding GaN by laser lift-off technology
Li et al. Strain relaxation in PbSnSe and PbSe/PbSnSe layers grown by liquid-phase epitaxy on (1 0 0)-oriented silicon
Hu et al. High‐Quality GaN Crystal Grown on Laser Decomposed GaN–Sapphire Substrate and Its Application in Photodetector
RU2543215C2 (ru) Способ выращивания эпитаксиальных слоев полупроводниковых кристаллов нитридов третьей группы на слоистой кристаллической структуре
RU2546858C1 (ru) Способ изготовления полупроводниковых приборных структур, основанный на клонировании исходных подложек (варианты)
Xiaoying et al. GaN/metal/Si heterostructure fabricated by metal bonding and laser lift-off
JP2020038955A (ja) Ｉｉｉ族窒化物単結晶の切断方法
Emelyanov et al. Modification of the structure and hydrogen content of amorphous hydrogenated silicon films under conditions of femtosecond laser-induced crystallization
JP7582284B2 (ja) 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170809

R150 Certificate of patent or registration of utility model

Ref document number: 6193228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250