[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014220250A - 発光装置の作製方法 - Google Patents

発光装置の作製方法 Download PDF

Info

Publication number
JP2014220250A
JP2014220250A JP2014138592A JP2014138592A JP2014220250A JP 2014220250 A JP2014220250 A JP 2014220250A JP 2014138592 A JP2014138592 A JP 2014138592A JP 2014138592 A JP2014138592 A JP 2014138592A JP 2014220250 A JP2014220250 A JP 2014220250A
Authority
JP
Japan
Prior art keywords
film
substrate
layer
sample
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014138592A
Other languages
English (en)
Other versions
JP5857094B2 (ja
Inventor
丸山 純矢
Junya Maruyama
純矢 丸山
高山 徹
Toru Takayama
徹 高山
由美子 福本
Yumiko Fukumoto
由美子 福本
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014138592A priority Critical patent/JP5857094B2/ja
Publication of JP2014220250A publication Critical patent/JP2014220250A/ja
Application granted granted Critical
Publication of JP5857094B2 publication Critical patent/JP5857094B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】比較的大きな出力のレーザー光照射を必要とせず、被剥離層等に損傷を与えるこ
となく、被剥離層を転写した発光装置。
【解決手段】バリア膜が設けられたプラスチック基板に被剥離層が転写された発光装置で
あって、プラスチック基板に選択的に金属酸化物が残存している。金属酸化物は、ガラス
基板上の剥離層に加熱処理を行ってから剥離したときに残存したものである。
【選択図】なし

Description

本発明は、機能性薄膜の剥離方法、特に様々な素子を有する膜や層の剥離方法に関する
。加えて本発明は、剥離した膜をフィルム基板に貼りつける転写方法、及び当該転写方法
を用いて形成された薄膜トランジスタ(以下、TFTという)
を有する半導体装置およびその作製方法に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いてTFTを構成する技術が注目されている。TFTはICや電気光学装置のような電子
デバイスに広く応用され、特に表示装置のスイッチング素子やドライバ回路として開発が
行われている。
このような表示装置においてはガラス基板や石英基板が多く使用されているが、割れや
すく、重いという欠点がある。そのため大量生産を行う上で、ガラス基板や石英基板は大
型化が困難である。そこで、可撓性を有する基板、代表的にはフレキシブルなプラスチッ
クフィルムの上にTFT素子を形成することが試みられている。
しかしながら、TFTの活性層に高性能の多結晶シリコン膜を使用する場合、作製工程
において数百℃の高温プロセスが必要となってしまい、プラスチックフィルム上に直接形
成することができない。
そのため、基板上に分離層を介して存在する被剥離層を前記基板から剥離する方法が提
案されている。例えば、非晶質シリコン、半導体、窒化物セラミックス、又は有機高分子
からなる分離層を設け、基板を通過させてレーザー光を照射して、分離層に層内剥離等を
生じさせて、基板を分離させるというものである(特許文献1参照)。加えて、この技術
を用いて被剥離層(公報では被転写層と呼んでいる)をプラスチックフィルムに貼りつけ
て液晶表示装置を完成させるという記載もある(特許文献2参照)。またフレキシブルデ
ィスプレイに関する記事をみると、各社の技術が紹介されている(非特許文献1参照)。
特開平10−125929号公報 特開平10−125930号公報
日経マイクロデバイス,日経BP社,2002年7月1日,2002年7月1日号, p.71−72
しかしながら、上記公報に記載の方法では、透光性の高い基板を使用することが必須で
あり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネ
ルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与
えてしまうという問題がある。また上記公報には、被剥離層への損傷を防ぐため、遮光層
または反射層を設ける記載もあるが、その場合、透過型液晶表示装置や下側に発光する発
光装置を作製することが困難である。更に上記方法では、大きな面積を有する被剥離層を
剥離するのは困難である。
上記課題を鑑み本発明は、基板上に設けられた金属膜と、金属膜上に設けられた当該金
属を有する酸化膜及び珪素を含む膜とを有する被剥離層と、を有する状態で、基板と被剥
離層とを物理的手段、機械的手段により剥離することを特徴とする。詳しくは、金属膜上
に当該金属を有する酸化物層が形成され、加熱処理を行うことにより当該酸化物層を結晶
化させ、酸化物層の層内、又は当該酸化物層の両面の界面から剥離を行って得られたTF
Tを形成することを特徴とする。
本発明により形成されたTFTは、上面出射及び下面出射のいずれの発光装置、透過型
、反射型及び半透過型の液晶表示装置等のいずれにも採用することができる。
本発明の剥離方法を用いることより、全面に剥離できるため歩留まりよく、フレキシブ
ルなフィルム基板上にTFT等を形成することができる。また本発明はTFT等にレーザ
ー等による負荷をかけることがない。そして当該TFT等を有する発光装置、液晶表示装
置その他の半導体装置は、薄くなり、落下しても割れにくく、軽量である。また曲面や異
形形状での表示が可能となる。
本発明により形成されるフィルム基板上のTFTは、大量生産を行う上で表示装置の大
型化を達成することができる。また本発明では転写前にTFT等を形成する基板を再利用
することができ、且つ安価なフィルム基板を使用するため半導体装置の低コスト化を達成
することができる。
本発明の剥離工程を示す図。 本発明における実験試料を示す図。 本発明における実験試料AのTEM写真を示す図。 本発明における実験試料BのTEM写真を示す図。 本発明における実験試料CのTEM写真を示す図。 本発明における実験試料DのTEM写真を示す図。 本発明における実験試料EのTEM写真を示す図。 本発明における実験試料AのEDXスペクトル及び定量結果を示す図。 本発明における実験試料BのEDXスペクトル及び定量結果を示す図。 本発明における実験試料CのEDXスペクトル及び定量結果を示す図。 本発明における実験試料を示す図。 本発明における実験試料イのTEM写真を示す図。 本発明における実験試料ロのTEM写真を示す図。 本発明における実験試料ハのTEM写真を示す図。 本発明における実験試料ニのTEM写真を示す図。 本発明における実験試料AからCのXPSを示す図。 図16に示すXPSを規格化した図。 本発明における実験試料AからCのEPSを示す図。 本発明の剥離後の基板側のTEM写真を示す図。 本発明の剥離後の半導体膜側のTEM写真を示す図。 本発明における試料AのSIMSを示す図。 本発明における試料BのSIMSを示す図。 本発明における試料CのSIMSを示す図。 本発明の剥離後のXPSを示す図。 図24に示すXPSを波形解析した図。 本発明により形成される発光装置を示す図。 本発明により形成される液晶表示装置を示す図。 本発明により形成されるCPUを示す図。 本発明により形成される電子機器を示す図。 本発明の実験結果を示す図。 本発明の実験結果を示す図。 本発明の実験結果を示す図。
以下に、本発明の実施の形態を図面に基づいて説明する。
(実施の形態1)
まず図1(A)に示すように第1の基板10上に、金属膜11を形成する。なお、第1
の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板
、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる
。金属膜としては、W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh
、Pd、Os、Irから選ばれた元素または前記元素を主成分とする合金材料若しくは化
合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜の作製方法と
してスパッタリング法を用い、金属をターゲットして、第1の基板上に形成すればよい。
なお金属膜の膜厚は、10nm〜200nm、好ましくは50nm〜75nmとする。
また金属膜の代わりに、窒化された金属膜(窒化金属膜)を用いても構わない。また更
に、金属膜に窒素や酸素を添加してもよい。例えば、金属膜に窒素や酸素をイオン注入し
たり、成膜室を窒素や酸素雰囲気とし、スパッタリング法により金属膜を形成したり、更
にターゲットとして窒化金属を用いてもよい。
このとき、金属膜に上記金属の合金(例えば、WとMoとの合金:WxMo1-X)を用い
る場合、成膜室内に第1の金属(W)及び第2の金属(Mo)といった複数のターゲット
、又は第1の金属(W)と第2の金属(Mo)との合金のターゲットを配置してスパッタ
リング法により形成すればよい。
またスパッタリング法を用いて金属膜を形成する場合、基板の周縁部の膜厚が不均一に
なるときがある。そのため、ドライエッチングによって周縁部の膜を除去することが好ま
しいが、その際、第1の基板がエッチングされないために、第1の基板10と金属膜11
との間にSiON膜やSiNO膜等の絶縁膜を100nm程度形成してもよい。
このように、金属膜の形成を適宜設定することにより、剥離工程を制御することができ
、プロセスマージンが広がる。例えば、金属の合金を用いた場合、合金の各金属の組成比
を制御することにより、加熱処理の温度、更には加熱処理の要否を制御することができる
その後、金属膜11上に被剥離層12を形成する。この被剥離層は金属膜11上に当該
金属を有する酸化物層を形成するための酸化膜と半導体膜とを有している。なお被剥離層
の半導体膜は、所望の作製工程によりTFT、有機TFT、薄膜ダイオード、シリコンの
PIN接合からなる光電変換素子、シリコン抵抗素子又はセンサ素子(代表的にはポリシ
リコンを用いた感圧式指紋センサ)等を形成した状態であってもよい。
酸化膜は、スパッタリング法やCVD法により酸化シリコン、酸化窒化シリコン等を形
成すればよい。なお酸化膜の膜厚は、金属膜11の約2倍以上であることが望ましい。こ
こでは、シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を150
nm〜200nmの膜厚として形成する。
なお本発明において、酸化膜を形成するときに、金属膜上に当該金属を有する酸化物層
が形成される(図示せず)。酸化物層の膜厚は、0.1nm〜1μm、好ましくは0.1
nm〜100nm、更に好ましくは0.1nm〜5nmとなるように形成すればよい。
また上記以外の酸化物層の作製方法は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、
塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより
形成される薄い酸化膜を用いることができる。更に他の方法としては、酸素雰囲気中での
プラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化
処理を行ってもよく、クリーンオーブンを用い200〜350℃程度に加熱して薄い酸化
膜を形成してもよい。
被剥離層12において、特に半導体膜の下面には、金属膜や基板からの不純物やゴミの
侵入を防ぐためSiN、SiON、又は等の窒素を有する絶縁膜を下地膜として設けると
好ましい。
その後、400℃より高い温度で加熱処理を行う。この加熱処理により、酸化物層は結
晶化し、また被剥離層12が有する水素、特に半導体膜の水素が拡散する。加熱処理は、
半導体装置の作製と兼用させて工程数を低減させてもよい。例えば、非晶質半導体膜を形
成し、加熱炉やレーザー照射を用いて結晶性半導体膜を形成する場合、結晶化させるため
500℃以上の加熱処理を行えば、結晶性半導体膜を形成すると同時に水素の拡散を行う
ことができる。
次いで、図1(B)に示すように被剥離層12を固定する第2の基板13を第1の接着
しうる材料(接着材)14で貼りつける。なお、第2の基板13は第1の基板10よりも
剛性の高い基板を用いることが好ましい。第1の接着材14としては剥離可能な接着剤、
例えば紫外線により剥離する紫外線剥離型粘着剤、熱による剥離する熱剥離型粘着剤、水
溶性接着剤や両面テープ等を使用するとよい。
次いで、金属膜11が設けられている第1の基板10を、物理的手段を用いて剥離する
(図1(C))。図面は模式図であるため記載していないが、このとき結晶化された酸化
物層の層内、又は酸化物層の両面の界面、すなわち酸化物層と金属膜との界面或いは酸化
物層と被剥離層との界面で剥がれる。こうして、被剥離層12を第1の基板10から剥離
することができる。
次いで図1(D)に示すように、剥離した被剥離層12を、第2の接着材15により転
写体となる第3の基板16に貼り付ける。第2の接着材15としては紫外線硬化樹脂、具
体的にはエポキシ樹脂系接着剤や樹脂添加剤等の接着材又は両面テープ等を用いればよい
。なお、第3の基板の表面に接着機能がある場合、第2の接着材は使用しなくてもよい。
また第3の基板で被剥離層12の側面まで覆ってもよい。また第3の基板と16しては、
ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板、ポ
リテトラフルオロエチレン基板又はセラミック基板等の膜厚の薄い基板や可撓性のある(
フレキシブルな)基板(以下、このような基板をフィルム基板と表記する)を用いること
ができる。
次いで、第1の接着材14を除去し、第2の基板13を剥がす(図1(E))。具体的
には、第1の接着材を剥がすために紫外線照射を照射したり、加熱したり、水洗したりす
ればよい。また更に、アルゴンガス及び酸素ガスを用いたプラズマクリーニングやベルク
リン洗浄を行うと好ましい。
また転写体となる第3の基板へ、各用途に応じたTFTが設けられた複数の被剥離層を
転写してもよい。例えば、画素部用のTFTと、駆動回路用のTFTとの被剥離層を形成
し、第3の基板の所定領域へ転写してもよい。
以上のようにして得られたフィルム基板上に形成されたTFT等を発光装置や液晶表示
装置の半導体素子として使用することができる。
例えば、発光装置は、被剥離層12に発光素子を形成し、封止材となる保護膜を形成し
てなる。被剥離層12に発光素子を形成するとき、TFTが形成されたフィルム基板はフ
レキシブルなため、ガラス基板に接着材、例えばテープで固定して、真空蒸着により各発
光層を形成すればよい。なお、大気に曝さずに発光層、電極及び保護膜等を連続して形成
すると好ましい。
また発光装置を作製する順序は、特に限定されず、被剥離層に発光素子を形成した後、
第2の基板を接着し、発光素子を有する被剥離層を剥離し、その後、第3の基板であるフ
ィルム基板に貼りつけてもよい。また発光素子を形成後、第3の基板であるフィルム基板
を大きく設計しておき、フィルム基板で装置全体をくるんでもよい。
液晶表示装置を作製する場合は、第2の基板を剥離後、対向基板をシール剤により接着
し、液晶材料を注入すればよい。また液晶表示装置を作製する順序は、特に限定されず、
第2の基板を対向基板として接着し、第3の基板を接着後、液晶を注入してもよい。
また液晶表示装置を作製するとき、基板間隔を保持するためにスペーサを形成したり、
散布したりしているが、フレキシブルな基板の間隔を保持するため、通常より3倍程度多
くスペーサを形成又は散布するとよい。またスペーサは、通常のガラス基板に使用する場
合より柔らかく作製するとよい。また更にフィルム基板は可撓性を有しているため、スペ
ーサが移動しないよう固定する必要がある。
このような剥離方法を用いることより、全面に剥離でき、歩留まりよく、フレキシブル
なフィルム基板上にTFT等を形成することができる。また本発明はTFT等にレーザー
等による負荷をかけることがない。そして当該TFT等を有する発光装置、液晶表示装置
その他の表示装置は、薄くなり、落下しても割れにくく、軽量である。また曲面や異形形
状での表示が可能となる。また本発明により形成されるフィルム基板上のTFTは、大量
生産を行う上で表示装置の大型化を達成することができる。また本発明では第1の基板等
を再利用することができ、更に安価なフィルム基板を使用するため表示装置の低コスト化
を達成することができる。
以下に、本発明の実験結果、及び本発明を用いて作製される発光装置、液晶表示装置及
びその他の電子機器を説明する。
本実施例では、剥離実験の結果及び透過型電子顕微鏡(TEM)の観察結果を説明す
る。
まず図2に示す試料において、基板200にAN100ガラス基板(126×126m
m)、絶縁膜201にCVD法によりSiON膜、金属膜202にスパッタリング法によ
り形成したタングステン(W)膜、を積層して形成した。次いで、被剥離層を構成する保
護膜203にスパッタリング法により形成したSiO2膜、下地膜204にCVD法によ
り形成したSiON膜、半導体膜205にCVD法により形成した非晶質珪素膜をそれぞ
れ用いた。
上記試料に対して、加熱処理を行わないものを試料A、220℃/1時間加熱処理を行
ったものを試料B、500℃/1時間後更に550℃/4時間加熱処理を行ったものを試
料Cとし、それぞれにおいてTEMによる観察を行った。その結果を図3(A)〜図5(
A)に示し、それぞれTEM写真(TEM像)に対応する模式図を図3(B)〜図5(B
)に示す。
図3〜図5をみると、金属膜202であるW膜と保護膜203との界面に、ある層が形
成されていることがわかる。なお、ある層は完全な層にならず、散在している場合もあっ
た。
そして、ある層の組成等を特定するため、EDX測定を行った。図8〜図10には、試
料A〜CでのEDX測定のスペクトル及び定量結果を示す。なおEDXスペクトルにおけ
る、Al、Moのピークは測定時の試料固定ホルダによるものである。図8〜図10の結
果から、ある層はタングステンと、酸素とが存在していることがわかる(以下、ある層を
酸化物層と表記する)。
図3(A)〜図5(A)のTEM写真を比較すると、試料Cの酸化物層は、特定の方向
に配列された結晶格子を有していることがわかる。また試料A及びBの酸化物層の膜厚は
3nm程度であるのに対し、試料Cの酸化物層の膜厚は多少薄く(3nm以下)形成され
ていることがわかる。
このような試料A〜Cにおける剥離実験の結果は、酸化物層が結晶格子を有している試
料Cのみ剥離することができた。
更に図6及び図7には、図2に示す試料に対して、400℃/1時間加熱処理を行った
試料Dと、430℃/1時間加熱処理を行った試料EのTEMの写真(A)、及びそれぞ
れTEM写真に対応する模式図(B)を示す。なお、試料Dの加熱温度400℃とは、結
晶化が行われうる境界温度と予測される温度、剥離しうる境界の温度である。
図6から、試料Dの酸化物層の一部には結晶格子が形成され、試料Eの酸化物層には全
体的に結晶格子が形成されていることがわかる。
上記試料D、Eの剥離実験の結果は、試料Eのみ剥離することができた。
以上の剥離実験及びTEM写真の結果から、金属膜と保護膜との界面には酸化物層が形
成されており、400℃程度から酸化物層の結晶化が起こりはじめることがわかる。そし
て酸化物層が結晶性を有している場合、剥離しうる状態となると考えられる。すなわち、
剥離するためには金属膜上に酸化物層、具体的にはW膜上にWを有する酸化物層が形成さ
れる必要があることがわかる。
すなわち酸化物層が結晶化されている試料において剥離することができるため、加熱処
理による酸化物層の結晶化時に、結晶歪みや格子欠陥(点欠陥、線欠陥、面欠陥(例えば
、酸素空孔が集まってできる結晶学的せん断面による面欠陥)
、拡張欠陥)が生じ、それらの界面から剥離すると考えられる。
次に、金属膜上の酸化物層の形成状況に関する情報を得るため、W膜上の保護膜の有無
や保護膜の作製条件を変えて剥離の実験を行った。
図11に示すように、基板300上にCVD法により形成されるSiON膜301、ス
パッタリング法により形成されるW膜302、とを順に積層して形成した試料イと、W膜
上に保護膜として、アルゴンガスを用いてスパッタリング法によりSi膜303を形成し
た試料ロと、Si膜に変えてアルゴンガスと酸素ガスとを用いてスパッタリング法により
SiO2膜304を形成した試料ハと、シランガスと窒素ガスとを用いてCVD法により
SiO2膜305を形成した試料ニとを用意した。
図12(A)〜図15(A)には、それぞれ試料イ〜ニの断面をTEMで観察した写真
を示し、それぞれTEM写真に対応する模式図を図12(B)〜図15(B)に示す。
まず図12(A)〜図14(A)をみると、試料ハにはW膜上に酸化物層が形成されて
いるが、その他の試料には酸化物層が形成されていないことがわかる。
なお試料イのW膜上には自然酸化膜が形成されているが、膜厚が薄いため、TEM写真に
ははっきりと見えてこなかった。
これは試料ハの形成時に使用される酸素ガスにより、W膜上に酸化物層が形成されたと
考えられる。一方、試料ロにおける保護膜の形成時は、アルゴンガスしか使用しておらず
、W膜上に酸化物層が形成されなかったと思われる。また膜厚からみると、試料ハに形成
された酸化物層は、試料イに形成された自然酸化膜とは異なっていると考えられる。また
保護膜を形成し始めるときに、酸化物層は形成されると考えられる。
また試料ニにおいては、W膜上には酸化物層が形成されうるCVD法によりSiO2
を形成しているが、図15(A)からわかるようにTEM写真では酸化物層を確認するこ
とができなかった。
ここで酸化物層が形成された試料ハと、試料ニとについて考えると、試料ニのSiO2
膜のCVD法に使用されるシランガスは、試料ハのSiO2膜の作製工程に用いられる原
料ガスと比較すると、水素を有していることがわかる。つまり水素の存在により、試料ニ
では酸化物層が形成されなかったと予測される。すなわち試料ニでは、水素により、W膜
上に酸化物層が形成されたとしても状態が変化したと考えることができる。
以上の結果、金属膜上に保護膜を形成するときに、自然酸化膜とは異なる酸化物層が形
成されることが考えられる。なおW膜の場合、酸化物層の膜厚は3nm程度が好ましいと
考えられる。そして酸化物層を確実に形成するため、保護膜は水素を有さないように形成
することが好ましい。
以上の結果をみると、剥離を行うことができる条件は、金属層上に当該金属を有する酸
化物層(酸化金属層)を形成させることが必要と考えられる。
また特に、金属膜にWを用いた場合、400℃以上の加熱処理を行い、3nm程度の酸
化物層を結晶化させることが必要であることがわかる。また本実験の結果から、430℃
以上で加熱処理を行うと酸化物層の結晶化が全体に渡って行われ、好ましいことがわかる
そして更に、金属層上の当該酸化金属層は、保護膜の作製時に形成され、保護膜は水素
を含まない、または水素濃度の低い状態で形成するとよいことがわかる。具体的にW膜の
場合、酸素ガスを有する原料ガスを用いてスパッタリング法で保護膜を形成すると好まし
いことがわかる。
本実施例では、剥離後の基板側と、半導体膜側における酸化物層をTEMにより観察した
結果を示す。
ガラス基板上に、スパッタリング法でW膜を50nm、次いで保護膜としてスパッタリ
ング法で酸化珪素膜を200nm、続いて下地膜としてプラズマCVD法で酸化窒化珪素
膜を100nm、同じく半導体膜としてプラズマCVD法で非晶質珪素膜を50nm積層
形成した。その後500度1時間と550度4時間の熱処理を行い、ポリテトラフルオロ
エチレンテープなどの物理的手段により剥離した。このときの基板側のW膜と酸化物層の
TEM写真が図19、半導体膜側の酸化物層と酸化珪素膜のTEM写真が図20である。
図19では、金属膜に接して酸化物層が不均一に残存している。同様に、図20でも、
酸化珪素膜に接して酸化物層が不均一に残存している。両TEM写真から、剥離は酸化物
層の層内及び両界面で行われたことが実証され、また酸化物層は金属膜及び酸化珪素膜に
密着して不均一に残存することがわかる。
本実施例では、酸化物層の組成をXPS(X線光電子分光法)を用いて調べた結果を示
す。
図16(A)が試料A、図16(B)が試料B、図16(C)が試料Cの結果である。
図16(A)〜(C)において、横軸は深さ方向(イオンスパッタリングにより酸化物層
の内部を露出させ、タングステンが1(atomic%)検出されたときをpos.1、タング
ステンが2(atomic%)検出されたときをpos.2、タングステンが3(atomic%)検
出されたときをpos.3とする)、縦軸は結合占有比(%)である。
図16(A)〜(C)を比較すると、試料A、Bに比べて、試料Cは丸印で示すタング
ステン(W)の相対比が大きい。つまり、試料A、Bに比べて、試料Cはタングステンの
比率が高く、タングステン酸化物の比率が低い。
続いて、図16のデータを規格化した結果が図17である。図17(A)(D)が試料
A、図17(B)(E)が試料B、図17(C)(F)が試料Cの結果である。図17(
A)〜(C)がWO3を1としその他の組成物の結合占有比を規格化したグラフ、図17
(D)〜(F)がWO2を1としその他の組成物の結合占有比を規格化したグラフである
まず、図17(A)〜(C)を比較すると、試料A、Bに比べて、試料Cはバツ印で示
すWO2の相対比が大きい。つまり、試料A、Bに比べて、試料CはWO2の比率が高く、
更にpos.1からpos.3へと深さが増すにつれWO2の比率が高くなっていく。ま
た、試料CはWOXの比率が小さく、pos.1からpos.3へと深さが増すにつれ、
WOXの比率が小さくなることが分かる。一方、図17(D)〜(F)を比較すると、試
料A、Bは三角印で示すWO3の含有比が2%以上であるのに対し、試料Cではその含有
比が2%以下である。これは、WO3で規格化したグラフからも明らかなように、試料A
、Bに比べて、試料CのWO2の比率が高いことによる。
図18は、試料A〜Cにおいて、イオンスパッタリングにより酸化物層の内部を露出さ
せ、タングステンが1(atomic%)検出されたとき(Pos.1)の結合エネルギーとス
ペクトルの波形解析図である。図18(A)はスパッタリング処理を4.25分経た試料
Aの結果、図18(B)はスパッタリング処理を4分経た後の試料Bの結果、図18(C
)はスパッタリング処理を5分経た後の試料Cの結果を示す。図18(A)〜(C)にお
いて、W1(タングステンW)、W2(酸化タングステンWOX、Xはほぼ2)、W3(
酸化タングステンWOX、2<X<3)、W4(酸化タングステンWO3等)の4つの各状
態の面積比(%)
が組成比に相当する。
図18から得られた試料A〜Cの各W1からW4の面積比が表1である。また表1には、
W4(WO3)でW2及びW3を規格化した割合も示す。表1において、試料A、BのW
1の割合は約10%に対し、試料Cは35%であり、その割合が高い。つまり、試料Cは
タングステンの比率が高く、タングステン酸化物の比率が低いことがわかる。また規格化
した値から、試料Cは試料A、Bと比べて、タングステン酸化物のうちW2(WO2)の
割合が高いことがわかる。
また試料Cでは、W2(WO2)の組成比が多くなっており、加熱処理を行うことによ
り酸化物層の組成に変化が生じていることが考えられる。すなわちW4(WO3)がW2
(WO2)またはW3(WOx)へと組成変化し、これらの結晶構造の違いから、異なる結
晶構造間で剥離されることが考えられる。
Figure 2014220250
次に、剥離後の基板側、及び剥離後の半導体膜側の剥離面をXPSにより測定した。そ
の結果スペクトル、及びスペクトルの波形解析を行ったものを図24、図25に示す。ま
た、酸化物層と自然酸化膜と比較するため、試料イをXPSにより測定した結果及び波形
解析を合わせて示す。
まず、XPSにより測定した剥離面のスペクトルが図24である。半導体膜側の剥離面
のスペクトルが図24(A)、基板側の剥離面のスペクトルが図24(B)である。
そして図24から得られた検出元素と定量結果が表2である。表2より、基板側には、
半導体膜側の約10倍のオーダーでタングステンが残存していることがわかる。
Figure 2014220250
続いて、半導体膜側のスペクトルの波形解析図が図25(A)、基板側のスペクトルの
波形解析図が図25(B)である。図25(A)(B)において、W1(タングステンW
)、W2(酸化タングステンWOX、Xはほぼ2)、W3(酸化タングステンWOX、2<
X<3)、W4(酸化タングステンWO3等)の4つの各状態の面積比(%)が組成比に
相当する。
また自然酸化膜が形成されている試料イをXPSにより測定したスペクトルが図31であ
り、スペクトルの波形解析図は、図32に示し、得られた試料イの各状態の面積比、及び
各試料におけるW4でW2及びW3を規格化した強度比を表3に示す。また更に、剥離後
の半導体膜側表面及び基板側表面を測定した結果を合わせて表3に示す。
Figure 2014220250
また図30(A)には、表1及び表3に基づいて、W1〜W4の成分の強度比を表した
グラフを示し、図30(B)には、W4でW2及びW3を規格化した強度比を表したグラ
フを示す。
剥離後の半導体膜側では、W1とW2は0%、W3は16%、W4は84%であるのに
対し、基板側では、W1は44%、W2は5%、W3は10%、W4は42%である。ま
た自然酸化膜のスペクトルは、W1は70、W2は6、W3は1、W4は23であること
がわかる。
また試料イでは、他の試料と比較してW1(タングステン)の比率が高いことがわかる
。そして、W2〜W4(酸化物)の比率が低く、W3の比率がかなり少ないことがわかる
更に、剥離後の半導体膜側と基板側とのWO2の総和は、試料CのWO2と比較して少な
くなっていることがわかる。これは剥離前の酸化物層との状態がエネルギー的に活性な(
不安定な)状態であって、剥離後には安定な状態になろうとし、自然酸化膜と同様にW4
(WO3)が主な構成となると考えられる。
図30から、剥離することのできる試料Cと、自然酸化膜が形成されている試料イとを
比べると、試料CはW2〜W4(酸化物)が多いことがわかる。
従って、剥離が酸化物層と金属膜との界面或いは酸化物層と酸化珪素膜との界面、又は
酸化物層の層内で行われた際、W1(金属W)及びW2(WOX、Xはほぼ2)は全て基
板側に残存し、W4(WO3等)は2/3が半導体膜側に残存し、1/3が基板側に残存し
たことが分かる。また酸化物層と自然酸化膜とは酸化物の組成比が異なっていることがわ
かる。すなわち酸化物層の層内、特にWO2と、WOx又はWO3との境界から剥離されや
すいと考えられる。そのため本実験では半導体膜側にWO2がなく、基板側にWO2が付着
していたが、逆に半導体膜側にWO2が付着し、基板側にWO2はない場合も考えられうる
本実施例では、試料A〜Cに対して二次イオン質量分析法(SIMS)を行った結果を
、図21〜図23を用いて説明する。
まず非晶質珪素膜中の水素のプロファイルに注目すると、試料A、Bでは水素の濃度が
約1.0×1022(atoms/cm3)であるのに対し、試料Cでは水素の濃度が約2.0×1
21(atoms/cm3)であり、約2倍となっている。また、酸化窒化珪素膜(SiON)及
び酸化珪素膜(SiO2)中の水素のプロファイルを観察すると、試料A、Bでは、深さ
が0.2μm付近で減少傾向を示しており、不均一な濃度分布である。一方、試料Cでは
、際だった減少傾向もなく、深さ方向に均一な濃度分布である。つまり試料Cでは、試料
A、Bに比べて水素が多く存在することがわかる。この結果から、水素のイオン化効率が
異なることが考えられ、試料Cと、試料A、Bとは表面の組成比が異なることが考えられ
る。
次に、酸化珪素膜(SiO2)とW膜の界面における窒素の濃度に注目すると、試料A、
Bでは窒素の濃度が約1.0×1021(atoms/cm3)であるのに対し、試料Cでは約1.
0×1022(atoms/cm3)であり、約1桁異なっている。従って、試料Cは、試料A、B
に比べて酸化珪素膜(SiO2)とW膜の界面における酸化物層の組成が異なることが分
かる。
本実施例では、本発明の剥離方法によりフィルム基板上に作製されたTFTを備えた発
光装置について、図26を用いて説明する。
図26(A)は発光装置の上面図を示し、フィルム基板1210上に信号線駆動回路1
201、走査線駆動回路1203、画素部1202が示されている。
図26(B)は発光装置のA−A’の断面図を示し、フィルム基板1210上には接着
材1240を介して酸化物層1250が設けられている。なお酸化物層はフィルム基板の
裏面に層として存在するのではなく、点在していることもありうる。そして上記実施例の
ように金属膜としてW膜を用いた場合、酸化物層はタングステンを主成分とする酸化物、
具体的にはWO3となる。
そしてフィルム基板1210上に、nチャネル型TFT1223とpチャネル型TFT
1224とを有するCMOS回路を備えた信号線駆動回路1201が示されている。また
、信号線駆動回路や走査線駆動回路を形成するTFTは、CMOS回路、PMOS回路又
はNMOS回路で形成しても良い。また本実施例では、基板上に信号線駆動回路及び走査
線駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、基板の外部に
形成することもできる。
また、スイッチング用TFT1221及び電流制御用TFT1212を有し、スイッチ
ング用TFT及び電流制御用TFTを覆い、所定の位置に開口部を有する絶縁膜1214
と、電流制御用TFT1212の一方の配線と接続された第1の電極1213と、第1の
電極上に設けられた有機化合物を含む層1215と、対向して設けられた第2の電極12
16を有する発光素子1218と、水分や酸素等による発光素子の劣化を防止するために
設けられた保護層1217を有する画素部1220が示されている。
第1の電極1213が電流制御用TFT1212のドレインと接している構成となって
いるため、第1の電極1213の少なくとも下面は、半導体膜のドレイン領域とオーミッ
クコンタクトのとれる材料とし、有機化合物を含む層と接する表面に仕事関数の大きい材
料を用いて形成することが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とす
る膜と窒化チタン膜との3層構造とすると、配線としての抵抗も低く、且つ、良好なオー
ミックコンタクトがとれるよう機能させることができる。また、第1の電極1213は、
窒化チタン膜の単層としてもよいし、3層以上の積層を用いてもよい。また更に、第1の
電極1213として透明導電膜を用いれば両面発光型の発光装置を作製することができる
絶縁物1214は有機樹脂膜又は珪素を含む絶縁膜で形成すればよい。ここでは、絶縁
物1214として、ポジ型の感光性アクリル樹脂膜を用いて形成する。
後に形成する電極や有機化合物を含む発光層のカバレッジを良好なものとするため、絶
縁物1214の上端部または下端部に曲率を有する曲面が形成されるようにすることが好
ましい。例えば、絶縁物1214の材料としてポジ型の感光性アクリルを用いた場合、絶
縁物1214の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせるこ
とが好ましい。また、絶縁物1214として、感光性の光によってエッチャントに不溶解
性となるネガ型、又は光によってエッチャントに溶解性となるポジ型のいずれも使用する
ことができる。
また絶縁物1214を保護膜で覆ってもよい。この保護膜はスパッタリング法(DC方
式やRF方式)やリモートプラズマを用いた成膜装置により得られる窒化アルミニウム膜
、窒化酸化アルミニウム膜、又は窒化珪素膜といった窒化珪素或いは窒化酸化珪素を主成
分とする絶縁膜、又は炭素を主成分とする薄膜である。また、保護膜に発光を透過させる
ため、保護膜の膜厚は、可能な限り薄くすることが好ましい。
第1の電極1213上には、蒸着マスクを用いた蒸着法、またはインクジェット法によ
ってR、G、Bの発光が得られる有機化合物を含む層1215を選択的に形成する。さら
に、有機化合物を含む層1215上には第2の電極1216が形成される。
また発光素子1218を白色発光とする場合、着色層とBMからなるカラーフィルタを
設ける必要がある。
そして、第2の電極1216は、接続領域の絶縁膜1214に設けられた開口部(コン
タクト)を介して接続配線1208と接続され、接続配線1208は異方性導電樹脂(A
CF)によりフレキシブルプリントサーキット(FPC)1209に接続されている。そ
して、外部入力端子となるFPC1209からビデオ信号やクロック信号を受け取る。こ
こではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取
り付けられていてもよい。
またACFを用いて加圧や加熱によりFPCを接続するときに、フィルム基板のフレキシ
ブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域
に硬性の高い基板を補助として配置したりすればよい。
また基板の周縁部にはシール材1205が設けられ、第2のフィルム基板1204と張
り合わせられ、封止されている。シール材1205はエポキシ系樹脂を用いるのが好まし
い。
本実施例では第2のフィルム基板1204を構成する材料としてガラス基板や石英基板
の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、
マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができ
る。
図示していないが、フィルム基板から水や酸素が侵入しないように、ポリビニルアルコ
ール、エチレンビニルアルコール共重合体等の有機材料或いはポシリラザン、酸化アルミ
ニウム、酸化珪素、窒化珪素等の無機材料、又はそれらの積層でなるバリア膜で覆うとよ
い。
また作製工程における薬品から保護するために、フィルム基板に保護層を設けてもよい
。保護層としては、紫外線硬化性樹脂又は熱硬化性樹脂を用いることができる。
以上のようにして、フィルム基板上に設けられたTFTを備えた発光装置が完成される
。そして本発明のTFTを備えた発光装置は、落下しても割れにくく、軽量である。また
フィルム基板は、大量生産を行う上で発光装置の大型化を達成することができる。
本実施例では、本発明の剥離方法によりフィルム基板上に作製されたTFTを備えた液
晶表示装置について、図27を用いて説明する。
図27(A)は液晶表示装置の上面図を示し、第1のフィルム基板1310上に信号線
駆動回路1301、走査線駆動回路1303、画素部1302が示されている。
図27(B)は液晶表示装置のA−A’の断面図を示し、フィルム基板1310上には
接着材1340を介して酸化物層1350が形成されている。なお酸化物層はフィルム基
板の裏面に層として存在するのではなく、点在していることもありうる。そして上記実施
例のように金属膜としてW膜を用いた場合、酸化物層はタングステンを主成分とする酸化
物、具体的にはWO3となる。
そしてフィルム基板1310上にnチャネル型TFT1323とpチャネル型TFT1
324とを有するCMOS回路を備えた信号線駆動回路1301が設けられている。なお
信号線駆動回路や走査線駆動回路を形成するTFTは、CMOS回路、PMOS回路又は
NMOS回路で形成してもよい。また本実施例では、基板上に信号線駆動回路及び走査線
駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、基板の外部に形
成することもできる。
また、スイッチング用TFT1321及び保持容量1312を有し、スイッチング用T
FT及び保持容量を覆い、所定の位置に開口部を有する層間絶縁膜1314と、有する画
素部1320が示されている。
層間絶縁膜1314上には配向膜1317が設けられ、ラビング処理が施されている。
対向基板として第2のフィルム基板1304を用意する。第2のフィルム基板1304
は樹脂等によりマトリックス上に区分けられた領域にRGBのカラーフィルタ1330と
、対向電極1316と、ラビング処理が施された配向膜1317が設けられている。
また第1及び第2のフィルム基板には偏光板1331が設けられ、シール剤1305に
より接着されている。そして第1及び第2のフィルム基板に液晶材料1318が注入され
ている。なお図示はしないが、第1及び第2のフィルム基板間を保持するためスペーサが
適宜設けられている。
図示していないが、フィルム基板から水や酸素が侵入しないように、ポリビニルアルコ
ールやエチレンビニルアルコール共重合体等の有機材料或いはポシリラザンや酸化珪素等
の無機材料、又はそれらの積層でなるバリア膜で覆うとよい。
また作製工程において薬品から保護するために、保護層を設けてもよい。保護層として
は、紫外線硬化性樹脂又は熱硬化性樹脂を用いることができる。
そして、図26と同様に異方性導電樹脂(ACF)により配線と、FPCとが接続され
、ビデオ信号やクロック信号を受け取る。なお、ACFを用いて加圧や加熱による接続に
は、クラックが生じないよう注意が必要である。
このようにして、フィルム基板上に設けられたTFTを備えた液晶表示装置が完成され
る。そして本発明のTFTを備えた液晶表示装置は、落下しても割れにくく、軽量である
。またフィルム基板は、大量生産を行う上で液晶表示装置の大型化を達成することができ
る。
本発明の実施例について、図28を用いて説明する。本実施例では、同一の絶縁表面上
に画素部と該画素部を制御する駆動回路、記憶回路、及び制御装置と演算装置を有するCP
Uを搭載したパネルについて説明する。
図28はパネルの外観を示し、該パネルは、基板3009上に複数の画素がマトリクス
状に配置された画素部3000を有する。画素部3000の周辺には、画素部3000を
制御する走査線駆動回路3001、信号線駆動回路3002を有する。画素部3000で
は、駆動回路から供給される信号に従って画像を表示する。
対向基板は、画素部3000及び駆動回路3001、3002上のみに設けてもよいし
、全面に設けてもよい。但し、発熱する恐れがあるCPU3008には、放熱板が接するよ
うに配置することが好ましい。
また前記パネルは、駆動回路3001、3002を制御するVRAM3003(video r
andom access memory、画面表示専用メモリー)、VRAM3003の周辺には、VRAM
3003を制御するデコーダ3004、3005を有する。またRAM3006、RAM
3006の周辺には、RAM3006を制御するデコーダ3007、さらにCPU300
8を有する。
基板3009上の回路を構成する全ての素子は、非晶質半導体に比べて電界効果移動度
が高く、オン電流が大きい多結晶半導体(ポリシリコン)により形成されており、それ故
に同一の絶縁表面上における複数の回路の一体形成を実現している。また、画素部300
1及び駆動回路3001、3002、並びに他の回路はまず支持基板上に作製後、本発明
の剥離方法により剥離して貼り合わせることで、可撓性基板3009上における一体形成
を実現している。なお画素部に配置された複数の画素の構成は限定されないが、複数の画
素の各々にSRAMを配置することで、VRAM3003及びRAM3006の配置を省
略してもよい。
本発明は様々な電子機器の表示部に適用することができる。電子機器としては、携帯情
報端末(携帯電話機、モバイルコンピュータ、携帯型ゲーム機又は電子書籍等)、ビデオ
カメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーション
システム等が挙げられる。これら電子機器の具体例を図29に示す。
図29(A)はディスプレイであり、筐体4001、音声出力部4002、表示部40
03等を含む。本発明は表示部4003に用いる。表示装置は、パソコン用、TV放送受
信用、広告表示用など全ての情報表示装置が含まれる。
図29(B)はモバイルコンピュータであり、本体4101、スタイラス4102、表
示部4103、操作ボタン4104、外部インターフェイス4105等を含む。本発明の
表示装置は表示部4103に用いる。
図29(C)はゲーム機であり、本体4201、表示部4202、操作ボタン4203
等を含む。本発明は表示部4202に用いる。図29(D)は携帯電話機であり、本体4
301、音声出力部4302、音声入力部4303、表示部4304、操作スイッチ43
05、アンテナ4306等を含む。本発明の表示装置は表示部4304に用いる。
図29(E)は電子ブックリーダーであり、表示部4401等を含む。本発明は表示部
4202に用いる。
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いること
が可能である。特に、薄型や軽量が実現する本発明は、図29(A)〜(E)の電子機器
に大変有効である。

Claims (3)

  1. ガラス基板上に、金属を有する膜を形成し、
    前記金属を有する膜に、プラズマ処理を行った後に、発光素子を有する被剥離層を形成し、
    加熱処理を行った後に、前記ガラス基板と、前記被剥離層とを分離することを特徴とする発光装置の作製方法。
  2. ガラス基板上に、金属を有する膜を形成し、
    前記金属を有する膜に、紫外線を照射した後に、発光素子を有する被剥離層を形成し、
    加熱処理を行った後に、前記ガラス基板と、前記被剥離層とを分離することを特徴とする発光装置の作製方法。
  3. 請求項1又は請求項2において、
    前記プラズマ処理又は前記紫外線照射により、前記金属を有する酸化物層が形成され、
    前記加熱処理により、前記酸化物層が結晶化することを特徴とする発光装置の作製方法。
JP2014138592A 2014-07-04 2014-07-04 発光装置の作製方法 Expired - Fee Related JP5857094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014138592A JP5857094B2 (ja) 2014-07-04 2014-07-04 発光装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014138592A JP5857094B2 (ja) 2014-07-04 2014-07-04 発光装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013266946A Division JP5978199B2 (ja) 2013-12-25 2013-12-25 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015162187A Division JP6154442B2 (ja) 2015-08-19 2015-08-19 発光装置

Publications (2)

Publication Number Publication Date
JP2014220250A true JP2014220250A (ja) 2014-11-20
JP5857094B2 JP5857094B2 (ja) 2016-02-10

Family

ID=51938481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014138592A Expired - Fee Related JP5857094B2 (ja) 2014-07-04 2014-07-04 発光装置の作製方法

Country Status (1)

Country Link
JP (1) JP5857094B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
CN112959801A (zh) * 2021-02-25 2021-06-15 无锡先导智能装备股份有限公司 一种撕胶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217391A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217391A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法
CN112959801A (zh) * 2021-02-25 2021-06-15 无锡先导智能装备股份有限公司 一种撕胶装置

Also Published As

Publication number Publication date
JP5857094B2 (ja) 2016-02-10

Similar Documents

Publication Publication Date Title
JP4373085B2 (ja) 半導体装置の作製方法、剥離方法及び転写方法
TWI379137B (en) Peeling method and method for manufacturing display device using the peeling method
TW200420955A (en) Separating method
JP4610515B2 (ja) 剥離方法
JP4637477B2 (ja) 剥離方法
JP5857094B2 (ja) 発光装置の作製方法
JP6297654B2 (ja) 発光装置
JP5978199B2 (ja) 発光装置
JP5132722B2 (ja) 剥離方法
JP2018073835A (ja) 発光装置
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP6154442B2 (ja) 発光装置
JP5577373B2 (ja) 発光装置
KR101028394B1 (ko) 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법
JP2020024425A (ja) 発光装置
JP4602035B2 (ja) 半導体装置の作製方法
KR101005569B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5857094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees