JP2014197664A5 - 半導体装置 - Google Patents

Claims (4)

1. ゲート電極と、
   前記ゲート電極と重なるゲート絶縁膜と、
   前記ゲート絶縁膜を介して前記ゲート電極と重なる酸化物積層膜と、
   前記酸化物積層膜と接するソース電極およびドレイン電極と、を有し、
   前記酸化物積層膜は、前記ソース電極および前記ドレイン電極と接する部分がもっとも低抵抗であり、かつ前記ソース電極および前記ドレイン電極から遠ざかるに従って抵抗が高くなることを特徴とする半導体装置。
2. ゲート電極と、
   前記ゲート電極と重なるゲート絶縁膜と、
   前記ゲート絶縁膜を介して前記ゲート電極と重なる酸化物積層膜と、
   前記酸化物積層膜と接するソース電極およびドレイン電極と、を有し、
   前記酸化物積層膜は、前記ソース電極と前記ドレイン電極との間に凹部を有し、前記ソース電極および前記ドレイン電極と接する部分から前記凹部の側面の一部に渡って低抵抗領域を有することを特徴とする半導体装置。
3. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の酸化物積層膜と、
   前記酸化物積層膜と接するソース電極およびドレイン電極と、を有し、
   前記酸化物積層膜は、前記ソース電極および前記ドレイン電極と接する部分にｎ ^＋領域を有し、
   前記酸化物積層膜は、前記ソース電極と前記ドレイン電極との間において、凹部を有し、
   前記ｎ^＋領域は前記凹部の側面の一部と接していることを特徴とする半導体装置。
4. 請求項３において、
   前記凹部の深さは、前記ｎ^＋領域の深さよりも深いことを特徴とする半導体装置。