[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013120822A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013120822A
JP2013120822A JP2011267604A JP2011267604A JP2013120822A JP 2013120822 A JP2013120822 A JP 2013120822A JP 2011267604 A JP2011267604 A JP 2011267604A JP 2011267604 A JP2011267604 A JP 2011267604A JP 2013120822 A JP2013120822 A JP 2013120822A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
manufacturing
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011267604A
Other languages
English (en)
Inventor
Keiji Wada
圭司 和田
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011267604A priority Critical patent/JP2013120822A/ja
Priority to CN201280054480.9A priority patent/CN103918081A/zh
Priority to EP12854962.3A priority patent/EP2790225B1/en
Priority to PCT/JP2012/077858 priority patent/WO2013084620A1/ja
Priority to US13/670,119 priority patent/US8765523B2/en
Publication of JP2013120822A publication Critical patent/JP2013120822A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧特性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】ＪＢＳ１の製造方法は、主表面１０Ａを含むようにｎ型領域を有し、炭化珪素からなる基板１０を準備する工程と、主表面１０Ａを含む領域にｐ型領域を形成する工程と、ｐ型領域が形成された基板１０を、１２５０℃以上の温度で加熱することにより、ｎ型領域からｐ型領域にわたり主表面１０Ａ上に酸化膜２０を形成する工程と、主表面１０Ａの少なくとも一部が露出するように酸化膜２０を除去する工程と、酸化膜２０を除去することにより露出した主表面１０Ａ上に接触するショットキー電極５０を形成する工程とを備えている。
【選択図】図７

Description

本発明は、半導体装置の製造方法に関するものであり、より特定的には、耐圧特性を向上させることが可能な半導体装置の製造方法に関するものである。
ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）やジャンクションバリアショットキーダイオード（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）などの半導体装置は、基板上にショットキー電極が形成された構造を有している。また、このようなＳＢＤやＪＢＳの耐圧特性の向上においては、基板とショットキー電極との良好な接触状態を確保することが必要とされる。これに対して、たとえばショットキー電極を形成する基板表面に予め酸化膜を形成し、当該酸化膜を除去することにより得られる清浄な基板表面上にショットキー電極を形成することなどが提案されている（たとえば、特許文献１参照）。
特開平９−２４６５７３号公報
ＳＢＤやＪＢＳの耐圧特性のさらなる向上という観点から、基板とショットキー電極との接触状態をさらに良化させることが可能な製造方法が必要となる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、一方の主表面を含むように第１導電型領域を有し、炭化珪素からなる基板を準備する工程と、上記主表面を含む領域に第２導電型領域を形成する工程と、第２導電型領域が形成された基板を、１２５０℃以上の温度で加熱することにより、第１導電型領域から第２導電型領域にわたり上記主表面上に酸化膜を形成する工程と、上記主表面の少なくとも一部が露出するように酸化膜を除去する工程と、酸化膜を除去することにより露出した上記主表面上に接触するショットキー電極を形成する工程とを備えている。
本発明者は、半導体装置の耐圧特性を向上させるための方策について詳細な検討を行い、以下のような知見を得て本発明に想到した。
本発明者は、半導体装置の製造方法において、基板を加熱して酸化膜を形成する際、第１導電型領域および第２導電型領域における酸化膜の形成速度が異なることに起因して、酸化膜を除去することにより露出する基板の上記主表面あるいは基板と酸化膜との界面における粗さが悪化することを見出した。そして、本発明者は、１２５０℃以上の温度で基板を加熱して酸化膜を形成することにより、上述のような酸化膜の形成速度の導電型に対する依存性が低減され、その結果上記粗さを低減可能となることをさらに見出し、本発明に想到した。
本発明に従った半導体装置の製造方法では、酸化膜を形成する工程において１２５０℃以上の温度で基板が加熱されるため、酸化膜の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜を形成することができる。そのため、酸化膜を除去することにより露出する基板の上記主表面の表面粗さが低減され、その結果、基板と基板の上記主表面上に形成されるショットキー電極との良好な接触状態を得ることができる。したがって、本発明に従った半導体装置の製造方法によれば、基板とショットキー電極との良好な接触状態を得ることにより、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。
上記半導体装置の製造方法において、酸化膜を形成する工程では、基板を１３００℃以上の温度で加熱することにより、上記主表面上に酸化膜が形成されてもよい。これにより、形成される酸化膜の膜厚のばらつきをより効果的に抑制することができる。
上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の一部が露出するように酸化膜が除去されてもよい。また、ショットキー電極を形成する工程では、酸化膜を除去することにより露出した上記主表面および酸化膜上に接触するショットキー電極が形成されてもよい。
このようにすることにより、残存した酸化膜を電界緩和ＦＰ（Ｆｉｅｌｄ Ｐｌａｔｅ）として機能させることが可能となり、その結果半導体装置の耐圧特性をより向上させることができる。また、基板を加熱することにより酸化膜を形成する工程が実施された後に当該酸化膜上にさらに酸化膜を堆積する工程が実施されてもよく、また上記酸化膜を除去する工程では、基板の上記主表面の一部が露出するように、基板を加熱することにより形成された酸化膜と当該酸化膜上に堆積された酸化膜とが除去されてもよい。これにより、より厚い酸化膜を残存させることが可能となり、酸化膜の電界緩和ＦＰとしての機能をより向上させることができる。
上記半導体装置の製造方法は、酸化膜が除去される工程より前に、酸化膜が形成された基板を窒素を含む雰囲気中において加熱する工程をさらに備えていてもよい。
これにより、酸化膜と基板を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、半導体装置の耐圧特性をさらに向上させることができる。
上記半導体装置の製造方法において、酸化膜を形成する工程では、０．１μｍ以上の厚みを有する酸化膜が形成されてもよい。このように、酸化膜の厚みは、実用的に適切な範囲内に設定することができる。
上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の全面が露出するように酸化膜が除去されてもよい。これにより、電界緩和ＦＰとして機能する酸化膜を有さない半導体装置を容易に製造することができる。
上記半導体装置の製造方法において、ショットキー電極を形成する工程では、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｔａ、ＡｌおよびＡｕからなる群より選択される少なくとも一を含むショットキー電極が形成されてもよい。
このように、ショットキー電極を構成する金属としては、基板に対してショットキー接触することが可能な種々の金属を採用することができる。
以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。
ＪＢＳの製造方法を概略的に示すフローチャートである。 ＪＢＳの製造方法を説明するための概略断面図である。 ＪＢＳの製造方法を説明するための概略断面図である。 ＪＢＳの製造方法を説明するための概略断面図である。 ＪＢＳの製造方法を説明するための概略断面図である。 ＪＢＳの製造方法を説明するための概略断面図である。 ＪＢＳの製造方法を説明するための概略断面図である。 ＪＢＳの製造方法を説明するための概略断面図である。 実施の形態２に係るＪＢＳの製造方法を説明するための概略断面図である。 実施の形態２に係るＪＢＳの製造方法を説明するための概略断面図である。 実施の形態２に係るＪＢＳの製造方法を説明するための概略断面図である。 酸化膜の膜厚の平均ばらつきに対する加熱温度の影響を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１に係る半導体装置の製造方法について、図１〜図８を参照して説明する。図１を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および（Ｓ１２）が実施されることにより、炭化珪素からなる基板１０が準備される。
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、図２を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）をスライスすることにより、炭化珪素からなり導電型がｎ型のベース基板１１が準備される。
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図２を参照して、まず、エピタキシャル成長により、ベース基板１１の主表面１１Ａ上に導電型がｎ型の電界停止層１２が形成される。そして、同様にエピタキシャル成長により、電界停止層１２のベース基板１１とは反対側の主表面上に導電型がｎ型の半導体層１３が形成される。このようにして、ベース基板１１と、電界停止層１２と、半導体層１３とからなり、主表面１０Ａを有する基板１０が準備される。
次に、工程（Ｓ２０）として、イオン注入工程が実施される。この工程（Ｓ２０）では、図３を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、図中矢印に示すように半導体層１３内に注入されることにより、導電型がｐ型のｐ領域１５が形成される。次に、たとえばＡｌイオンが、半導体層１３内のｐ領域１５よりも外縁側に注入されることにより、導電型がｐ型のガードリング領域１６が形成される。そして、たとえばＰ（リン）イオンが、半導体層１３内のガードリング領域１６よりも外縁側に注入されることにより、導電型がｎ型のフィールドストップ領域１７が形成される。このようにして、基板１０の主表面１０Ａを含む領域にｐ型（第２導電型）領域としてのｐ領域１５およびガードリング領域１６、ならびにｎ型（第１導電型）領域としてのフィールドストップ領域１７が形成される。別の観点から説明すると、ｐ領域１５と、ｐ領域１５を取り囲むガードリング領域１６と、ｐ領域１５およびガードリング領域１６を取り囲むフィールドストップ領域１７とが、基板１０の主表面１０Ａを含む領域に形成される。また、半導体層１３のうちｐ領域１５、ガードリング領域１６およびフィールドストップ領域１７のいずれも形成されない領域はドリフト領域１４となり、フィールドストップ領域１７とともにｎ型領域を構成する。なお、この工程（Ｓ２０）では、たとえばＳｉＯ２（二酸化珪素）からなるマスクを基板１０の主表面１０Ａ上に形成した上でイオン注入を実施することにより、図３に示すように半導体層１３内の所望の位置に不純物領域を形成することができる。
次に、工程（Ｓ３０）として、活性化アニール工程が実施される。この工程（Ｓ３０）では、たとえば１７００℃の温度で３０分間基板１０を加熱することにより、上記工程（Ｓ２０）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、工程（Ｓ４０）として、酸化膜形成工程が実施される。この工程（Ｓ４０）では、図４を参照して、たとえばＳｉＯ２（二酸化珪素）からなる酸化膜２０が、基板１０の主表面１０Ａを覆うように形成される。具体的には、酸素を含む雰囲気中において、１２５０℃以上の温度で基板１０を加熱することにより、ｎ型領域としてのドリフト領域１４およびフィールドストップ領域１７からｐ型領域としてのｐ領域１５およびガードリング領域１６にわたり主表面１０Ａ上に酸化膜２０が形成される。
次に、工程（Ｓ５０）として、窒化処理工程が実施される。この工程（Ｓ５０）では、たとえばＮＯ（一酸化窒素）、ＮＯ２（二酸化窒素）あるいはＮ２Ｏ（亜酸化窒素）などの窒素原子を含むガスを含有する雰囲気中において基板１０を加熱することにより、酸化膜２０と基板１０を構成する炭化珪素との界面を含む領域に窒素原子が導入される。この工程（Ｓ５０）は、本発明の半導体装置の製造方法において必須の工程ではないが、これを実施することにより、酸化膜２０と基板１０を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、ＪＢＳ１の耐圧特性をより向上させることができる。また、上記窒素原子の導入が完了した後、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化膜２０上にさらにＳｉＯ２（二酸化珪素）が堆積されてもよい。これも本発明の半導体装置の製造方法において必須ではないがこれを実施することにより、より厚い酸化膜２０を形成することができる。
次に、工程（Ｓ６０）として、オーミック電極形成工程が実施される。この工程（Ｓ６０）では、図５を参照して、まず、たとえばスパッタリングにより、Ｎｉからなる金属膜（図示しない）が、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に形成される。そして、たとえば１０００℃で上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化される。このようにして、ベース基板１１と電気的に接続されたオーミック電極３０が形成される。
次に、工程（Ｓ７０）として、パッド電極形成工程が実施される。この工程（Ｓ７０）では、図５を参照して、たとえば蒸着法により、ＮｉＡｕやＴｉＡｕなどの導電体からなるパッド電極４０がオーミック電極３０上に形成される。
次に、工程（Ｓ８０）として、酸化膜除去工程が実施される。この工程（Ｓ８０）では、基板１０の主表面１０Ａの一部が露出するように酸化膜２０が除去される。具体的には、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングや、フッ酸を用いたウェットエッチングにより、図６に示すようにドリフト領域１４の一部およびｐ領域１５が露出するように酸化膜２０が除去される。また、上述のように、工程（Ｓ４０）にて熱酸化により形成された酸化膜２０上にさらにＳｉＯ２（二酸化珪素）を堆積する場合、この工程（Ｓ８０）では、基板１０の主表面１０Ａの一部が露出するように、熱酸化により形成された酸化膜２０と酸化膜２０上に堆積したＳｉＯ２（二酸化珪素）とが除去される。
次に、工程（Ｓ９０）として、ショットキー電極形成工程が実施される。この工程（Ｓ９０）では、図７を参照して、上記工程（Ｓ８０）にて酸化膜２０を除去することにより露出した基板１０の主表面１０Ａおよび酸化膜２０上に接触するようにショットキー電極５０が形成される。具体的には、まず、たとえばスパッタリングにより、ＴｉやＴｉＡｌからなる金属膜（図示しない）が、主表面１０Ａおよび酸化膜２０上に形成される。そして、たとえば５００℃で上記金属膜を加熱することにより上記金属膜の少なくとも一部がシリサイド化され、主表面１０Ａ上に接触しつつ、当該接触部を挟んで一方の酸化膜２０上から他方の酸化膜２０上にまでわたり、０．１μｍ以上の厚みを有するショットキー電極５０が形成される。
また、この工程（Ｓ９０）では、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｔａ、ＡｌおよびＡｕからなる群より選択される少なくとも一の金属を含むショットキー電極５０が形成されてもよく、たとえば上記金属群より選択される一の金属からなるショットキー電極５０が形成されてもよい。また、たとえばＴｉＷやＴｉＴａなどの上記金属群より選択される二以上の金属の合金からなるショットキー電極５０が形成されてもよい。また、上記金属群より選択される一の金属からなる金属膜と、他の金属からなる金属膜とが積層された構造を有するショットキー電極５０が形成されてもよい。また、たとえばＴｉＮなどの上記金属群より選択される一の金属の窒化物からなるショットキー電極５０が形成されてもよい。このように、ショットキー電極５０を構成する材料としては、基板１０に対してショットキー接触することが可能な種々の材料を採用することができる。
次に、工程（Ｓ１００）として、配線形成工程が実施される。この工程（Ｓ１００）では、図８を参照して、たとえば蒸着法により、Ａｌなどの導電体からなる配線６０が、ショットキー電極５０を取り囲むように形成される。
次に、工程（Ｓ１１０）として、パッシベーション膜形成工程が実施される。この工程（Ｓ１１０）では、図８を参照して、たとえばＣＶＤ法により、ＳｉＯ２（二酸化珪素）からなるパッシベーション膜７０が、酸化膜２０および配線６０上に形成される。以上の工程（Ｓ１０）〜（Ｓ１１０）が実施されることにより、ＪＢＳ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
以上のように、本実施の形態に係る半導体装置の製造方法では、工程（Ｓ４０）において１２５０℃以上の温度で基板１０が加熱されるため、酸化膜２０の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜２０を形成することができる。そのため、酸化膜２０を除去することにより露出する基板１０の主表面１０Ａの表面粗さが低減され、その結果、基板１０と基板１０の主表面１０Ａ上に形成されるショットキー電極５０との良好な接触状態を得ることができる。したがって、本実施の形態に係る半導体装置の製造方法によれば、基板１０とショットキー電極５０との良好な接触状態を得ることにより、耐圧特性が向上したＪＢＳ１を製造することができる。
また、上記本実施の形態に係る半導体装置の製造方法においては、基板１０の主表面１０Ａの一部が露出するように酸化膜２０が除去され、酸化膜２０を除去することにより露出した主表面１０Ａ、および残存した酸化膜２０上に接触するショットキー電極５０が形成される。すなわち、残存した酸化膜２０を電界緩和ＦＰ（Ｆｉｅｌｄ Ｐｌａｔｅ）として機能させることにより、ショットキー電極５０の両端における電界集中を回避することが可能となり、結果としてＪＢＳ１の耐圧特性をより向上させることができる。また、上記本実施の形態に係る半導体装置の製造方法では、上述のように１２５０℃以上温度で基板１０を加熱して酸化膜２０が形成されるため、基板１０と酸化膜２０との界面の粗さも低減することができる。これにより、酸化膜２０の電界緩和ＦＰとしての機能をより向上させることができる。なお、上述のように、工程（Ｓ４０）にて熱酸化により形成された酸化膜２０上にさらにＳｉＯ２（二酸化珪素）を堆積し、工程（Ｓ８０）にて熱酸化により形成された酸化膜２０と酸化膜２０上に堆積したＳｉＯ２（二酸化珪素）とを除去する場合には、より厚い酸化膜２０を残存させることが可能になり、酸化膜２０の電界緩和ＦＰとしての機能をより向上させることができる。
また、上記本実施の形態に係る半導体装置の製造方法において、工程（Ｓ４０）では、０．１μｍ以上の厚みを有する酸化膜２０が形成されてもよい。このように、酸化膜２０の厚みは実用的に適切な範囲内、すなわち酸化膜２０の絶縁破壊を回避するために必要な範囲内に設定されることが好ましい。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態１に係る半導体装置と同様に実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る半導体装置の製造方法は、酸化膜を除去する工程において、基板の主表面の全面が露出するように酸化膜が除去されるという点で実施の形態１に係る半導体装置の製造方法とは異なっている。
以下、本実施の形態に係る半導体装置の製造方法について説明する。図１を参照して、まず、工程（Ｓ１０）〜（Ｓ７０）が実施の形態１と同様に実施される。なお、本実施の形態においては、工程（Ｓ５０）は省略される。
次に、工程（Ｓ８０）として、酸化膜除去工程が実施される。この工程（Ｓ８０）では、図９を参照して、基板１０の主表面１０Ａの全面が露出するように酸化膜２０が除去される。
次に、工程（Ｓ８０）として、ショットキー電極形成工程が実施される。この工程（Ｓ８０）では、図１０を参照して、実施の形態１と同様に上記工程（Ｓ７０）にて酸化膜２０が除去されることにより露出した主表面１０Ａ上に接触するショットキー電極５０が形成される。
次に、工程（Ｓ９０）として、配線形成工程が実施される。この工程（Ｓ９０）では、図１１を参照して、実施の形態１と同様に、配線６０がショットキー電極５０を取り囲むように形成される。
次に、工程（Ｓ１００）として、パッシベーション膜形成工程が実施される。この工程（Ｓ１００）では、図１１を参照して、パッシベーション膜７０が、基板１０の主表面１０Ａおよび配線６０上に形成される。上記工程（Ｓ１０）〜（Ｓ１００）が実施されることによりＪＢＳ２が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
以上のように、本発明の実施の形態１および２に係る半導体装置の製造方法では、工程（Ｓ４０）において１２５０℃以上の温度で基板１０が加熱されるため、酸化膜２０の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜２０を形成することができる。そのため、酸化膜２０を除去することにより露出する基板１０の主表面１０Ａの表面粗さが低減され、その結果、基板１０と基板１０の主表面１０Ａ上に形成されるショットキー電極５０との良好な接触を得ることができる。したがって、本発明の実施の形態１および２に係る半導体装置の製造方法によれば、基板１０とショットキー電極５０との良好な接触を得ることにより、耐圧特性が向上したＪＢＳ１を製造することができる。
また、上記本発明の実施の形態１および２に係る半導体装置の製造方法において、工程（Ｓ４０）では、基板１０を１３００℃以上の温度で加熱することにより、基板１０の主表面１０Ａ上に酸化膜２０が形成されてもよい。これにより、酸化膜２０の膜厚のばらつきをより効果的に抑制することができる。その結果、基板１０とショットキー電極５０との接触がさらに良化し、ＪＢＳ１，２の耐圧特性をさらに向上させることができる。
また、上記本発明の実施の形態１および２に係る半導体装置の製造方法では、ショットキー電極５０と接触する主表面１０Ａを含む領域にｐ領域１５が形成されたＪＢＳについてのみ説明したが、本発明の半導体装置の製造方法はこれに限られるものではない。すなわち、ｐ領域１５が形成されないＳＢＤの製造においても本発明の半導体装置の製造方法を採用することができる。これにより、酸化膜２０と基板１０との界面における粗さが低減され、酸化膜２０の電界緩和ＦＰとしての特性が向上したＳＢＤを製造することができる。
半導体装置の製造方法における酸化膜の膜厚のばらつきに対する本発明の効果を確認する実験を行なった。具体的には、まず、一方の主表面を含むように（窒素）濃度が８×１０１５ｃｍ−３であるｎ型領域を有する基板を準備した。次に、基板の上記主表面上を含む領域に、Ａｌイオンが５×１０１７ｃｍ−３、５×１０１８ｃｍ−３および５×１０１９ｃｍ−３の濃度で注入されたｐ型領域を形成した。次に、基板を１２００℃、１２５０℃および１３００℃でそれぞれ加熱することにより、ｎ型領域からｐ型領域にわたり主表面上に酸化膜を形成した。そして、上記加熱温度で形成した酸化膜の膜厚をそれぞれ確認し、酸化膜の形成速度の導電型への依存性による酸化膜の膜厚の平均ばらつきに対する加熱温度の影響を調査した。
上記実験結果について、図１２を参照して説明する。図１２は、酸化膜の膜厚のばらつきに対する加熱温度の影響を示している。図１２において、横軸は基板の加熱温度（℃）を、左側縦軸は酸化膜の膜厚（Å）を、右側縦軸は酸化膜の膜厚の平均ばらつき（％）を示している。ここで、平均ばらつきとは、酸化膜の膜厚の標準偏差（σ）である。
図１２から明らかなように、１２００℃で基板を加熱した場合に比べて、１２５０℃以上の温度で基板を加熱した場合には、酸化膜の膜厚の平均ばらつきが低下した。このことから、本発明の半導体装置の製造方法において、酸化膜の形成における基板の加熱温度を１２５０℃以上、好ましくは１３００℃以上とすることにより、形成される酸化膜の膜厚のばらつきが抑制されることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置の製造方法は、耐圧特性を向上させることが要求される半導体装置の製造方法において特に有利に適用され得る。
１ ＪＢＳ、１０ 基板、１１ ベース基板、１０Ａ，１１Ａ，１１Ｂ 主表面、１２ 電界停止層、１３ 半導体層、１４ ドリフト領域、１５ ｐ領域、１６ ガードリング領域、１７ フィールドストップ領域、２０ 酸化膜、３０ オーミック電極、４０ パッド電極、５０ ショットキー電極、６０ 配線、７０ パッシベーション膜。

Claims (7)

  1. 一方の主表面を含むように第１導電型領域を有し、炭化珪素からなる基板を準備する工程と、
    前記主表面を含む領域に第２導電型領域を形成する工程と、
    前記第２導電型領域が形成された前記基板を、１２５０℃以上の温度で加熱することにより、前記第１導電型領域から前記第２導電型領域にわたり前記主表面上に酸化膜を形成する工程と、
    前記主表面の少なくとも一部が露出するように前記酸化膜を除去する工程と、
    前記酸化膜を除去することにより露出した前記主表面上に接触するショットキー電極を形成する工程とを備える、半導体装置の製造方法。
  2. 前記酸化膜を形成する工程では、前記基板を１３００℃以上の温度で加熱することにより、前記主表面上に前記酸化膜が形成される、請求項１に記載の半導体装置の製造方法。
  3. 前記酸化膜を除去する工程では、前記主表面の一部が露出するように前記酸化膜が除去され、
    前記ショットキー電極を形成する工程では、前記酸化膜を除去することにより露出した前記主表面および前記酸化膜上に接触する前記ショットキー電極が形成される、請求項１または２に記載の半導体装置の製造方法。
  4. 前記酸化膜が除去される工程より前に、前記酸化膜が形成された前記基板を窒素を含む雰囲気中において加熱する工程をさらに備える、請求項３に記載の半導体装置の製造方法。
  5. 前記酸化膜を形成する工程では、０．１μｍ以上の厚みを有する前記酸化膜が形成される、請求項３または４に記載の半導体装置の製造方法。
  6. 前記酸化膜を除去する工程では、前記主表面の全面が露出するように前記酸化膜が除去される、請求項１または２に記載の半導体装置の製造方法。
  7. 前記ショットキー電極を形成する工程では、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ｔａ、ＡｌおよびＡｕからなる群より選択される少なくとも一を含む前記ショットキー電極が形成される、請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
JP2011267604A 2011-12-07 2011-12-07 半導体装置の製造方法 Pending JP2013120822A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011267604A JP2013120822A (ja) 2011-12-07 2011-12-07 半導体装置の製造方法
CN201280054480.9A CN103918081A (zh) 2011-12-07 2012-10-29 制造半导体器件的方法
EP12854962.3A EP2790225B1 (en) 2011-12-07 2012-10-29 Method for manufacturing silicon carbide semiconductor device
PCT/JP2012/077858 WO2013084620A1 (ja) 2011-12-07 2012-10-29 半導体装置の製造方法
US13/670,119 US8765523B2 (en) 2011-12-07 2012-11-06 Method for manufacturing semiconductor device including Schottky electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011267604A JP2013120822A (ja) 2011-12-07 2011-12-07 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016116315A Division JP2016178336A (ja) 2016-06-10 2016-06-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013120822A true JP2013120822A (ja) 2013-06-17

Family

ID=48572355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011267604A Pending JP2013120822A (ja) 2011-12-07 2011-12-07 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8765523B2 (ja)
EP (1) EP2790225B1 (ja)
JP (1) JP2013120822A (ja)
CN (1) CN103918081A (ja)
WO (1) WO2013084620A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115942A (ja) * 2014-12-17 2016-06-23 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 半導体デバイス、および半導体デバイスを製作する方法
JP2016207881A (ja) * 2015-04-24 2016-12-08 富士電機株式会社 炭化ケイ素半導体装置の製造方法
JP2018085379A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法
JP2023027415A (ja) * 2015-04-14 2023-03-01 ローム株式会社 ダイオード

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
JP6202944B2 (ja) 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN104269443B (zh) * 2014-09-28 2017-04-12 北京燕东微电子有限公司 一种恒流二极管
JP2016081981A (ja) * 2014-10-14 2016-05-16 株式会社日立製作所 半導体装置及びその製造方法
CN113517356B (zh) * 2021-05-21 2023-08-04 浙江芯科半导体有限公司 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN114446784A (zh) * 2022-04-11 2022-05-06 深圳芯能半导体技术有限公司 碳化硅结势垒肖特基二极管及其制备方法
CN114464532B (zh) * 2022-04-13 2022-07-12 深圳芯能半导体技术有限公司 碳化硅肖特基二极管的制造方法
CN114864704B (zh) * 2022-07-11 2022-09-27 成都功成半导体有限公司 具有终端保护装置的碳化硅jbs及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253521A (ja) * 2005-03-14 2006-09-21 Kansai Tlo Kk 半導体ダイオード装置及びその製造方法
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
JP2008016461A (ja) * 2006-06-30 2008-01-24 Toshiba Corp 半導体装置
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2009253072A (ja) * 2008-04-08 2009-10-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010050267A (ja) * 2008-08-21 2010-03-04 Showa Denko Kk 半導体装置および半導体装置の製造方法
JP2010067937A (ja) * 2008-08-12 2010-03-25 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP2011044688A (ja) * 2009-07-21 2011-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439593B2 (ja) 1996-03-11 2003-08-25 新日本製鐵株式会社 ＳｉＣ製ショットキーバリアダイオードの製造方法
WO2001022474A2 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Verfahren zur herstellung einer halbleitervorrichtung aus siliciumcarbid mit einem schottky-kontakt
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
JP5443908B2 (ja) * 2009-09-09 2014-03-19 株式会社東芝 半導体装置の製造方法
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
WO2011151901A1 (ja) * 2010-06-02 2011-12-08 株式会社日立製作所 半導体装置
JP5269015B2 (ja) * 2010-09-08 2013-08-21 株式会社東芝 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253521A (ja) * 2005-03-14 2006-09-21 Kansai Tlo Kk 半導体ダイオード装置及びその製造方法
WO2007086196A1 (ja) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. 炭化珪素半導体装置の製造方法
JP2008016461A (ja) * 2006-06-30 2008-01-24 Toshiba Corp 半導体装置
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2009253072A (ja) * 2008-04-08 2009-10-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010067937A (ja) * 2008-08-12 2010-03-25 Shindengen Electric Mfg Co Ltd ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP2010050267A (ja) * 2008-08-21 2010-03-04 Showa Denko Kk 半導体装置および半導体装置の製造方法
JP2011044688A (ja) * 2009-07-21 2011-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115942A (ja) * 2014-12-17 2016-06-23 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 半導体デバイス、および半導体デバイスを製作する方法
US10199514B2 (en) 2014-12-17 2019-02-05 Infineon Technologies Austria Ag Methods for manufacturing a semiconductor device having a non-ohmic contact formed between a semiconductor material and an electrically conductive contact layer
US10431698B2 (en) 2014-12-17 2019-10-01 Infineon Technologies Austria Ag Semiconductor device with non-ohmic contact between SiC and a contact layer containing metal nitride
JP2023027415A (ja) * 2015-04-14 2023-03-01 ローム株式会社 ダイオード
JP2016207881A (ja) * 2015-04-24 2016-12-08 富士電機株式会社 炭化ケイ素半導体装置の製造方法
JP2018085379A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2790225B1 (en) 2019-01-23
WO2013084620A1 (ja) 2013-06-13
CN103918081A (zh) 2014-07-09
US8765523B2 (en) 2014-07-01
EP2790225A1 (en) 2014-10-15
US20130149850A1 (en) 2013-06-13
EP2790225A4 (en) 2015-07-15

Similar Documents

Publication Publication Date Title
WO2013084620A1 (ja) 半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP5928101B2 (ja) ＳｉＣ半導体デバイスの製造方法
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
US9768260B2 (en) Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
WO2014136477A1 (ja) 炭化珪素半導体装置の製造方法
TWI796446B (zh) 溝槽式金氧半型肖特基二極體及其製造方法
JP2016178336A (ja) 半導体装置の製造方法
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2013251419A (ja) 炭化珪素半導体装置およびその製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP6068918B2 (ja) 半導体装置およびその製造方法
JP5704003B2 (ja) 半導体装置の製造方法
JP3856729B2 (ja) 半導体装置およびその製造方法
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP6183234B2 (ja) 半導体装置および半導体装置の製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2011119585A (ja) 半導体装置の製造方法
JP2013065871A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160322