JP2013038317A - 半導体装置および基板 - Google Patents

Abstract

【課題】アライメントマークを用いて形成される半導体装置であり、ダイシングおよびクラックに起因する半導体チップの品質低下を抑制し、半導体チップの微細化を容易にすることが可能な構成を有する半導体装置および基板を提供する。
【解決手段】主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路ＩＣと、多層構造回路ＩＣのうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁ＧＲと、最上層と同一の層に形成される位置合わせマークＭ２Ｂとを備える。上記位置合わせマークＭ２Ｂは少なくとも一部において保護壁ＧＲと接するように形成される。
【選択図】図２

Description

本発明は半導体装置および基板に関し、特に、位置合わせマークを有する半導体装置、および当該半導体装置が形成される基板に関する。

１枚の半導体基板（ウェハ）の主表面上に複数のたとえば集積回路が同時に形成される技術により提供される製品（半導体装置）は、多くはダイシングと呼ばれる技術により、個々の集積回路ごとに単一の製品（半導体チップ）となるように切断された状態で用いられる。ウェハの主表面上にはいわゆるアライメントマークが形成される。アライメントマークには、たとえばいわゆるレーザトリミング時に位置合わせするためのアライメントマーク（ＬＴ（Ｌａｓｅｒ Ｔｒｉｍｍｉｎｇ）用アライメントマーク）、およびフォトマスクを所望の位置に重ね合わせるためのアライメントマーク（重ね合わせ用アライメントマーク）がある。なおＬＴ用アライメントマークと重ね合わせ用アライメントマークとは用途としての相違を意味するものであり、本願明細書において用いた文言での用途に限定されるものではない。すなわち、ＬＴ用アライメントマークと記載されるマークが重ね合わせ用アライメントマークとして用いられたり、あるいは逆に重ね合わせ用アライメントマークがＬＴ用アライメントマークとして用いられたりしてもよい。

たとえば特開２００８−２８２４３号公報（特許文献１）には、上記のアライメントマークが、ダイシングの際にウェハが切断されることにより形成されるライン（スクライブライン）上に形成される。たとえば特開２００６−３０３０７３号公報（特許文献２）においては、集積回路への水分の浸入および集積回路の腐食の抑制の目的で、集積回路の外周部にガードリングと呼ばれる壁が形成される。

上記のガードリングは集積回路を外側（周辺部）から保護するものであるが、上記集積回路を上方から保護するために、いわゆるパッシベーション膜などの保護膜やポリイミド膜が形成されることがある。集積回路の上面が保護膜やポリイミド膜で覆われることにより、集積回路は水分や堆積物などから保護される。一例として、当該保護膜およびポリイミド膜を有する半導体装置がたとえば特開２００３−２８２４８４号公報（特許文献３）に開示される。

特開２００８−２８２４３号公報および特開２００３−２８２４８４号公報においては、スクライブラインと重なる位置にアライメントマークが形成される。しかしたとえば特開２０１０−１２９６９５号公報（特許文献４）に開示されるように、アライメントマークは半導体チップ内に形成されてもよい。

たとえば特開２００３−２８２４８４号公報の半導体装置は、スクライブラインが形成されうる領域（スクライブライン領域）に保護膜およびポリイミド膜が形成される。このためダイシング時には保護膜およびポリイミド膜が切断される。この切断された保護膜およびポリイミド膜を起点として、保護膜およびポリイミド膜には外部応力によるクラックを形成することがある。この保護膜およびポリイミド膜のクラックによりガードリングが断線し、集積回路に対する耐水効果が低下し、さらに半導体チップの信頼性が低下することが知られている。このようなクラックや断線の原因となる外部応力を分散、低減することを目的として、たとえば特開平２−７７１３１号公報（特許文献５）においては、ガードリングにスリットが形成された半導体装置が開示されている。またたとえば特開２０１１−２９４３０号公報（特許文献６）に開示される半導体装置のガードリングは、上記と同様の目的により、２層の配線層と、配線層間を接続するビアとにより構成されている。さらにたとえば特開平７−２０１８５５号公報（特許文献７）に開示される半導体装置のガードリングは、上記と同様の目的により、蛇行状に屈曲または湾曲したパターンにより構成されている。

特開２００８−２８２４３号公報 特開２００６−３０３０７３号公報 特開２００３−２８２４８４号公報 特開２０１０−１２９６９５号公報 特開平２−７７１３１号公報 特開２０１１−２９４３０号公報 特開平７−２０１８５５号公報

特開２００８−２８２４３号公報および特開２００３−２８２４８４号公報の半導体装置のようにスクライブラインと重なる位置にアライメントマークが形成される場合、ダイシングによりアライメントマークが切断される。すると切れ残ったアライメントマークは切断される前に比べてこれが形成される下地との密着面積が縮小するため、密着力が減少することにより、下地から剥がれたり捲れあがったりしてその後の実装工程での不良を発生する可能性がある。また切れ残ったアライメントマークが、集積回路に形成されるボンディングパッド間に付着したり、ボンディングパッド同士を短絡したりすることにより、半導体チップの歩留まりや信頼性を低下させる可能性がある。

特開２０１０−１２９６９５号公報の半導体装置は、半導体チップ内にアライメントマークが形成されるため、上記のような問題は解消される。しかし半導体チップ内にアライメントマークが形成されれば、当該マークの形状、大きさ、配置場所等によっては、半導体チップのサイズを縮小することが困難になる可能性がある。特開平７−２０１８５５号公報のようにガードリングを蛇行させる場合においても同様に、半導体チップのサイズを縮小することが困難になる可能性がある。

特開平２−７７１３１号公報および特開２０１１−２９４３０号公報に開示される半導体装置のようにガードリングにスリットやビアを設ける場合、たとえば半導体チップがより微細化された場合に、ガードリングをより細線化することが困難となる。これはスリットやビアを有するためにガードリングの構成が複雑になるためである。

特開２００６−３０３０７３号公報にはガードリングの構成のみが開示されており、上記の各課題を解決する構成について開示も示唆もされていない。

本発明は、上記の各課題に鑑みなされたものである。その目的は、アライメントマークを用いて形成される半導体装置であり、ダイシングおよびクラックに起因する半導体チップの品質低下を抑制し、半導体チップの微細化を容易にすることが可能な構成を有する半導体装置および基板を提供することである。

本発明においては、半導体装置の回路構造を取り囲むように配置される保護壁と、シリコン等の半導体ウェハから上記半導体装置を分離切断するためのスクライブ領域（スクライブライン）と上記保護壁との間に設けた位置合わせマーク、および上記スクライブ領域（スクライブライン）に接しないように形成される保護膜とから構成される。

以下、実施例に応じた構成を記載する。
本発明の一実施例による半導体装置は以下の構成を備えている。

上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層に形成される位置合わせマークとを備える。上記位置合わせマークは少なくとも一部において保護壁と接するように形成される。

本発明の他の実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層において、保護壁と間隔を隔てて保護壁の外側に形成される位置合わせマークと、最上層における多層構造回路の上面を覆う保護膜とを備える。上記位置合わせマークは、半導体基板の端部における断面と間隔を隔てて形成される。上記保護膜は、位置合わせマークの上面の少なくとも一部および保護壁を覆う。

本発明のさらに他の実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層に形成される位置合わせマークと、最上層における多層構造回路の上面を覆う保護膜とを備える。上記位置合わせマークは、半導体基板の端部における断面と間隔を隔てて形成される。上記保護膜は平面視において開口部を有している。平面視において開口部に対向するように保護壁の外側に形成される位置合わせマークの上面の少なくとも一部は、保護膜で覆われる。

本発明の一実施例によれば、位置合わせマークが保護壁と接するように形成されるため、ダイシングにより当該半導体装置が形成される際に位置合わせマークが切断されない。このため、位置合わせマークが切断されることに起因する、集積回路のボンディングパッド間の短絡などの不具合を抑制することができる。また位置合わせマークが保護壁に囲まれたチップ領域にも位置合わせマークが形成されないため、位置合わせマークがチップ領域の面積の一部を占有することに起因して、半導体チップのサイズ縮小が妨げられる可能性を排除することができる。

本発明の他の実施例によれば、位置合わせマークは半導体基板の端部における断面と間隔を隔てるように形成されるため、ダイシングにより当該半導体装置が形成される際に位置合わせマークが切断されない。このため、位置合わせマークが切断されることに起因する、集積回路のボンディングパッド間の短絡などの不具合を抑制することができる。位置合わせマークの少なくとも一部が保護膜に覆われても、当該位置合わせマークは切断されないため、ダイシングの際に保護膜にクラックが形成された半導体装置が提供される可能性を低減することができる。また位置合わせマークが保護壁に囲まれたチップ領域にも位置合わせマークが形成されないため、位置合わせマークがチップ領域の面積の一部を占有することに起因して、半導体チップのサイズ縮小が妨げられる可能性を排除することができる。

本発明のさらに他の実施例によれば、保護膜に形成された開口部に対向する位置合わせマークが保護膜で覆われる。このため、開口部の近傍における保護膜が、位置合わせマークを覆う保護膜により補強される。このためダイシングの際に保護膜にクラックが形成された半導体装置が提供される可能性を低減することができる。

本実施の形態１に係る半導体装置が複数配置されたウェハの状態を示す概略平面図である。 本実施の形態１の第１例に係るチップ領域およびスクライブライン領域が形成され、図１のスクライブライン領域において切断された、単一の半導体装置としての半導体チップにおける、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態１の第２例に係るチップ領域およびスクライブライン領域が形成され、図１のスクライブライン領域において切断された、単一の半導体装置としての半導体チップにおける、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態１の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態１の第３例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態１の第４例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態１の第５例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態２に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態３の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態３の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。 本実施の形態３の第２例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態４の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態４の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。 本実施の形態４の第２例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態４の第３例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態５の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態５の第１例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。 本実施の形態５の第２例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。 本実施の形態５の第３例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。

以下、本実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてウェハ状態の半導体装置について説明する。

図１を参照して、半導体ウェハＳＷには、複数の集積回路（特に多層構造回路）が形成されたチップ領域ＩＭＣが形成されている。半導体ウェハＳＷは、たとえばシリコンなどの半導体結晶からなる半導体基板を含んでいる。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、アレイ状に配置されている。複数のチップ領域ＩＭＣの周囲の領域がスクライブライン領域ＳＬＲとなっている。スクライブライン領域ＳＬＲは、半導体ウェハＳＷを個々の半導体チップＣＨＰに分割するために切断される領域である。スクライブライン領域ＳＬＲにおいて半導体ウェハＳＷが個々のチップ領域ＩＭＣごとに分割されることにより、半導体ウェハＳＷは複数個の半導体チップに分割される。

次に、本実施の形態としてチップ状態の半導体装置について説明する。
図２を参照して、本実施の形態の第１例に係る半導体チップＣＨＰは、スクライブライン領域ＳＬＲにおいて図１の半導体ウェハＳＷが個々のチップ領域ＩＭＣごとに分割されることにより、単一のチップ領域ＩＭＣを有するように形成されたものである。半導体チップＣＨＰは、これを形成するためにスクライブライン領域ＳＬＲにおいて半導体ウェハＳＷが実際に切断されるラインであるスクライブラインＳＬが端面となる。したがって図２は、図１中の丸点線「ＩＩ」で囲まれた領域の、特に最上層における金属配線などのパターンを示している。

半導体チップＣＨＰは、平面視において内側から順に、チップ領域ＩＭＣとガードリングＧＲ（保護壁）とスクライブライン領域ＳＬＲとを有している。チップ領域ＩＭＣとスクライブライン領域ＳＬＲとはガードリングＧＲにより区画されている。ガードリングＧＲはチップ領域ＩＭＣの平面視における最外周の近傍において、チップ領域ＩＭＣの周辺を囲む壁のように設けられている。これにより、チップ領域ＩＭＣに形成される多層構造回路ＩＣに水分が浸入し、当該多層構造回路ＩＣが損傷するのを抑制することができる。

ガードリングＧＲは、たとえば図に示すように平面視における矩形状を有し、チップ領域ＩＭＣの外枠を囲んでいる。ガードリングＧＲは、たとえば最上層において金属配線層を形成し、当該最上層よりも下側（半導体基板に近い側）の層においても金属配線層を形成し、最上層と下側の層との金属配線層同士が、たとえば導電性のビアにより電気的に接続される構成を有する。

チップ領域ＩＭＣの内側には、複数のボンディングパッドＢＰＤが形成されている。ボンディングパッドＢＰＤはたとえばアルミニウムや銅などの金属材料から形成されている。なお図２においてはボンディングパッドＢＰＤはたとえば正方形の平面形状を有しているが、これに限らず長方形などの任意の形状とすることができる。また図２においてはボンディングパッドＢＰＤは、長方形状のチップ領域ＩＭＣのうち長手方向（図の左右方向）にのみ複数並ぶように配置されているが、チップ領域ＩＭＣの短手方向（図の上下方向）にも同様のボンディングパッドＢＰＤが複数並ぶように配置されてもよい。またボンディングパッドＢＰＤは、多層構造回路ＩＣ上にも同様に配置されてもよい。

チップ領域ＩＭＣにおける複数のボンディングパッドＢＰＤに囲まれた領域には、多層構造回路ＩＣが形成されている。多層構造回路ＩＣには、たとえば図示しないＭＩＳ（Metal Insulator Semiconductor）トランジスタ、ダイオードなどの半導体素子を有しており、配線や絶縁層などの各種の薄膜パターンが複数積層されることにより集積回路を構成している。図２以降の各図は、いずれも多層構造回路ＩＣを構成する積層構造のうち最上層における金属配線などの薄膜パターンを示している。ボンディングパッドＢＰＤは、それらの半導体素子の各端子と電気的に接続されている。

積層構造のうち最上層において、ガードリングＧＲの少なくとも一部と接するように、たとえば複数のアライメントマークＭ２Ｂ（位置合わせマーク）が形成されている。積層構造のうち最上層におけるアライメントマークＭ２Ｂは、たとえばガードリングＧＲの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。アライメントマークＭ２Ｂは、平面視において三角形状を有している。アライメントマークＭ２ＢはガードリングＧＲの少なくとも一部と接することにより、スクライブラインＳＬと間隔を隔てて形成される。すなわちスクライブラインＳＬにおける半導体チップＣＨＰの端面の断面にはアライメントマークＭ２Ｂのパターンが露出しないように形成される。ここで図２に示すように、アライメントマークＭ２Ｂは、平面視において長方形状であるガードリングＧＲの長手方向および短手方向の双方と接する態様であってもよいし、たとえばガードリングＧＲの長手方向のみと接する態様であってもよい。

また、ガードリングＧＲの外側であるスクライブライン領域ＳＬＲに、ガードリングＧＲと間隔を隔てて（すなわちガードリングＧＲと接しないように）、たとえば複数のアライメントマークＭ１Ａが形成されてもよい。アライメントマークＭ１Ａは平面視において矩形状（たとえば正方形状）を有している。ガードリングＧＲと間隔を隔ててチップ領域ＩＭＣの外側のスクライブライン領域ＳＬＲに形成されるアライメントマークＭ１Ａは、スクライブラインＳＬと間隔を隔てて形成される。すなわちスクライブラインＳＬにおける半導体チップＣＨＰの端面の断面にはアライメントマークＭ１Ａのパターンが露出しないように形成される。

図２に示すアライメントマークＭ２Ｂ，Ｍ１Ａは、チップ領域ＩＭＣに形成される多層構造回路のうち最上層における位置合わせマークである。すなわちアライメントマークＭ２Ｂ，Ｍ１Ａは、レーザトリミング（ＬＴ）用アライメントマークである。レーザトリミングとは、たとえば多層構造回路ＩＣの一部として形成される、図示されないヒューズ配線にレーザを照射してヒューズ配線を溶融切断する技術である。このレーザトリミングの際にレーザを照射する位置を調整するために、上記のＬＴ用アライメントマークＭ２Ｂ，Ｍ１Ａが用いられる。

なお図２においては、アライメントマークＭ２ＢとアライメントマークＭ１Ａとは、互いに平面視におけるガードリングＧＲが延在する方向（図の左右方向および上下方向）に関して対向しないように配置されている。アライメントマークは上記のような配置態様を有していてもよいが、たとえばアライメントマークＭ２ＢとアライメントマークＭ１Ａとが上記方向に関して互いに対向するように配置されてもよい。

図３を参照して、本実施の形態の第２例に係る半導体チップＣＨＰは、図２の半導体チップＣＨＰと大筋で同様の構成を有している。しかし図３の半導体チップＣＨＰは、積層構造のうち最上層の金属配線などのパターンの上面が保護膜ＰＴで覆われている。この点において図３の半導体チップＣＨＰは図２の半導体チップＣＨＰと異なっている。

保護膜ＰＴは、たとえばパッシベーション膜としてのシリコン窒化膜１層からなるものであってもよいが、上記パッシベーション膜とたとえばポリイミドの薄膜とが積層された構成を有していてもよい。保護膜ＰＴは半導体チップＣＨＰの多層構造回路ＩＣに水分等が浸入しないように上方から保護する目的で形成される。したがって保護膜ＰＴはチップ領域ＩＭＣを上方から覆うように形成される。

しかし保護膜ＰＴはガードリングＧＲおよび、少なくとも一部においてガードリングＧＲと接するアライメントマークＭ２Ｂを上方から覆うように形成される。ここで保護膜ＰＴはアライメントマークＭ２Ｂの平面視における全面を覆うように形成されてもよいし、アライメントマークＭ２Ｂの平面視における一部を覆うように形成されてもよい。ただし保護膜ＰＴは、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。

また、ボンディングパッドＢＰＤが形成される領域の真上においては保護膜ＰＴは形成されず、ボンディングパッドＢＰＤの表面が露出する態様となっている。すなわち保護膜ＰＴはボンディングパッドＢＰＤと平面的に重なる領域において開口部を有している。このためボンディングパッドＢＰＤとトランジスタ、ダイオードなどとの電気的な接続が可能となる。

図４以降においては、ダイシングがなされる前の半導体ウェハＳＷの一部として、チップ領域ＩＭＣ等を含む領域を示している。図４を参照して、半導体ウェハＳＷには図２のチップ領域ＩＭＣが複数並び、複数のチップ領域ＩＭＣに挟まれた領域にはスクライブライン領域ＳＬＲが配置される。ダイシングの際にはスクライブライン領域ＳＬＲの一部にスクライブラインＳＬが形成されることにより、半導体ウェハＳＷは複数の半導体チップＣＨＰに分割される。

図５を参照して、本実施の形態の第３例に係る半導体ウェハの、チップ領域ＩＭＣ等が形成される領域の最上層の金属配線などの構成は、基本的に図４に示す本実施の形態の第１例に係る半導体ウェハと同様である。しかし図５においては、積層構造のうち最上層において、ガードリングＧＲの少なくとも一部と接するように、たとえば複数のアライメントマークＭ２Ｂに加えて、ＬＴ用アライメントマークＭ２Ａ（位置合わせマーク）が形成されている。アライメントマークＭ２Ａは、平面視において矩形状（たとえば正方形状）を有している。またガードリングＧＲと間隔を隔てて、たとえばＬＴ用アライメントマークＭ１Ｂが形成されていてもよい。

アライメントマークＭ１Ｂはたとえば平面視においてアライメントマークＭ２Ａと対向するように、スクライブライン領域ＳＬＲに形成されている。アライメントマークＭ１Ｂは、スクライブラインＳＬと間隔を隔てて形成される。すなわちスクライブラインＳＬにおける半導体チップＣＨＰの端面の断面にはアライメントマークＭ１Ｂのパターンが露出しないように形成される。図５においてアライメントマークＭ１Ｂは長尺矩形状（長方形状）を有しているが、アライメントマークＭ１Ｂの平面形状はこれに限られない。またアライメントマークＭ２ＡもスクライブラインＳＬと間隔を隔てるように形成され、ガードリングＧＲの少なくとも一部と接するように形成される。

なお、積層構造のうち最上層におけるアライメントマークＭ１Ａ，Ｍ１Ｂ，Ｍ２Ａは、たとえばアライメントマークＭ２ＢおよびガードリングＧＲの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。

図５においては、平面視におけるガードリングＧＲが延在する方向（図の左右方向および上下方向）に関して、アライメントマークＭ１ＢとアライメントマークＭ２Ａとが互いに対向するように配置されている。しかしたとえばアライメントマークＭ１ＢとアライメントマークＭ２Ｂとが互いに対向するように配置されてもよい。

図６を参照して、本実施の形態の第４例に係る半導体ウェハは、チップ領域ＩＭＣ等が形成される領域の最上層の金属配線などの構成は、基本的に図５に示す本実施の形態の第３例に係る半導体ウェハと同様である。しかし図６においては、図５におけるアライメントマークＭ１Ｂが形成されておらず、最上層のＬＴ用アライメントマークとしてはガードリングＧＲの少なくとも一部と接するアライメントマークＭ２Ａ，Ｍ２Ｂのみが形成される。このようにガードリングＧＲの少なくとも一部と接するアライメントマークＭ２Ａ，Ｍ２Ｂのみを有する構成であってもよい。

図７を参照して、本実施の形態の第５例に係る半導体ウェハは、チップ領域ＩＭＣ等が形成される領域の最上層の金属配線などの構成は、基本的に図６に示す本実施の形態の第４例に係る半導体ウェハと同様である。しかし図７においては、積層構造のうち最上層の金属配線などのパターンの上面が保護膜ＰＴで覆われている。保護膜ＰＴはガードリングＧＲおよび、少なくとも一部においてガードリングＧＲと接するアライメントマークＭ２Ａ，Ｍ２Ｂを上方から覆うように形成される。ここで保護膜ＰＴはアライメントマークＭ２Ｂの平面視における全面を覆うように形成されてもよいし、アライメントマークＭ２Ｂの平面視における一部を覆うように形成されてもよい。ただし保護膜ＰＴは、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。

次に、本実施の形態の作用効果について説明する。
本実施の形態のそれぞれの例においては、ＬＴ用アライメントマークＭ２Ａ，Ｍ２Ｂが、少なくとも一部においてガードリングＧＲと接するように形成される。このためアライメントマークＭ２Ａ，Ｍ２Ｂは、たとえばアライメントマークＭ１Ａ，Ｍ１ＢのようにガードリングＧＲと間隔を隔てる場合に比べて、全体的にガードリングＧＲとの間隔が小さくなる位置に配置される。平面視における少なくとも一部においてガードリングＧＲと接するように形成されたアライメントマークＭ２Ａ，Ｍ２Ｂと、ガードリングＧＲとを合わせてガードリング領域であると考えれば、本実施の形態の半導体チップＣＨＰは、平面視において内側から順に、チップ領域ＩＭＣ、ガードリング領域、スクライブライン領域ＳＬＲが配置された構成を有する。アライメントマークＭ２Ａ，Ｍ２Ｂによりガードリング領域の一部がスクライブライン領域ＳＬＲに入り込む場合もあるが、全般にアライメントマークＭ２Ａ，Ｍ２ＢがスクライブラインＳＬに到達する程度にガードリングＧＲから外側へ隔てた位置に配置される可能性が低減される。

したがって、アライメントマークＭ２Ａ，Ｍ２Ｂがダイシング時にダイシング装置により切断される可能性が低減される。このため、ダイシング装置による切断により剥離したアライメントマークＭ２Ａ，Ｍ２Ｂが隣接する１対のボンディングパッドＢＰＤ同士を電気的に接続することにより短絡させるなどの実装不良の発生を抑制することができる。また剥離したアライメントマークＭ２Ａ，Ｍ２Ｂが多層構造回路ＩＣの一部に付着して当該部分の回路を短絡させるなどの実装不良の発生を抑制することができる。

その他、アライメントマークＭ２Ａ，Ｍ２Ｂがチップ領域ＩＭＣの上部に付着することによりチップ領域ＩＭＣの上面の平坦性が崩れ、そのために半導体装置のパッケージングの際に用いる樹脂等の流路が乱れ、当該樹脂のボイドが発生する現象を抑制することができる。したがって形成される半導体装置の品質を向上することができる。

またアライメントマークＭ２Ａ，Ｍ２Ｂが、少なくとも一部においてガードリングＧＲと接するため、アライメントマークＭ２Ａ，Ｍ２Ｂをチップ領域ＩＭＣの内部に配置する必要性が低減される。本実施の形態のそれぞれのアライメントマークＭ２Ａ，Ｍ２ＢはいずれもガードリングＧＲと接しながら、ガードリングＧＲの外側に向くように配置される。このためアライメントマークＭ２Ａ，Ｍ２Ｂがチップ領域ＩＭＣの平面視における面積の一部を占有することにより、チップ領域ＩＭＣを含む半導体チップＣＨＰの微細化（縮小化）が困難になる可能性が低減される。すなわち半導体チップＣＨＰ（チップ領域ＩＭＣ）の更なる縮小化（微細化）が容易に実現できる。

上記のようにチップ領域ＩＭＣの上面を保護膜ＰＴ（たとえば保護膜およびポリイミド膜）により覆う場合、図３および図７を参照して、保護膜ＰＴがガードリング領域、すなわちガードリングＧＲに接するアライメントマークＭ２Ａ，Ｍ２Ｂを覆う。このようにすれば、上方からの保護膜ＰＴの保護により、アライメントマークＭ２Ａ，Ｍ２Ｂが剥離するなどの不具合の発生を抑制することができる。

ただし上記のように、保護膜ＰＴはアライメントマークＭ２Ａ，Ｍ２Ｂを含むガードリング領域を覆うものの、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。このようにすれば、たとえばダイシング時にダイシング装置により保護膜ＰＴが切断されなくなる。このため切断された保護膜ＰＴを起点としたクラックが当該保護膜ＰＴに発生し、保護膜ＰＴの多層構造回路ＩＣに対する耐水効果が低下するなどの不具合の発生を抑制することができる。

またたとえばアライメントマークＭ２Ｂのように、平面視において三角形状を有するアライメントマークは、たとえば半導体チップＣＨＰが後工程において樹脂により封止される際に、ガードリングＧＲに加わる外部応力を分散、低減する効果を高めることができる。ガードリングＧＲに加わる力が緩和されるため、当該外部応力に起因するクラックの発生などが抑制され、その結果、チップ領域ＩＭＣの内部（たとえば多層構造回路ＩＣ）への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。

（実施の形態２）
本実施の形態は、実施の形態１と比較して、アライメントマークの構成において異なっている。以下、図８を参照しながら、本実施の形態の構成について説明する。

図８を参照して、本実施の形態における半導体ウェハの、チップ領域ＩＭＣ等が形成される領域の最上層は、ガードリングＧＲの外側であるスクライブライン領域ＳＬＲに、ガードリングＧＲと間隔を隔てて（すなわちガードリングＧＲと接しないように）、たとえば複数のアライメントマークＭ１Ａ（位置合わせマーク）が形成される。図８のアライメントマークＭ１Ａは実施の形態１におけるアライメントマークＭ１Ａと同様の構成を有している。すなわちアライメントマークＭ１Ａはスクライブライン領域ＳＬＲに入り込むことはあるものの、スクライブラインＳＬ（半導体チップＣＨＰの端部における断面）と間隔を隔てて形成される。

本実施の形態においては、少なくとも一部においてガードリングＧＲと接するように形成される、実施の形態１におけるアライメントマークＭ２Ａ，Ｍ２Ｂに相当するＬＴ用アライメントマークは形成されていない。またアライメントマークＭ１Ａのようにたとえば正方形の平面形状を有するマークの代わりに、たとえばアライメントマークＭ１Ｂのような長方形の平面形状を有するマークが用いられてもよい。

図８においては、アライメントマークＭ１ＡはガードリングＧＲの延在する方向に関して３つ１組となるように（３つごとに上記延在する方向に関する間隔が他に比べて広くなるように）配置されている。しかし隣接するアライメントマークＭ１Ａの間隔は任意であり、たとえばすべての隣接するアライメントマークＭ１Ａの間隔がほぼ等しくなるように配置してもよい。

図８においては、積層構造のうち最上層の金属配線などのパターンの上面が保護膜ＰＴで覆われている。保護膜ＰＴは実施の形態１と同様に、パッシベーション膜としてのシリコン窒化膜１層のみからなってもよいし、パッシベーション膜とたとえばポリイミドの薄膜とが積層された構成を有していてもよい。

保護膜ＰＴはガードリングＧＲおよび、アライメントマークＭ１Ａ（Ｍ１Ｂ）を上方から覆うように形成される。ここで保護膜ＰＴはアライメントマークＭ１Ａ（Ｍ１Ｂ）の平面視における全面を覆うように形成されてもよいし、アライメントマークＭ１Ａ（Ｍ１Ｂ）の平面視における一部を覆うように形成されてもよい。すなわち保護膜ＰＴはアライメントマークＭ１Ａ（Ｍ１Ｂ）の上面の少なくとも一部、およびガードリングＧＲを覆うように形成される。ただし保護膜ＰＴは、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。

本実施の形態の構成は、実施の形態１の構成と比較して、以上の点において異なっており、他の点においては実施の形態１の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。

次に、本実施の形態の作用効果について説明する。
本実施の形態のように、ＬＴ用アライメントマークＭ１ＡがガードリングＧＲと間隔を隔てる場合においても、当該アライメントマークＭ１Ａが半導体チップＣＨＰの端部における断面と間隔を隔てて形成されれば、ダイシング装置により切断されることはない。このため、本実施の形態においても実施の形態１と同様に、ダイシング装置による切断により剥離したアライメントマークＭ１Ａが隣接する１対のボンディングパッドＢＰＤ同士を電気的に接続することにより短絡させるなどの実装不良の発生を抑制することができる。また剥離したアライメントマークＭ１Ａが多層構造回路ＩＣの一部に付着して当該部分の回路を短絡させるなどの実装不良の発生を抑制することができる。

その他、アライメントマークＭ１Ａがチップ領域ＩＭＣの上部に付着することによりチップ領域ＩＭＣの上面の平坦性が崩れ、そのために半導体装置のパッケージングの際に用いる樹脂等の流路が乱れ、当該樹脂のボイドが発生する現象を抑制することができる。したがって形成される半導体装置の品質を向上することができる。

また本実施の形態において、アライメントマークＭ１Ａ（Ｍ１Ｂ）はチップ領域ＩＭＣ（ガードリングＧＲに囲まれた領域）の外側に形成される。このため実施の形態１と同様に、アライメントマークＭ１Ａ（Ｍ１Ｂ）がチップ領域ＩＭＣの平面視における面積の一部を占有することにより、チップ領域ＩＭＣを含む半導体チップＣＨＰの微細化（縮小化）が困難になる可能性が低減される。すなわち半導体チップＣＨＰ（チップ領域ＩＭＣ）の更なる縮小化（微細化）が容易に実現できる。

また本実施の形態においては、チップ領域ＩＭＣの多層構造回路ＩＣを上方から覆う保護膜ＰＴが、アライメントマークＭ１Ａ（Ｍ１Ｂ）の少なくとも一部、およびガードリングＧＲを覆う構成を有する。このようにすれば、このようにすれば、上方からの保護膜ＰＴの保護により、アライメントマークＭ１Ａ，Ｍ１Ｂが剥離するなどの不具合の発生を抑制することができる。

なお上記のように、アライメントマークＭ１Ａ（Ｍ１Ｂ）はダイシング装置により切断されることがない。このため当該アライメントマークＭ１Ａ（Ｍ１Ｂ）の上面が保護膜ＰＴで覆われたとしても、ダイシング時に保護膜ＰＴが切断されてクラック（破れ）の起点を形成する可能性が低減される。その結果、チップ領域ＩＭＣの内部（たとえば多層構造回路ＩＣ）への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。

実施の形態２は、以上に述べた各点についてのみ、実施の形態１と異なる。すなわち、実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に準ずる。

（実施の形態３）
本実施の形態は、実施の形態１と比較して、ボンディングパッドＢＰＤが形成される領域およびガードリングＧＲの構成において異なっている。以下、図９〜図１１を参照しながら、本実施の形態の構成について説明する。

図９を参照して、本実施の形態の第１例においては、ボンディングパッドＢＰＤが配置される領域の一部において、ヒューズ配線ＦＳが配置されることが図示されている。図１０において、図９に示す上層の保護膜ＰＴの形成状態を示す。ヒューズ配線ＦＳは上方から照射されるレーザを受けることにより溶融切断され、回路の不良部分を正常に機能する回路から切り離すなどの用途に用いられる配線である。このため図９および図１０を参照して、ヒューズ配線ＦＳの真上においては、ボンディングパッドＢＰＤの真上と同様に保護膜ＰＴは形成されず、ヒューズ配線ＦＳの表面が露出した態様となっている。すなわち保護膜ＰＴはボンディングパッドＢＰＤおよびヒューズ配線ＦＳと平面的に重なる領域において開口部を有している。

本実施の形態における半導体ウェハの、チップ領域ＩＭＣ等が形成される領域の最上層について、上記保護膜ＰＴの開口部に対向する領域におけるガードリングＧＲの平面視における幅（太さ）が、開口部に対向する領域以外の領域におけるガードリングＧＲの平面視における幅（太さ）よりも広くなっている。すなわちガードリングＧＲは、その長辺方向または（ボンディングパッドＢＰＤが図示されないが）短辺方向において、ボンディングパッドＢＰＤまたはヒューズ配線ＦＳと平面視において対向する領域におけるガードリングＧＲ１（第１の保護壁）と、ボンディングパッドＢＰＤおよびヒューズ配線ＦＳのいずれとも平面視において対向しない領域におけるガードリングＧＲ２（第２の保護壁）とを有している。ガードリングＧＲ１の幅は、ガードリングＧＲ２の幅よりも広く（太く）なっている。このため、ボンディングパッドＢＰＤまたはヒューズ配線ＦＳと、ガードリングＧＲ１の最も外側との、図の上下方向に関する最短距離ｄ１は、ボンディングパッドＢＰＤまたはヒューズ配線ＦＳと、ガードリングＧＲ２の最も外側との、図の上下方向に関する最短距離ｄ２よりも長くなっている。

なお、たとえば図９のヒューズ配線ＦＳとこれの左右側に隣接するボンディングパッドＢＰＤとの間には、わずかに開口部が形成されない領域が存在するが、この領域に対向するガードリングは、ヒューズ配線ＦＳなどに対向するガードリングＧＲ１と同じ幅を有している。これに対して、たとえば図９においてヒューズ配線ＦＳの左側に隣接するボンディングパッドＢＰＤと、これのさらに左側に隣接するボンディングパッドＢＰＤとの間には、上記ヒューズ配線ＦＳとこれに隣接するボンディングパッドＢＰＤとの間隔よりも広い間隔が存在する。上記広い間隔が存在する領域に対向するガードリングは、ガードリングＧＲ１よりも幅の狭い（細い）ガードリングＧＲ２となっている。

すなわち幅の広いガードリングＧＲ１が形成される領域は、ガードリングＧＲのうち、保護膜ＰＴの開口部およびその近傍の領域に対向する領域であり、ガードリングＧＲ２が形成される領域は、保護膜ＰＴの開口部およびその近傍の領域のいずれにも該当しない領域に対向する領域である。たとえばヒューズ配線ＦＳおよびボンディングパッドＢＰＤの開口部からの距離が、個々のボンディングパッドＢＰＤの平面視における１辺の長さよりも短い領域に対向するガードリングは、その幅が広いガードリングＧＲ１となる。隣接する１対のボンディングパッドＢＰＤの間に挟まれた領域についても同様であり、たとえば当該１対のボンディングパッドＢＰＤの間の距離が、ボンディングパッドＢＰＤの１辺の長さよりも短い場合には、当該領域に対向するガードリングは、その幅が広いガードリングＧＲ１となる。

以上はガードリングＧＲの平面視における長手方向（図の左右方向）に関する説明であるが、短手方向（図の上下方向）に関しても同様に、ボンディングパッドＢＰＤによる保護膜ＰＴの開口部およびその近傍の領域に対向するガードリングはその幅が広いガードリングＧＲ１となっており、それ以外の領域に対向するガードリングはその幅が狭いガードリングＧＲ２となっている。

本実施の形態においても、たとえば実施の形態１と同様に、積層構造の最上層において、アライメントマークＭ２Ａ，Ｍ２Ｂが少なくとも一部においてガードリングＧＲ（ＧＲ１，ＧＲ２）と接するように形成されてもよい。一例として図９においては、ガードリングＧＲ２と接するようにアライメントマークＭ２Ａ，Ｍ２Ｂが形成されている。

図１１を参照して、本実施の形態の第２例に係る半導体ウェハは、図９〜図１０に示す本実施の形態の第１例に係る半導体ウェハのガードリングＧＲ１の外側であるスクライブライン領域ＳＬＲに、ガードリングＧＲと間隔を隔てて（すなわちガードリングＧＲと接しないように）、たとえば複数のアライメントマークＭ１Ａが形成された構成を有している。アライメントマークＭ１Ａの配置については、図８に示す実施の形態２と同様である。また図１１においては、チップ領域ＩＭＣを上方から覆う保護膜ＰＴが、ガードリングＧＲおよびアライメントマークＭ１Ａを上方から覆うように形成される。

保護膜ＰＴは、たとえば実施の形態２と同様に、アライメントマークＭ１Ａ（Ｍ１Ｂ）の少なくとも一部、およびガードリングＧＲを覆うように形成される。より具体的には、図１１において、平面視において保護膜ＰＴの開口部に対向するようにガードリングＧＲ１の外側に形成されるアライメントマークＭ１Ａ（Ｍ１Ｂ）の上面の少なくとも一部は保護膜ＰＴで覆われる。ただし保護膜ＰＴは、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。

本実施の形態の構成は、実施の形態１〜実施の形態２の構成と比較して、以上の点において異なっており、他の点においては実施の形態１〜実施の形態２の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。

次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態１〜実施の形態２の作用効果に加えて、以下の作用効果を有する。

本実施の形態においては、ガードリングＧＲが、平面視における幅の異なるガードリングＧＲ１とガードリングＧＲ２とを有する構成となっている。ガードリングＧＲ２に比べて幅が広いガードリングＧＲ１は、ボンディングパッドＢＰＤおよびヒューズ配線ＦＳによる保護膜ＰＴの開口部およびその近傍に対向する領域に形成される。

したがって、図９の距離ｄ１が距離ｄ２よりも長くなることから、幅の広いガードリングＧＲ１は、幅の狭いガードリングＧＲ２に比べて、その内側のボンディングパッドＢＰＤおよびヒューズ配線ＦＳに外部からの水分などが浸入しないよう保護する効果を高めることができる。

保護膜ＰＴの開口部であるボンディングパッドＢＰＤおよびヒューズ配線ＦＳが存在すれば、当該開口部を起点として水分が多層構造回路ＩＣなどの内部に浸入する可能性が高くなる。そこで本実施の形態のように、開口部（開口部に対向する領域）の近傍においてガードリングＧＲ１を他の領域のガードリングＧＲ２よりも幅を広く形成することにより、ガードリングＧＲ１は、開口部から水分が浸入する可能性をより確実に抑制することができる。

またボンディングパッドＢＰＤおよびヒューズ配線ＦＳによる保護膜ＰＴの開口部およびその近傍において、ガードリングＧＲ１の幅をガードリングＧＲ２の幅よりも広くすることにより、ガードリングＧＲ１に加わる外部応力（図９〜図１１中に太い矢印で示す）を分散したり低減したりすることができる。このためガードリングＧＲ１にクラックが形成されることに起因する、チップ領域ＩＭＣの内部への水分の浸入を抑制することができる。

また本実施の形態においては、保護膜ＰＴは、保護膜ＰＴの開口部が形成される領域（ヒューズ配線ＦＳおよびボンディングパッドＢＰＤの近傍の領域）に対向するように配置されるアライメントマークＭ１Ａ（Ｍ１Ｂ）の上面の少なくとも一部を覆う。保護膜ＰＴはスクライブラインＳＬから離れている。このような構成を有するために、ダイシングによりチップ領域ＩＭＣを分離切断する際に、スクライブラインＳＬとなる半導体チップＣＨＰの端面と、ボンディングパッドＢＰＤおよびヒューズ配線ＦＳの真上に設けた保護膜ＰＴの開口部との間の領域における、保護膜ＰＴのクラック（破れ）の発生を抑制することができる。このためチップ領域ＩＭＣの内部（たとえば多層構造回路ＩＣ）への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。

実施の形態３は、以上に述べた各点についてのみ、実施の形態１〜実施の形態２と異なる。すなわち、実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て実施の形態１〜実施の形態２に準ずる。

（実施の形態４）
本実施の形態は、実施の形態３と比較して、外部応力を分散、低減させる形状のマークを有する点において異なっている。以下、図１２〜図１５を参照しながら、本実施の形態の構成について説明する。

図１２を参照して、本実施の形態の第１例においては、チップ領域ＩＭＣ等が形成される領域の最上層の金属配線などの構成は、図９に示す実施の形態３の第１例と基本的に同様である。しかし図１２においては、たとえば平面視においてガードリングＧＲ２に対向するように、ガードリングＧＲ（ＧＲ２）の外側に応力緩和部ＳＴＳが形成されている。

応力緩和部ＳＴＳは、たとえば図５に示す長方形状のアライメントマークＭ１Ｂと同様に、平面視において長方形状を有している。応力緩和部ＳＴＳは、基本的にアライメントマークＭ１Ａ，Ｍ１Ｂ，Ｍ２Ａ，Ｍ２ＢおよびガードリングＧＲの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。応力緩和部ＳＴＳは、たとえば幅の異なるガードリングＧＲ１，ＧＲ２を有するガードリングＧＲの特にガードリングＧＲ２に対向するように、ガードリングＧＲの外側に配置される。すなわちガードリングＧＲ２はガードリングＧＲ１に比べて幅が狭いため、幅方向に関してガードリングＧＲ１の幅に対してスペースが形成される。図１２のようにたとえばガードリングＧＲ２がガードリングＧＲ１の矩形状のより内側（チップ領域ＩＭＣに近い側）に配置される場合には、ガードリングＧＲ１の矩形状のより外側（チップ領域ＩＭＣと間隔を隔てる側）においてスペースが形成される。このスペースの一部を埋めるように、応力緩和部ＳＴＳが形成される。

なお、たとえば応力緩和部ＳＴＳに対向するガードリングＧＲ２と接するように、アライメントマークＭ２Ｂなどが配置されていてもよい。

図１３を参照して、図１２に示す本実施の形態の第１例において、最上層の多層構造回路ＩＣなどを上方から覆う保護膜ＰＴが形成される場合には、当該保護膜ＰＴは、応力緩和部ＳＴＳの最上面を覆ってもよいし、覆わなくてもよい。一例として、図１３のガードリングＧＲの長手方向（図の左右方向）に対向する応力緩和部ＳＴＳは保護膜ＰＴに覆われるが、短手方向（図の上下方向）に対向する応力緩和部ＳＴＳは保護膜ＰＴに覆われない。

図１４を参照して、本実施の形態の第２例に係る半導体ウェハは、図１２〜図１３に示す本実施の形態の第１例に係る半導体ウェハにおけるガードリングＧＲ１の外側であるスクライブライン領域ＳＬＲに、ガードリングＧＲと間隔を隔てて（すなわちガードリングＧＲと接しないように）、たとえば複数のアライメントマークＭ１Ａが形成された構成を有している。アライメントマークＭ１Ａの配置については、たとえば図８に示す実施の形態２と同様である。また図１４においては、チップ領域ＩＭＣを上方から覆う保護膜ＰＴが、ガードリングＧＲおよびアライメントマークＭ１Ａを上方から覆うように形成される。保護膜ＰＴは、実施の形態２と同様に、アライメントマークＭ１Ａ（Ｍ１Ｂ）の上面の少なくとも一部、およびガードリングＧＲを覆うように形成される。その結果、図１３においては保護膜ＰＴに覆われなかった（ガードリングＧＲの短手方向に対向する）応力緩和部ＳＴＳについても、図１４においては必然的に保護膜ＰＴに覆われる。これは応力緩和部ＳＴＳよりもガードリングＧＲから見て外側にアライメントマークＭ１Ａが配置され、アライメントマークＭ１Ａの少なくとも一部が保護膜ＰＴに覆われるためである。ただし保護膜ＰＴは、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。

図１５を参照して、本実施の形態の第３例に係る半導体ウェハは、図１４に示す本実施の形態の第２例に係る半導体ウェハに、追加の応力緩和部ＳＴＳが形成された構成を有する。具体的には、図１５においては、たとえば平面視においてガードリングＧＲ１に対向するように、ガードリングＧＲ（ＧＲ１）の外側に応力緩和部ＳＴＳが形成されている。ガードリングＧＲ１の外側に形成される応力緩和部ＳＴＳは、ガードリングＧＲ２の外側に形成される応力緩和部ＳＴＳと同様の材料および平面形状を有している。

ガードリングＧＲ１に対向するように形成される応力緩和部ＳＴＳが配置される場合、保護膜ＰＴは、当該ガードリングＧＲ１に対向する応力緩和部ＳＴＳの上面の少なくとも一部を覆うように形成される。

また図１５においてもたとえば（ガードリングＧＲと間隔を隔てて配置される）アライメントマークＭ１Ａを有していてもよい。この場合、保護膜ＰＴは、ガードリングＧＲ１に対向する応力緩和部ＳＴＳの上面に加えて、アライメントマークＭ１Ａの上面の少なくとも一部、およびガードリングＧＲを覆うように形成される。図１５においては図１４に比べて少ない領域（平面図である図１５の下方）のみにアライメントマークＭ１Ａが配置されているが、たとえば図１４と同様にガードリングＧＲの周囲のほぼ全体を囲むようにアライメントマークＭ１Ａが配置されてもよい。

本実施の形態の構成は、実施の形態３の構成と比較して、以上の点において異なっており、他の点においては実施の形態３の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。

次に、本実施の形態の作用効果について説明する。
本実施の形態の応力緩和部ＳＴＳは、アライメントマークＭ１Ｂなどと形状が類似しており、かつ構成する材料も同様である。しかし応力緩和部ＳＴＳはアライメントマークＭ１ＢなどのＬＴ用のアライメントマークと異なり、ガードリングＧＲに加わる外部応力（図１２〜図１５中に太い矢印で示す）を分散および低減させる機能を有する。

ガードリングＧＲ２はガードリングＧＲ１に比べて幅が狭いため、ガードリングＧＲ２は相対的に容易に損傷を受ける可能性がある。このためガードリングＧＲ１とガードリングＧＲ２との幅の差分を補充するためにガードリングＧＲの最上層と同様の金属配線層によるパターンである応力緩和部ＳＴＳを該当箇所に形成することにより、いわば応力緩和部ＳＴＳがガードリングＧＲ２を補填する態様となる。このため応力緩和部ＳＴＳが形成された領域は、たとえこれに対向するガードリングＧＲ２が細く脆弱なものであったとしても、応力緩和部ＳＴＳがガードリングＧＲ２をいわば補強することにより、外部応力からチップ領域ＩＭＣの内部を保護する機能を高めることができる。したがって、たとえばチップ領域ＩＭＣへの水分の浸入などを抑制する機能を確保することができる。

なお平面視におけるガードリングＧＲ１に対向する領域に配置される応力緩和部ＳＴＳについても、ガードリングＧＲ２に対向する領域に配置される応力緩和部ＳＴＳと同様に、ガードリングＧＲ１からチップ領域ＩＭＣへの水分の浸入などを抑制する効果をいっそう高めることができる。

またガードリングＧＲ１が形成される領域は、これに対向する保護膜ＰＴの開口部（ヒューズ配線ＦＳおよびボンディングパッドＢＰＤ）が形成される領域である。したがってガードリングＧＲ１に対向する応力緩和部ＳＴＳの上面の少なくとも一部を保護膜ＰＴで覆うことにより、たとえば上記開口部から水分が浸入する可能性をより確実に抑制することができる。

実施の形態４は、以上に述べた各点についてのみ、実施の形態３と異なる。すなわち、実施の形態４について、上述しなかった構成や条件、手順や効果などは、全て実施の形態３に準ずる。

（実施の形態５）
本実施の形態は、実施の形態４と比較して、ガードリングＧＲと接触するように形成されるアライメントマークの形状において異なっている。以下、図１６〜図１９を参照しながら、本実施の形態の構成について説明する。

図１６を参照して、本実施の形態の第１例においては、チップ領域ＩＭＣ等が形成される領域の最上層の金属配線およびアライメントマークなどの構成は、図１２に示す実施の形態４の第１例と基本的に同様である。しかし図１６においては、たとえば平面視においてガードリングＧＲに接触するように、アライメントマークＭ２Ｂが形成されている。図１６のアライメントマークＭ２Ｂは、実施の形態１の図２におけるアライメントマークＭ２Ｂと同様に、平面視において三角形状を有しており、図２のアライメントマークＭ２Ｂと同様の構成を有している。

図１７を参照して、図１６に示す本実施の形態の第１例において、最上層の多層構造回路ＩＣなどを上方から覆う保護膜ＰＴが形成される場合には、当該保護膜ＰＴは、アライメントマークＭ２Ａ，Ｍ２Ｂを含むガードリングＧＲの最上面を覆う。これはたとえば実施の形態１の図３と同様であり、保護膜ＰＴはアライメントマークＭ２Ｂの平面視における全面を覆うように形成されてもよいし、アライメントマークＭ２Ｂの平面視における一部を覆うように形成されてもよい。ただし保護膜ＰＴは、スクライブライン領域ＳＬＲの全体（特にスクライブラインＳＬで示される、ダイシング装置により切断される領域）を覆わないように形成される。

図１８を参照して、本実施の形態の第２例に係る半導体ウェハは、図１６〜図１７に示す本実施の形態の第１例に係る半導体ウェハにおけるガードリングＧＲ１の外側であるスクライブライン領域ＳＬＲに、図１４と同様に、たとえば複数のアライメントマークＭ１Ａが形成された構成を有している。この点において、図１８の半導体ウェハは図１７の半導体ウェハと異なっている。保護膜ＰＴが最上層の多層構造回路ＩＣなどを覆う態様は図１４と同様である。

図１９を参照して、本実施の形態の第３例に係る半導体ウェハは、図１８に示す本実施の形態の第２例に係る半導体ウェハに、図１５と同様の（平面視においてガードリングＧＲ１の外側に対向するように配置される）追加の応力緩和部ＳＴＳが形成された構成を有する。この点において、図１９の半導体ウェハは図１８の半導体ウェハと異なっている。保護膜ＰＴが最上層の多層構造回路ＩＣなどを覆う態様は図１５と同様である。

なお図１９においては、応力緩和部ＳＴＳと平面視において重なる領域にはアライメントマークＭ２Ｂが形成されないが、この領域においてもアライメントマークＭ２Ｂが形成されてもよい。また図１９には示されないが、ここにもたとえば（図１４および図１５と同様に）アライメントマークＭ１Ａが配置されてもよい。

本実施の形態の構成は、実施の形態４の構成と比較して、以上の点において異なっており、他の点においては実施の形態４の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。

次に、本実施の形態の作用効果について説明する。
本実施の形態のように、ガードリングＧＲが幅（太さ）の異なるガードリングＧＲ１とガードリングＧＲ２とを有する場合においても、少なくとも一部においてガードリングＧＲと接し、三角形状を有するアライメントマークＭ２Ｂが形成されてもよい。この場合においても、当該アライメントマークＭ２Ｂは、たとえば実施の形態１と同様に、ガードリングＧＲに加わる外部応力（図１６〜図１９中に太い矢印で示す）を分散、低減する効果を高めることができる。

実施の形態５は、以上に述べた各点についてのみ、実施の形態４と異なる。すなわち、実施の形態５について、上述しなかった構成や条件、手順や効果などは、全て実施の形態４に準ずる。

（実施の形態６）
上記の実施の形態１〜実施の形態５においては、すべて半導体ウェハＳＷに形成される多層構造回路ＩＣのうち最上層と同一の層に形成されるガードリングＧＲやアライメントマークなどのパターンについて説明している。しかし、多層構造回路ＩＣのうち上記最上層よりも下側（半導体基板に近い側）の層についても、上記最上層と同様のパターンを有していてもよい。すなわち下側の層においても、上記のボンディングパッドＢＰＤ、ガードリングＧＲ、アライメントマークＭ１Ａ，Ｍ１Ｂ，Ｍ２Ａ，Ｍ２Ｂと同様のパターンが形成されてもよい。下側の層についても、実施の形態１〜実施の形態５と同様の効果を奏することができる。

なおこの場合、アライメントマークＭ１Ａ，Ｍ１Ｂ，Ｍ２Ａ，Ｍ２Ｂは、これらが形成される層の１つ上側（半導体基板から遠い側）の層をパターニング形成する際に位置合わせするために用いられる、重ね合わせ用アライメントマークである。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、アライメントマークおよびガードリングを有し、多層構造回路を有する半導体装置に、特に有利に適用されうる。

ＢＰＤ ボンディングパッド、ＣＨＰ 半導体チップ、ＦＳ ヒューズ配線、ＧＲ，ＧＲ１，ＧＲ２ ガードリング、ＩＣ 多層構造回路、ＩＭＣ チップ領域、Ｍ１Ａ，Ｍ１Ｂ，Ｍ２Ａ，Ｍ２Ｂ アライメントマーク、ＰＴ 保護膜、ＳＬ スクライブライン、ＳＬＲ スクライブライン領域、ＳＴＳ 応力緩和部、ＳＷ 半導体ウェハ。

Claims (13)

1. 主表面を有する半導体基板と、
   前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
   前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
   前記最上層と同一の層に形成される位置合わせマークとを備え、
   前記位置合わせマークは少なくとも一部において前記保護壁と接するように形成される、半導体装置。
2. 前記最上層における前記多層構造回路の上面を覆う保護膜をさらに有し、
   前記保護膜は、前記保護壁および前記位置合わせマークの上面を覆う、請求項１に記載の半導体装置。
3. 前記保護膜は平面視において開口部を有しており、
   前記保護壁は、前記開口部に対向する領域における第１の保護壁と、前記開口部に対向する領域以外の領域における第２の保護壁とを含み、
   前記第１の保護壁は、平面視において前記第２の保護壁よりも広い幅を有する、請求項２に記載の半導体装置。
4. 平面視における前記保護壁の外側において前記第２の保護壁に対向するように、応力緩和部をさらに有する、請求項３に記載の半導体装置。
5. 前記応力緩和部は平面視における前記保護壁の外側において前記第１の保護壁に対向するように配置され、
   前記保護膜は、前記第１の保護壁に対向する前記応力緩和部の上面の少なくとも一部を覆う、請求項４に記載の半導体装置。
6. 前記位置合わせマークの少なくとも一部は、平面視において三角形状を有する、請求項１〜５のいずれかに記載の半導体装置。
7. 主表面を有する半導体基板と、
   前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
   前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
   前記最上層と同一の層において、前記保護壁と間隔を隔てて前記保護壁の外側に形成される位置合わせマークと、
   前記最上層における前記多層構造回路の上面を覆う保護膜とを備え、
   前記位置合わせマークは、前記半導体基板の端部における断面と間隔を隔てて形成され、
   前記保護膜は、前記位置合わせマークの上面の少なくとも一部および前記保護壁を覆う、半導体装置。
8. 前記保護膜は平面視において開口部を有しており、
   前記保護壁は、前記開口部に対向する領域における第１の保護壁と、前記開口部に対向する領域以外の領域における第２の保護壁とを含み、
   前記第１の保護壁は、平面視において前記第２の保護壁よりも広い幅を有する、請求項７に記載の半導体装置。
9. 平面視における前記保護壁の外側において前記第２の保護壁に対向するように、応力緩和部をさらに有する、請求項８に記載の半導体装置。
10. 前記応力緩和部は平面視における前記保護壁の外側において前記第１の保護壁に対向するように配置され、
    前記保護膜は、前記第１の保護壁に対向する前記応力緩和部の上面の少なくとも一部を覆う、請求項９に記載の半導体装置。
11. 主表面を有する半導体基板と、
    前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
    前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
    前記最上層と同一の層に形成される位置合わせマークと、
    前記最上層における前記多層構造回路の上面を覆う保護膜とを備え、
    前記位置合わせマークは、前記半導体基板の端部における断面と間隔を隔てて形成され、
    前記保護膜は平面視において開口部を有しており、
    平面視において前記開口部に対向するように前記保護壁の外側に形成される前記位置合わせマークの上面の少なくとも一部は、前記保護膜で覆われる、半導体装置。
12. 平面視における前記保護壁の外側において前記開口部に対向するように応力緩和部をさらに有し、
    前記応力緩和部の上面の少なくとも一部は、前記保護膜で覆われる、請求項１１に記載の半導体装置。
13. 請求項１，７または１１に記載の半導体装置を有する基板。

Images