[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012503884A - 3次元ic積層のための、ウェハとダイとの低コストのアライメント及びボンディング - Google Patents

3次元ic積層のための、ウェハとダイとの低コストのアライメント及びボンディング Download PDF

Info

Publication number
JP2012503884A
JP2012503884A JP2011529131A JP2011529131A JP2012503884A JP 2012503884 A JP2012503884 A JP 2012503884A JP 2011529131 A JP2011529131 A JP 2011529131A JP 2011529131 A JP2011529131 A JP 2011529131A JP 2012503884 A JP2012503884 A JP 2012503884A
Authority
JP
Japan
Prior art keywords
dies
die
stacked
wafer
aligning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011529131A
Other languages
English (en)
Inventor
グ、シチン
トムズ、トマス・アール.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012503884A publication Critical patent/JP2012503884A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06593Mounting aids permanently on device; arrangements for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

【解決手段】積層IC装置におけるアライメントに関するコストは、アライメント工程の間、1つのダイの代わりに複数のダイをアライメントすることで減少しうる。一実施形態において、アライメント構造は、ダイ自身の中ではなく、スクライブラインの中に配置される。1つの代わりに4つのダイをアライメントする事は、多くのアライメントインジケータとしての必要性を排除し、ウェハ上のより多くのシリコンがアクティブ領域のために使用され得る。加えて、この方法は、同じ歩留まりの構成を有するダイのビンを介して歩留まりの向上を許容する。
【選択図】図6

Description

本開示は、集積回路(ICs)に関する。より具体的には、この開示は、多層のIC装置、及び更により具体的には低コストのウェハとダイとのアライメントに関する。
IC技術において、多層(3D)のIC装置(多レイヤー(multi-layer)または積層IC装置とも呼ぶ)を形成するため互いのチップを積層する必要がある。これは、大抵2つの方法のうちいずれか1つ、すなわちウェハとウェハとのボンディング、またはウェハとダイとのボンディングのいずれかを用いて成し遂げられる。
一般的に、ウェハとウェハとのボンディングとは、ウェハが表面と表面とでまたは表面と裏面とでアライメント及びボンディングされ、更なる積層プロセスまたはダイシングの前に、薄膜化されつつ配線がなされる、技術をいう。ウェハとウェハとのボンディングは、高スループットという利点を有するが、一般的に低率の歩留まりという結果になる。その低い歩留まりは、積層されるウェハ内のうち欠陥のあるサブデバイスがランダムに配置されることに起因する。積層プロセスで蓄積される歩留まりは、およそ積層内における個々の層(tier)の歩留まりの結果であり、更にウェハとウェハとのボンディングでは、ボンディングされる層と層との間でダイの大きさが同じであるといった必要性がある。
一般的に、ウェハとダイとのボンディングとは、“ドナー”ウェハから個々のダイが、ドナーウェハから切り出され、その後“レシーバ”ウェハからの(切り出されてはいない)ダイとアライメントされる、技術を言う。ウェハとダイとのボンディングは、ウェハとウェハとのボンディングよりも高い歩留まりを有し、また同一のサイズのダイを必要としないが、各々のダイがレシーバウェハ上のダイに対応するようアライメントされる必要があるので低スループットという結果となる。従って、生じる課題は、レシーバウェハに各々のダイをアライメントさせることに関連した時間とコストとの低減とされる。
本開示は、3次元IC装置のためウェハとダイとの積層において、ダイのアライメントに関連したコストを低下させるように、し向けられている。具体的には、一実施形態は、一度のアライメントで1つのダイをボンディングする従来手法ではなく、むしろ一度のアライメントでウェハと複数(N)のダイとをボンディングさせるように、し向けられている。従って、アライメント及びボンディングステップのスループットは、N倍だけ増加するだろう。
一実施形態において、ダイのアライメント方法は、第1グループが対称軸を有するように、積層IC装置の第1層に、第1のダイのグループの方向を合わせることを備える。その手法はまた、第2グループが対称軸を有するように、積層IC装置の第2層に、第2のダイのグループの方向を合わせることを含む。その方法は、更に積層IC装置の製造中に、ダイの第1及び第2グループを積層可能とするよう第2グループの対称軸に第1グループの対称軸をアライメントすることを含む。
前述した記載は、以下の詳細な説明がより理解されうるよう、特徴や技術的な利点をやや広く概説した。発明のクレームのテーマを形作る更なる特徴及び利点は、以下記述されるだろう。本発明と同じ目的を達成するため他の構造を変形またはデザインするためのベースとして、コンセプト及び記載された具体的な実施形態は容易に活用され得ると、当業者によって理解されるべきである。また、添付したクレームにおいて述べたように発明の精神及び意図からはそのような同等の構成が逸れることはないこともまた当業者は気付くべきである。機構及び動作方法に関して、本開示における特徴であるべきだと確信している新規な特徴は、更なる目的及び利点と共に、添付した図に関連して考慮すると以下記述からより理解されるであろう。しかし、各々の図は単に例示や説明を目的として提供され、本発明の範囲を限定するものとして定義されることを意図してはいないことを明白に理解されるべきである。
本発明における実施形態を完全に理解するため、添付図面と併せて用いられた次の記述によって、今述べる。
図1は、多層IC装置の概念図である。 図2は、従来手法で使用する“レシーバ”ウェハの概念図である。 図3は、従来手法で使用する“ドナー”ウェハの概念図である。 図4は、従来手法で使用する“ドナー”ウェハから切り出されたダイの概念図である。 図5は、従来手法で使用するアライメントの概念図である。 図6は、本発明の一実施形態で使用する“レシーバ”ウェハの概念図である。 図7は、本発明の一実施形態で使用する“ドナー”ウェハの概念図である。 図8は、本発明の一実施形態で使用する“ドナー”ウェハから切り出された後のダイの概念図である。 図9は、本発明の一実施形態で使用するアライメントの概念図である。 図10は、本発明の代替的な一実施形態の概念図である。
図1は、トップ層11と2つのダイ12a及びダイ12bを含むボトム層とを備えた多層IC装置10の概念図である。トップ層11とボトム層12aからのダイの1つとは、技術的に知られる従来の技術を用いて互いにボンディングされる。このボンディングは、積層IC装置11/12aを形成する。そのような積層IC装置の利点は、技術的に知られ、そのような積層IC装置は、装置を小さな形状係数(form factor)で維持させ、システム分割能力及びパフォーマンスの改善を可能とする。しかし、上述したように、ダイ11及びダイ12aをアライメントし、ボンディングするために必要とされるコストを最小とするなど積層IC装置の組み立てに関し多数の課題がある。図1に示すように実施形態において、ダイ12bは積層構造の一部ではない。
図2は、従来手法を用いたモノリシックレシーバウェハ21上のダイの配置の概念図である。図示するように、ダイ201、202、203、及び204は全て同一の方向を有する。具体的には、アライメントインジケータaは、レシーバウェハ21に対する各々のダイ201、202、203、及び204の方向を定義するために用いられる。基準とされる構造aは、ダイ201、202、203、及び204の下端右角に見ることが出来る。これらアライメントインジケータは、ICのデザインによって決定されるように、ダイ上の他の位置で見つけることも出来、この記述のため下端右角にのみ例示される。
図3は、従来手法を用いたモノリシックドナーウェハ31の概念図である。図示するように、ダイ301、302、303、及び304は同一の方向を有する。具体的には、基準とされる構造bは、それぞれ301、302、303、及び304の下端右角に見ることが出来る。これらアライメントインジケータは、ICのデザインによって決定されるように、ダイ上で見つけることも出来、この記述のため下端右角に例示される。
図4は、ウェハ31から切り出した後の図3のダイ301の概念図である。従来の切断工程は、技術的に周知なものであり、一例としてレーザやダイアモンドカッターを含む。特に、従来手法は、一度で1つのダイを裁断する製造工程を要する。従って、図4に示すように、ダイ302、303、及び304はそれぞれ同じように、順次個片化され、次いでウェハ31から切り出されるであろう。
図5は、従来手法を用いたボンディング工程の間に行われるアライメントの概念図である。アライメント工程は、複数の技術を使用する。一例として、BCB(ベンゾシクロブテン)、絶縁膜と絶縁膜との接合、CuとCuとの接合、Xを介したCuとCuとの接合、マイクロバンプ接合、及びその組み合わせを含む。それは、1つのダイの領域にアライメントを納めるアライメント工程の物理的方向付けである。すなわち、1アライメント工程の後、ドナーウェハ31から切り出された単一のダイが、レシーバウェハ21から切り出された1つのダイとアライメントされ、結果、単一の完成されたダイスタック501とされる。図5によって図示される工程は、引き続きダイ302をダイ202に、ダイ303をダイ203に、そしてダイ304をダイ204に、繰り返してアライメントする必要がある。
図6は、本開示の典型的な手法を用いたモノリシックレシーバウェハ61の概念図である。図示するように、ダイ601、602、603、及び604は同一の方向を有してはいない。具体的には、基準となる構造aは、レシーバウェハ61に対しダイ601、602、603、及び604のそれぞれの方向を定義するために使用される。基準となる構造aは、それぞれダイ601の下端左角、ダイ602の下端右角、ダイ603の上端左角、及びダイ604の上端右角に見つけられる。
方向におけるこの差異は、ダイの配置を裏返し、回転させることで実現する。そのため、すべて4つのダイは共通の始点(origin)を共有する。この配置は、製造工程において必要とされるフォトリソグラフィレチクルに変形を加えることによって実現され得る。この変形によりダイの方向におけるそのような差異が可能となるだろう。仮に、そのプロセスが1ショット当たり1つのダイのみのレチクルを含むものであるものとすると、この方向の差異は、ステッパーへの変更によって実現しうる。そのため、レチクルは、各々のショット間で正確な方向を供給するために回転される。もっとも多いケースでは、1レチクルは、複数のダイを含み、その対称性は、レチクルの製造期間で操作され得る。
図7は、本開示の一手法を用いたモノリシックドナーウェハ71の概念図である。図示するように、ダイ701、702、703、及び704は同一の方向を有していない。具体的には、基準となる構造bは、レシーバウェハ71に対し、ダイ701、702、703、及び704のそれぞれの方向を定義するために用いられる。基準となる構造bは、ダイ701の下端左角に、ダイ702の下端右角に、ダイ703の上端左角に、そしてダイ704の上端右角にそれぞれ見ることが出来る。方向におけるこの差異は、ダイの位置を裏返し、回転させることで得られる。そのため、すべて4つのダイは、共通の始点を共有する。これは、上述したように、製造工程において必要とされる全てのフォトリソグラフィのレチクルへの変形によって実現し得る。
図8は、ダイ701、702、703、及び704をウェハ71から切り出した後であって、図7におけるダイ701、702、703、及び704の1グループの概念図である。図4を参照して上述したように、切断工程の一例として、レーザ、及びダイアモンドカッターを含む。周知の従来手法と異なるが、本願手法は、製造者に一度に複数のダイを切断することを可能とする。従って、(図4に図示するように)従来手法は、1つずつ各々のダイを切り取ることを製造者に要求していたが、本開示は、同一のアライメントインジケータ(例えば、aグループ)を持つ複数のダイを同時に切り出すことを教示している。
図9は、本開示を用いた一例のボンディング工程の間に行われるアライメントの概念図である。アライメント工程の例は、顕微鏡を通じて、ボトム層及びトップ層のそれぞれの表面上に設けられるアライメントキー、又は固有のパターンをトラッキングし、トップ層とボトム層とのアライメントキーが、特定の許容値内に並ぶように一層を移動させることを含む。本開示は、同時に複数のダイをアライメントさせる。つまり、1アライメント工程の後、ドナーウェハ71から切り取られた複数のダイがレシーバウェハ61から切り取られた複数のダイとアライメントされる。その結果、ダイの積層901、902、903、及び904が完成する。この方法は、図5に関連して上記記載した方法と比較したようにアライメントに必要とされる時間を減少させることで、スループットを増加させる。
4つのダイが図6〜図9に図示されているが、この数字は、単に例示を目的としたものであることに気付くことが重要である。本開示は、複数のダイを各々のアライメント工程においてアライメント可能とし、また4つに限定されない。例えば、2つのダイのグループは、ドナーウェハにおいて使用され得る。一例として、各々の層の角が位置合わせされたダイの積層を示しているが、ドナーウェハのダイの間に使用されることのないシリコン(または同様の材料)を提供することで、層と層とのアライメントにおいて、角のアライメントを必要としなくなる。更に、ウェハから切り出したダイを積層することを記述したが、ダイにダイを積層することも考えられる。
他の実施形態では、欠陥があるダイが影響を与える歩留まりの問題が扱われる。様々なビン(bin)は、(たとえあるとしても)1つのグループにおいて、どのダイが欠陥であるかに基づいてダイのグループを保持し得る。例えば、図6を再度参照し、ダイ601が欠陥とし、これに対し他のダイは良品であると想定する。欠陥として左上のダイを有する他のグループと共にそのような1つのグループは、1つのビンの中に蓄積されるだろう。同様に、他のビンは欠陥/良品ダイなど、さまざまな構成を保持する。
ドナーダイにつき対応するビンもまた、グループの中の良品/欠陥のダイの構成に基づきドナーダイのグループを保持する。歩留まりを改良するため、レシーバビン及びドナービンは、各々のビン内のグループ構成に基づき合致させられる。言い換えれば、左上のダイが欠陥であるドナーダイのグループを保持するドナービンは、左上に欠陥があるダイでレシーバダイのグループを保持するレシーバビンと合致される。一致したビンからダイのグループを選択することで、積層ICは、欠陥であるダイが互いに積み重ねられて作成され得る。従って、欠陥とされたダイを備えたIC積層を除去することができる。そのような改良なしでは、良品のダイの上に欠陥のダイが積層され、たとえ層のうち1つが良品のダイを含んでいても、結果として欠陥が積層されたICとなり得る。
代替的な実施形態では、ドナーダイの複数集合体(第1層からの1つのダイのグループ)が、同時に取り上げられる(picked up)。ダイのグループである複数集合体は、あらかじめテンプレートブロック上にアライメントされ、そのテンプレートブロックはレシーバダイ又は第2層のウェハにアライメントされ得る。具体的には、図10は、距離幅xが第2層のレシーバダイグループ1001とレシーバダイグループ1002との間で得られ得ることを例示している。テンプレートブロックは、続いて、レシーバダイグループ1001及びレシーバダイグループ1002をそれぞれ結合するため、ドナーダイグループ1003及びドナーダイグループ1004(例えば、第1層のドナーダイグループの集合体)をx距離だけ離れた位置に配置させるよう作成され得る。従って、単一のアライメントで、ダイグループである複数集合体をアライメントさせ得る。レシーバダイグループについて記述したが、レシーバウェハもまた用いられ得る。
また別の代替的な実施形態では、アライメント構造は、ダイの上にそれら自体が反対となるようにスクライブライン上に配置され得る。この実施形態は、アライメント構造のためにシリコンを使用しなければならない事よりも、むしろより多くのシリコンがこの実施形態によりアクティブ領域として利用可能とさせることである。この実施形態の利点は、より少数のアライメント工程の要求によって、より少数のアライメントインジケータが必要であるということであり、それにより、アクティブ領域で使用されるより多くのシリコンを利用可能とするものである。
本開示及びその利点が詳細に述べられたが、添付されたクレームによって定義された本開示の精神及び範囲から逸脱することなく、ここでは、多種多様に変化、置換、及び変更することがなされ得ることを理解すべきである。また、本アプリケーションの範囲は、明細書に記載したプロセス、機構、製造、組成物、手段、方法、及びステップの特定の実施形態に限定するべきことは意図していない。当事者であれば、本開示の開示から、プロセス、機構、製造、組成物、手段、方法、及びステップを容易に理解すると共に、現在存在するものまたは後に開発されるものが、本開示に従って使用され得る、ここで記述された実施形態と一致する実質同じ機能を果たし、又は実質同じ結果を達成するということを容易に理解するだろう。その結果、添付したクレームは、プロセス、機構、製造、組成物、手段、方法、及びステップのようなそれら範囲内で含むことを意図している。

Claims (18)

  1. 積層IC装置のためにダイを配置する方法であって、
    第1の複数のダイが対称軸を有するように前記積層IC装置の第1の層についての前記第1の複数のダイの方向を合わせることと、
    第2の複数のダイが対称軸を有するように、前記積層ICの第2の層についての前記第2の複数のダイの方向を合わせることと、
    前記積層IC装置の製造中に前記第1及び前記第2の複数のダイを積層可能とするよう、前記第2の複数のダイの前記対称軸に前記第1の複数のダイの前記対称軸をアライメントさせることと、を備えた方法。
  2. 前記第1及び前記第2の複数のダイの前記対称軸は、水平方向で対称である請求項1の方法。
  3. 前記第1及び前記第2の複数ダイに対する他の対称軸は、垂直方向に対して対称である請求項2の方法。
  4. 前記第1及び前記第2の複数のダイに対する前記対称軸は、垂直方向に対して対称である請求項1の方法。
  5. 前記第1の複数のダイは、少なくとも2つのダイを備え、
    前記第2の複数のダイは、少なくとも2つのダイを備える請求項1の方法。
  6. 前記第1の複数のダイは、前記第2の複数のダイと同じ数のダイを含む請求項1の方法。
  7. 前記第1のダイは、少なくとも4つのダイを備え、
    前記第2の複数のダイは、少なくとも4つのダイである請求項1の方法。
  8. 前記第1の複数のダイは、ウェハから切り取られたダイである請求項1の方法。
  9. 前記第2の複数のダイは、ウェハから切り取られたダイである請求項8の方法。
  10. 前記第2の複数のダイは、ウェハから切り取られていないダイである請求項8の方法。
  11. 前記第1の複数のダイは、モノリシックウェハから切り取れられる請求項8の方法。
  12. スクライブされる際に、スクライブラインが切り取られるよう、前記複数のダイの各々の前記スクライブラインに前記アライメントインジケータが配置される請求項1の方法。
  13. 第1の複数のダイの個々のダイの各々の歩留まりに基づいて第1の層について第1のビン(bin)に前記第1の複数のダイを入れること(binning)と、
    第2の複数のダイの歩留まりに対応する前記第1の複数のダイ、及び前記第2の複数のダイの個々のダイの各々の歩留まりに基づいて、第2の層のために第2のビンに第2の複数のダイを入れることと、を備えた積層IC装置の製造工程における歩留まりの改良方法。
  14. 更に、第1の共通の始点を有するよう、前記第1の複数のダイの方向を合わせ、第2の共通の始点を有するよう、前記第2のダイの方向を合わせること、を備えた請求項13の方法。
  15. 更に、単一アライメントに基づいて、前記第2のダイから取り出した前記第2の複数のダイと前記第1のビンから取り出した前記第1の複数のダイとを積層させること、を備える請求項14の方法。
  16. 第1のアライメントポイントに基づいて積層IC装置の第1の層についての、第1のダイのグループをアライメントことと、
    前記第1のアライメントポイントに基づいて前記第1のダイのグループを備えた前記積層IC装置の第2の層についての、第2のダイのグループをアライメントすることと、を備えた複数のダイをアライメントする方法。
  17. 第1の複数のダイが、水平方向及び垂直方向に対して対称軸を有するよう、積層IC装置の第1層についての前記第1の複数のダイの方向を合わせることと、
    第2の複数のダイが、水平方向及び垂直方向に対して対称軸を有するよう、前記IC装置の第2層についての前記第2の複数のダイの方向を合わせることと、
    前記積層IC装置の製造中に前記第1及び前記第2の複数のダイを積層可能とするよう、前記第2の複数のダイの前記対称軸に対して前記第1の複数のダイの前記対称軸をアライメントすること
    と、を備えたステップによって製造される積層IC装置。
  18. レシーバダイグループ間の距離に基づき、テンプレートブロック上に予めドナーダイグループの集合体をアライメントすることと、
    前記集合体の単一のドナーダイグループ及び単一のレシーバダイグループのアライメントに基づき複数のレシーバダイグループをドナーダイグループの集合体に積層することと、を備えた積層IC装置の製造方法。
JP2011529131A 2008-09-24 2009-09-18 3次元ic積層のための、ウェハとダイとの低コストのアライメント及びボンディング Pending JP2012503884A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/236,967 2008-09-24
US12/236,967 US8796073B2 (en) 2008-09-24 2008-09-24 Low cost die-to-wafer alignment/bond for 3d IC stacking
PCT/US2009/057515 WO2010036579A2 (en) 2008-09-24 2009-09-18 Low cost die-to-wafer alignment/bond for 3d ic stacking

Publications (1)

Publication Number Publication Date
JP2012503884A true JP2012503884A (ja) 2012-02-09

Family

ID=41210963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529131A Pending JP2012503884A (ja) 2008-09-24 2009-09-18 3次元ic積層のための、ウェハとダイとの低コストのアライメント及びボンディング

Country Status (7)

Country Link
US (1) US8796073B2 (ja)
EP (1) EP2342748A2 (ja)
JP (1) JP2012503884A (ja)
KR (1) KR101252036B1 (ja)
CN (1) CN102160173A (ja)
TW (1) TW201029085A (ja)
WO (1) WO2010036579A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016139914A1 (en) 2015-03-05 2016-09-09 Sony Corporation Semiconductor device and manufacturing method, and electronic appliance

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8127185B2 (en) * 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
CN103178052B (zh) * 2011-12-22 2015-11-18 奇景光电股份有限公司 晶片对晶片接合结构
US10636767B2 (en) * 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたcocデバイス、並びに、これらの製造方法
JP2005026346A (ja) * 2003-06-30 2005-01-27 Nikon Corp 半導体チップの積層方法
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
US20060234473A1 (en) * 2005-04-18 2006-10-19 Lawrence Wong Thin passivation layer on 3D devices
WO2007018850A2 (en) * 2005-07-29 2007-02-15 Freescale Semiconductor Fabrication of three dimensional integrated circuit employing multiple die panels
JP2007081296A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 半導体部品製造システム、制御装置、およびコンピュータプログラム
US20080157405A1 (en) * 2007-01-03 2008-07-03 International Business Machines Corporation Chip stack with precision alignment, high yield assembly and thermal conductivity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133582A (en) 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
KR100713579B1 (ko) * 2004-05-31 2007-05-02 강준모 반도체소자 얼라인 방법 및 그에 의해 형성된 반도체 구조물
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Necエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
US20060249859A1 (en) 2005-05-05 2006-11-09 Eiles Travis M Metrology system and method for stacked wafer alignment
US7492179B2 (en) 2006-04-10 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for reducing testing times on integrated circuit dies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたcocデバイス、並びに、これらの製造方法
JP2005026346A (ja) * 2003-06-30 2005-01-27 Nikon Corp 半導体チップの積層方法
WO2005122706A2 (en) * 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
US20060234473A1 (en) * 2005-04-18 2006-10-19 Lawrence Wong Thin passivation layer on 3D devices
WO2007018850A2 (en) * 2005-07-29 2007-02-15 Freescale Semiconductor Fabrication of three dimensional integrated circuit employing multiple die panels
JP2007081296A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 半導体部品製造システム、制御装置、およびコンピュータプログラム
US20080157405A1 (en) * 2007-01-03 2008-07-03 International Business Machines Corporation Chip stack with precision alignment, high yield assembly and thermal conductivity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016139914A1 (en) 2015-03-05 2016-09-09 Sony Corporation Semiconductor device and manufacturing method, and electronic appliance
KR20170124526A (ko) 2015-03-05 2017-11-10 소니 주식회사 반도체 장치 및 제조 방법 및 전자 기기
KR20230054494A (ko) 2015-03-05 2023-04-24 소니그룹주식회사 반도체 장치 및 제조 방법 및 전자 기기

Also Published As

Publication number Publication date
US20100075460A1 (en) 2010-03-25
KR101252036B1 (ko) 2013-04-10
US8796073B2 (en) 2014-08-05
WO2010036579A2 (en) 2010-04-01
EP2342748A2 (en) 2011-07-13
WO2010036579A3 (en) 2010-05-20
TW201029085A (en) 2010-08-01
KR20110057268A (ko) 2011-05-31
CN102160173A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
US11458717B2 (en) Four D device process and structure
US8557680B2 (en) Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
TWI397132B (zh) 使用多晶粒面板之三維積體電路之製造
JP2938370B2 (ja) 電子モジュールの製造方法
US11728266B2 (en) Die stitching and harvesting of arrayed structures
JP2012503884A (ja) 3次元ic積層のための、ウェハとダイとの低コストのアライメント及びボンディング
US9893018B2 (en) Alignment mark for semiconductor device
US20150028482A1 (en) Device layout for reducing through-silicon-via stress
KR20120098032A (ko) 반도체 장치 및 이의 제조방법
US20120233510A1 (en) High memory density, high input/output bandwidth logic-memory structure and architecture
CN111696968B (zh) 半导体结构的制造方法
US20240379578A1 (en) Semiconductor structure, dicing method thereof, and memory
US20120225538A1 (en) Methods of disposing alignment keys and methods of fabricating semiconductor chips using the same
US20240203848A1 (en) Semiconductor structures and method for manufacturing a semiconductor structure
JP5423862B2 (ja) 積層半導体素子製造方法および積層半導体素子製造装置
JP2009272388A (ja) 積層半導体素子製造方法および積層半導体素子製造装置
KR101544319B1 (ko) 3차원 반도체의 제조방법
JP2000228488A (ja) チップオンチップの半導体チップ、半導体装置および実装方法
JP5720761B2 (ja) 積層半導体素子製造方法および積層半導体素子製造装置
CN118213353A (zh) 半导体结构与制造半导体结构的方法
JP2016115690A (ja) 積層半導体装置の製造方法
JP2014239143A (ja) 積層チップ及びその形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624