[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012099648A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2012099648A
JP2012099648A JP2010246357A JP2010246357A JP2012099648A JP 2012099648 A JP2012099648 A JP 2012099648A JP 2010246357 A JP2010246357 A JP 2010246357A JP 2010246357 A JP2010246357 A JP 2010246357A JP 2012099648 A JP2012099648 A JP 2012099648A
Authority
JP
Japan
Prior art keywords
semiconductor chip
input
resin body
mold resin
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010246357A
Other languages
English (en)
Inventor
Hayato Okuda
勇人 奥田
Yasunori Kawaoka
靖典 川岡
Akira Takashima
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010246357A priority Critical patent/JP2012099648A/ja
Priority to US13/218,153 priority patent/US20120104606A1/en
Publication of JP2012099648A publication Critical patent/JP2012099648A/ja
Priority to US14/184,352 priority patent/US20140170814A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48148—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48149—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂と他の部材の界面が側面に露出することによる信頼性の低下を抑制する。
【解決手段】表面に入出力パッドを有する下側半導体チップ１０と、下側半導体チップ側面を取り囲み、下側半導体チップ表面を外側に延長する形状の表面を有する下側モールド樹脂体１３と、下側半導体チップの上方で積層され、表面に入出力パッドを有する上側半導体チップ２０と、上側半導体チップをモールドする上側モールド樹脂体２５と、下側半導体チップの入出力パッド１２または上側半導体チップの入出力パッド２２の少なくとも一部を下側モールド樹脂体の表面、または上側半導体チップの表面ないしその延長面に沿って引き回す再配線層１７と、再配線層の上に形成され、上側モールド樹脂体から頂部が露出する外部接続用メタルポスト１８，１９と、外部接続用メタルポスト上に接続されたボール状外部接続端子３０を有する。
【選択図】図１

Description

本発明の実施例は、半導体装置とその製造方法に関する。
電子機器に対する小型化の要求は強く、電子機器に収容する半導体装置の集積度向上に対する要求は継続している。従来シングルチップの半導体集積回路を搭載していた処に、複数チップを積層、搭載できれば、電子機器の小型化は進む。システムインパッケージ（ＳｉＰ）等において、複数の半導体チップを積層し、一方の主表面に半田ボール等の外部接続端子をアレイ状に配置したボールグリッドアレイ（ＢＧＡ）を有する構成が、種々提案されている。
特開２００４−１４００３７号公報は、ウエハ状態において、各半導体チップ周辺部上面にメタルポストを形成し、各半導体チップ中央部の上面に接着テープを介して、上面に保護絶縁テープを設けた上側半導体チップをダイスボンドし、上側半導体チップ、メタルポストを覆う封止樹脂層を形成した後、上側半導体チップの電極とメタルポスト上面を露出し、再配線層を形成し、再配線層上にメタルポストを形成し、樹脂で封止し、メタルポスト上面を露出し、メタルポスト上にボール電極を接続した後、封止樹脂、半導体ウエハをダイシングして個別半導体装置を形成することを提案する。ダイシング後は、ダイシングした半導体ウエハで形成される下側半導体チップの側面と底面は露出された状態となる。
半導体チップは、水分などの影響を受けやすく、パッケージング構造を設けることが好ましい。幾つかのパッケージング方法が採用されている。製造コストが低く、信頼性が高いパッケージングとして、プラスチックモールディングが挙げられる。
４２合金などの鉄合金、銅、銅合金等で形成されたリードフレームを用いてプラスチックモールディングする場合は、リードフレームのダイパッド上に半導体チップをダイボンドし、半導体チップ上の入出力パッドとリードフレームのリード間をワイヤボンディングで接続した後、金型内にリードフレームを設置し、封止樹脂をインジェクションモールドする。リード先端を引き下げて封止樹脂表面に導出し、その表面に半田ボールを接続することもある。リードフレームのリードは、半導体チップの周囲に配置されるように、１枚の板材から形成される．従って、リード数の増加には制限が生じる．
リードフレームに代えて配線を有する基板（インターポーザ）を用いる方法もある。例えば、下面にボールグリッドアレイ（ＢＧＡ）を形成した、銅多層配線を有するガラスエポキシ基板等の接続基板上面のダイ上に半導体チップをダイボンドし、半導体チップの入出力パッドと接続基板の電極間をワイヤボンディングし、半導体チップ、ボンディングワイヤを封止樹脂でモールドして、ＢＧＡ形式の半導体装置を形成することができる。
リードフレームと接続基板をまとめてインターポーザと呼ぶこともある。インターポーザは樹脂モールドの工程上、物理的支持を付与する為半導体装置外側にも延在し、モールド工程後不要部を切断する必要がある。従って、パッケージ端面には、モールド樹脂とインターポーザとの界面が露出する。
図８Ａは、特開２００７−１３４７３１号に開示されている、半導体装置を示す断面図である。下面にＢＧＡを形成したインターポーザ（基板）の上面上に２つの半導体チップを積層し、ワイヤボンディングで２つの半導体チップとインターポーザの電極とを接続し、封止樹脂でモールドしている。半導体装置１１０は、第１の半導体チップ１１１，第２の半導体チップ１１２，インターポーザ１１３，樹脂封止体１１６，及び半田ボール１１７等により構成されている。半導体装置１１０は、第１の半導体チップ１１１上に第２の半導体チップ１１２が積層されたＭＣＰ（マルチチップパッケージ）タイプの半導体装置である。
インターポーザ１１３上にダイアタッチメントフィルム１７０により第１の半導体チップ１１１を接着し、第１の半導体チップ１１１上にダイアタッチメントフィルム１８０により第２の半導体チップ１１２を接着する。第１、第２の半導体チップ１１１、１１２のボンディングパッド１１５、インターポーザ１１３上の電極１２０をボンディングワイヤ１１４で接続する。第１、第２の半導体チップ１１１，１１２、ボンディングワイヤ１１４を封止樹脂１１６でモールドする。インターポーザ１１３上方の半導体チップ１１１，１１２、ボンディングワイヤ１１４は封止樹脂１１６で封止されるが、インターポーザ１１３と封止樹脂１１６の間の界面が半導体パッケージの側面に露出する。
図８Ｂは、特開２００８−９１４１８号に開示されている、半導体装置を示す断面図である。リード先端に半田ボールを接続してボールグリッドアレイ（ＢＧＡ）を形成したリードフレームを用いたマルチチップパッケージである。リードフレームは、周辺部が高い位置にあり、リード２０５先端が引き下げられ、リード２０５先端に半田ボール２１７を接続した形状を有する。第１の半導体チップ２１１の電極２０８上に突起電極２０９を設け、配線面を下側にした倒立状態で（フリップチップの形状で）、リード２０５先端に突起電極２０９を接続する。その後、第１の半導体チップ２１１を第１の封止樹脂２０２でモールドし、半田ボール２１７を露出する。第１の半導体チップ２１１裏面に絶縁接合材２８０を介して第２の半導体チップ２１２の裏面を接合する。第２の半導体チップ２１２の電極２１８とリードフレームのリードの間をボンディングワイヤ２１４で接続する。第２の半導体チップ２１２とボンディングワイヤ２１４を第２の封止樹脂２０３でモールドする。その後リードフレームの不要部を切り離す。
図８Ｂの構成においては、２つの半導体チップが背中合わせの配置で結合され、両側に回路面が配置される。一方の回路面の電極２０８は突起電極２０９を介してボール電極２１７に接続され、他方の回路面の電極２１８は、ボンディングワイヤ２１４、リードフレームのリード２０５を介して、ボール電極２１７に接続される。リードフレームの周辺部は、切断面がパッケージ側面に露出する。
これらの構成においては、ボンディングワイヤと半田ボールとはインターポーザ、または半導体チップに関して逆の側に配置される。
リードフレームやインターポーザと封止樹脂の界面が、パッケージ側面に露出した構成は、界面に剥がれが生じることによる信頼性の低下、界面からの水分の浸入による信頼性の低下、パッケージを分離するブレードダイシング時にＣｕ等の導電性切削くずが発生する等の課題を有する。又、リードフレームのリードが側面で露出する構成においては、ショートの懸念もある。
特開２００４−１４００３７号公報 特開２００７−１３４７３１号公報 特開２００８−９１４１８号公報
半導体チップを積層し、樹脂封止した構成において、封止樹脂と他の部材の界面が側面に露出することによる信頼性の低下を抑制する。
実施例によれば、
表面に入出力パッドを有する下側半導体チップと、
前記下側半導体チップ側面を取り囲み、前記下側半導体チップ表面を外側に延長する形状の表面を有する下側モールド樹脂体と、
前記下側半導体チップの上方に正立状態で積層され、表面に入出力パッドを有する上側半導体チップと、
前記上側半導体チップをモールドし、前記下側半導体チップ外側で前記下側モールド樹脂体と合する上側モールド樹脂体と、
前記下側半導体チップの入出力パッドまたは前記上側半導体チップの入出力パッドの少なくとも一部を前記下側モールド樹脂体の表面、または前記上側半導体チップの表面ないしその延長面に沿って引き回す再配線層と、
前記再配線層の上に形成され、前記上側モールド樹脂体から頂部が露出する外部接続用メタルポストと、
前記外部接続用メタルポスト上に接続されたボール状外部接続端子と、
を有する半導体装置
が提供される。
半導体チップを積層し、樹脂封止した構成において、側面では、封止樹脂同士の界面は存在しても、封止樹脂と異なる材質の部材との界面は存在せず、信頼性の低下を抑制できる。
図１Ａ，１Ｂ，１Ｃは、第１の実施例による半導体装置の断面図及び平面図である。 及び 図２Ａ〜２Ｎは、図１Ａ，１Ｂ，１Ｃに示した実施例による半導体装置の主要製造プロセスを示す断面図である。 図３は、第２の実施例による半導体装置の断面図である。 図４は、第３の実施例による半導体装置の断面図である。 図５Ａ，５Ｂは、第４の実施例による半導体装置の断面図、及びその製造プロセスを説明する断面図である。 図６Ａ、６Ｂは第５の実施例による半導体装置の断面図、及びその製造プロセスを説明する断面図である。 図７Ａ、７Ｂは、変形例を示す平面図、断面図である。 図８Ａ，８Ｂは、従来技術による半導体装置を示す断面図である。
以下、図面を参照して、実施例による半導体装置を説明する。
図１Ａに示すように、第１の半導体チップ１０は、入出力パッド１２、ＭＯＳトランジスタ等を形成したアクティブ面を上側にし、その底面、側面をエポキシ樹脂等の第１のモールド樹脂体１３で封止されている。モールド樹脂体１３の上面は、基本的に第１の半導体チップ１０の上面と同一面上（面一）に配置される。第１の半導体チップ１０上面の入出力パッド１２からモールド樹脂体１３上面上に所定パターンで延在する銅等の再配線層１７が形成され、再配線層１７の上に銅等のメタルポスト１８，１９が形成されている。
裏面にダイアタッチメントフィルム２１を接着した第２の半導体チップ２０が、入出力パッド２２、ＭＯＳトランジスタ等を形成したアクティブ面を上側にして、ダイアタッチメントフィルム２１により第１の半導体チップ１０上面上に接着されている。第２の半導体チップ２０の入出力パッド２２は、金線等のボンディングワイヤ２４により再配線層１７、または第１の半導体チップの入出力パッド１２に接続される。第１、第２の半導体チップ１０，２０間の接続はボンディングワイヤ２４と再配線層１７により実現される。
第２の半導体チップ２０、再配線層１７、ボンディングワイヤ２４、メタルポスト１８，１９の上端部以外を、エポキシ樹脂等の第２のモールド樹脂体２５が封止する。露出しているメタルポスト１８，１９の上面に、外部接続端子３０となる半田ボール等（ボール状電極）が接続される。
図１Ｂは、第２のモールド樹脂体２５上の外部接続端子３０（その下にはメタルポスト１８，１９がある）の配置を第１の半導体チップ１０、第２の半導体チップ２０の位置と共に示す平面図である。図１Ａは、ＩＡ−ＩＡ線に沿う断面図である。外部接続端子３０が、第２の半導体チップ２０を取り囲むように、第１の半導体チップ１０及びその周囲の第１のモールド樹脂体１３上方で、２列のループ状に、配置されている。簡略化して図示しているが、実際の外部接続端子３０の数は、例えば１００以上、１０００未満程度であり、配列は２列に限らない。
図１Ｃは、再配線層１７の平面パターンの例を概略的に示す平面図である。ＩＡ−ＩＡ線が図１Ａの断面に相当する。再配線層１７は、第１の半導体チップ１０上面の入出力パッド１２をモールド樹脂体１３上面上に引き回している。
本実施例においては、下側半導体チップの上面と下側モールド樹脂体の上面とを同一面とし、下側半導体チップの入出力パッドを再配線層により下側モールド樹脂体上に引き回している。上側半導体チップは下側半導体チップ上に貼りあわされ、その入出力パッドはボンディングワイヤで下側半導体チップの入出力パッドまたは再配線層に接続される。上側モールド樹脂体が上側半導体チップ、ボンディングワイヤ、再配線層をモールドして、下側モールド樹脂体と接合する。外部接続用メタルポストが上側モールド樹脂体を貫通して再配線層に接続される。
第１、第２の半導体チップ１０，２０は全面がモールド樹脂体１３，２５で覆われる。パッケージの外面には、メタルポスト１８，１９とモールド樹脂体２５の界面以外、モールド樹脂体と他の部材の界面は存在しない。剥離、水分の侵入を防止するために、モールド樹脂体１３，２５の外面（特に側面）から再配線層１７、上側半導体チップ２０、下側半導体チップ１０までの距離（モールド樹脂体の厚さ）は３００μｍ以上とすることが、好ましい。メタルポスト１８，１９はモールド樹脂体２５で包まれた形状であり、界面における剥離は発生しにくい。又、メタルポスト１８，１９とモールド樹脂体２５との界面から水分が浸入するとしても、悪影響を与える可能性は抑制される。
半導体パッケージの側面には導電体が露出せず、パッケージ個別化時に導電性切削くずは発生せず、複数のパッケージを隣接配置しても短絡の懸念はない。積層した半導体チップを上下のモールド樹脂体が挟み込む構成であり、不均一応力による反りを抑制することが可能である。
図２Ａ〜２Ｎを参照して、図１Ａ，１Ｂに示す半導体装置の製造プロセスを説明する。
図２Ａに示すように、ダミー基板３１の上に接着シート３２を貼り付け、第１の半導体チップ１０を回路面、入出力パッド１２を下側にした、裏返し（倒立）した状態で接着する。ダミー基板３１は後に除去する物理的支持体であり、シリコン基板、ステンレス板等で形成できる。第１の半導体チップ１０は、予め裏面を研磨して、厚さを所望値まで減少させておくことができる。
図２Ｂに示すように、ダミー基板３１上に接着シート３２で固定した第１の半導体チップ１０をインジェクションモールドの金型内でモールド樹脂体１３で封止する。第１の半導体チップ１０の回路面とモールド樹脂体１３の表面（図では下面）とは、基本的に同一面（面一）となる。その後、接着シート３２ごとダミー基板３１を剥離する。なお、ダミー基板３１は、使い回すことができる。
図２Ｃに示すように、第１の半導体チップ１０の表面、モールド樹脂体１３の表面に亘って、絶縁膜１４を塗布する。例えば、スピンオングラス（ＳＯＧ）等の無機絶縁膜，ポリイミド等の有機絶縁膜を形成する。
図２Ｄに示すように、絶縁膜１４をパターニングするためのレジストパターンＰＲ１を形成し、絶縁膜１４をエッチングして、入出力パッド１２を露出する。なお、モールド樹脂体１３表面において再配線層を配置する領域以外の絶縁膜１４も除去している。その後レジストパターンＰＲ１は除去する。
図２Ｅに示すように、全面にＴｉＮ，Ｃｕ等の下地金属層１５をスパッタリング等により成膜する。下地金属層１５は、電解メッキ工程において、電流を流す電極となる導電層である。下地金属層１５上にメッキ領域に開口を有するレジストパターンＰＲ２を形成する。
図２Ｆに示すように、第１の半導体チップ１０とモールド樹脂体１３等を含む構造体をメッキ液３３に浸漬し、電解メッキを行うことにより、下地金属層１５上に、Ｃｕ等の再配線層１６を形成する。入出力パッド１２に接続された再配線層１６が形成される。なお、下地金属層１５も配線層として機能するので、金属層１５，１６を併せて再配線層１７とする。但し、図示の状態では、全ての再配線層１６が下地金属層１５で短絡された状態である。
図２Ｇに示すように、第１の半導体チップ１０、モールド樹脂体１３、再配線層１７等を含む構造体をメッキ液３３から取り出し、レジストパターンＰＲ２を除去する。
図２Ｈに示すように、再配線層１７の上にメタルポストを形成するための開口（ホール）を有するレジストパターンＰＲ３を構造体上に形成する。外側には、隣接するパッケージ用の開口も図示されている。
図２Ｉに示すように、再び第１の半導体チップ１０とモールド樹脂体１３を含む構造体をメッキ液３３に浸漬し、電解メッキを行うことにより、再配線層１７上に、Ｃｕ等のメタルポスト１８、１９を形成する。その後、構造体をメッキ液から取り出す。
図２Ｊに示すように、レジストパターンＰＲ３を除去する。さらに露出した下地金属層１５をエッチングして除去する。各再配線層１７が電気的に分離され、入出力パッド１２が再配線層１７、メタルポスト１８、１９により上方に引き出された状態となる。再配線層１７は図１Ｃに示された形状となる。なお、以下の図では絶縁層１４の図示を省略し、金属層１５，１６をまとめて再配線層１７として示す。
図２Ｋに示すように、裏面をバックグラインドし、ダイアタッチメントフィルム２１を接着した第２の半導体チップ２０を回路面、入出力パッド２２を上方にした正立状態で、第１の半導体チップ中央部にボンディングする。
図２Ｌに示すように、第２の半導体チップ２０の入出力パッド２２をボンディングワイヤ２４により、所定の再配線層１７に接続する。第１の半導体チップ１０の入出力パッド１２が露出している場合は、入出力パッド２２と入出力パッド１２とをワイヤボンディングしてもよい。
図２Ｍに示すように、メタルポスト１８，１９の上面を覆うように金型内に接着シート２６を配置し、モールド樹脂体２５で、第２の半導体チップ２０、ボンディングワイヤ２４、再配線層１７、メタルポスト１８，１９を封止する。接着シート２６で覆われたメタルポスト１８，１９の上面はモールド樹脂が付着しない。
図２Ｎに示すように、接着シート２６を剥離し、メタルポスト１８，１９頂面に外部接続端子３０として、半田ボール等を付ける。その後、モールド樹脂体２５，１３をダイシングして、半導体パッケージを個別化する。ダイシング領域には、半導体も金属も存在しない。
第１の実施例においては下側の半導体チップから外側に再配線層を形成し、再配線の上、上側の半導体チップより外側にメタルポスト、外部接続端子を配置した。外部接続端子を内側領域に配置することもできる。
図３は、第２の実施例による半導体装置の断面図である。底面、側面を第１のモールド樹脂体１３で封止された第１の半導体チップ１０の回路面上に第２の半導体チップ２０の裏面をダイアタッチメントフィルム２１を介してダイボンドする構成は、第１の実施例同様である。本実施例においては、第２の半導体チップ２０に予め再配線層２７、メタルポスト２８，２９が形成されていることが好ましい。ウエハ状態において、各チップ対応領域の表面に再配線層２７、メタルポスト２８，２９を形成し、各チップ対応領域をダイシングして、第２の半導体チップ２０を形成する。第１の半導体チップ１０の入出力パッド１２と、第２の半導体チップ２０上の所定の再配線層２７または入出力パッド２２とをボンディングワイヤ２４により接続する。その後、図２Ｍに示したように第２の半導体チップ２０を埋め込み、メタルポスト２８，２９の頂部を露出する第２の樹脂モールド２５を形成し、図２Ｎに示したように外部接続端子３０をメタルポスト２８，２９の頂面に接続する。
第２の実施例においては、下側半導体チップ１０が上側半導体チップ２０より大きく、下側半導体チップ１０の入出力パッド１２に直接ボンディングワイヤを接続できることが前提条件となる。下側半導体チップ１０が上側半導体チップ２０と同程度の大きさであったり、上側半導体チップ２０より小さい時には、この方法は採れない。
図４は、下側半導体チップ１０が上側半導体チップ２０より小さい、第３の実施例による半導体装置を示す断面図である。下側半導体チップ１０の底面、側面を覆う第１のモールド樹脂体１３を形成した後、第１の再配線層１７を形成し、下側半導体チップ１０の入出力パッド１２を再配線層１７により外側に導出しておく。その後、第２の実施例同様、再配線層２７、メタルポスト２８，２９を形成した上側半導体チップ２０を第１の半導体チップ１０上にダイボンドする。この状態で、下側の第１の半導体チップ１０上方から第１のモールド樹脂体１３上方に導出した下側再配線層１７は、第２の半導体チップ外側に延在する。下側再配線層１７と所定の上側再配線層２７または入出力パッド２２との間をボンディングワイヤ２４で接続する。他の点は、第２の実施例同様である。
第３の実施例においては、第１の半導体チップの表面レベルと、第２の半導体チップの表面レベルとに２層の再配線層を形成する。再配線層を２層形成することにより、設計の自由度をあげることができる。上下の半導体チップの相対的寸法についての制限をなくすことができる。
図５Ａは、第４の実施例による半導体装置の断面図である。本実施例においては下側半導体チップ１０の底面を露出させている。例として第３の実施例の第１のモールド樹脂体１３が第１の半導体チップ１０の底面上から排除されている構成を示す。他の実施例においても、同様に下側に配置される第１の半導体チップ１０の底面を露出することが可能である。
図５Ｂに示すように、ダミー基板３１に接着シート３２で接着された第１の半導体チップ裏面側に、金型内に接着シート２６を配置して、第１のモールド樹脂体１３の封止を行う。接着シート２６を剥離すれば、第１の半導体チップ１０の底面は露出する。図２Ｂに対応する状態である。その後、各実施例に対応する工程を行う。
第１の半導体チップの底面が露出するので、第１の半導体チップからの放熱を促進することができる。例えば、露出した第１の半導体チップの底面を放熱構造に熱的に結合する。発熱量の大きい半導体チップに適した構造である。
図６Ａは、第５の実施例による半導体装置の断面図である。第５の実施例においては、ボンディングワイヤを用いず、再配線層とメタルポストにより第１の半導体チップの入出力パッドと第２の半導体チップの入出力パッドとを接続する。第１の実施例同様、第１の半導体チップ１０周囲を第１のモールド樹脂体１３で囲み、その上に第１の再配線層１７を形成する。ワイヤボンディングは行わず、第１の再配線層１７上に第１のメタルポスト１８，１９を形成する。第２の半導体チップ２０をダイアタッチメントフィルムを用いてダイボンドし、第２のモールド樹脂体２５を形成する。
図６Ｂに示すように、第２の半導体チップ２０、メタルポスト１８，１９の上面を覆うように接着シート２６を金型内に配置し、モールド樹脂体２５の封止を行う。接着シート２６を除去すれば、第２の半導体チップ２０、メタルポスト１８，１９の上面が露出する。
図６Ａに示すように、第２の半導体チップ２０、モールド樹脂体２５上に、第２の再配線層２７を形成し、第２の半導体チップ２０の入出力パッド２２とメタルポスト１８，１９との間の相互接続を行う。メタルポスト１８，１９は、内部接続用のメタルポストである。第２の再配線層２７上に外部接続用のメタルポスト２８，２９を形成する。第２の再配線層２７を埋め込み、外部接続用メタルポスト２８，２９の頂部を露出するエポキシ樹脂等の第３のモールド樹脂体３５をスピン塗布、インジェクションモールド等により形成する。メタルポスト２８，２９頂面に外部接続端子３０を接続する。
なお、メタルポスト、外部接続端子の配置は変更可能である。
図７Ａは外側メタルポスト１８と内側メタルポスト１９とが横方向、縦方向の位置を合わせて整列し。その上に外部接続端子３０を形成した状態を示す。半導体チップより外側部分にメタルポスト、外部接続端子を配置したが、第２、第３、第４の実施例同様、半導体チップより内側部分にメタルポスト、外部接続端子を配置してもよい。パッケージ全面に外部接続端子を配置することも可能である。
図７Ｂは、第５の実施例の変形例を示す。上側半導体チップ２０の上方にも、再配線層２７、メタルポスト２８，２９、外部接続端子３０が配置されている。ピン数の増大に適した構成となる。
以上、実施例に沿って本発明を説明したが、本発明はこれらの限定されるものではない。例えば、種々の変更、置換、改良、組み合わせ等が可能なことは、当業者に自明であろう。
以下、本発明の特徴を付記する。
（付記１）
表面に入出力パッドを有する下側半導体チップと、
前記下側半導体チップ側面を取り囲み、前記下側半導体チップ表面を外側に延長する形状の表面を有する下側モールド樹脂体と、
前記下側半導体チップの上方に正立状態で積層され、表面に入出力パッドを有する上側半導体チップと、
前記上側半導体チップをモールドし、前記下側半導体チップ外側で前記下側モールド樹脂体と合する上側モールド樹脂体と、
前記下側半導体チップの入出力パッドまたは前記上側半導体チップの入出力パッドの少なくとも一部に接続され、前記下側モールド樹脂体の表面、または前記上側半導体チップの表面ないしその延長面に沿って引き回す再配線層と、
前記再配線層の上に形成され、前記上側モールド樹脂体から頂部が露出する外部接続用メタルポストと、
前記外部接続用メタルポスト上に接続されたボール状外部接続端子と、
を有する半導体装置。
（付記２）
前記再配線層は、前記下側半導体チップの入出力パッドに接続され、前記下側モールド樹脂体の表面に沿って引き回し、その上に前記上側モールド体を貫通する前記外部接続用メタルポストが配置されている、
付記１に記載の半導体装置。
（付記３）
前記上側半導体チップの入出力パッドと前記再配線層とを接続するボンディングワイヤをさらに有する付記２に記載の半導体装置。
（付記４）
前記再配線層は、前記上側半導体チップの入出力パッドに接続され、前記上側半導体チップの表面に沿って引き回し、その上に前記上側モールド体の上側部分を通過して前記外部接続用メタルポストが配置されている、
付記１に記載の半導体装置。
（付記５）
前記下側半導体チップの入出力パッドと前記再配線層とを接続するボンディングワイヤをさらに有する付記４に記載の半導体装置。
（付記６）
前記再配線層は、前記下側半導体チップの入出力パッドに接続され、前記下側モールド樹脂体の表面に沿って引き回す下側再配線層と、前記上側半導体チップの入出力パッドに接続され、前記上側半導体チップの表面ないしその延長面に沿って引き回す上側再配線層とを含み、前記外部接続用メタルポストは前記上側モールド体の上側部分を通過して前記上側再配線層の上に配置されている、
付記１に記載の半導体装置。
（付記７）
前記下側再配線層と前記上側再配線層が平面視上重なりを有し、
前記下側再配線層上に形成され、前記上側再配線層に接続される内部接続用メタルポストをさらに有する付記６に記載の半導体装置。
（付記８）
前記上側モールド樹脂体は、前記下側モールド樹脂層の表面レベルから前記上側半導体チップの表面レベルまでの第１上側モールド樹脂体と、前記第１上側モールド樹脂体の表面レベルから前記上側モールド樹脂体の表面までの第２上側モールド樹脂体とからなる付記６または７に記載の半導体装置。
（付記９）
前記下側半導体チップの入出力パッドと前記上側半導体チップの入出力パッド間を電気的に接続するメタル導電部材を、
さらに有する、付記１、２、４、６のいずれか１項に記載の半導体装置。
（付記１０）
前記下側モールド樹脂体が、前記下側半導体チップの側面上のみに形成され、底面上には形成されていない、付記１，２，４，６，９のいずれか１項に記載の半導体装置。
（付記１１）
ダミー基板上方に表面に入出力パッドを有する下側半導体チップを倒立状態で固定し、
前記ダミー基板上方の下側半導体チップを下側モールド樹脂体でモールドし、
前記ダミー基板を除去し、
前記下側半導体チップの入出力パッドを前記下側モールド樹脂体の表面に沿って引き回す再配線層を形成し、
前記再配線層の上に外部接続用メタルポストを形成し、
前記下側半導体チップの表面上方に、表面に入出力パッドを有する上側半導体チップを正立状態でダイ付けし、
前記上側半導体チップ、前記再配線層をモールドし、前記外部接続用メタルポストの頂部を露出して、その下部をモールドする上側モールド樹脂体を形成し、
前記外部接続用メタルポスト上にボール状外部接続端子を接続する、
半導体装置の製造方法。
（付記１２）
前記下側半導体チップは、前記ダミー基板上に、接着シートにより固定される付記１１に記載の半導体装置の製造方法。
（付記１３）
前記上側モールド樹脂体を形成する前に、前記上側半導体チップの入出力パッドと前記再配線層または前記下側半導体チップの入出力パッドとの間をワイヤボンディングする、
付記１１または１２に記載の半導体装置の製造方法。
（付記１４）
ダミー基板上方に表面に入出力パッドを有する下側半導体チップを倒立状態で固定し、
前記ダミー基板上方の下側半導体チップを下側モールド樹脂体でモールドし、
前記ダミー基板を除去し、
表面に入出力用パッドを有する半導体チップの表面上方に再配線層、前記再配線層上に外部接続用メタルポストの形成された上側半導体チップを、正立状態で前記下側半導体チップの表面上にダイ付けし、
前記外部接続用メタルポストの頂部を露出して、前記上側半導体チップを上側モールド樹脂体でモールドし、
前記外部接続用メタルポスト上にボール状外部接続端子を接続する、
半導体装置の製造方法。
（付記１５）
前記ダミー基板の除去後、前記上側半導体チップのダイ付け前に、前記下側半導体チップの入出力パッドに接続され、前記下側モールド樹脂体の表面に沿って引き回される下側再配線層を形成する、
付記１４に記載の半導体装置の製造方法。
（付記１６）
前記上側半導体チップのダイ付け後、前記上側モールド樹脂体のモールド前に、前記下側再配線層または前記下側半導体チップの入出力パッドと、前記再配線層または前記上側半導体チップの入出力パッドとの間をワイヤボンディングする、
付記１４または１５に記載の半導体装置の製造方法。
（付記１７）
ダミー基板上方に表面に入出力パッドを有する下側半導体チップを倒立状態で固定し、
前記ダミー基板上方の下側半導体チップを下側モールド樹脂体でモールドし、
前記ダミー基板を除去し、
前記下側半導体チップの入出力パッドを前記下側モールド樹脂体の表面に沿って引き回す下側再配線層を形成し、
前記下側再配線層の上に内部接続用メタルポストを形成し、
前記下側半導体基板の表面上方に、表面に入出力パッドを有する上側半導体チップを正立状態でダイ付けし、
前記上側半導体チップの側面をモールドし、前記上側半導体チップの表面と前記内部接続用メタルポストの頂面を露出し、前記上側半導体チップの表面を外側に延長する形状の表面を有する第１の上側モールド樹脂体を形成し、
前記上側半導体チップの入出力パッドを前記第１の上側モールド樹脂体の表面に沿って引き回す上側再配線層を形成し、
前記上側再配線層の上に外部接続用メタルポストを形成し、
前記外部接続用メタルポストの頂部を露出して、前記第１の上側モールド樹脂体の上に、第２の上側モールド樹脂体を形成し、
前記外部接続用メタルポスト上にボール状外部接続端子を接続する、
半導体装置の製造方法。
（付記１８）
前記下側モールド樹脂体をモールドする際、前記下側半導体チップの底面が接着シートで覆われている付記１１〜１７のいずれか１項に記載の半導体装置の製造方法。
（付記１９）
前記再配線層と前記メタルポストとは、レジストパターンを用いたメッキを用いて形成される付記１１〜１８のいずれか１項に記載の半導体装置の製造方法。
（付記２０）
前記再配線層形成前に、下地金属層を形成する、
付記１９に記載の半導体装置の製造方法。
１０ 第１の（下側）半導体チップ、
２０ 第２の（上側）半導体チップ、
２１ ダイアタッチメントフィルム、
１２，２２ 入出力パッド、
１３，２５、３５ モールド樹脂体、
２６、３２ 接着シート、
１６、１７，２７ 再配線層、
１８，１９，２８，２９ メタルポスト、
３０ 外部接続端子、
３１ ダミー基板、
１４ 絶縁膜、
１５ 下地金属層、
２４ ボンディングワイヤ、
３３ メッキ液。

Claims (10)

  1. 表面に入出力パッドを有する下側半導体チップと、
    前記下側半導体チップ側面を取り囲み、前記下側半導体チップ表面を外側に延長する形状の表面を有する下側モールド樹脂体と、
    前記下側半導体チップの上方に正立状態で積層され、表面に入出力パッドを有する上側半導体チップと、
    前記上側半導体チップをモールドし、前記下側半導体チップ外側で前記下側モールド樹脂体と合する上側モールド樹脂体と、
    前記下側半導体チップの入出力パッドまたは前記上側半導体チップの入出力パッドの少なくとも一部を前記下側モールド樹脂体の表面、または前記上側半導体チップの表面ないしその延長面に沿って引き回す再配線層と、
    前記再配線層の上に形成され、前記上側モールド樹脂体から頂部が露出する外部接続用メタルポストと、
    前記外部接続用メタルポスト上に接続されたボール状外部接続端子と、
    を有する半導体装置。
  2. 前記再配線層は、前記下側半導体チップの入出力パッドを前記下側モールド樹脂体の表面に沿って引き回し、その上に前記上側モールド体を貫通する前記外部接続用メタルポストが配置されている、
    請求項１に記載の半導体装置。
  3. 前記再配線層は、前記上側半導体チップの入出力パッドを前記上側半導体チップの表面に沿って引き回し、その上に前記上側モールド体の上側部分を通過して前記外部接続用メタルポストが配置されている、
    請求項１に記載の半導体装置。
  4. 前記再配線層は、前記下側半導体チップの入出力パッドを前記下側モールド樹脂体の表面に沿って引き回す下側再配線層と、前記上側半導体チップの入出力パッドを前記上側半導体チップの表面ないしその延長面に沿って引き回す上側再配線層とを含み、前記外部接続用メタルポストは前記上側モールド体の上側部分を通過して前記上側再配線層の上に配置されている、
    請求項１に記載の半導体装置。
  5. 前記下側半導体チップの入出力パッドと前記上側半導体チップの入出力パッド間を電気的に接続するメタル導電部材を、
    さらに有する、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記下側モールド樹脂体が、前記下側半導体チップの側面上のみに形成され、底面上には形成されていない、請求項１〜５のいずれか１項に記載の半導体装置。
  7. ダミー基板上方に表面に入出力パッドを有する下側半導体チップを倒立状態で固定し、
    前記ダミー基板上方の下側半導体チップを下側モールド樹脂体でモールドし、
    前記ダミー基板を除去し、
    前記下側半導体チップの入出力パッドを前記下側モールド樹脂体の表面に沿って引き回す再配線層を形成し、
    前記再配線層の上に外部接続用メタルポストを形成し、
    前記下側半導体基板の表面上方に、表面に入出力パッドを有する上側半導体基板を正立状態でダイ付けし、
    前記上側半導体チップ、前記再配線層をモールドし、前記外部接続用メタルポストの頂部を露出して、その下部をモールドする上側モールド樹脂体を形成し、
    前記外部接続用メタルポスト上にボール状外部接続端子を接続する、
    半導体装置の製造方法。
  8. ダミー基板上方に表面に入出力パッドを有する下側半導体チップを倒立状態で固定し、
    前記ダミー基板上方の下側半導体チップを下側モールド樹脂体でモールドし、
    前記ダミー基板を除去し、
    表面に入出力用パッドを有する半導体チップの表面上方に再配線層、前記再配線層上に外部接続用メタルポストの形成された上側半導体チップを、正立状態で前記下側半導体チップの表面上にダイ付けし、
    前記外部接続用メタルポストの頂部を露出して、前記上側半導体チップを上側モールド樹脂体でモールドし、
    前記外部接続用メタルポスト上にボール状外部接続端子を接続する、
    半導体装置の製造方法。
  9. ダミー基板上方に表面に入出力パッドを有する下側半導体チップを倒立状態で固定し、
    前記ダミー基板上方の下側半導体チップを下側モールド樹脂体でモールドし、
    前記ダミー基板を除去し、
    前記下側半導体チップの入出力パッドを前記下側モールド樹脂体の表面に沿って引き回す下側再配線層を形成し、
    前記下側再配線層の上に内部接続用メタルポストを形成し、
    前記下側半導体基板の表面上方に、表面に入出力パッドを有する上側半導体チップを正立状態でダイ付けし、
    前記上側半導体チップの側面をモールドし、前記上側半導体チップの表面と前記内部接続用メタルポストの頂面を露出し、前記上側半導体チップの表面を外側に延長する形状の表面を有する第１の上側モールド樹脂体を形成し、
    前記上側半導体チップの入出力パッドを前記第１の上側モールド樹脂体の表面に沿って引き回す上側再配線層を形成し、
    前記上側再配線層の上に外部接続用メタルポストを形成し、
    前記外部接続用メタルポストの頂部を露出して、前記第１の上側モールド樹脂体の上に、第２の上側モールド樹脂体を形成し、
    前記外部接続用メタルポスト上にボール状外部接続端子を接続する、
    半導体装置の製造方法。
  10. 前記再配線層と前記メタルポストとは、レジストパターンを用いたメッキにより形成される請求項７〜９のいずれか１項に記載の半導体装置の製造方法。
JP2010246357A 2010-11-02 2010-11-02 半導体装置とその製造方法 Pending JP2012099648A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010246357A JP2012099648A (ja) 2010-11-02 2010-11-02 半導体装置とその製造方法
US13/218,153 US20120104606A1 (en) 2010-11-02 2011-08-25 Ball grid array semiconductor device and its manufacture
US14/184,352 US20140170814A1 (en) 2010-11-02 2014-02-19 Ball grid array semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010246357A JP2012099648A (ja) 2010-11-02 2010-11-02 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2012099648A true JP2012099648A (ja) 2012-05-24

Family

ID=45995782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010246357A Pending JP2012099648A (ja) 2010-11-02 2010-11-02 半導体装置とその製造方法

Country Status (2)

Country Link
US (2) US20120104606A1 (ja)
JP (1) JP2012099648A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130877A (ja) * 2012-12-28 2014-07-10 Yamaha Corp 半導体装置及びその製造方法
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
WO2022259922A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体モジュール及び半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US9799589B2 (en) * 2012-03-23 2017-10-24 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with a grid array with a leadframe and method of manufacture thereof
US9059107B2 (en) * 2012-09-12 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged devices
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
JP6654566B2 (ja) * 2013-08-23 2020-02-26 フィンガープリント カーズ アーベー 指紋検知システムの接続パッド
JP2015082563A (ja) * 2013-10-22 2015-04-27 日東電工株式会社 半導体装置の製造方法、シート状樹脂組成物及びダイシングテープ一体型シート状樹脂組成物
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
TWI548048B (zh) * 2014-04-22 2016-09-01 精材科技股份有限公司 晶片封裝體及其製造方法
WO2016123607A2 (en) * 2015-01-30 2016-08-04 Invensas Corporation Contact arrangements for stackable microelectronic package structures
US10242927B2 (en) * 2015-12-31 2019-03-26 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
TWI610409B (zh) * 2016-08-30 2018-01-01 南茂科技股份有限公司 半導體封裝及其製造方法
TWI635587B (zh) * 2017-04-26 2018-09-11 力成科技股份有限公司 封裝結構及其製作方法
US10622311B2 (en) 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US11114308B2 (en) 2018-09-25 2021-09-07 International Business Machines Corporation Controlling of height of high-density interconnection structure on substrate
KR20210108075A (ko) * 2020-02-25 2021-09-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031768A (ja) * 2001-07-19 2003-01-31 Nec Corp 半導体装置およびその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2006032556A (ja) * 2004-07-14 2006-02-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2007134731A (ja) * 2006-12-04 2007-05-31 Fujitsu Ltd 半導体装置及びその製造方法及び半導体基板
JP2007287802A (ja) * 2006-04-13 2007-11-01 Sony Corp 三次元半導体パッケージ製造方法
JP2007294611A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
TWM266543U (en) * 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
TWI335658B (en) * 2006-08-22 2011-01-01 Advanced Semiconductor Eng Stacked structure of chips and wafer structure for making same
JP5028988B2 (ja) * 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP4955488B2 (ja) * 2007-09-05 2012-06-20 新光電気工業株式会社 半導体装置及びその製造方法
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
JP2010199518A (ja) * 2009-02-27 2010-09-09 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8367477B2 (en) * 2009-03-13 2013-02-05 Wen-Cheng Chien Electronic device package and method for forming the same
JP2010278138A (ja) * 2009-05-27 2010-12-09 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031768A (ja) * 2001-07-19 2003-01-31 Nec Corp 半導体装置およびその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2006032556A (ja) * 2004-07-14 2006-02-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2007287802A (ja) * 2006-04-13 2007-11-01 Sony Corp 三次元半導体パッケージ製造方法
JP2007294611A (ja) * 2006-04-24 2007-11-08 Sony Corp 半導体装置及びその製造方法
JP2007134731A (ja) * 2006-12-04 2007-05-31 Fujitsu Ltd 半導体装置及びその製造方法及び半導体基板
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130877A (ja) * 2012-12-28 2014-07-10 Yamaha Corp 半導体装置及びその製造方法
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
WO2022259922A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 半導体モジュール及び半導体装置

Also Published As

Publication number Publication date
US20120104606A1 (en) 2012-05-03
US20140170814A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
JP2012099648A (ja) 半導体装置とその製造方法
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
US10784205B2 (en) Electronic package
JP5280014B2 (ja) 半導体装置及びその製造方法
TWI671861B (zh) 半導體封裝結構及其製作方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US9099454B2 (en) Molded semiconductor package with backside die metallization
KR20080094251A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US7626277B2 (en) Integrated circuit package with open substrate
US20130026658A1 (en) Wafer level chip scale package for wire-bonding connection
JP2010147070A (ja) 半導体装置
US20170186678A1 (en) Fan-out chip package and its fabricating method
TW201719829A (zh) 電子封裝件及其製法
TW201523816A (zh) 晶片封裝結構及其製造方法
KR101546575B1 (ko) 반도체 패키지 및 그 제조 방법
JP6637769B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR20160119367A (ko) 시스템 인 패키지 및 이의 제조방법
US11764187B2 (en) Semiconductor packages, and methods for forming semiconductor packages
US20070281393A1 (en) Method of forming a trace embedded package
JP2000349228A (ja) 積層型半導体パッケージ
TWI712134B (zh) 半導體裝置及製造方法
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
US20100140773A1 (en) Stacked chip, micro-layered lead frame semiconductor package
CN116682802A (zh) 电子封装件及其制法
CN112928032A (zh) 电子封装件的制法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140430