[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010508673A - 終端アルミニウム金属層のないメタライゼーション層積層体 - Google Patents

終端アルミニウム金属層のないメタライゼーション層積層体 Download PDF

Info

Publication number
JP2010508673A
JP2010508673A JP2009535280A JP2009535280A JP2010508673A JP 2010508673 A JP2010508673 A JP 2010508673A JP 2009535280 A JP2009535280 A JP 2009535280A JP 2009535280 A JP2009535280 A JP 2009535280A JP 2010508673 A JP2010508673 A JP 2010508673A
Authority
JP
Japan
Prior art keywords
layer
forming
bump
nickel
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009535280A
Other languages
English (en)
Inventor
レール マチアス
クーヘンマイスター フランク
レーマン ロター
ビーラント マルセル
プラッツ アレクサンダー
バルター アクセル
ユングニッケル ゴッタール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority claimed from PCT/US2007/022683 external-priority patent/WO2008054680A2/en
Publication of JP2010508673A publication Critical patent/JP2010508673A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

最終メタライゼーション層のコンタクト領域（２０２Ａ）上にアンダーバンプメタライゼーション層（２１１）を直接形成することによって、アルミニウムおよび対応する密着／バリア層などのほかの終端金属の形成を省略することができる。この結果、得られるバンプ構造（２１２）の熱的挙動および電気的挙動を向上させることができ、プロセスを大幅に簡略化することができる。

Description

本開示は、一般に集積回路の形成に関し、より詳細には、適切に形成されたパッケージまたはキャリア基板と接続するためのバンプ構造を備えたメタライゼーション積層体を形成するためのプロセスフローに関する。
集積回路の製造では、一般に、チップをパッケージングし、チップ回路を周辺機器に接続するためのリードおよび端子を提供することが必要となる。一部のパッケージング方式では、チップ、チップパッケージまたは他の適切なユニットが、例えばマイクロエレクトロニクスチップの誘電パッシベーション層など、ユニットのうちの少なくとも１つの対応する層（ここでは「最終コンタクト層」と呼ぶ）上に形成された、いわゆるソルダーバンプから形成されたソルダボールによって接続される。マイクロエレクトロニクスチップを対応するキャリアに接続するために、接続する２つの個々のユニット（例えば、複数の集積回路を備えたマイクロエレクトロニクスチップと、対応するパッケージ）の表面には、ユニットの１つ（マイクロエレクトロニクスチップなど）の少なくとも上に設けられたハンダバンプのリフロー後に、この２つのユニットを電気的に接続するための適切なパッド構成が形成されている。別の方式では、ソルダーバンプが、対応するワイヤと接続されるように形成される必要があるか、あるいは、ソルダーバンプが、ヒートシンクとして機能する別の基板の対応するパッド領域と接触されうる。このため、チップ領域の全体にわたって多数のバンプを形成し、これにより、Ｉ／Ｏ機能のほか、マイクロプロセッサ、記憶回路などの複雑な回路を一般に備えるか、および／または完全な複雑な回路システムを形成している複数の集積回路を備える最新のマイクロエレクトロニクスチップの高周波アプリケーションに必要な、所望の低キャパシタンス構成を提供する必要がある。
近年の集積回路では、デバイスの動作中に発生する高電流密度に対応するために、銅やその合金などの導電性の極めて高い金属が次第に使用されるようになっている。このため、メタライゼーション層は、銅または銅合金から形成される金属配線およびビアを有し、最終メタライゼーション層が、この銅系の接触面の上に形成されるソルダーバンプと最終的に接続するための接触面となりうる。ソルダーバンプを形成するためにその後実施されるプロセスフローにおける銅の処理は、それ自体が非常に複雑な製造段階であり、複雑なアルミニウム系のマイクロプロセッサにソルダーバンプ構造を形成するために効果的に使用されてきた、実績のある金属アルミニウムに基づいて実施されうる。このため、アルミニウムの処理のために実績のあるプロセスおよび材料が利用可能であり、これは、下層のメタライゼーション層で使用される事前のメタライゼーション方式とバンプ構造を形成するためのプロセスフローとの間の信頼性が確立されている接点となりうる。アルミニウム系材料の処理では、銅系の接触面上に適切なバリアおよび密着層が形成され、続いてアルミニウム層が形成される。その後、アルミニウムで覆われた接触面を土台にして、ソルダーバンプを有するコンタクト層が形成される。
ソルダーバンプの１つに不良があっても、デバイス全体が機能しなくなるため、何百、何千の機械的に固定されたソルダーバンプを対応するパッドに設けるためのソルダーバンプの取り付け手順は慎重に設計する必要がある。この理由から、通常、ソルダーバンプと、アルミニウムで覆われた接触面を含む下の基板またはウェハとの間に、１層以上の慎重に選択された層が配置される。この界面層は、明細書では「アンダーバンプメタライゼーション層」とも呼ぶが、その下の接触面および周囲のパッシベーション材料に、ソルダーバンプの充分に高い機械的密着性を与える重要な役割に加え、アンダーバンプメタライゼーションは、拡散特性および電流伝導性に関する更に別の要件を満たす必要がある。上記の問題に関して、アンダーバンプメタライゼーション層は、ソルダー材料（鉛（Ｐｂ）とスズ（Ｓｎ）の混合物が多く使用される）が、チップの下のメタライゼーション層を攻撃して、その機能を破壊するかその機能に悪影響を及ぼすのを阻止するために、適切な拡散バリアとなる必要がある。また、ソルダー材料（鉛など）がほかのデリケートなデバイス領域（誘電体など）に移動すると、鉛の放射性崩壊もデバイス性能に大きな影響を及ぼすため、これもアンダーバンプメタライゼーションによって有効に抑制する必要がある。電流伝導性に関して、アンダーバンプメタライゼーションは、ソルダーバンプと、その下のチップのメタライゼーション層間の相互接続として機能し、メタライゼーションパッド／ソルダーバンプシステムの全体の抵抗を不用意に上げないような厚さと比抵抗を有する必要がある。また、アンダーバンプメタライゼーションは、ソルダーバンプ材料の電解めっき中に電流分散層として機能する。電解めっきは現在好ましい成膜法であるが、これは、従来技術で同様に使用されるソルダーバンプ材料の物理気相成長法では、マスクが高温の金属蒸気と接触する際に、マスクの熱拡張による位置合せの不良を回避するために、複雑なマスク技術が必要となるためである。また、成膜プロセスの完了後に、特に大口径ウェハを処理する場合、あるいは隣接するソルダーパッド間のピッチが短い場合には、ソルダーパッドに損傷を与えずに金属マスクを除去することは極めて困難である。
電解めっき成膜法でもマスクが使用されるが、この方法は、マスクがフォトリソグラフィを使用して生成され、これにより物理気相成長法によって生じる上記の問題が回避されるという点で蒸着法とは異なる。ソルダーバンプの形成後は、アンダーバンプメタライゼーションをパターニングして、個々のソルダーバンプを互いに電気的に絶縁する必要がある。
次に、図１ａ〜１ｃを参照して、代表的な従来のプロセスフローについて説明し、銅系の半導体デバイスのソルダーバンプの形成に関与する手法について更に詳細に説明する。
図１ａは、製造が進んだ段階の従来の半導体素子１００の断面図を模式的に示す。半導体デバイス１００は基板１０１を含み、基板１０１内に回路素子およびその他の微細構造的特徴（便宜上図１ａに図示せず）が形成されている。また、デバイス１００は、銅系の金属配線およびビアを含む１層以上のメタライゼーション層を備えるが、便宜上、最終メタライゼーション層１０７のみを図示する。最終メタライゼーション層１０７は、誘電材料を有し、その中に、銅または銅合金から実質的に形成される金属領域１０２が形成されている。メタライゼーション層１０７は、少なくとも金属領域１０２の特定の部分を除き、対応するパッシベーション層１０３によって覆われている。パッシベーション層１０３は、二酸化シリコン、窒化シリコン、酸窒化シリコンなどの任意の適した誘電材料から形成されうる。銅系の金属領域１０２の上には、タンタル、窒化タンタル、チタン、窒化チタン、窒化タンタル、あるいはこれらの組み合わせなどのバリア／密着層１０４が形成されている。このバリア／密着層１０４は、上を覆っているアルミニウム層１０５と銅系の金属領域１０２との間に、必要な拡散防止特性のほか、対応する密着性を提供する。ここで、アルミニウム層１０５と密着／バリア層１０４との組み合わせを「終端金属」と呼ぶことがある。このため、アルミニウム層１０５は、パターニングされたパッシベーション層１０３、バリア／密着層１０４、およびその下の銅系の金属領域１０２と共に、ソルダーバンプが形成されるコンタクト領域１０５Ａを画定している。また、コンタクト領域１０５Ａを保護するために、デバイス１００上に対応するレジストマスク１０６が形成されており、層１０５の残りの部分が、アルミニウムを効率的に除去するための塩素系の化学物質を一般に含むエッチング環境１０８に露出される。
図１ａに示す半導体デバイス１００は、以下のプロセスに従って形成されうる。まず、実績のあるプロセス技術に基づいて、基板１０１とその中に含まれる任意の回路素子が製造されうる。高度なアプリケーションでは、クリティカルディメンション、いわゆる微細寸法が約５０ｎｍ、あるいはこれよりも小さい回路素子が形成され、続いて、銅系の金属配線およびビアを含む１層以上のメタライゼーション層１０７が形成される。その際、少なくとも金属配線を埋め込むために、通常、ｌｏｗ−ｋ誘電材料が使用される。次に、プラズマ化学気相成長法（ＰＥＣＶＤ）などの任意の適切な堆積技術によって、最終メタライゼーション層１０７上にパッシベーション層１０３が形成されうる。その後、フォトレジストマスク（図示せず）を形成するために、標準的なフォトリソグラフィプロセスが実施される。このフォトレジストマスクは、コンタクト領域１０５Ａの形状および寸法を実質的に決定し、このため、層１０５および１０４の材料特性と共に、メタライゼーション層１０７（すなわち銅系の金属領域１０２）とコンタクト領域１０５Ａの上に形成されるソルダーバンプとの間で最終的に得られる電気接続のコンタクト抵抗を実質的に決定する形状および寸法を有する。その後、レジストマスクを基にパッシベーション層１０３に開口が設けられうる。その後、レジストマスクが、実績のあるレジスト除去プロセスによって除去されうる。レジスト除去プロセスは、必要に応じて、適切なクリーニングステップを含んでもよい。
その後、銅の拡散を効果的に低減し、上を覆うアルミニウム層１０５の密着性を改良するために、銅のメタライゼーションと共に一般に使用されるようなバリア／密着層１０４が堆積されうる。その際、例えばスパッタ堆積によって、タンタル、窒化タンタル、チタン、窒化チタンまたはその他の同様の金属、およびこれらの組み合わせのための実績のあるプロセスレシピが使用される。次に、例えばスパッタ堆積、化学気相成長法などによって、アルミニウム層１０５が堆積され、続いて、レジストマスク１０６を形成するための標準的なフォトリソグラフィプロセスが実施される。次に、複雑な塩素系のエッチング化学種を必要とする反応性エッチング環境１０８が形成される。その際、過度の歩留り低下を実質的に防ぐために、プロセスパラメータにより、正確なプロセス制御を行う必要がある。また、エッチングプロセス１０８には、バリア／密着層１０４を貫通するためのエッチングと、複雑なアルミニウムのエッチングステップ中に生成される腐食性のエッチング残渣を除去するためのウェット剥離プロセスとを含む別個のエッチングステップが含まれうる。
図１ｂは、製造が更に進んだ段階の半導体デバイス１００を模式的に示す。更に別のパッシベーション層１０９（「最終パッシベーション材料または層」とも呼ばれる）がコンタクト領域１０５Ａとパッシベーション層１０３の上に形成され、続いて、最終パッシベーション層１０９に開口を形成するための後のエッチングプロセスでエッチングマスクとして機能するように構成されたレジストマスク１１０が形成される。層１０９は、実績のあるスピンオン法またはほかの堆積法に基づいて形成され、レジストマスク１１０は、確立したフォトリソグラフィ法に基づいて形成されうる。レジストマスク１１０を基に、最終パッシベーション層１０９（一般にポリイミドから形成される）がエッチングされ、コンタクト領域１０５Ａの少なくとも一部が露出されうる。
代替法では、メタライゼーション層１０７上にアルミニウム層１０５とバリア／密着層１０４が堆積されてから、パッシベーション層１０３が形成されてもよい。その後、パッシベーション層１０３がパターニングされ、続いて、バリア／密着層１０４もパターニングするための任意のエッチングおよびクリーニングプロセスを含む、非常に複雑なアルミニウムエッチングプロセス１０８が実施されてもよい。その後、最終パッシベーション層１０９が堆積され、図１ｂを参照して上で説明したように処理が続けられうる。
図１ｃは、製造が更に進んだ段階の半導体デバイス１００を模式的に示す。ここで、デバイス１００は、アンダーバンプメタライゼーション層１１１を有する。アンダーバンプメタライゼーション層１１１は、本例では、少なくとも第１のアンダーバンプメタライゼーション層１１１Ａと第２の層１１１Ｂを備え、これらは、パターニングされた最終パッシベーション層１０９およびコンタクト領域１０５Ａ上に形成される。アンダーバンプメタライゼーション層１１１は、必要な電気的、熱的および機械的な特性を提供すると共に、上を覆っているソルダーバンプ１１２の材料が下のデバイス領域に拡散するのを低減または防止するための、適切な層の組み合わせから構成されうる。また、ソルダーバンプ１１２の形状および横方向の寸法を実質的に画定する開口もレジストマスク１１３に形成される。
通常、図１ｃに示す半導体デバイス１００は、以下のプロセスに従って形成されうる。最初に、チタンタングステン層（ＴｉＷ）は、拡散防止特性および密着特性に鑑みて頻繁に使用されるため、この材料組成を形成するためのスパッタ堆積によってアンダーバンプメタライゼーション層１１１（層１１１Ｂなど）が形成されうる。その後、更に別の層１１１Ａなどのアンダーバンプメタライゼーション層１１１の副層が形成されうる。この層は、クロム／銅層の形で提供され、続いて、実質的に純粋な銅層が更に形成されうる。層１１１Ａは、実績のあるレシピによるスパッタ堆積によって形成されうる。次に、レジストマスク１１３を形成するための更に別のフォトリソグラフィプロセスが実施され、これにより、ソルダーバンプ１１２の成膜のための後の電解めっきプロセス用の成膜マスクが提供される。その後、レジストマスク１１３が除去され、ソルダーバンプ１１２をエッチングマスクとして使用してアンダーバンプメタライゼーション層１１１がパターニングされ、これにより、電気的に絶縁されたソルダーバンプ１１２が提供される。プロセス要件に応じて、適切な支持基板と接触させるためにその後使用されうる丸いソルダボール（図示せず）を発生させるために、ソルダーバンプ１１２がリフローされてもよい。
図１ａ〜１ｃを参照して説明したプロセスフローから明らかなように、ソルダーバンプ１１２とその下のアンダーバンプメタライゼーション層１１１を含むバンプ構造の形成を可能にするため、コンタクト領域１０５Ａの提供に非常に複雑なプロセスフローが必要とされる。更に、導電性の非常に高い銅が金属領域１０２に使用されるものの、バンプ構造の最終的なコンタクト抵抗は、コンタクト領域１０５Ａの特性によって（すなわち、アルミニウム層１０５とバリア／密着層１０４によって）大きく影響される。この結果、従来の手順では、複雑なアルミニウムエッチングシーケンスを含む非常に複雑なプロセスフローが使用される一方で、得られるバンプ構造の電気的性能がそこそこに留まってしまう。また、アルミニウムピッティングおよび最終パッシベーション層１０９（一般にポリイミドから形成される）の層剥離が発生することがある。この現象は、特に、一般に、ダイ境界として機能するためのダイのエッジ領域、あるいはスクライブレーンがウェハの表面に設けられる場合のウェハのスクライブレーンに設けられる、露出された銅の境界（すなわち領域１０２と同様の領域）（「開口領域」と呼ばれる）によって発生しうる。これらの開口領域では、最終パッシベーション層１０９が提供されておらず、このため、開口領域と通常のダイ領域間の界面でポリイミド層１０９の層剥離が促進される。このため、アルミニウムのピッティングおよび／またはポリイミド層の剥離は、上記の製造シーケンスにおいて歩留り低下に大きく寄与することがある。
本開示は、上に記載した問題の影響の１つ以上を回避することができるか、少なくとも低減させることができる各種のデバイスおよび方法を対象としている。
以下では、本発明の一部の態様の基本を理解できるように、発明の概要を説明する。この概要は、本発明の全てを概観するものではない。本発明の主要または重要な要素を特定したり、本発明の範囲を詳細に記載することを意図するものでもない。その唯一の目的は、後述する詳細な説明に先だって、概念の一部を簡潔に示すことにある。
一般に、本明細書に開示の主題は、アンダーバンプメタライゼーション層およびソルダーバンプまたは他の任意の接着材料バンプを含むバンプ構造を、最終メタライゼーション層の接触面（銅系の金属領域など）上に直接形成できるようにする技術を対象としており、これにより、非常に複雑なバリア／密着層、およびアルミニウムの堆積およびパターニングプロセスを省略することができる。このため、従来のプロセス戦略と比較して製造シーケンスをより効率的に設計でき、これにより、製造コストを削減でき、同時に、得られるバンプ構造の電気的、機械的および熱的特性に関する性能の改良が得られる。
本明細書に開示の例示的な一実施形態によれば、半導体デバイスは、パッシベーション層によって横方向に境界を定められ、コンタクト表面を有するコンタクト領域を有するメタライゼーション層を有する。前記デバイスは、更に、前記パッシベーション層の上に形成され、前記コンタクト領域の少なくとも一部を露出させている最終パッシベーション層を有する。前記コンタクト表面と前記最終パッシベーション層の一部との上にアンダーバンプメタライゼーション層が形成され、前記アンダーバンプメタライゼーション層上にニッケル含有中間層が形成される。最後に、前記ニッケル含有中間層上にバンプが形成される。
本明細書に開示の別の例示的な実施形態によれば、方法は、半導体デバイスの最終メタライゼーション層のコンタクト領域の露出されたコンタクト表面上にアンダーバンプメタライゼーション層を形成するステップを有する。前記方法は更に、前記アンダーバンプメタライゼーション層上にニッケル含有中間層を形成するステップと、前記コンタクト表面の上の前記ニッケル含有中間層上にバンプを形成するステップと、を有する。更に、前記バンプの存在下で前記アンダーバンプメタライゼーション層がパターニングされる。
本明細書に開示の更に別の例示的な実施形態によれば、方法は、半導体デバイスの最終メタライゼーション層の上にニッケル含有層を形成するステップを有し、前記ニッケル含有層は、湿式化学プロセスによって形成される。更に、前記ニッケル含有層上にバンプ構造が形成される。
最終メタライゼーション層の銅系の金属領域の上にバンプ構造を形成する際の、従来の半導体デバイスの断面図を概略的に示す。 最終メタライゼーション層の銅系の金属領域の上にバンプ構造を形成する際の、従来の半導体デバイスの断面図を概略的に示す。 最終メタライゼーション層の銅系の金属領域の上にバンプ構造を形成する際の、従来の半導体デバイスの断面図を概略的に示す。 本明細書に開示の例示的な実施形態による、銅含有表面に直接バンプ構造を形成する際の、半導体デバイスの断面図を概略的に示す。 本明細書に開示の例示的な実施形態による、銅含有表面に直接バンプ構造を形成する際の、半導体デバイスの断面図を概略的に示す。 本明細書に開示の例示的な実施形態による、銅含有表面に直接バンプ構造を形成する際の、半導体デバイスの断面図を概略的に示す。 本明細書に開示の例示的な実施形態による、銅含有表面に直接バンプ構造を形成する際の、半導体デバイスの断面図を概略的に示す。
添付の図面と併せて下記の説明を読めば、本開示が理解されるであろう。添付の図面においては、同一の参照符号は同じ要素を参照している。
本明細書に記載の主題は、種々の変形および代替形態を取り得るが、その特定の実施形態が、図面に例として図示され、ここに詳細に記載されているに過ぎない。しかし、この特定の実施形態の詳細な説明は、本発明を開示した特定の形態に限定することを意図するものではなく、反対に、添付の特許請求の範囲によって規定される本発明の趣旨ならびに範囲に含まれる全ての変形例、均等物および代替例を含むことを理解すべきである。
本発明の各種の例示的な実施形態を下記に記載する。簡潔を期すために、実際の実装の特徴を全て本明細書に記載することはしない。当然、実際の実施形態の開発においては、システム上の制約およびビジネス上の制約に適合させるなど、開発の具体的な目的を達成するために、実装に固有の判断が数多く必要とされ、これは実装によって変わるということが理解される。更に、この種の開発作業は複雑かつ時間がかかるものであるが、本開示の利益を受ける当業者にとって日常的な作業であるということを理解されたい。
次に、添付の図面を参照して本主題を説明する。説明のみを目的として、当業者に知られている細かい点を説明して本開示をわかりにくくすることのないように、さまざまな構造、システムおよびデバイスが、図面で模式的に示されている。しかし、本開示の例示的な例を記載および説明するために、添付の図面を添付する。本明細書において使用される語句は、関連技術の当業者が理解している意味と同じ意味に使用されていると理解および解釈すべきである。本明細書においてある語句が矛盾なく用いられている場合、その語句が特別な定義を有する、すなわち通常かつ慣用的に用いられ、当業者が理解している意味と異なる定義を有することはない。ある語句が特別な意味を有する、すなわち当業者の理解とは異なる意味に用いられる場合は、そのような特別な定義は本明細書に明示的に記載して、その特別な定義を直接的かつ明確に示す。
一般に、本明細書に開示の主題は、バンプ構造を形成するための改良された技術について考察する。この技術では、最終のメタライゼーション層を形成するためのプロセスフローと、最終パッシベーション層を含むバンプを形成するためのプロセスフローおよび材料とを適切に適合させることによって、最終メタライゼーション層の金属領域（銅含有領域など）の上部への終端金属層（アルミニウム層など）の形成を省略することにより、銅系のメタライゼーションなどの高度なメタライゼーションの性能と、バンプ構造を形成するための対応する製造シーケンスとを改良することができる。例えば、終端アルミニウム層の成膜を省略することによって、一般に、プロセスフロー全体を大幅に簡略化でき、これにより生産コストを節約することができ、同時に、得られるバンプ構造の電気的および／または機械的および／または熱的な特性を向上させることができるか、あるいは、バンプ構造の所定の性能を得るためのバンプ構造の寸法を、従来の半導体デバイスよりも適宜縮小することができる。例えば、従来のデバイスと同じ寸法のバンプ構造を有する半導体デバイスは、大幅に改良された電流駆動能力を有することができる。また、導電性の低い追加の終端金属層を省略することにより得られる、バンプ構造の熱伝導性および導電性の改善により、放熱性を向上させることができる。
図２ａは、製造が進んだ段階の半導体素子２００の断面図を模式的に示す。デバイス２００は基板２０１を含む。基板２０１は、集積回路を形成するための基板であればどのようなものでもよく、例えば、バルクシリコン基板、シリコンオンインシュレータ（ＳＯＩ）基板、回路素子を形成するための適切な半導体層が上に形成されているガラス基板、ＩＩ−ＶＩ属および／またはＩＩＩ−Ｖ属半導体などの他の任意の化合物半導体材料などである。このため、複数の回路素子（図示せず）が、おそらく機械素子および光学素子などの他の微細構造的特徴と組み合わされて、基板２０１内またはこの上に形成されうる。基板２０１の上に１層以上のメタライゼーション層２０７が形成されている。便宜上、メタライゼーション層２０７は、一番最終の層であってもよく、二酸化シリコン、窒化シリコン、フッ素添加酸化シリコン、相対誘電率が３．０以下の任意のｌｏｗ−ｋ誘電材料またはこれらの何らかの組み合わせが含まれる。更に、メタライゼーション層２０７は、コンタクト領域２０２を有し、これは、高度なデバイスでは銅系の金属領域、すなわち、優れた熱伝導性および導電性を提供するように銅を多量に含む金属領域であってもよい。コンタクト領域２０２には、他の金属または導電材料（例えば、メタライゼーション層２０７の周囲の誘電材料との界面に形成された任意のバリア／密着層）が含まれてもよいという点に留意すべきである。コンタクト領域２０２はコンタクト表面２０２Ａを有し、この上に、今後形成されるバンプ構造とメタライゼーション層２０７間の熱伝導性と導電性を改良するためのバンプ構造が直接形成される。
メタライゼーション層２０７は、銅含有表面２０２Ａを除き、パッシベーション層２０３で覆われうる。パッシベーション層２０３は、二酸化シリコン、窒化シリコン、シリコンカーバイド、窒素強化シリコンカーバイド、ｌｏｗ−ｋ誘電材料、あるいはこれらの材料の任意の適切な組み合わせなどの任意の適切な誘電材料から形成されうる。例えば、パッシベーション層２０３は、２層以上の副層２０３Ａ，２０３Ｂ，２０３Ｃから形成されうる。例えば、最下層の副層２０３Ａは、隣接するデバイス領域への銅の外方拡散を実質的に抑制するために、拡散防止作用を提供しうる。また、層２０３Ａは、層２０３のパターニング中に、適切なエッチストップ特性も示しうる。例えば、窒素強化シリコンカーバイドが使用されうる。別の例では、層２０３Ａが省略され、別の層２０３Ｂ，２０３Ｃが、所望の全体的な特性を提供してもよい。例えば、窒化シリコンと酸窒化シリコンが組み合わされて使用されても、別の実施形態では、二酸化シリコンと窒化シリコンが組み合わされてもよい。しかし、別の例では、デバイス要件に応じて、パッシベーション層２０３に他の任意の組成を使用してもよい。
また、一部の例示的な実施形態では、表面２０２Ａが保護層（図示せず）で覆われてもよい。例示的な一実施形態では、保護層は、パッシベーション層２０３の一部（層２０３Ａなど）であってもよい。別の例示的な実施形態では、保護層は、パッシベーション層２０３および表面２０２Ａの上に別個の層として形成されてもよい。個々の保護層は、窒化シリコン、シリコンカーバイド、窒素強化シリコンカーバイドなどの任意の適切な誘電材料で形成されてもよく、半導体デバイス２００のその後の処理と取り扱い中に、表面２０２Ａを実質的に保護する。
更に、図中の実施形態では、デバイス２００は最終パッシベーション材料２０９も備える。一部の例示的な実施形態では、最終パッシベーション材料２０９は、ポリイミドなどから形成されうる。別の実施形態では、最終パッシベーション材料２０９は、感光性ポリイミドなどの感光材料から形成されうる。また、層２０３内（表面２０２Ａが層２０３の一部で覆われている場合には少なくとも層２０３の上の部分）と層２０９に、開口２１５が画定されうる。開口２１５の横方向のサイズは、表面２０２Ａを露出させ、その上に個々のバンプ構造を形成した後に、最終メタライゼーション層２０７と接続する接触面の最終的なサイズを実質的に決定しうる。
図２ａに示す半導体デバイス２００を形成するための代表的なプロセスフローには、以下のプロセスが含まれうる。予め定義されたプロセスレシピおよび設計ルールに従って、基板２０１内およびその上に、任意の回路素子とおそらくは他の微細構造的特徴が形成されうる。その後、銅系の金属配線およびビアを形成するための実績のあるダマシン技術に基づいて、１層以上のメタライゼーション層２０７が形成されうる。メタライゼーション層２０７の形成中に、表面２０２Ａを有するコンタクト領域２０２が形成されうる。その後、ＰＥＣＶＤなどの任意の適切な堆積技術によって、メタライゼーション層２０７を確実に覆うためのパッシベーション層２０３が形成されうる。上で説明したように、パッシベーション層２０３には、隣接するデバイス領域への銅原子の外方拡散を実質的に抑制する材料が含まれうる。次に、例示的な一実施形態では、例えばスピンオン技術などに基づいて、最終パッシベーション層が堆積されうる。例えば、材料２０９は、感光材料として塗布され、材料２０９を選択的に露出させるためのリソグラフィプロセスに基づいてパターニングされうる。次に、前の露出プロセスによって材料２０９に形成された潜像を基に、材料２０９がパターニングされうる。その後、パターニングされた材料２０９がエッチマスクとして使用され、実績のあるエッチング法に基づいてパッシベーション層２０３がエッチングされうる。上で説明したように、一部の実施形態では、基板２０１のその後の取り扱いのために保護層を設けることが望ましい場合、層２０３のパターニングは表面２０２Ａが完全に露出される前に停止されうる。例えば、表面２０２Ａ上に更に別の材料を形成するためのプロセスの直前に、エッチストップ層として機能しうる層２０３Ａに開口が形成されうる。しかし、材料２０９および層２０３をパターニングするためのほかにプロセスフロー手法が使用されてもよい。例えば、材料２０９の上にレジストマスクが形成され、このレジストマスクを基に材料２０９と層２０３がパターニングされてもよい。これは、一部の実施形態では、共通のエッチングプロセスで実施されるが、別の例では、材料２０９のエッチング後にレジストマスクが除去され、その後、材料２０９が層２０３用のエッチマスクとして働いてもよい。上で説明したように、その後形成するバンプ構造が優れた熱伝導性および導電性を有するため、開口２１５の寸法には、相当の熱伝導性および導電性を有する従来のデバイスよりも小さな値を選択することができる。この結果、ソルダーバンプ等を形成するなどの後続のプロセスにおいて材料を大幅に節約することができる。一方で、予め定義された開口２１５の寸法を使用した場合、最終的に得られる熱伝導性および導電性を、従来のデバイスよりも大幅に向上させることができる。
図２ｂは、製造が進んだ段階の半導体素子２００の断面図を模式的に示す。表面２０２Ａが保護層（層２０３Ａなど）によって確実に覆われていてもよいが、別の実施形態では、表面２０２Ａが露出され、後で実施されるアンダーバンプメタライゼーション層の成膜前にクリーニング処理が必要となってもよい。このため、表面２０２Ａを露出させるおよび／またはクリーニングするように適切に設計された表面処理プロセス２１７がデバイス２００に実施されるように図示されている。例示的な一実施形態では、プロセス２１７は、露出させた銅の表面に任意の適切な金属を堆積させるスパッタの前に、一般に実施されるプレクリーニングプロセスとして設計される。このため、プロセス２１７は、例えば、窒化シリコン、窒素含有シリコンカーバイドなどを含む望ましくない材料を除去するために、アルゴンなどの不活性化学種を充分な強度で衝突させるために、適切に選択されたパラメータを使用したプレスパッタプロセスとして設計されうる。この結果、プロセス２１７中は、表面２０２Ａが次第に露出され、同時に、進行中のイオン衝撃により、表面２０２Ａの一部の望ましくない変色と酸化の形成が実質的に抑制される。一実施形態では、その後、最終パッシベーション層２０９の露出された部分と露出面２０２Ａ上に導電アンダーバンプメタライゼーション層を形成するためのスパッタ堆積雰囲気を形成するために、表面２０２Ａから材料を除去するためのプロセス２１７のプロセスパラメータ（すなわち、前駆物質材料の供給）がインサイチュで変更されうる。別のパターニング手法が使用されてもよく、パッシベーション層２０３に形成される個々の開口とは異なるサイズの開口を形成するように、最終パッシベーション層２０９がパターニングされてもよいという点に留意すべきである。この場合、２つの異なるパターニングプロセスが使用され、処理２１７は、層２０９と層２０３のさまざまな露出された部分に作用し、その後の堆積プロセスにより、層２０３の露出された水平部分の上に材料が形成されうる。
図２ｃは、スパッタ堆積プロセス２１９による、アンダーバンプメタライゼーション層２１１または少なくともその副層２１１Ｂの形成中の半導体デバイス２００を概略的に示す。例示的な実施形態では、スパッタ堆積プロセス２１９は、任意の適切な金属または金属化合物を形成するように設計されうる。これには、チタンタングステン、タンタル、チタン、窒化チタン、窒化タンタル、タングステン、タングステンシリサイド、チタンシリサイド、タンタルシリサイドまたは窒素強化タングステン、タンタルチタンシリサイドなどが挙げられる。これらの実施形態では、プロセス２１７（図２ｂ）が予めプレクリーニングプロセスとしてインサイチュで実施されていてもよい。この場合、表面２０２Ａから望ましくない材料を除去した後に、アルゴンイオンおよび金属イオンや他の前駆材料（窒素とシリコンなど）の比率が、層２１１Ｂが効果的に堆積されるように必要に応じて変更されうる。このようにして、アンダーバンプメタライゼーション層２１１（すなわち、その第１の副層２１１Ｂ）が、従来の技術で使用されるような中間の終端金属を設ける必要なく、露出面２０２Ａに直接堆積される。例示的な一実施形態では、副層２１１Ｂはチタン層の形で提供され、これにより望ましい密着性とバリア特性が提供される。副層２１１Ｂの形成後、例えばスパッタ堆積、電気化学的成膜、化学気相成長法（ＣＶＤ）などによって、任意の適切な材料組成を有する１層以上の更に別の副層が堆積され、デバイス要件に従ったアンダーバンプメタライゼーション層２１１が完成されうる。例えば、一実施形態では、ニッケル含有材料を堆積させるために後から実施する湿式化学成膜プロセスのためのシード層として、銅含有層が形成されうる。このため、一部の例示的な実施形態では、アンダーバンプメタライゼーション層２１１は、チタンを含む第１の副層２１１Ｂと、後続の湿式化学成膜プロセスの準備のための銅および／または任意の他の適切なシード材料を含む第２の副層２１１Ａとを有しうる。しかし、層２１１上に、他の任意の層構成および材料組成が設けられてもよい。
図２ｄは、製造が更に進んだ段階のデバイス２００の模式図である。レジストマスク２１３が設けられ、レジストマスク２１３の開口内に形成されるバンプ２１２の横方向の寸法を規定する。更に、アンダーバンプメタライゼーション層２１１とバンプ２１２との間に、中間層２１６（一部の例示的な実施形態ではニッケル含有層など）が形成される。一実施形態では、中間層２１６はニッケルから形成され、別の実施形態ではニッケル化合物が使用されてもよい。更に別の実施形態では、ニッケルを含む層と銅を含む層の積層体が提供され、これによりバンプ構造の導電性が改善される。中間層２１６に含まれるニッケル材料は、バンプ２１２を形成するために後から実施されるプロセス中、ならびに動作挙動に関して、性能の改善を提供することができる。一部の例示的な実施形態では、中間層２１６が、レジストマスク２１３の下にも形成され、これにより、バンプを形成するために後から実施される湿式化学成膜プロセスにおいてアンダーバンプメタライゼーション層２１１の効率が一層改良される。
バンプ２１２は、鉛および鉛高含有スズなどの任意の適切な材料組成から形成されても、バンプ２１３の材料が共晶化合物であってもよい。更に別の例では、スズ／銀混合物などの実質的に無鉛の化合物が使用されてもよい。別の実施形態では、デバイス要件に応じた任意の適切な材料組成が使用されてもよい。開口２１５内に中間層２１６を設けることによって、例えば、ニッケル含有材料を、電解めっきまたは無電解めっきによって効率的に成膜することができる。これにより、実際のバンプ材料に対して非常に均一性が高く導電性を有する「バッファ」層を提供することができるため、所望の材料組成を湿式化学的に成膜する際のフレキシビリティを広げることができる。更に、ニッケルは、鉛含有材料および無鉛材料などの複数のバンプ材料と互換性が高く、かつ導電性が高い。
任意の適切な堆積技術によって少なくとも１つの層２１１が形成され、その後、レジストマスク２１３を形成しパターニングするための実績のあるフォトリソグラフィ法が実施される。その後、一部の実施形態では、電解めっきプロセスおよび／または無電解めっきプロセスによって中間層２１６が形成される。その際、アンダーバンプメタライゼーション層２１１（すなわち層２１１Ａ）がシード層または触媒材料として作用しうる。このため、バンプ材料を閉じ込めるための信頼性が高く実質的に均一な下層を提供することができる。別の実施形態では、アンダーバンプメタライゼーション層２１１の電流分散効果を高いことが望ましい場合には、レジストマスク２１３の形成前に中間層２１６が形成されてもよい。
その後、アンダーバンプメタライゼーション層２１１を電流分散層として使用して、電解めっきによってバンプ２１２が形成され、その際、レジストマスク２１３がバンプ２１２の横方向の寸法を画定する。このように、デバイス２００は、バンプ２１２と、コンタクト領域２０２上（すなわち表面２０２Ａ上）に直接形成されたアンダーバンプメタライゼーション層２１１と、バンプ２１２とアンダーバンプメタライゼーション層２１１間のバッファとして機能する中間層２１６を有するバンプ構造を備える。更に、終端層を省略することにより、上で説明したように、コンタクト領域２０２とバンプ２１２間の熱伝導性および導電性が大きく改善されると共に、プロセス時間も短縮される。
その後、実績のあるレジスト除去法に基づいて、レジストマスク２１３を除去することによって後の製造プロセスが再開され、続いて、電気的に絶縁されたバンプ２１２を形成するために、バンプ２１２の存在下でアンダーバンプメタライゼーション層２１１がパターニングされうる。アンダーバンプメタライゼーション層２１１のためのパターニングプロセスには、湿式化学的および／または電気化学的および／またはプラズマベースのエッチング法などがある。その後、一部の実施形態では、ソルダー材料を適切にリフローさせることによって、バンプ２１２がソルダボールに形成されうる。別の例では、先にリフロープロセスを実施せず、適切なキャリア基板と接触させるためにバンプ２１２が使用されてもよい。
この結果、本明細書に開示の主題は、バンプおよびコンタクト領域（銅系のコンタクト領域など）に直接形成されたアンダーバンプメタライゼーション層を有するバンプ構造を形成するための改良された技術を提供する。アルミニウムベースのプロセスフローのための界面として追加のバッファ材料を設けることなく、アンダーバンプメタライゼーション層は、直接コンタクト領域の表面と接触する。この点で、「アンダーバンプメタライゼーション層」との用語は、銅系のコンタクト領域の上に形成されるバンプの良好な密着性および性能を得るために必要な熱的、電気的および機械的な特性を提供する層のみならず、ソルダーバンプなどのバンプの電気化学的形成中に電流分散層としてその全体が機能する層であると理解される。この結果、本明細書に開示の主題によって提供されるバンプ構造は、アルミニウム層および対応する密着／バリア層などの終端金属層を有さないため、電流駆動能力のほか熱伝導性が大幅に改善され、これにより、放熱能力および電流駆動能力の改善により、バンプ構造の横方向の寸法を更に縮小できるおよび／または高度な動作条件下でデバイスを駆動できる可能性を与える。
また、最終パッシベーション層の、その下のメタライゼーション層積層体との密着性が改良されているため、特に開口領域およびウェハスクラブレーンによって発生するアルミニウムピッティングおよびパッシベーション層の層剥離などの悪影響を大きく低減させることができる。また、大幅なコスト節約を達成することができるように、非常に効率的なバンプ構造を形成するためのプロセスフロー全体が、大幅に簡略化され、材料を大幅に削減することができる。
また、高度なアプリケーションにおいては、ソルダーバンプに非常に高価な放射能低減鉛を使用する必要があったが、ソルダーバンプのサイズを縮小できることにより、生産コストを大きく削減することができる。また、複雑なアルミニウムの堆積とパターニングプロセスを省略できることで、サイクルタイムを短縮することができる。ニッケル含有層などの中間材料を設けることにより、バンプ構造の熱的性能および電気的性能を実質的に低下させることなく、適切なアンダーバンプ材料およびバンプ材料の選択におけるフレキシビリティが高くなる。中間層は電気化学的成膜法に基づいて効率的に形成することができ、これにより、後の堆積手法との高いプロセスの互換性が与えられる。
上記に記載した特定の実施形態は例に過ぎず、本発明は、本開示の教示の利益を得る当業者にとって自明の、異なるが均等の別法によって変更および実施されてもよい。例えば、上記のプロセス工程を記載した順序とは異なる順序で実行してもよい。更に、ここに記載した構成または設計の詳細が、添付の特許請求の範囲以外によって限定されることない。このため、上記に記載した特定の実施形態を変形または変更することが可能であり、このような変形例は全て本発明の範囲ならびに趣旨に含まれることが意図されることが明らかである。したがって、ここに保護を請求する対象は、添付の特許請求の範囲に記載したとおりである。

Claims (15)

  1. 第１パッシベーション層（２０３）によって横方向に境界を定められ、コンタクト表面（２０２Ａ）を有するコンタクト領域（２０２）を有するメタライゼーション層（２０７）と、
    前記第１パッシベーション層（２０３）の上に形成され、前記コンタクト領域（２０２Ａ）の少なくとも一部を露出させている最終パッシベーション層（２０９）と、
    前記コンタクト表面（２０２Ａ）と前記最終パッシベーション層（２０９）の一部との上に形成されたアンダーバンプメタライゼーション層（２１１）と、
    前記アンダーバンプメタライゼーション層（２１１）上に形成されたニッケル含有中間層（２１６）と、
    前記ニッケル含有中間層（２１６）上に形成されたバンプ（２１２）と、を有する半導体デバイス。
  2. 前記アンダーバンプメタライゼーション層（２１１）は実質的にアルミニウムを含まない請求項１に記載の半導体デバイス。
  3. 前記アンダーバンプメタライゼーション層（２１１）は、前記第１パッシベーション層（２０３）の一部と前記最終パッシベーション層（２０９）の一部との上に形成されている請求項２に記載の半導体デバイス。
  4. 前記コンタクト表面（２０２Ａ）は、銅含有表面である請求項１に記載の半導体デバイス。
  5. 前記ニッケル含有中間層（２１６）はニッケル化合物を含む請求項１に記載の半導体デバイス。
  6. 前記ニッケル含有中間層（２１６）は、少なくとも１層のニッケル層および少なくとも１層の銅含有層の積層体を有する請求項１に記載の半導体デバイス。
  7. 前記アンダーバンプメタライゼーション層（２１１）は、チタンを含む第１の層（２１１Ａ）および銅を含む第２の層（２１１Ｂ）を有し、前記第１の層（２１１Ａ）は前記コンタクト表面（２０２Ａ）上に形成されている請求項１に記載の半導体デバイス。
  8. 半導体デバイスの最終メタライゼーション層（２０７）のコンタクト領域（２０２）の露出されたコンタクト表面（２０２Ａ）上にアンダーバンプメタライゼーション層（２１１）を形成するステップと、
    前記アンダーバンプメタライゼーション層（２１１）上にニッケル含有中間層（２１６）を形成するステップと、
    前記コンタクト表面（２０２Ａ）の上の前記ニッケル含有中間層（２１６）上にバンプ（２１２）を形成するステップと、
    前記バンプ（２１２）の存在下で前記アンダーバンプメタライゼーション層（２１１）をパターニングするステップと、を有する方法。
  9. 前記コンタクト表面（２０２Ａ）と前記コンタクト領域（２０２Ａ）を囲む誘電材料との上に第１パッシベーション層（２０３）を形成するステップと、前記第１パッシベーション層（２０３）上に最終パッシベーション材料（２０９）を形成するステップと、前記コンタクト表面（２０２Ａ）の一部を露出させるために前記最終パッシベーション材料（２０９）および前記第１パッシベーション層（２０３）をパターニングするステップと、を有する請求項８に記載の方法。
  10. 前記最終パッシベーション材料（２０９）および前記第１パッシベーション層（２０３）をパターニングステップは、前記最終パッシベーション層（２０９）をパターニングするステップと、前記パターニングされた最終パッシベーション層（２０９）をエッチングマスクとして使用して前記第１パッシベーション層（２０３）をパターニングするステップと、を有する請求項９に記載の方法。
  11. 前記第１パッシベーション層（２０３）を形成するステップは、少なくとも２つの異なる材料層を堆積させるステップを有する請求項９に記載の方法。
  12. 前記ニッケル含有中間層（２１６）を形成するステップは、湿式化学成膜プロセスによってニッケル含有中間層を形成するステップを有する請求項９に記載の方法。
  13. 前記バンプ（２１２）を形成するステップは、前記アンダーバンプメタライゼーション層（２１１）上に堆積マスクを形成するステップと、前記堆積マスクを基に前記ニッケル含有中間層（２１６）および前記バンプ（２１２）を形成するステップと、を有する請求項８に記載の方法。
  14. 前記バンプ（２１２）を形成するステップは、前記アンダーバンプメタライゼーション層（２０７）上に前記ニッケル含有中間層（２１６）を形成するステップと、堆積マスクを基に前記バンプ（２１２）を形成するステップと、を有する請求項８に記載の方法。
  15. 共通のプロセスシーケンスにおいて前記コンタクト表面（２０２Ａ）を露出させ、前記アンダーバンプメタライゼーション層（２０７）を形成するステップを更に有する請求項８に記載の方法。
JP2009535280A 2006-10-31 2007-10-26 終端アルミニウム金属層のないメタライゼーション層積層体 Pending JP2010508673A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006051491A DE102006051491A1 (de) 2006-10-31 2006-10-31 Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US11/752,519 US20080099913A1 (en) 2006-10-31 2007-05-23 Metallization layer stack without a terminal aluminum metal layer
PCT/US2007/022683 WO2008054680A2 (en) 2006-10-31 2007-10-26 A metallization layer stack without a terminal aluminum metal layer

Publications (1)

Publication Number Publication Date
JP2010508673A true JP2010508673A (ja) 2010-03-18

Family

ID=39277426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009535280A Pending JP2010508673A (ja) 2006-10-31 2007-10-26 終端アルミニウム金属層のないメタライゼーション層積層体

Country Status (6)

Country Link
US (1) US20080099913A1 (ja)
JP (1) JP2010508673A (ja)
CN (1) CN101584043A (ja)
DE (1) DE102006051491A1 (ja)
GB (1) GB2456120A (ja)
TW (1) TW200830503A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110574158A (zh) * 2017-05-09 2019-12-13 国际商业机器公司 具有自对准焊料凸块的衬底通孔
KR20220111637A (ko) * 2021-02-02 2022-08-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 제조 비용 감소 및 성능 증가를 위한 다층 스택을 갖는 상측 전도성 구조물

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162851B2 (ja) * 2006-07-14 2013-03-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102007057689A1 (de) * 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102010038737B4 (de) 2010-07-30 2017-05-11 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und eingebetteten verformungsinduzierenden Halbleiterlegierungen
JP5728221B2 (ja) * 2010-12-24 2015-06-03 東京エレクトロン株式会社 基板処理方法及び記憶媒体
DE102011005642B4 (de) * 2011-03-16 2012-09-27 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht
CN104221130B (zh) * 2012-02-24 2018-04-24 天工方案公司 与化合物半导体的铜互连相关的改善的结构、装置和方法
US9082626B2 (en) * 2013-07-26 2015-07-14 Infineon Technologies Ag Conductive pads and methods of formation thereof
US9281274B1 (en) * 2013-09-27 2016-03-08 Stats Chippac Ltd. Integrated circuit through-substrate via system with a buffer layer and method of manufacture thereof
US9472515B2 (en) * 2014-03-11 2016-10-18 Intel Corporation Integrated circuit package
CN107481976B (zh) * 2016-06-08 2019-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN113725723B (zh) * 2021-07-21 2023-03-03 华芯半导体研究院(北京)有限公司 基于SiN钝化层保护的VCSEL芯片电镀种子层金属刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048012A (ja) * 2002-07-15 2004-02-12 Texas Instr Inc <Ti> 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
JP2005268442A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2006228792A (ja) * 2005-02-15 2006-08-31 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6521996B1 (en) * 2000-06-30 2003-02-18 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue
TWI239578B (en) * 2002-02-21 2005-09-11 Advanced Semiconductor Eng Manufacturing process of bump
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
EP1766673A1 (en) * 2004-06-30 2007-03-28 Unitive International Limited Methods of forming lead free solder bumps and related structures
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US7449785B2 (en) * 2006-02-06 2008-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048012A (ja) * 2002-07-15 2004-02-12 Texas Instr Inc <Ti> 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
JP2005268442A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2006228792A (ja) * 2005-02-15 2006-08-31 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110574158A (zh) * 2017-05-09 2019-12-13 国际商业机器公司 具有自对准焊料凸块的衬底通孔
JP2020520090A (ja) * 2017-05-09 2020-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造
JP6996823B2 (ja) 2017-05-09 2022-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整列はんだバンプを備えた基板貫通ビアを含む半導体デバイスを製造する方法および半導体構造
CN110574158B (zh) * 2017-05-09 2024-02-20 国际商业机器公司 具有自对准焊料凸块的衬底通孔
KR20220111637A (ko) * 2021-02-02 2022-08-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 제조 비용 감소 및 성능 증가를 위한 다층 스택을 갖는 상측 전도성 구조물
KR102607661B1 (ko) * 2021-02-02 2023-11-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 칩 및 집적 칩을 형성하기 위한 방법

Also Published As

Publication number Publication date
DE102006051491A1 (de) 2008-05-15
US20080099913A1 (en) 2008-05-01
CN101584043A (zh) 2009-11-18
GB2456120A (en) 2009-07-08
TW200830503A (en) 2008-07-16
GB0908626D0 (en) 2009-06-24

Similar Documents

Publication Publication Date Title
JP2010508673A (ja) 終端アルミニウム金属層のないメタライゼーション層積層体
US6847117B2 (en) Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
JP5244129B2 (ja) 半導体チップのためのコンタクト電極を形成する方法
US9312172B2 (en) Semiconductor device and method for making same
US7947592B2 (en) Thick metal interconnect with metal pad caps at selective sites and process for making the same
US9373596B2 (en) Passivated copper chip pads
JP3737482B2 (ja) 自己不動態化Ｃｕ合金を用いて接着されたＣｕパッド／Ｃｕワイヤ
KR20050087840A (ko) 구리 상호 접속 구조체로의 본딩 구조체 및 방법
JP2001351940A (ja) Ｉｃチップにおいて銅相互接続配線
JP2009503852A (ja) ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
US20070152335A1 (en) Metal Interconnection of Semiconductor Device and Method for Forming the Same
KR101132825B1 (ko) 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스
US7491556B2 (en) Efficient method of forming and assembling a microelectronic chip including solder bumps
US20120299187A1 (en) Aluminum Bond Pad With Trench Thinning for Fine Pitch Ultra-Thick Aluminum Products
US7569937B2 (en) Technique for forming a copper-based contact layer without a terminal metal
WO2008054680A2 (en) A metallization layer stack without a terminal aluminum metal layer
CN102254842A (zh) 电镀工艺中的活化处理
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
US8841140B2 (en) Technique for forming a passivation layer without a terminal metal
US20040099949A1 (en) Semiconductor device and fabrication method thereof
CN112582274A (zh) 半导体装置的形成方法
JP2005217113A (ja) 半導体装置及びその製造方法
JP2007115984A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130403