JP2010200310A - マルチバンド整合回路、およびマルチバンド電力増幅器 - Google Patents

Abstract

【課題】各周波数帯で同時に整合可能な整合回路を実現し、よって増幅器を複数設けることなく、単体で複数の周波数帯の混合信号を同時に増幅可能な増幅器を実現する。
【解決手段】
信号経路上において第１の周波数帯域におけるインピーダンスをＺ_０に変換する第１整合部と、信号経路上において一端が第１整合部と直列に接続され特性インピーダンスが整合インピーダンスＺ_０に等しい伝送線路や少なくとも第１の周波数帯域で上記伝送線路と等価な回路である直列整合手段と一端が上記直列整合手段の他端で上記信号経路に接続され他端が接地される並列整合手段とからなる第２整合部と、を備え、上記並列整合手段は、上記第１の周波数帯域において上記信号経路との接続点がインピーダンス開放状態となるように構成され、上記直列整合手段及び上記並列整合手段を適宜設計することにより上記第２の周波数帯域におけるインピーダンスをＺ₀に整合する。
【選択図】図１

Description

本発明は、増幅器などに利用される整合回路及び電力増幅器に関する。より詳しくは、増幅素子など周波数特性を有する回路素子の入出力インピーダンスと周辺回路のインピーダンスとを複数の周波数帯域で同時に整合することができるマルチバンド整合回路、および当該マルチバンド整合回路を備えるマルチバンド電力増幅器に関する。

近年、無線通信によって提供されるサービスの多様化に伴い、無線機には複数の周波数帯域の信号を扱えること（マルチバンド化）が要求されている。例えば、無線ＬＡＮの規格であるＩＥＥＥ８０２．１１ａ／ｂ／ｇの各規格では、５．２ＧＨｚ帯及び２．４ＧＨｚ帯の２つの周波数帯が規定されている。

無線機には、無線周波数帯の信号を増幅しアンテナに供給する電力増幅器が搭載されている。電力増幅器は、消費電力が大きい装置であることから、高効率動作を行うことが要求される。この要求を満たすには、動作周波数帯において効率に対して最適化された整合回路を設ける必要があり、異なる２つの周波数帯の双方で効率を最適化したい場合には、通常、各周波数帯に対して最適に設計された回路をスイッチによって切り替えるなどの構成がとられている。

図１３は、非特許文献１などで開示されている２つの周波数帯の各信号を増幅可能なデュアルバンド電力増幅器３００の構成の一例であり、５．２ＧＨｚ帯専用に設計された５．２ＧＨｚ帯増幅器１０と２．４ＧＨｚ帯専用に設計された２．４ＧＨｚ帯増幅器２０とを、２個の１入力２出力のＳＰＤＴ(single-pole double-throw)スイッチ３０を用いて動作周波数に応じて切り替える構成となっている。

図１３のデュアルバンド電力増幅器３００を構成する各周波数帯用増幅器１０、２０は、それぞれ、図１４に示すように入力側整合回路４１、増幅素子６０、出力側整合回路４２から構成される。増幅器の性能は、増幅素子自体の特性と整合回路の特性とにより決定されるため、各周波数帯用増幅器１０、２０の増幅素子６０の両端に接続される各整合回路４１、４２は、各々の周波数帯で整合がとれるように最適化される。図１３のデュアルバンド電力増幅器３００は、そのように最適化された整合回路を用いて構成した各周波数帯用増幅器１０、２０を、動作周波数帯に応じてＳＰＤＴスイッチ３０で切り替えるため、ＳＰＤＴスイッチの挿入損失が十分小さければ各増幅器は高出力、高効率に動作する。

千葉耕司他、「移動機」、ＮＴＴ ＤｏＣｏＭｏテクニカルジャーナル、2002年、Vol.10、No.1、p.15-20

以上のようなデュアルバンド電力増幅器では、増幅素子が周波数特性のあるインピーダンスを有するため、使用周波数帯に応じた整合回路と組み合わせる必要から、第１の周波数帯用と第２の周波数帯用の２系統の増幅器を設ける必要がある。そのため、増幅素子や入出力整合回路など部品点数が多くなり、装置が大型化するのみならず各部品での電力消費により回路全体での消費電力が大きくなるという問題がある。また、ＳＰＤＴスイッチの挿入損失により、出力電力が低下し効率が低下するという問題も生じる。更には、２つの周波数帯の混合信号を各周波数帯で同時に高効率に増幅する場合には、分配器及び合成器が必要となり、回路規模が増大するという問題もある（例えば、特表２００３−５０４９２９号公報 参照）。

本発明の目的は、複数の周波数帯で同時に整合可能な整合回路を実現し、よって、増幅器を周波数帯ごとに複数設けることなく、単体で複数の周波数帯の混合信号を同時に増幅可能なマルチバンド電力増幅器を実現することにある。

本発明のマルチバンド電力増幅器は、増幅素子と本発明のマルチバンド整合回路とを備える。

本発明のマルチバンド整合回路は、第１整合部と第２整合部とからなり、周波数特性のあるインピーダンスＺ_I(ｆ)を有する回路素子と、予め定められたインピーダンスＺ₀を有する回路（以下、「系の回路」という。）との間の信号経路に挿入されて、２つの周波数帯域において同時に回路素子のインピーダンスＺ_I(ｆ)を系の回路のインピーダンスＺ₀に整合する。

第１整合部は、一端が上記回路素子に接続され、第１の周波数帯域におけるインピーダンスをＺ_０に変換する。

第２整合部は、一端が上記第１整合部の他端に接続され、他端が上記系の回路に接続され、特性インピーダンスが系の回路のインピーダンスＺ_０に等しい伝送線路や少なくとも第１の周波数帯域で上記伝送線路に等価な回路である直列整合手段と、一端が上記直列整合手段の他端で上記信号経路に接続され、他端が接地される並列整合手段と、からなる。

また、上記並列整合手段は、上記第１の周波数帯域において上記信号経路との接続点がインピーダンス開放状態となるように構成される。そして、上記直列整合手段及び上記並列整合手段を適宜設計することにより第２の周波数帯域におけるインピーダンスをＺ₀に整合する。

本発明により、複数の周波数帯で同時に整合可能な整合回路を実現することができ、よって、増幅器を複数設けることなく、単体で複数の周波数帯の混合信号を同時に増幅可能なマルチバンド電力増幅器を実現することができる。

実施例１のマルチバンド整合回路の機能ブロック図。 ２つの周波数帯の相関を示すイメージ図。 実施例１のマルチバンド整合回路の変形例の機能ブロック図。 ３つの周波数帯の相関を示すイメージ図。 第１並列ブロックを２段のＬＣ共振回路で構成するイメージ図。 図５の構成における周波数−インピーダンス特性図。 実施例１のマルチバンド整合回路の変形例の第２整合部を２個直列に並べた場合の構成例を示す機能ブロック図。 実施例１のマルチバンド整合回路の変形例の第２整合部を２個並列に並べた場合の構成例を示す機能ブロック図。 実施例２のマルチバンド整合回路の機能ブロック図。 Ｎ個の周波数帯の相関を示すイメージ図。 第１並列ブロックをｍ−１段のＬＣ共振回路で構成するイメージ図。 実施例４のマルチバンド電力増幅器の機能ブロック図。 実施例４のマルチバンド電力増幅器の反射減衰量及び利得対周波数特性の例を示す図。 従来のマルチバンド増幅器の機能ブロックの一例を示す図。 従来の各周波数帯用増幅器の機能ブロックの一例を示す図。 少なくともにｂ_１において特性インピーダンスがＺ_０の伝送線路と等価な回路の構成例を示す図。 図１５Ａの具体的構成例を示す図。 図１５Ａの別の具体的構成例を示す図。 少なくともにｂ_１において特性インピーダンスがＺ_０の伝送線路と等価な回路の別の構成例を示す図。 図１６Ａの具体的構成例を示す図。 図１６Ａの別の具体的構成例を示す図。 実施例１において、第１並列ブロックに並列共振回路を採用した場合の構成例を示す図。 実施例１において、第１並列ブロックに並列共振回路を採用した場合の別の構成例を示す図。 実施例１において、第１並列ブロックに直列共振器を採用した場合の構成例を示す図。 少なくともｂ_１及びｂ_２において特性インピーダンスがＺ_０の伝送線路と等価な回路の構成例を示す図。 図２０Ａの具体的構成例を示す図。 図２０Ａの別の具体的構成例を示す図。 少なくともにｂ_１及びｂ_２において特性インピーダンスがＺ_０の伝送線路と等価な回路の別の構成例を示す図。 図２１Ａの具体的構成例を示す図。 図２１Ａの別の具体的構成例を示す図。 図２０Ｃの可変インダクタを可変キャパシタを用いて構成する例を示す図。 図２１Ｂの可変インダクタを可変キャパシタを用いて構成する例を示す図。 図２１Ａの各素子をインダクタとキャパシタの直列接続や並列接続で構成する例を示す図。 実施例２において、第１並列ブロックに並列共振回路を採用した場合の構成例を示す図。 実施例２において、第１並列ブロックに並列共振回路を採用した場合の別の構成例を示す図。 実施例２において、第１並列ブロックに直列共振器を採用した場合の構成例を示す図。 実施例３のマルチバンド整合回路の機能ブロック図。

以下、本発明の実施の形態について、詳細に説明する。

実施例１の整合回路１００を図１に示す。整合回路１００は、図２に示すような中心周波数をｆ_１、ｆ_２とする２つの周波数帯域ｂ_１、ｂ_２の信号に対する整合回路である。整合回路１００は、周波数特性のあるインピーダンスＺ_Ｉ(ｆ)を有する増幅素子６０と、予め定められたインピーダンスＺ_０（例えば５０Ω、７５Ω等）を有する系の回路５０との間の信号経路に挿入される。そして整合回路１００は、ｂ_１、ｂ_２に対して増幅素子６０のインピーダンスＺ_Ｉ(ｆ)を系の回路５０のインピーダンスＺ_０に整合させる。

整合回路１００は、第１整合部１１０と第２整合部１２０とから構成され、第２整合部１２０は直列整合手段１２１と並列整合手段１２２とから構成される。

第１整合部１１０は、一端が増幅素子６０に接続され、増幅素子６０の第１の周波数帯域ｂ_１におけるインピーダンスＺ_Ｉ(ｆ_１)を、他端（図１のＡ点）から見てＺ_０となるようにインピーダンス変換する。第１整合部１１０の構成は任意であり、例えば、伝送線路とスタブによる構成、直列インダクタと並列キャパシタによる構成等が考えられる。なお、増幅素子６０のｂ_２におけるインピーダンスＺ_Ｉ(ｆ_２)については、ここで一旦Ｚ(ｆ_２)に変換される。

第１整合部１１０の他端には直列整合手段１２１の一端が接続され、直列整合手段１２１の他端は、系の回路５０に接続される。直列整合手段１２１は、特性インピーダンスがＺ_０の伝送線路や少なくともｂ_１において上記伝送線路と等価な遅延回路により構成される。少なくともｂ_１における特性インピーダンスがＺ_０に等しい回路の構成例を、図１５Ａ、図１６Ａに示す。ここで、Ｚ_１、Ｚ_２は純虚数とする。Ｚ_１、Ｚ_２がｂ_１において図１５Ａでは、

の関係を、図１６Ａでは、

の関係をもつ場合、それぞれｂ_１での整合には影響を与えない。図１５Ａ、図１６Ａに示す構成を用いることで、第１整合部１１０で変換されたｂ_１における整合状態は上記の遅延回路の遅延量にかかわらず維持される。ここで、Ｚ_１、Ｚ_２はこれらの関係が規定されているだけであり、インダクタやキャパシタ、またはそれと同様な特性を有する分布定数回路または回路素子群等、具体的な構成は適宜選択できる。従って、各素子値をｂ_２におけるインピーダンスの整合をとるために適宜設定することも可能となる。一方、直列整合手段１２１を伝送線路で構成した場合には、遅延量に関わらずｂ_１での整合は維持される。そのため、伝送線路の遅延量は任意に設定でき、この遅延量をｂ_２におけるインピーダンスの整合をとるために用いることができる。図１５Ａの具体例として、図１５Ｂと図１５Ｃを示す。また、図１６Ａの具体例として図１６Ｂと図１６Ｃを示す。また、これらの直列接続またはそれに相当する回路により同様な効果が得られる。

第１整合部１１０と直列整合手段１２１は、系の回路５０と増幅素子６０とを結ぶ信号経路上に直列に設けられる。一方、並列整合手段１２２はその信号経路から枝分かれする形で、系の回路５０や回路素子６０と並列に設けられる。

並列整合手段１２２は、一端が直列整合手段１２１の他端で信号経路に接続され、他端は接地される。並列整合手段１２２はｂ_２のインピーダンス整合を行うため、適宜リアクタンス値を設定し、インピーダンスを調整する機能を担う。しかし、並列整合手段１２２は、第１整合部１１０で変換されたｂ_１におけるインピーダンスＺ_０に影響を与えるものであってはならない。このような機能、要件を満たすべく、並列整合手段１２２は２つのブロックの直列接続により構成する。第１並列ブロック１２２ａは、ｂ_１の信号に対し並列整合手段１２２を信号経路から切り離すためのスイッチの役割をなすブロックである。また、第２並列ブロック１２２ｂは、ｂ_２におけるインピーダンス変換に際し、適切なリアクタンス値を設定するためのブロックである。なお、第２並列ブロック１２２ｂは、先端開放線路を用い容量性のリアクタンスブロックとして構成しても構わない。

第１並列ブロック１２２ａは、ｂ_１において信号経路との接続点がインピーダンス開放状態（＝接続点から並列整合手段１２２側を見たインピーダンスが無限大又はｂ_１での整合に影響を与えない程度に大）となるように設計する。このようにインピーダンス開放状態を作ることにより、スイッチ素子を用いてＯＮ/ＯＦＦすることなく、並列整合手段１２２が信号経路から切り離されていると考えることができる。ｂ_１におけるインピーダンス開放状態の作り方としては、例えば、共振周波数がｆ_１に等しいキャパシタＣとインダクタＬからなる並列共振回路で構成する等の方法が考えられるが、その他の任意の方法で構成して構わない。第１並列ブロック１２２ａを並列共振回路で構成し、第２並列ブロック１２２ｂを先端開放線路で構成した場合のブロック図を図１７に示す。なお、第１並列ブロック１２２ａを並列共振回路で構成する場合、ｆ_１とＣとＬとの関係は次式のようになる。

一方、ｂ_２においては、並列整合手段１２２は特定のリアクタンスとして存在する状態となり、第１並列ブロック１２２ａと第２並列ブロック１２２ｂとが一体として並列整合手段１２２を構成する。並列整合手段１２２は、ｂ_２におけるインピーダンス変換のためのリアクタンス値の設定機能を担う。第１並列ブロック１２２ａをキャパシタとインダクタによる並列回路で構成した場合には、ｆ_２におけるリアクタンスＺ_LCは次式のようになる。

そのため、第１並列ブロック１２２ａを並列共振回路で構成した場合には、式(3)を満たし、かつ、式(4)のＺ_LCがｂ_２におけるインピーダンスの整合に必要なリアクタンスとなるＣとＬを設定すれば、第２並列ブロック１２２ｂは不要となり、図１８に示すように第１並列整合手段１２２を第１並列ブロック１２２ａのみで構成することができる。

また、第１並列ブロック１２２ａは、図１９に示すようにｆ_１の波長λ_１の１／４波長の長さの伝送線路１２２ａｓ１とＬ、Ｃからなる共振周波数がｆ_１である直列共振器との組み合わせにより構成することもできる。この構成ではｂ_１において、伝送線路１２２ａｓ１の直列共振器が接続された一端がインピーダンス短絡状態になるため第２並列ブロック１２２ｂの構成にかかわらず、伝送線路１２２ａｓ１の他端がインピーダンス開放状態になり、よって並列整合手段１２２が回路から切り離されていると考えることができる。一方、ｂ_２において、直列共振器は特定のリアクタンスとして存在する状態となる。その結果、第１並列ブロック１２２ａと第２並列ブロック１２２ｂとが一体として並列整合手段１２２を構成し、特定のリアクタンスとして存在する状態となる。そして、並列整合手段１２２は直列整合手段１２１とともにｂ_２におけるインピーダンス変換のためのリアクタンス値の設定機能を担う。

なお、第１並列ブロック１２２ａと第２並列ブロック１２２ｂは、図１においては第１並列ブロック１２２ａを信号経路側に、第２並列ブロック１２２ｂを接地側に配しているが、この並びは逆でも構わない。ただし、逆にする場合には、ｂ_１でのインピーダンス開放部分が両ブロックの接続点に発生するため、信号経路に接続された第２並列ブロック１２２ｂが、ｂ_１におけるインピーダンスの整合状態に影響を与えてしまうおそれがある。そこで、そのような場合には第２並列ブロック１２２ｂを集中定数素子により構成することで影響を低減できる。これにより、信号経路との接続点をｂ_１でのインピーダンス開放状態とみなすことができ、並列整合手段１２２が信号経路から切り離されていると考えることができる。また、このように第１並列ブロック１２２ａが接地側にある場合は、第１並列ブロック１２２ａをｆ_１における波長の４分の１の長さの伝送線路で構成することによってインピーダンス開放状態を作っても構わない。この場合、伝送線路のインピーダンスは任意であり、このインピーダンスをこのインピーダンスをｂ_２におけるインピーダンス整合のための設計パラメータとして用いてもよい。

以上のように各整合部を構成することで、ｂ_１については第１整合部１１０でＺ_０にインピーダンス変換された状態がそのまま維持されて、Ｐ１においてＺ_０に整合することができ、ｂ_２については第１整合部１１０でＺ_０でないＺ(ｆ_２)に一旦変換されるが、いかなるＺ(ｆ_２)であっても、直列整合手段１２１と並列整合手段１２２とを適宜設計することにより、Ｐ１においてＺ_０に整合することができる。

そして、物理的スイッチによる切り替えを行うことなく自動的に、ｂ_１に対しては並列整合手段１２２が信号経路から切り離された状態で、ｂ_２に対しては並列整合手段１２２が信号経路に接続された状態となる。そのため、上記のような設計をすることで、２つの周波数帯の信号が同時に入力された場合でも同時に整合をとることができる。また、物理的なスイッチを用いた場合に生じるスイッチのＯＮ抵抗による損失がない低損失なマルチバンド整合回路を実現することができる。

なお、整合回路１００を構成する各部、各手段、及び各ブロックは、それぞれが担う機能を実現可能な限り、分布定数線路、素子、若しくはこれらの組み合わせ、又は、複数の分布定数線路、複数の素子、若しくはこれらの組み合わせにより構成して構わない。素子は、抵抗（可変抵抗を含む）、キャパシタ（可変キャパシタを含む）、インダクタ（可変インダクタを含む）のような線形素子やダイオードなどの非線形二端子素子など、格別の限定は無い。

また、ｆ_１とｆ_２との大小関係は問わないが、ｆ_１＞ｆ_２とするのが望ましい。これはこのように構成した方が帯域幅を十分に確保しやすいこと、並列共振回路を構成する各インダクタやキャパシタの素子値が小さく済むこと、また、例えば第１並列ブロック１２２ａを伝送線路とする場合には、高い方の周波数をｆ_１とした方が線路長を短くできることなどの理由からである。

［変形例］
実施例１の変形例である整合回路１５０を図３に示す。整合回路１５０は、実施例１の第１整合部１１０に、参考文献１で開示されたデュアルバンド整合回路を適用し、例えば図４に示すような中心周波数をｆ_１、ｆ_２、ｆ_３とする３つの周波数帯の信号のうち、ｆ_１とｆ_３の組又はｆ_２とｆ_３の組のいずれかを選択して、選択した周波数帯の組を同時に整合可能とする整合回路である。
〔参考文献１〕福田敦史他、「ＭＥＭＳスイッチを用いたマルチバンド電力増幅器」、電子情報通信学会総合大会、2004年、C-2-4、p.39

第１整合部１１０は、主整合ブロック１５１と遅延回路１５２とスイッチ１５３と副整合ブロック１５４とから構成され、増幅素子６０のｂ_１におけるインピーダンスＺ_I(ｆ_１)とｂ_２におけるインピーダンスＺ_I(ｆ_２)を、スイッチ１５３の切り替えにより選択的にＺ_０に変換する。この原理について簡単に説明する。遅延回路１５２は、ｂ_１での特性インピーダンスがＺ_０である伝送線路等により構成される。ｂ_１においては、主整合ブロック１５１はインピーダンスをＺ_I(ｆ_１)からＺ_０に変換する。そして、遅延回路１５２の特性インピーダンスがＺ_０であるため、スイッチ１５３がＯＦＦ状態において点ＡでＺ_０に整合することができる。一方、ｂ_２においては、主整合ブロック１５１はインピーダンスをＺ_I(ｆ_２)からＺ_０でないＺ (ｆ_２)に変換する。そして、遅延回路１５２の遅延量と副整合ブロック１５４のリアクタンス値を適宜設定することで、スイッチ１５３がＯＮ状態において、いかなるＺ (ｆ_２)であってもＰ１でＺ_０に整合することができる。以上のような原理の下、図３のＡ点からＰ２側を見たｂ_１におけるインピーダンスはスイッチ１５３のＯＦＦ状態時にＺ_０となり、ｂ_２におけるインピーダンスはスイッチ１５３のＯＮ状態時にＺ_０となる。一方、第３の周波数帯域ｂ_３（中心周波数ｆ_３）におけるインピーダンスはＯＦＦ状態時にはＺ(ｆ_３)に、ＯＮ状態時にはＺ´(ｆ_３)に変換される。

第２整合部１２０は、第１整合部１１０でスイッチ１５３の状態に応じてｂ_１又はｂ_２のいずれかについてとられた整合状態（インピーダンスＺ_０）がＰ１においても維持され、かつ、ｂ_３についてＰ１からＰ２側を見たインピーダンスがＺ_０になるようにすることができる構成である必要がある。そこで、以下のように構成する。

直列整合手段１２１は、ｂ_１、ｂ_２における整合状態を損なわないよう、特性インピーダンスがＺ_０の伝送線路や少なくともｂ_１及びｂ_２において上記伝送線路と等価な回路による遅延回路により構成する。少なくともｂ_１、ｂ_２において上記伝送線路と等価な回路の構成例を図２０Ａ、図２１Ａに示す。ここで、Ｚ_１、Ｚ_２が少なくともｂ_１及びｂ_２のそれぞれにおいて、図２０Ａでは式(1)を図２１Ａでは式(2)を満たすように可変素子を調整する。図２０Ａの具体例として、図２０Ｂと図２０Ｃを示す。また、図２１Ａの具体例として、図２１Ｂと図２１Ｃを示す。また、これらの直列接続またはそれに相当する回路により同様な効果が得られる。ここで、可変インダクタは製造上困難を伴うことが多い。しかし、シャントインダクタであれば可変キャパシタを用いて可変インダクタを構成できる。図２２Ａ及び図２２Ｂに、図２０Ｃ及び図２１Ｂの可変インダクタをそれぞれ可変キャパシタを用いて構成した例を示す。図２２Ａでは、一端が接地されたインダクタンスＬのインダクタと容量Ｃのキャパシタとの直列接続は直列共振器を構成し、その共振周波数は第ｎの周波数帯域ｂ_ｎの中心周波数ｆ_ｎとなるように設計する。このとき、直列共振器の他端はｆ_ｎでインピーダンス短絡状態となり、シャントインダクタのインダクタンスはＬ_１となる。一方、その他の周波数では、直列共振器の他端はインピーダンス短絡状態とならず、シャントインダクタのインダクタンスをＬ_１＋Ｌ_２とすることができる。また、直列共振器を構成するキャパシタを可変キャパシタとすることで、ｆ_ｎを可変とすることができる。さらに多くの直列共振器を用いることで、より多くのインダクタンスに対応できる。加えて、インダクタンスＬのインダクタと可変キャパシタとの直列接続を無限大でないリアクタンス素子とし、シャントインダクタと一体としてＺ_１を構成することもできる。図２２Ｂでは、シャントインダクタに一端が接地された容量Ｃのキャパシタが接続されている。シャントインダクタの一部であるインダクタンスＬのインダクタと容量Ｃのキャパシタとの直列接続は直列共振器を構成し、その共振周波数はｆ_ｎとなるように設計する。このとき、シャントインダクタと直列共振器の接続部はｆ_ｎでインピーダンス短絡状態となり、シャントインダクタのインダクタンスはＬ_１となる。一方、その他の周波数では、インピーダンス短絡状態となる位置は異なるため、周波数ごとにシャントインダクタのインダクタンスを変更することができる。また、キャパシタを可変キャパシタとすることでより多くのインダクタンスに対応できる。加えて、インダクタンスＬのインダクタと可変キャパシタとの直列接続を無限大でないリアクタンス素子とし、シャントインダクタと一体としてＺ_１を構成することもできる。シャントインダクタの可変化については、同様なシャントリアクタンスを用いる他の実施例についても適用できる。よって、上記の実施例について、シャント可変インダクタを用いることなく、可変キャパシタのみを用いた構成が可能となる。また、図２２Ｃのように図２１Ａの各素子をインダクタとキャパシタの直列接続や並列接続で構成してもよい。これらの素子の並列接続は共振周波数を境にして、周波数に応じて誘導性と容量性のリアクタンスをそれぞれ取りえる。従って、ｂ_１、ｂ_２において、それぞれ所望のリアクタンスとなるように設計することで、各周波数において式(2)を満たすことができる。ここで、図２２Ｃは一例であり、同様な考え方に基づき、さまざまなバリエーションが考えられる。また、これらの各素子に可変デバイスを用いることで、さらに多くのバリエーションが考えられる。

第１並列ブロック１２２ａは、ｂ_１及びｂ_２において信号経路との接続点がインピーダンス開放状態となるように設計する。例えば、可変キャパシタとインダクタの並列回路で構成してキャパシタの容量をスイッチの状態に応じて変化させ、スイッチ１５３がＯＦＦ状態の時はｆ_１で共振し、スイッチ１５３がＯＮ状態の時はｆ_２で共振するようにする方法が考えられる。また、共振周波数がｆ_２以上でｆ_１以下である固定キャパシタとインダクタの並列回路により構成する方法も考えられる。更に、図５に示すような各周波数帯域に対応する固定キャパシタとインダクタの並列共振回路１２２ａ１、１２２ａ２を直列接続する構成や図２３、２４に示すようなｂ_１についての並列共振回路１２２ａ１とそれにインダクタ又はキャパシタを付加したｂ_２についての共振回路１２２ａ２とからなる構成によっても、各周波数帯域においてインピーダンス開放状態を実現することができる。また、図５の構成において、並列共振回路１２２ａ１の信号経路側や並列共振回路１２２ａ１と並列共振回路１２２ａ２との間に伝送線路を挿入すれば、その長さを適宜設定することで、その伝送線路をｂ_１、ｂ_２での整合に用いることができる。図６は、図５の構成において１２２ａ１が２．６ＧＨｚで共振する並列共振回路であり、１２２ａ２が１．５ＧＨｚで共振する並列共振回路である場合の周波数−インピーダンス特性を示す図である。実線は並列共振回路１２２ａ１の特性であり、点線は並列共振回路１２２ａ１と並列共振回路１２２ａ２とを直列に接続したときの特性である。図６の点線から、これら２つの周波数帯域においてインピーダンス開放状態を実現できることがわかる。なお、図５ではキャパシタとインダクタの並列共振回路を２段構成にしているが、キャパシタかインダクタのいずれか一方又は双方に可変のものを用いることで１段で構成することも可能である。
更に、第１並列ブロック１２２ａは、図２５に示すようにｆ_１の波長λ_１の１／４波長の長さの伝送線路１２２ａｓ１とＬ_１、Ｃ_１からなる共振周波数がｆ_１である直列共振器との組み合わせと、及びｂ_２において伝送線路１２２ａｓ１とのセットでｆ_２の波長λ_２の１／４波長となる長さの伝送線路１２２ａｓ２とＬ_２、Ｃ_２からなる共振周波数がｆ_２である直列共振器との組み合わせとにより構成することもできる。この構成ではｂ_１において、伝送線路１２２ａｓ１のＬ_１、Ｃ_１からなる直列共振器が接続された一端がインピーダンス短絡状態になるため、伝送線路１２２ａｓ１の他端がインピーダンス開放状態になり、よって並列整合手段１２２が回路から切り離されていると考えることができる。ｂ_２においては、伝送線路１２２ａｓ２のＬ_２、Ｃ_２からなる直列共振器が接続された一端がインピーダンス短絡状態になるため、伝送線路１２２ａｓ２と一体として波長λ_２の１／４波長線路を構成する伝送線路１２２ａｓ１の信号経路側端がインピーダンス開放状態になり、よって並列整合手段１２２が回路から切り離されていると考えることができる。一方、ｂ_３においては並列整合手段１２２は特定のリアクタンスとして存在する状態となり、第１並列ブロック１２２ａと第２並列ブロック１２２ｂとが一体として並列整合手段１２２を構成し、ｂ_３におけるインピーダンス変換のためのリアクタンス値の設定機能を担う。図２５に示す構成は、整合バンド数を増加させる場合にも同様に適用することができる。また、伝送線路１２２ａｓ１、１２２ａｓ２は、長さを調整することによりｂ_１、ｂ_２の整合に用いることもできる。一方、ｂ_３においては、信号経路に特定のリアクタンスが接続された状態となり、具体的には第１並列ブロック１２２ａと第２並列ブロック１２２ｂとが一体として並列整合手段１２２を構成して、ｂ_３におけるインピーダンス変換のためのリアクタンス値の設定機能を担う。

ただし、ここで整合対象となるインピーダンスはスイッチ１５３がＯＦＦ状態時にはＺ(ｆ_３)、ＯＮ状態時にはＺ´(ｆ_３)というように異なっているため、Ｚ(ｆ_３)とＺ´(ｆ_３)とが大きく異なっている場合には、例えば直列整合手段１２１に図２０Ａや図２１Ａの構成を適用したり、第２並列ブロック１２２ｂについてもリアクタンス値が可変なものとして構成し、スイッチ１５３の状態に応じてリアクタンス値を変化させることが考えられる。

なお、第１並列ブロック１２２ａと第２並列ブロック１２２ｂの並びは逆でも構わない。ただしその場合、インピーダンス開放部分が両ブロックの接続点に発生するため、信号経路に接続された第２並列ブロック１２２ｂがｂ_１におけるインピーダンスの整合状態に影響を与えてしまうおそれがある。そこで、この場合には第２並列ブロック１２２ｂを集中定数素子により構成することで影響を低減できる。これにより、信号経路との接続点をインピーダンス開放状態とし並列整合手段１２２が信号経路から切り離されていると考えることができる。また、このように第１並列ブロック１２２ａが接地側にある場合はインピーダンス開放状態を例えば、第１並列ブロック１２２ａをｆ_１における波長の４分の１以上で、ｆ_２における波長の４分の１以下の長さの伝送線路で構成することによっても作ることができる。特に、両周波数が離れている場合には、各中心周波数を平均した周波数における波長の４分の１の長さとすることが考えられる。この場合、伝送線路のインピーダンスは任意であり、ｂ_３における線路のインピーダンスをｂ_３における整合のための設計パラメータとして用いてもよい。

また、図７Ａに示すように、ｂ_３においてそれぞれＺ(ｆ_３)、Ｚ´(ｆ_３)がＺ_０に整合されるように設定された２個の第２整合部１２０´（以下、「第２−１整合部１２０´−１」、「第２−２整合部１２０´−２」という。）を直列に接続する構成も考えられる。第２−１整合部１２０´−１及び第２−２整合部１２０´−２は図７Ａに示すように第２整合部１２０にスイッチ１２３´を加えた構成であり、スイッチ１２３´はスイッチ１５３の状態に合わせて切り替える。例えば、スイッチ１５３がＯＦＦ状態の時にはスイッチ１２３´−１をＯＮ状態、１２３´−２がＯＦＦ状態とし（以下、「第１状態」という。）、スイッチ１５３がＯＮ状態の時にはスイッチ１２３´−１をＯＦＦ状態、１２３´−２がＯＮ状態とする（以下、「第２状態」という。）。このように構成することで、第１状態においてはｂ_１とｂ_３で同時に整合をとることができ、第２状態においてはｂ_２とｂ_３で同時に整合をとることができる。ただし、第１状態においてはｂ_３のＺ_０への整合が第２−１整合部１２０´−１でとられ、それが第２−２整合部１２０´−２を通過後も維持される必要があるため、第２−２整合部１２０´−２の直列整合手段１２１´−２は特性インピーダンスがＺ_０の伝送線路やｂ_３においても上記伝送線路と等価な回路による遅延回路により構成する必要がある。このとき、第１並列ブロック１２２ａ´−１は、ｂ_１において、第１並列ブロック１２２ａ´−２は、ｂ_２において、それぞれ信号経路との接続点がインピーダンス開放状態になるように設計すればよい。更に、図７Ｂに示すように、ｂ_３においてそれぞれＺ(ｆ_３)、Ｚ´(ｆ_３)がＺ_０に整合されるように設定された２個の第２整合部１２０（以下、「第２−１整合部１２０−１」、「第２−２整合部１２０−２」という。）を２個のＳＰＤＴスイッチ１２３により、スイッチ１５３の状態に合わせて接続を切り替える構成も考えられる。すなわち、スイッチ１５３がＯＦＦ状態では第２−１整合部１２０−１に切り替え、スイッチ１５３がＯＮ状態では第２−２整合部１２０−２に切り替える。このように構成することで、スイッチ１５３がＯＦＦ状態においては、Ｚ(ｆ_３)がいかなる値であってもｂ_１とｂ_３について同時に整合をとることができ、スイッチ１５３がＯＮ状態においては、Ｚ´(ｆ_３)がいかなる値であってもｂ_２とｂ_３について同時に整合をとることができる。

なお、第１並列ブロック１２２ａと第２並列ブロック１２２ｂの並びは逆でも構わない。ただしその場合、インピーダンス開放部分が両ブロックの接続点に発生するため、信号経路に接続された第２並列ブロック１２２ｂが、ｂ_１及びｂ_２におけるインピーダンスの整合状態に影響を与えてしまうおそれがある。そこで、この場合には第２並列ブロック１２２ｂを集中定数素子により構成することで影響を低減できる。これにより、信号経路との接続点をインピーダンス開放状態とし並列整合手段１２２が信号経路から切り離されていると考えることができる。また、このように第１並列ブロック１２２ａが接地側にある場合は開放状態を例えば、第１並列ブロック１２２ａ−１と１２２ａ´−１をｆ_１における波長の４分の１の長さの伝送線路で、第１並列ブロック１２２ａ−２と１２２ａ´−２をｆ_２における波長の４分の１の長さの伝送線路で、それぞれ構成することによっても作ることができる。

実施例２の整合回路２００を図８に示す。整合回路２００は、図９に示すような中心周波数をｆ_１、ｆ_２、・・・、ｆ_Ｎとする第１から第Ｎの周波数帯域の信号に対する整合回路であり、周波数特性のあるインピーダンスＺ_Ｉ(ｆ)を有する増幅素子６０と、予め定められたインピーダンスＺ_０を有する回路（以下、「系の回路５０」という。）との間の信号経路に挿入することにより、増幅素子６０のインピーダンスＺ_Ｉ(ｆ)を系の回路５０のインピーダンスＺ_０に整合する。

整合回路２００は、第１整合部１１０と第ｍ（ｍ＝２、３、・・・、Ｎ）整合部２２０とから構成される。第ｍ整合部２２０はそれぞれ直列整合手段２２１と並列整合手段２２２とから構成される（なお、ｍ＝２については説明の便宜上、実施例１と同様に第２整合部１２０、直列整合手段１２１、並列整合手段１２２とも呼ぶ）。

整合回路２００において、第１整合部１１０と第２整合部１２０の機能は実施例１の整合回路１００と全く同じである。そのため、ｂ_１及びｂ_２において、増幅素子６０のｂ_１及びｂ_２におけるインピーダンスＺ_Ｉ(ｆ_１)及びＺ_Ｉ(ｆ_２)は、第１整合部１１０と第２整合部１２０により変換され、図８のＡ点からＰ２側を見たインピーダンスは共にＺ_０である。

第ｍ整合部２２０は、第ｍの周波数帯ｂ_ｍ（中心周波数ｆ_ｍ）において、図８のＢ点からＰ２側を見たＺ_０でないインピーダンスＺ(ｆ_ｍ)を、Ｃ点からＰ２側を見てＺ_０になるように変換する。

第ｍ整合部２２０の直列整合手段２２１の一端は、第ｍ−１整合部２２０´の直列整合手段２２１´の一端に接続され、他端は第ｍ＋１整合部の直列整合手段の一端に接続される。ただし、ｍ＝Ｎ（第Ｎ整合部２２０”）の場合は、他端は系の回路５０に接続される。第ｍ整合部２２０の直列整合手段２２１は、特性インピーダンスがＺ_０の伝送線路や少なくとも第１から第ｍ−１の周波数帯において上記伝送線路に等価な回路による遅延回路により構成する。このように構成することで、第１から第ｍ−１整合部２２０´までの各整合部で変換された第１から第ｍ−１の周波数帯における整合状態は第ｍ整合部２２０の直列整合手段２２１の存在にかかわらず維持される。従って、第ｍ整合部の直列整合手段２２１は、ｂ_ｍにおけるインピーダンスの整合をとるために、適宜設定することが可能となる。ここで、少なくともｂ_１からｂ_m-1のすべての周波数帯域において上記伝送線路に等価な回路は、図２０Ａ、図２０Ｂ、図２０Ｃ、図２１Ａ、図２１Ｂ、図２１Ｃ、図２２Ａ、図２２Ｂ、図２２Ｃなどを用いることで達成できる。

直列整合手段２２１は、系の回路５０と増幅素子６０とを結ぶ信号経路上に直列に設けられる。一方、並列整合手段２２２はその信号経路から枝分かれする形で、系の回路５０や増幅素子６０と並列に設けられる。

並列整合手段２２２は、一端が直列整合手段２２１の他端で信号経路に接続され、他端は接地される。並列整合手段２２２はｂ_ｍのインピーダンス整合を行うため、適宜リアクタンス値を設定し、インピーダンスを調整する機能を担う。しかし、ｂ_１からｂ_m-1と同時にｂ_mでの整合をとるためには、並列整合手段２２２は、第１から第ｍ−１整合部で変換されたｂ_１からｂ_m-1におけるインピーダンスＺ_０に影響を与えるものであってはならない。このような機能、要件を満たすべく、並列整合手段２２２は２つのブロックの直列接続により構成する。第１並列ブロック２２２ａは、ｂ_１からｂ_m-1のすべての周波数帯の信号に対し並列整合手段２２２を信号経路から切り離すためのスイッチの役割をなすブロックである。また、第２並列ブロック２２２ｂは、ｂ_ｍにおけるインピーダンス変換に際し、適切なリアクタンス値を設定するためのブロックである。

第１並列ブロック２２２ａは、ｂ_１からｂ_m-1のすべての周波数帯において信号経路との接続点がインピーダンス開放状態（＝接続点から並列整合手段２２２側を見たインピーダンスが無限大又はｂ_１からｂ_m-1のすべての周波数帯での整合に影響を与えない程度に大）となるように設計する。このようにインピーダンス開放状態を作ることにより、スイッチ素子を用いてＯＮ/ＯＦＦすることなく、等価的に周波数に応じて、並列整合手段を付加したり切り離したりすることができる。ｂ_１からｂ_m-1のすべての周波数帯におけるインピーダンス開放状態の作り方としては、例えば第１並列ブロック２２２ａを、キャパシタとインダクタの並列共振回路として構成する場合には、共振周波数がｆ_ｍ−１以上でｆ_１以下になるように構成することが考えられる。特に、両周波数が離れている場合には各中心周波数を平均した周波数を共振周波数とするキャパシタとインダクタの並列共振回路として構成することが考えられる。更に、図１０で示すような共振周波数が各周波数帯域に対応するキャパシタとインダクタの並列共振回路２２２ａ１、２２２ａ２、・・・、２２２ａ（ｍ−１）を直列接続する構成によっても、各周波数帯域においてインピーダンス開放状態を実現することができる。また、少なくとも並列共振回路２２２ａ１、２２２ａ２、・・・、２２２ａ（ｍ−１）のうちの一つに可変デバイスを用いれば、並列共振回路の数を減らすことができる。

なお、第１並列ブロック２２２ａと第２並列ブロック２２２ｂの並びは逆でも構わない。ただしその場合、インピーダンス開放部分が両ブロックの接続点に発生するため、信号経路に接続された第２並列ブロック２２２ｂが、ｂ_１からｂ_m-1におけるインピーダンスの整合状態に影響を与えてしまうおそれがある。そこで、この場合には第２並列ブロック２２２ｂを集中定数素子により構成することで影響を低減できる。これにより、信号経路との接続点をインピーダンス開放状態とし並列整合手段２２２が信号経路から切り離されていると考えることができる。また、このように第１並列ブロック１２２ａが接地側にある場合はインピーダンス開放状態を例えば、第１並列ブロック１２２ａを、ｆ_１における波長の４分の１の長さの伝送線路で、第１並列ブロック２２２ａをｆ_１における波長の４分の１以上で、ｆ_ｍ−１における波長の４分の１以下の長さの伝送線路で、それぞれ構成することにより開放状態を作っても構わない。この時、両周波数が離れている場合には、各中心周波数を平均した周波数における波長の４分の１の長さとすることが考えられる。

第ｍ整合部はこのような構成の下、直列整合手段２２１と並列整合手段２２２を適宜設定することで、Ｂ点におけるＺ(ｆ_ｍ)がいかなる値であっても、Ｃ点においてＺ_０になるよう変換することができる。

以上のような第ｍ整合部におけるｂ_ｍのインピーダンスの整合をｍ＝Ｎまで同様に行うことで、Ｐ１からＰ２側を見た各周波数帯のインピーダンスをすべてＺ_０に整合することができる。

そして、ｂ_ｍの信号の整合のみに係る並列整合手段２２２の切り離し・接続を物理的スイッチを用いることなく、入力された信号の周波数帯に応じて自動的に行うことができるため、第１から第ＮのＮ個の周波数帯の信号が同時に入力された場合でも同時に整合をとることができ、なおかつ、スイッチのＯＮ抵抗損失のない低損失なマルチバンド整合回路を実現することができる。

なお、整合回路２００の構成や整合の原理に係るその他の事項は、整合回路１００と同様であるため、ここでの説明は省略する。

実施例３のマルチバンド整合回路４００の構成例を図２６に示す。マルチバンド整合回路４００は、第１整合部４１０と第２整合部４２０とからなり、第２整合部４２０は、直列整合手段４２１と並列整合手段４２２とからなる。また、並列整合手段４２２は第１並列ブロック４２２ａと第２並列ブロック４２２ｂとからなる。つまり、構成の骨格はマルチバンド整合回路１００と同様である。しかし、マルチバンド整合回路４００においては、第１整合部４１０はｂ_１からｂ_ｍに対応できるマルチバンド整合回路である。また、第２整合部４２０における直列整合手段４２１として例えば図２１Ｂの可変回路を適用し、第１並列ブロック４２２aに可変デバイス（例えばインダクタと可変キャパシタとの並列共振回路）を適用し、第２並列ブロック４２２ｂに可変デバイス（例えば可変キャパシタ）を適用する。このような構成をとることで、ｂ_m+1からｂ_Ｎのバンドに対し新たに整合可能となり、また、第１並列ブロック４２２ａの可変デバイスを調整することにより、共振周波数をｆ_１からｆ_ｍの間で変化させることができる。そのため、ｂ_１からｂ_ｍのうちの１つと、ｂ_m+1からｂ_Ｎのうちの１つとの任意の組み合わせの２つの周波数帯域に対して同時に整合可能となる。なお、直列整合手段４２１には図２０Ａ、図２０Ｂ、図２０Ｃ、図２１Ａ、図２１Ｂ、図２１Ｃ、図２２Ａ、図２２Ｂのような可変回路を用いることができる。第２並列ブロック４２２ｂには可変キャパシタの他、可変インダクタやそれと等価な図２２Ａ、図２２Ｂなどの回路も適用できる。

実施例１〜３で説明した各整合回路を用いることで、マルチバンド増幅器を構成することができる。図１１は増幅素子６０とその両側に入力整合回路５００ａと出力整合回路５００ｂとを配したマルチバンド増幅器５００の構成例である。なお、図１１は各整合回路５００ａ、５００ｂとして整合回路１００を用いて２周波数帯対応のマルチバンド増幅器を構成した例であるが、各整合回路５００ａ、５００ｂとして整合回路２００を用いることでＮ周波数帯対応のマルチバンド増幅器を構成することができる。

なお、増幅素子６０の種類については特に限定は無く、例えばＦＥＴ(Field Effect Transistor)、ＨＢＴ(Heterojunction Bipolar Transistor)等が挙げられる。

〔効果の確認〕
図１１に示すマルチバンド増幅器５００において、増幅素子にＦＥＴを用い、各整合回路５００ａ、ｂをｆ_１を２．６ＧＨｚ、ｆ_２を１．９ＧＨｚとして構成した場合の周波数−利得特性を図１２の実線に、入力ポートＰ１及び出力ポートＰ２における周波数−反射減衰特性を図１２の点線に示す。

第１整合部１１０は伝送線路を用いて構成され、ｂ_１で増幅素子２０のインピーダンスＺ_Ｉ(ｆ_１)をインピーダンスＺ_０に整合する。また、ｂ_１での整合に影響しないよう、第１直列整合手段１２１として、ｂ_１において整合インピーダンスと同じ５０Ωとなる伝送線路を用いた。第１並列ブロックにはキャパシタを用い、第２並列ブロックには共振周波数がｆ_１（２．６ＧＨｚ）になるようインダクタとキャパシタとによる並列共振回路として構成した。

図１２の点線からわかるように、設計周波数である２．６ＧＨｚと１．９ＧＨｚにおいて反射が少なく、整合が取れていることがわかる。また、図１２の実線からわかるように、利得についても各整合周波数において十分に得られていることがわかる。

１０、２０ 増幅器 ３０ スイッチ ４１、４２ 整合回路
５０ 系の回路 ６０ 増幅素子
１００、２００、３００、４００、５００ａ、５００ｂ マルチバンド整合回路
１１０、４１０ 第１整合部 １２０、４２０ 第２整合部
１２１、２２１、４２１ 直列整合手段 １２２、２２２、４２２ 並列整合手段
１２２ａ、２２２ａ、４２２ａ 第１並列ブロック
１２２ｂ、２２２ｂ、４２２ｂ 第２並列ブロック
１５１ 主整合ブロック １５２ 遅延回路 １５３ スイッチ
１５４ 副整合ブロック
２２０ 第ｍ整合部
５００ マルチバンド電力増幅器

Claims (15)

1. 周波数特性のあるインピーダンスＺ_I(ｆ)を有する回路素子と、予め定められたインピーダンスＺ₀を有する回路（以下、「系の回路」という。）との間の信号経路に挿入され、２つの周波数帯域において回路素子のインピーダンスＺ_I(ｆ)を系の回路のインピーダンスＺ₀に整合するマルチバンド整合回路であって、
   一端が上記回路素子に接続され、第１の周波数帯域における上記回路素子のインピーダンスをＺ_０に変換する第１整合部と、
   一端が上記第１整合部の他端に接続され、他端が上記系の回路に接続され、特性インピーダンスが系の回路のインピーダンスＺ_０に等しい伝送線路や少なくとも第１の周波数帯域で上記伝送線路に等価な回路である直列整合手段と、一端が上記直列整合手段の他端で上記信号経路に接続され、他端が接地される並列整合手段と、からなる第２整合部と、
   を備え、
   上記並列整合手段は、上記第１の周波数帯域において上記信号経路との接続点がインピーダンス開放状態となるように構成され、
   上記直列整合手段及び上記並列整合手段を適宜設計することにより第２の周波数帯域における上記回路素子のインピーダンスをＺ₀に整合する
   マルチバンド整合回路。
2. 請求項１に記載のマルチバンド整合回路において、
   上記並列整合手段は、一端が上記信号経路に接続される第１並列ブロックと、一端が当該第１並列ブロックの他端と接続され、他端が接地される第２並列ブロックとからなり、
   上記第１並列ブロックは、上記第１の周波数帯域において、上記信号経路との接続点がインピーダンス開放状態となるように構成される
   マルチバンド整合回路。
3. 請求項１に記載のマルチバンド整合回路において、
   上記並列整合手段は、一端が上記信号経路に接続される第２並列ブロックと、一端が当該第２並列ブロックの他端と接続され、他端が接地される第１並列ブロックとからなり、
   上記第２並列ブロックは、集中定数素子により構成され、
   上記第１並列ブロックは、上記第１の周波数帯域において、上記第２並列ブロックとの接続点がインピーダンス開放状態となるように構成される
   マルチバンド整合回路。
4. 請求項２又は３のいずれかに記載のマルチバンド整合回路において、
   上記第１並列ブロックは、共振周波数が上記第１の周波数帯域の中心周波数ｆ_１に等しい、キャパシタとインダクタの並列回路であるマルチバンド整合回路。
5. 請求項３に記載のマルチバンド整合回路において、
   上記第１並列ブロックは、上記第１の周波数帯域の中心周波数ｆ_１における波長の４分の１の長さの伝送線路であるマルチバンド整合回路。
6. 周波数特性のあるインピーダンスＺ_I(ｆ)を有する回路素子と、予め定められたインピーダンスＺ_０を有する回路（以下、「系の回路」という。）との間の信号経路に挿入され、第１から第Ｎの周波数帯域（Ｎ≧３、中心周波数ｆ_１＞ｆ_２＞・・・＞ｆ_Ｎ）において回路素子のインピーダンスＺ_I(ｆ)を系の回路のインピーダンスＺ_０に整合するマルチバンド整合回路であって、
   一端が上記回路素子に接続され、第１の周波数帯域における上記回路素子のインピーダンスをＺ_０に変換する第１整合部と、
   一端が第ｍ−１整合部（ｍ＝２、３、・・・、Ｎ）の他端に接続され、特性インピーダンスが系の回路のインピーダンスＺ_０に等しい伝送線路や少なくとも第１から第ｍ−１の各周波数帯域において上記伝送線路に等価な回路である直列整合手段と、一端が上記直列整合手段の他端で上記信号経路に接続され、他端が接地される並列整合手段と、からなる第ｍ整合部と、
   を備え、
   第Ｎ整合部の直列整合手段の他端は上記系の回路に接続され、
   上記第ｍ整合部の並列整合手段は、第１から第ｍ−１の各周波数帯域において上記信号経路との接続点がインピーダンス開放状態となるように構成され、
   上記第ｍ整合部の直列整合手段及び上記第ｍ整合部の並列整合手段を適宜設計することにより第ｍの周波数帯域における上記回路素子のインピーダンスをＺ₀に整合する
   マルチバンド整合回路。
7. 請求項６に記載のマルチバンド整合回路において、
   上記第ｍ整合部の並列整合手段は、一端が上記信号経路に接続される第１並列ブロックと、一端が当該第１並列ブロックの他端と接続され、他端が接地される第２並列ブロックとからなり、
   上記第１並列ブロックは、上記第１から第ｍ−１の各周波数帯域において、上記信号経路との接続点がインピーダンス開放状態となるように構成される
   マルチバンド整合回路。
8. 請求項６に記載のマルチバンド整合回路において、
   上記第ｍ整合部の並列整合手段は、一端が上記信号経路に接続される第２並列ブロックと、一端が当該第２並列ブロックの他端と接続され、他端が接地される第１並列ブロックとからなり、
   上記第２並列ブロックは、集中定数素子により構成され、
   上記第１並列ブロックは、上記第１から第ｍ−１の各周波数帯域において、上記第２並列ブロックとの接続点がインピーダンス開放状態となるように構成される
   マルチバンド整合回路。
9. 請求項７又は８のいずれかに記載のマルチバンド整合回路において、
   上記第１並列ブロックは、共振周波数が上記第ｍ−１の周波数帯域の中心周波数ｆ_ｍ−１以上で、上記第１の周波数帯域の中心周波数ｆ_１以下である、キャパシタとインダクタの並列回路であるマルチバンド整合回路。
10. 請求項７又は８のいずれかに記載のマルチバンド整合回路において、
    上記第１並列ブロックは、共振周波数がそれぞれ第１から第ｍ−１の周波数帯域の中心周波数ｆ_１、ｆ_２、・・・、ｆ_ｍ−１である、ｍ−１段のキャパシタとインダクタの並列回路の直列接続であるマルチバンド整合回路。
11. 請求項８に記載のマルチバンド整合回路において、
    上記第１並列ブロックは伝送線路で構成され、その長さが上記第１の周波数帯域の中心周波数ｆ_１における波長の４分の１以上で、上記第ｍ−１の周波数帯域の中心周波数ｆ_ｍ−１における波長の４分の１以下であるマルチバンド整合回路。
12. 周波数特性のあるインピーダンスＺ_I(ｆ)を有する回路素子と、予め定められたインピーダンスＺ₀を有する回路（以下、「系の回路」という。）との間の信号経路に挿入され、２つの周波数帯域において回路素子のインピーダンスＺ_I(ｆ)を系の回路のインピーダンスＺ₀に整合するマルチバンド整合回路であって、
    一端が上記回路素子に接続され、第１から第ｍ（ｍ≧２）のいずれかの周波数帯域における上記回路素子のインピーダンスをＺ_０に変換する第１整合部と、
    一端が上記第１整合部の他端に接続され、他端が上記系の回路に接続され、特性インピーダンスが系の回路のインピーダンスＺ_０に等しい伝送線路や少なくとも上記第１から第ｍのいずれかの周波数帯域で上記伝送線路に等価な回路である直列整合手段と、一端が上記直列整合手段の他端で上記信号経路に接続され、他端が接地される並列整合手段と、からなる第２整合部と、
    を備え、
    上記並列整合手段は、上記第１から第ｍのいずれかの周波数帯域において上記信号経路との接続点がインピーダンス開放状態となるように構成され、
    上記直列整合手段及び上記並列整合手段を適宜設計することにより第ｍ＋１から第Ｎ（Ｎ≧３）のいずれかの周波数帯域における上記回路素子のインピーダンスをＺ₀に整合する
    マルチバンド整合回路。
13. 請求項１２に記載のマルチバンド整合回路において、
    上記並列整合手段は、一端が上記信号経路に接続される可変デバイスである第１並列ブロックと、一端が当該第１並列ブロックの他端と接続され、他端が接地される可変デバイスである第２並列ブロックとからなり、
    上記第１並列ブロックは、上記第１から第ｍのいずれかの周波数帯域において、上記信号経路との接続点がインピーダンス開放状態となるように構成される
    マルチバンド整合回路。
14. 請求項１３に記載のマルチバンド整合回路において、
    上記第１並列ブロックは、可変キャパシタとインダクタの並列共振回路であるマルチバンド整合回路。
15. 増幅素子と請求項１乃至１４のいずれかに記載のマルチバンド整合回路とを備え、複数の周波数帯域の信号を同時に増幅可能なマルチバンド電力増幅器。

Images