[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010135829A - 化合物半導体素子ウェハーの製造方法 - Google Patents

化合物半導体素子ウェハーの製造方法 Download PDF

Info

Publication number
JP2010135829A
JP2010135829A JP2010026414A JP2010026414A JP2010135829A JP 2010135829 A JP2010135829 A JP 2010135829A JP 2010026414 A JP2010026414 A JP 2010026414A JP 2010026414 A JP2010026414 A JP 2010026414A JP 2010135829 A JP2010135829 A JP 2010135829A
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
groove
wafer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010026414A
Other languages
English (en)
Other versions
JP4642137B2 (ja
Inventor
Katsuteru Kusuki
克輝 楠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010026414A priority Critical patent/JP4642137B2/ja
Publication of JP2010135829A publication Critical patent/JP2010135829A/ja
Application granted granted Critical
Publication of JP4642137B2 publication Critical patent/JP4642137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】化合物半導体発光素子の製造方法において、ウェハーの反りを調整することにより、割溝形成や各素子への分割をより容易にする方法を提供すること。
【解決手段】厚さ250〜1000μmのサファイア基板上に膜厚が5μm以上のIII族窒化物半導体層を積層し、レーザー照射で割溝を形成して分離する化合物半導体発光素子の製造方法であって、基板1を150μm以下の厚さに研磨して薄板化し、基板背面の表面粗さRa(算術平均粗さ)を0.001μm以上2μm以下として、次にレーザー照射で割溝50を形成することを特徴とする化合物半導体発光素子の製造方法。
【選択図】図2

Description

本発明は、基板上に複数の化合物半導体素子が分離帯域を介して配列された化合物半導体素子ウェハーの製造方法およびその製造方法により製造された化合物半導体素子に関する。
従来から、化合物半導体素子の一例としてpn接合型の発光ダイオード(LED)が周知である。例えば、導電性のリン化ガリウム(GaP)単結晶を基板上にエピタキシャル成長させたGaP層を発光層として利用したGaP系LEDが知られている。また、砒化アルミニウム・ガリウム混晶(AlXGaYAs:0≦X,Y≦1でX+Y=1)やリン化アルミニウム・ガリウム・インジウム混晶(AlXGaYInZP:0≦X,Y,Z≦1でX+Y+Z=1)を発光層とする、赤色帯、橙黄色帯から緑色帯LEDがある。また、窒化ガリウム・インジウム(GaαInβN:0≦α,β≦1、α+β=1)等のIII族窒化物半導体層を発光層とする、近紫外帯、青色帯または緑色帯の短波長LEDが知られている。
そして、導電性のn型またはp型の発光層は、例えば、AlXGaYInZP系LEDの場合には、導電性のp型またはn型の砒化ガリウム(GaAs)単結晶を基板として用い、また、青色LEDでは、電気絶縁性のサファイア(α−Al23単結晶)等の単結晶を基板として利用し、また、短波長LEDでは、立方晶(3C結晶型)或いは六方晶(4Hまたは6H結晶型)の炭化珪素(SiC)を基板として利用され、それぞれその上に形成されている。
これらの基板上に多数の化合物半導体発光素子が分離帯域を介して規則的に且つ連続的に配列された化合物半導体発光素子ウェハーから個々のチップ状の化合物半導体発光素子を作製するには、通常ダイサーやスクライバーが用いられる。ダイサーとは刃先をダイヤモンドとする円盤の回転運動によりウェハーをフルカットするか、又は刃先巾よりも広い巾の溝を切り込んだ後(ハーフカット)、外力によりカットする装置である。一方、スクライバーとは同じく先端をダイヤモンドとする針によりウェハーに極めて細い線(スクライブライン)を例えば碁盤目状に引いた後、外力によってカットする装置である。GaPやGaAs等のせん亜鉛構造の結晶は、へき開性が「110」方向にある。そのため、この性質を利用してGaAs、GaAlAs、GaPなどの半導体ウェハーを比較的簡単に所望形状に分離することができる。
しかしながら、例えば、窒化物半導体はサファイア基板上などに積層されるヘテロエピ構造であり、窒化物半導体とサファイア基板とは格子定数不整が大きい。サファイア基板は六方晶系という性質上、へき開性を有していない。さらに、サファイア、窒化物半導体ともモース硬度がほぼ9と非常に硬い物質である。したがって、スクライバーで切断することは困難であった。また、ダイサーでフルカットすると、その切断面にクラック、チッピングが発生しやすく綺麗に切断できなかった。場合によっては、形成された半導体層がサファイアから剥がれる場合もあった。
これらを改良するために、レーザー照射によるスクライブ加工が提案され、化合物半導体ウェハーにレーザー照射で割溝を形成すると、歩留まりと量産性が良いと報告されている(例えば特許文献1〜3参照)。特に、化合物半導体側をスクライブ加工する場合では基板面を露出させた部分に行うと記載されている。しかし、実際には、サファイア基板面を露出させた部分にレーザー照射してスクライブ加工を行うと非常に加工速度が遅く、生産効率が非常に悪い。さらに、化合物半導体側のエッチング工程において、負極形成のためのn型半導体層の露出および割溝形成のためのサファイア基板面の露出と、少なくとも2回以上エッチング処理を行わなければならない。
また、レーザー加工面に保護膜を形成し、レーザー溝形成後に保護膜上に積層した汚れを洗浄で除去すると、歩留まり良く3族窒化物系化合物半導体素子が得られると報告されている(例えば、上記特許文献3参照)。確かに逆耐電圧特性などの電気特性は改善され、外観及び特性起因による歩留まり低下は改善される。しかし、レーザー加工で割溝を形成した際、割溝の側面に溶融物が付着し、素子の発光出力が低下した。
特許第3449201号公報 特開平11‐177139号公報 特開2004−31526号公報
本発明の目的は、化合物半導体素子ウェハーの製造方法において、極めて高い歩留まりで正確に切断することができ、さらに加工速度が速く、生産性を改善させることができる化合物半導体素子ウェハーの製造方法を提供することである。
本発明は以下の発明を提供する。
(1)基板上に複数の化合物半導体素子が分離帯域を介して配列された化合物半導体素子ウェハーの製造方法であって、その分離帯域の基板表面(半導体側)に、化合物半導体層が存在する状態でレーザー法により割溝を形成することを特徴とする化合物半導体素子ウェハーの製造方法。
(2)化合物半導体がIII族窒化物半導体である上記1項に記載の化合物半導体素子ウェハーの製造方法。
(3)基板がサファイア、SiCおよび窒化物半導体単結晶からなる群から選ばれた一種である上記1または2項に記載の化合物半導体素子ウェハーの製造方法。
(4)分離帯域の化合物半導体層に溝部を形成する工程をさらに有することを特徴とする上記1〜3項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。
(5)溝部の底面が負極形成面と同一平面上にあることを特徴とする上記4項に記載の化合物半導体素子ウェハーの製造方法。
(6)分離帯域に存在する化合物半導体層の厚さが、0.5μm以上であることを特徴とする上記1〜5項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。
(7)割溝の断面形状がV字型またはU字型であることを特徴とする上記1〜6項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。
(8)割溝を形成する工程の後に、基板を背面から薄板化する工程をさらに有することを特徴とする上記1〜7項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。
(9)レーザー法により割溝を形成する際に、レーザー加工部にガスを吹き付けつつ行なうことを特徴とする上記1〜8項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。
(10)レーザービームのスポット形状が楕円であることを特徴とする上記1〜9項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法。
(11)上記1〜10項のいずれか一項に記載の化合物半導体素子ウェハーの製造方法から製造された化合物半導体素子ウェハー。
(12)上記11項に記載の化合物半導体素子ウェハーを割溝に沿って分割することによって製造される化合物半導体素子。
本発明に従って、化合物半導体層が存在する状態で分離帯域にレーザー照射を行うことによって基板表面に割溝を形成すると、非常に早い加工スピードで割溝を形成させることができる。その理由は、化合物半導体層は基板に比較してレーザーをよく吸収するので、基板を含めて分離帯域が高温となるためと推察される。
また、レーザービームのスポット形状を最適な形状に調整することによって、割溝側面の不要物が低減し、きれいな切断面が得られる。更には、割溝周辺部の汚れをエッチングで選択的に除去することで、良好な光取り出し効率が得られる。
さらには基板表面の化合物半導体層側に割溝を形成するので、ウェハーから各チップに押し割る際の発光面のチッピングも防止できる。従って、本発明の方法によって製造されたウェハーから得られるチップ状の化合物半導体発光素子は、良好な光取り出し効率を示し、且つ、歩留まり良く、高い生産速度で生産される。
実施例1で作製した本発明のウェハーの平面を示した模式図である。 実施例1で作製した本発明のウェハーの断面を示した模式図である。
本発明の化合物半導体素子ウェハーの基板には、ガラス、サファイア単結晶(Al23;A面、C面、M面、R面)、スピネル単結晶(MgAl24)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶ならびにMgO単結晶などの酸化物単結晶、SiC単結晶、Si単結晶、GaAs単結晶、AlN単結晶ならびにGaN単結晶などの窒化物半導体単結晶およびZrB2などのホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。なかでもサファイア単結晶、SiC単結晶および窒化物半導体単結晶が好ましい。サファイア単結晶が特に好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
基板は通常単結晶インゴットから250〜1000μmの厚さで切り出されて用いられる。このような厚さの基板に化合物半導体を積層させた後、基板背面を研磨して薄くしてから割溝を形成してもよい。もしくは割溝を形成後、基板背面を研磨して薄くしても良い。研磨後の基板厚さは150μm以下が好ましく、100μm以下がさらに好ましい。基板厚さを抑えることで、切断距離を短縮でき、それによって切断が割溝の位置で確実におこるからである。
例えば、半導体層膜厚が5μm以上の場合は、割溝を形成した後に、基板背面を研磨して薄くした方が良い。半導体層膜厚が厚くなるほど、半導体層と基板の熱膨張係数の違いによって、薄板化後のウェハーの反りも大きくなるからである。このとき、半導体層側が凸面となる。ウェハーの反りが大きくなると、その後の割溝形成や各素子への分割が非常に困難となる。
また、ウェハーの反りは基板背面の表面粗さで調整させることも可能である。表面粗さRa(算術平均粗さ)を大きくするほど、ウェハーは平坦となる。Raは0.001μm以上が好ましく、0.01μm以上がさらに好ましい。但し、Raを大きくし過ぎると、半導体層側が逆に凹面となるので、Raは2μm以下が好ましく、0.3μm以下がさらに好ましい。
本明細書において、基板背面のRaは原子間力顕微鏡(GI社製)を用いて測定した値であり、測定条件は視野が30×30μm、スキャンラインが256、およびスキャンレイトが1Hzである。
素子を構成する化合物半導体としては、例えばサファイア基板或いは炭化珪素またはシリコン基板等上に設けられたAlXGaYInZ1-aa(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素とは別の第V族元素を表し、0≦a<1である。)等のIII族窒化物半導体層がある。また、砒化ガリウム(GaAs)単結晶基板上に設けたAlXGaYAs(0≦X,Y≦1、X+Y=1)層やAlXGaYInZP(0≦X,Y,Z≦1,X+Y+Z=1)層等がある。また、GaP基板上に設けたGaP層がある。特に、切断が困難なIII族窒化物半導体は本発明の効果が顕著である。
これらの化合物半導体層は、目的とする機能に基づき、基板上に適所に配置されているべきである。例えば、ダブルヘテロ(二重異種)接合構造の発光部を構成するには、発光層の上下の両表面側にn型とp型の化合物半導体層を配置する。
これらの化合物半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)、など化合物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。
MOCVD法では、例えばIII族窒化物半導体の場合、キャリアガスとして水素(H2)または窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N24)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si26)を、Ge原料として有機ゲルマを用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム((EtCp)2Mg)を用いる。
目的とする半導体層を積層したのち、発光素子の場合は所定の位置に正極および負極を形成する。化合物半導体発光素子用の正極および負極として、各種の構成および構造が知られており、これら公知の正極および負極を本発明においても何ら制限なく用いることができる。また、それらの製造方法も、真空蒸着法およびスパッタリング法等公知の方法を何ら制限なく用いることができる。
このようにして、基板上に多数の化合物半導体素子を規則的に且つ連続的に分離帯域を介して配列した後、分離帯域に個々の素子に分割するための割溝を形成する。なお、発光素子の場合、割溝形成後に電極を設けることも可能である。
割溝形成前に、分離帯域の化合物半導体の一部を除去して溝部を設けることもできる。または割溝形成後に溝部を設けてもよい。溝部を設ける場合、本発明の効果である速い加工速度を確保するためには、基板表面に厚さが少なくとも0.5μmの半導体層を残すことが好ましい。基板表面に2.0μm以上の半導体層があればさらに好ましく、5.0μm以上あれば特に好ましい。基板側からn型層、発光層およびp型層の順序で積層された発光素子の場合、負極をn型層に設けるために化合物半導体層の一部を除去するので、この時同時に溝部を設けておくことが好ましい。
図1は実施例1で作製した本発明による発光素子用のウェハーの平面を示した模式図である。10は個々の発光素子であり、20は分離帯域である。30は負極形成面である。図2はその断面を示した模式図である。1は基板、2はn型層、3は発光層、4はp型層、5は正極である。分離帯域の半導体はn型層が露出するまで除去されて溝部40を形成している。50は割溝である。
溝部の幅は通常分離帯域の幅と等しいが、分離帯域の幅よりも小さくすることもできる。しかし、割溝の幅よりも大きくしておかなければならない。
溝部の深さは、基板表面に上述の厚さの半導体層を残しておけば、別に制限されずどのような深さでもよい。半導体層の厚さによって異なるが、一般に1〜10μm程度である。溝部の深さをn型層が露出する深さとして、エッチングにより負極形成面を露出させる際に、同時に溝部を形成することが製造工程を簡略化できて好ましい。
溝部の断面形状は、矩形、U字状およびV字状等どのような形状でもよいが、底面に割溝を形成するには矩形が好ましい。
溝部の形成には、エッチング法、ダイシング法、レーザー法およびスクライブ法など周知の手法を何ら制限なく用いることができる。特に、ウェットエッチングおよびドライエッチングなどのエッチング方法を用いることが好ましい。なぜならエッチングが化合物半導体層の表面および側面を傷めにくいからである。
ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、化合物半導体表面に、所望のチップ形状となるように、所定のマスクを形成することはいうまでもない。
溝部は基板上に化合物半導体層が残るように形成しなければならない。上述した如く、少くとも5μmの厚さで残すことが好ましい。半導体素子が発光素子の場合、化合物半導体層はn型半導体層、発光層およびp型半導体層から構成されるが、その化合物半導体層の少くとも一部が基板上に存在している。
割溝の形成は、この化合物半導体層の上からレーザーを照射して行なう。化合物半導体は基板よりもレーザーを吸収し易いので、化合物半導体が存在せずに基板が露出している場合に比較して、基板を含めて割溝形成部の温度が高温になり、割溝の加工スピードが速くなる。
割溝の幅は分離帯域内に収まれば別に制限されない。深さは基板表面から6μm以上であることが好ましい。これより浅いと、切断面が斜めに割れるため、不良チップ生成の原因となる。10μm以上あることがさらに好ましく、20μm以上あれば特に好ましい。
割溝の断面形状は矩形、U字状およびV字状等どのような形状でもよいが、好ましくはV字状またはU字状にすると良い。V字状が特に好ましい。なぜならば、チップ状に分割する際、V字状の最先端付近からクラックが発生するので、不良率が低下する。割溝の断面形状は、ビーム径および焦点位置等のレーザー光学系の制御によりコントロール可能である。
割溝は基板の表面(半導体側)のみならず背面にも併せて形成することができる。表面の割溝と背面の割溝間で確実に切断され、不良率が低下する。また、背面にも形成する場合、背面の割溝と表面の割溝の中心線をずらしておくと、発光素子の側面が垂直ではなく斜めになるので、光の取り出し効率を向上させることができる。
本発明では、割溝の形成にレーザー法を用いるが、レーザー加工では割溝を所望の深さまで形成することでき、また、エッチング法に比べて迅速に割溝を形成することができる。さらに、スクライブ法やダイシング法に比べて、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキがなく、また、それらの刃先の交換などに発生するコストを低減することができる。
また、レーザー法で形成した割溝の側面を微分干渉系光学顕微鏡で観察すると、側面に凹凸があり、光の取り出し効率がよくなる。さらに、格子状割溝の交点、即ち、チップの角部において深さが深くなり、チップの分割が確実になる。
本発明に用いることができるレーザー加工機としては、半導体ウェハーを各チップに分離可能な割溝を形成できるものであればどのようなタイプでも良い。具体的にはCO2レーザー、YAGレーザー、エキシマ・レーザーおよびパルスレーザーなどを用いることができる。なかでもパルスレーザーが好ましい。
レーザーの波長は355nm、266nmなどを用いることができ、さらに短い波長でもよい。周波数は1〜100000Hzが好ましく、30000〜70000Hzがさらに好ましい。出力は割溝の幅および深さによって異なるが、所望の割溝を得るに必要な最小限の出力であることが好ましい。化合物半導体はレーザーの吸収効率がよいので、低出力での加工が可能となる。余分なレーザー出力は基板や化合物半導体に熱損傷を与えるので、通常2W以下が好ましく、1W以下がさらに好ましい。
また、照射するレーザービームのスポット形状は円形よりも楕円形の方が好ましい。特に、楕円形状は加工方向に細長く調整する方が良い。これは円形よりもきれいな切断面が得られ、かつ加工スピードも向上させることが可能となる。楕円の幅は10μm以下が好ましく、さらには5μm以下が好ましい。ビームの長さは10μm以上が好ましく、さらには50μm以上が好ましい。
さらに、レーザー加工部にガスを吹き付けることによって、化合物半導体層の加工部周辺が冷却され、化合物半導体層の熱損傷を低減できる。さらには、加工で発生した溶融物が割溝側面に付着せず、ガス流によって吹き飛ばされるため、割溝側面からの外光取り出し量を改善できる。加工部に吹き付けるガスとしては、酸素、窒素、ヘリウム、アルゴン、水素などを何ら制限無く用いることができる。特に冷却効果の高いヘリウム、水素、窒素などが挙げられるが、好ましくは安価な窒素である。ガスの吹き付けは、先端のノズル径が細いほど好ましい。ノズル径が細いほど、局所的な吹き付けが可能となり、ガス流速を早くすることができる。
レーザー加工機によって照射されるレーザーは、レンズなどの光学系によって所望の位置に焦点位置を調整させることができる。焦点は半導体層の近傍、特に表面に合わせることが好ましい。
また、レーザー法で割溝を形成する場合、他法に比べ汚れの飛散が特に激しく、割溝形成時に半導体ウェハーの表面および背面(背面にも割溝を設ける場合)に付着する。汚れは、電子顕微鏡(FE−SEM)でEDX分析した結果、化合物半導体および基板の成分であるAl、O、C、Cl、Siなどの少なくとも一つの元素を有する成分であった。
汚れが付着すると光の取り出し効率が低下するので、割溝形成前に割溝形成面を保護膜で被覆し、割溝形成後保護膜と共に付着した汚れを除去することが好ましい。溝部を形成する場合は溝部形成後に保護膜を設ける。
保護膜としては、レジスト、透明樹脂、ガラス、金属および絶縁膜などを何ら制限なく用いることができる。例えば、レジストとしてはフォトリソグラフィーで用いられる水溶性のレジストなどが挙げられる。透明樹脂としてはアクリル樹脂、ポリエステル、ポリイミド、塩ビおよびシリコン樹脂などが挙げられる。金属保護膜としてはニッケルおよびチタンなどが挙げられ、絶縁膜としては酸化珪素および窒化珪素などが挙げられる。これらの保護膜は、塗布法、蒸着法およびスパッタリング法など周知の手段により形成することができる。
保護膜の厚さは、割溝形成時に損傷しない程度の強度があればよく、その下限は0.001μm以上が好ましく、さらに好ましくは0.01μm以上である。また、あまり厚すぎると、例えばレーザー法を用いて割溝を形成する場合、保護膜がレーザー光を吸収して剥がれる場合がある。従って、厚さの上限は5μm以下が好ましく、さらに好ましくは3μm以下、特に好ましくは1μm以下である。
割溝形成後、表面に付着した汚れと共に保護膜を除去する。除去方法は特に限定されずどのような方法でもよい。超音波、ジェット水流、シャワー、浸漬、エッチング、スクラブ洗浄など保護膜が完全に除去できれば何ら制限なく用いることができる。
水溶性のレジストは、スピンコーターで半導体ウェハーの表面全体に均一な膜厚の保護膜を形成することができ、割溝を形成後、簡単に水洗浄で除去することができるので好ましい。または、保護膜にフォトレジストを用いた場合、割溝形成後に燐酸、硫酸、塩酸などに浸漬し、割溝周辺部の汚れをウェットエッチングで選択的に除去し、その後アセトンなどの有機溶剤でウェハー表面のフォトレジストを完全に除去することが好ましい。
絶縁膜を保護膜として使用した場合、除去する際に溝部の保護膜を残しておくと、正極および負極間のリーク防止になるので好ましい。この場合、透明な絶縁膜を用いることが好ましい。このように部分的に除去する場合は、エッチングマスクを用いて選択的にエッチングすればよい。
以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
窒化ガリウム系化合物半導体からなる青色発光素子を以下のとおり作製した。
サファイア基板上にAlNからなるバッファ層を介してアンドープGaNからなる厚さ2μmの下地層、Siドープ(濃度1×1019/cm3)GaNからなる厚さ2μmのnコンタクト層、Siドープ(濃度1×1018/cm3)In0.1Ga0.9Nからなる厚さ12.5nmのnクラッド層、GaNからなる厚さ16nmの障壁層とIn0.2Ga0.8Nからなる厚さ2.5nmの井戸層を交互に5回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Mgドープ(濃度1×1020/cm3)Al0.07Ga0.93Nからなる厚さ2.5nmのpクラッド層およびMgドープ(濃度8×1019/cm3)GaNからなる厚さ0.15μmのpコンタクト層を順次積層して化合物半導体積層物とした。
この化合物半導体積層物のpコンタクト層上の所定の位置に公知のフォトリソグラフィー技術およびリフトオフ技術を用いて、pコンタクト層側から順にAuおよびNiOを積層した構造を持つ透光性の正極を形成した。続いて、公知のフォトリソグラフィー技術を用い、半導体側からTi/Al/Ti/Au層構造よりなる正極ボンディング用パッドを形成した。
上記の方法により作製した透光性正極の波長470nmの光における透過率は60%であった。なお、透過率は、上記と同じ透光性正極を透過率測定用の大きさに形成したもので測定した。
次に、図1に示したようなピッチが350μm、幅が20μmの分離帯域を公知のフォトリソグラフィー技術および反応性イオンエッチング技術により深さが1μmになるようにエッチングして、溝部を形成した。同時に、図1に示したように、分離帯域に臨む位置で、半円状にエッチングし、nコンタクト層を露出させ、負極形成面(30)としている。続いて、この負極形成面にTi/Au二層構造の負極を当業者周知の方法で形成した。
その後、半導体ウェハーの半導体層側の表面に水溶性のレジストをスピンコーターで表面全体に均一に塗布し、乾燥させて厚さ0.2μmの保護膜を形成した。
次に半導体ウェハーのサファイア基板側にUVテープを貼りつけた後、パルスレーザー加工機のステージ上に半導体ウェハーを真空チャックで固定した。ステージはX軸(左右)およびY軸(前後)方向に移動することができ、回転可能な構造となっている。固定後、レーザーの焦点が溝部の半導体表面に結ばれるようにレーザー光学系を調整し、サファイア基板のX軸方向に350μmピッチ、幅5μm、基板表面からの深さ20μm、断面形状がV字状の割溝を溝部の底面に形成した。レーザーの波長は266nm、周波数は50kHz、出力は1.6Wであった。この条件下、加工スピード70mm/秒で良好な割溝が形成できた。さらに、ステージを90°回転させ、Y軸方向に同様にして割溝を形成した。割溝形成後、真空チャックを解放し、ウェハーをステージから剥ぎ取った。
次に、半導体ウェハーを洗浄機のステージに設置し、半導体ウェハーを回転させつつ、半導体層側の表面にシャワー水を流すことによって、形成した保護膜を除去した。最後は、高回転数で回転させ、シャワー水を吹き飛ばして乾燥させた。
以上のようにして得られた化合物半導体発光素子ウェハーのサファイア基板背面側をラッピングおよびポリッシングすることで、厚さが85μmとなるように薄板化した。基板背面のRaは0.005μmであった。
得られた化合物半導体発光素子ウェハーの表面には目視検査で汚れは全く観察されなかった。このウェハーをサファイア基板側から押し割って分離することにより、350μm角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは90%であった。さらに耐電圧特性不良なものを除去したところ、歩留まりは86%であった。
ベアチップマウントした状態の積分球測定において、この発光素子は電流20mAで5.1mWの発光出力を示した。
(比較例1)
半導体エッチングによる分離帯域に溝部を形成する工程を、負極形成面および分離帯域をnコンタクト層まで露出させる第一段階、さらに分離帯域をサファイア基板面まで露出させて溝部とする第二段階の2段工程で行なった以外は、実施例1と同様にチップ状の化合物半導体発光素子を作製した。その結果、得られた発光素子は実施例1と同等の品質であったが、割溝の深さを20μmにするためには加工スピードは40mm/秒となり、1時間あたりの加工枚数が約40%低下した。さらに、サファイア基板を露出させるためのエッチング工程に約4時間費やした。
(実施例2)
化合物半導体積層物におけるアンドープGaNからなる下地層の厚さを8μmとしたことを除いて、実施例1と同様に窒化ガリウム系化合物半導体からなる青色発光素子を作製した。基板面からの深さ20μmの割溝が加工スピード70mm/秒で良好に形成できた。実施例1と同等の品質の発光素子が同等の歩留まりで得られた。
本実施例において、基板の薄板化を割溝形成工程の前に行なったところ、基板に反りが発生し、レーザー焦点を半導体表面に安定して設定できず、化合物半導体層に熱損傷部が発生した。さらに個々のチップに押し割る際に、クラックの発生が見られ、最終的に歩留まりは70%であった。薄板化の際に、基板背面のRaを0.015μmにしたところ、基板の反りが減少し、実施例1と同等の品質の発光素子が同等の歩留まりで得られた。
なお、化合物半導体層の厚さが薄い実施例1においては、基板の薄板化を割溝形成工程の前に行なっても、基板に反りは見られず、得られた発光素子の品質および歩留まりに影響はなかった。
本発明の製造方法によって、化合物半導体素子ウェハーの加工スピードが大幅に改良されるので、化合物半導体素子の製造における産業上の利用価値は極めて大きい。
1 基板
2 n型半導体層
3 発光層
4 p型半導体層
5 正極
10 発光素子
20 分離帯域
30 負極形成面
40 溝部
50 割溝

Claims (2)

  1. 厚さ250〜1000μmのサファイア基板上に膜厚が5μm以上のIII族窒化物半導体層を積層し、レーザー照射で割溝を形成して分離する化合物半導体発光素子の製造方法であって、
    基板を150μm以下の厚さに研磨して薄板化し、基板背面の表面粗さRa(算術平均粗さ)を0.001μm以上2μm以下として、
    次にレーザー照射で割溝を形成することを特徴とする化合物半導体発光素子の製造方法。
  2. 基板背面の表面粗さRa(算術平均粗さ)を0.01μm以上0.3μm以下とすることを特徴とする請求項1に記載の化合物半導体発光素子の製造方法。
JP2010026414A 2004-06-11 2010-02-09 化合物半導体素子ウェハーの製造方法 Active JP4642137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010026414A JP4642137B2 (ja) 2004-06-11 2010-02-09 化合物半導体素子ウェハーの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004174333 2004-06-11
JP2010026414A JP4642137B2 (ja) 2004-06-11 2010-02-09 化合物半導体素子ウェハーの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005168174A Division JP4753628B2 (ja) 2004-06-11 2005-06-08 化合物半導体素子ウェハーの製造方法

Publications (2)

Publication Number Publication Date
JP2010135829A true JP2010135829A (ja) 2010-06-17
JP4642137B2 JP4642137B2 (ja) 2011-03-02

Family

ID=37667819

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2005168174A Active JP4753628B2 (ja) 2004-06-11 2005-06-08 化合物半導体素子ウェハーの製造方法
JP2010026414A Active JP4642137B2 (ja) 2004-06-11 2010-02-09 化合物半導体素子ウェハーの製造方法
JP2010098923A Pending JP2010161422A (ja) 2004-06-11 2010-04-22 化合物半導体素子ウェハーの製造方法
JP2010098894A Active JP4642138B2 (ja) 2004-06-11 2010-04-22 化合物半導体素子ウェハーの製造方法
JP2010261399A Pending JP2011082546A (ja) 2004-06-11 2010-11-24 化合物半導体素子ウェハーの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005168174A Active JP4753628B2 (ja) 2004-06-11 2005-06-08 化合物半導体素子ウェハーの製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2010098923A Pending JP2010161422A (ja) 2004-06-11 2010-04-22 化合物半導体素子ウェハーの製造方法
JP2010098894A Active JP4642138B2 (ja) 2004-06-11 2010-04-22 化合物半導体素子ウェハーの製造方法
JP2010261399A Pending JP2011082546A (ja) 2004-06-11 2010-11-24 化合物半導体素子ウェハーの製造方法

Country Status (7)

Country Link
US (2) US20080070380A1 (ja)
EP (1) EP1756857B1 (ja)
JP (5) JP4753628B2 (ja)
KR (1) KR100854986B1 (ja)
CN (1) CN100517583C (ja)
TW (1) TWI318777B (ja)
WO (1) WO2005122223A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096092A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096096A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096093A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096097A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096094A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778780B1 (en) * 2005-10-13 2014-07-15 SemiLEDs Optoelectronics Co., Ltd. Method for defining semiconductor devices
TWI270223B (en) * 2005-11-21 2007-01-01 Epistar Corp A method of making a light emitting element
JP2007305646A (ja) * 2006-05-09 2007-11-22 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4903523B2 (ja) * 2006-09-25 2012-03-28 株式会社ディスコ ウエーハのレーザー加工方法
KR20080030404A (ko) * 2006-09-30 2008-04-04 서울옵토디바이스주식회사 발광 다이오드 칩 제조방법
KR100809211B1 (ko) 2006-10-19 2008-02-29 삼성전기주식회사 질화물 단결정 기판 제조방법
US8486742B2 (en) 2006-11-21 2013-07-16 Epistar Corporation Method for manufacturing high efficiency light-emitting diodes
US8043878B2 (en) * 2006-11-21 2011-10-25 Epistar Corporation Method for manufacturing high efficiency light-emitting diodes
US20080132036A1 (en) * 2006-12-04 2008-06-05 Chiu Chung Yang Method for subdividing wafer into LEDs
JP5179068B2 (ja) * 2007-02-14 2013-04-10 昭和電工株式会社 化合物半導体素子の製造方法
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
JP2009049390A (ja) * 2007-07-25 2009-03-05 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP5312761B2 (ja) * 2007-08-09 2013-10-09 浜松ホトニクス株式会社 切断用加工方法
JP2009081428A (ja) * 2007-09-03 2009-04-16 Rohm Co Ltd 半導体発光素子およびその製造方法
US7829360B2 (en) * 2007-09-17 2010-11-09 Rave, Llc Vertical indent production repair
US8093532B2 (en) 2008-03-31 2012-01-10 Electro Scientific Industries, Inc. Laser machining of fired ceramic and other hard and/or thick materials
KR100997908B1 (ko) * 2008-09-10 2010-12-02 박은현 3족 질화물 반도체 발광소자
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
JP5237765B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5321157B2 (ja) * 2009-03-10 2013-10-23 新日鐵住金株式会社 単結晶炭化珪素基板の加工方法
JP5377016B2 (ja) * 2009-03-23 2013-12-25 スタンレー電気株式会社 半導体装置の製造方法
JP5307612B2 (ja) * 2009-04-20 2013-10-02 株式会社ディスコ 光デバイスウエーハの加工方法
US8216867B2 (en) * 2009-06-10 2012-07-10 Cree, Inc. Front end scribing of light emitting diode (LED) wafers and resulting devices
JP2011097024A (ja) * 2009-09-29 2011-05-12 Jsr Corp 光半導体素子の製造方法、及び、光半導体素子保護層形成用組成物
JP2011091240A (ja) * 2009-10-23 2011-05-06 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5625558B2 (ja) * 2010-02-22 2014-11-19 サンケン電気株式会社 半導体ウェハ、及び半導体装置の製造方法
CN101908505B (zh) * 2010-06-24 2013-04-24 上海蓝光科技有限公司 一种发光二极管芯片的制造方法
US9508899B2 (en) * 2010-08-06 2016-11-29 Nichia Corporation Light emitting element manufacturing method
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN102130252B (zh) * 2010-11-03 2013-02-27 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP2012204568A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5023229B1 (ja) * 2011-04-27 2012-09-12 株式会社東芝 半導体発光素子の製造方法
JP5716524B2 (ja) * 2011-05-06 2015-05-13 日亜化学工業株式会社 発光素子の製造方法
KR101965265B1 (ko) * 2011-08-26 2019-04-04 루미리즈 홀딩 비.브이. 반도체 구조를 프로세싱하는 방법
JP5494592B2 (ja) * 2011-08-30 2014-05-14 三星ダイヤモンド工業株式会社 Ledパターン付き基板の加工方法
JP5803457B2 (ja) * 2011-09-08 2015-11-04 三菱電機株式会社 レーザダイオード素子の製造方法
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
JP2013197428A (ja) * 2012-03-22 2013-09-30 Aisin Seiki Co Ltd 薄膜半導体素子及びその製造方法
WO2013146487A1 (ja) * 2012-03-30 2013-10-03 コニカミノルタ株式会社 レンズアレイ、レンズアレイの製造方法及び光学素子の製造方法
CN102623587B (zh) * 2012-03-31 2014-12-24 华灿光电股份有限公司 Led芯片的制造方法
JP5996260B2 (ja) * 2012-05-09 2016-09-21 株式会社ディスコ 被加工物の分割方法
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
CN103077951B (zh) * 2013-01-09 2016-03-30 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法
WO2014129688A1 (ko) * 2013-02-25 2014-08-28 서울바이오시스 주식회사 복수의 발광요소를 갖는 발광 다이오드 및 그것을 제조하는 방법
JP2014195040A (ja) * 2013-02-27 2014-10-09 Mitsuboshi Diamond Industrial Co Ltd Led素子の製造方法、led素子製造用ウェハ基材およびled素子の製造装置
WO2014171076A1 (ja) 2013-04-17 2014-10-23 パナソニックIpマネジメント株式会社 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
JP6210415B2 (ja) * 2013-07-05 2017-10-11 パナソニックIpマネジメント株式会社 紫外線発光素子の製造方法
WO2015011583A1 (en) * 2013-07-22 2015-01-29 Koninklijke Philips N.V. Method of separating light emitting devices formed on a substrate wafer
JP6036603B2 (ja) 2013-08-21 2016-11-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2015085014A1 (en) * 2013-12-05 2015-06-11 Muñoz David Callejo System and method for obtaining laminae made of a material having known optical transparency characteristics
JP6223801B2 (ja) 2013-12-05 2017-11-01 株式会社ディスコ 光デバイスウェーハの加工方法
WO2015111134A1 (ja) 2014-01-21 2015-07-30 創光科学株式会社 窒化物半導体発光素子
IN2014DE00264A (ja) * 2014-01-29 2015-07-31 Indian Inst Technology Kanpur
JP6298658B2 (ja) * 2014-03-06 2018-03-20 旭化成株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、およびレーザ加工深さの検査方法
JP2016046461A (ja) * 2014-08-26 2016-04-04 豊田合成株式会社 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) * 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395613B2 (ja) 2015-01-06 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395634B2 (ja) * 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6489945B2 (ja) * 2015-06-04 2019-03-27 株式会社ブリヂストン タイヤ
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第2のオリエンテーションフラット検出方法
CN106784174B (zh) * 2016-11-28 2019-03-08 华灿光电(浙江)有限公司 一种led芯片及其制作方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
CN109560100B (zh) * 2018-11-23 2021-04-20 江苏新广联科技股份有限公司 一种正装GaN基LED微显示器件及其制作方法
CN109510061B (zh) * 2018-12-21 2021-01-19 中国工程物理研究院电子工程研究所 一种氮化镓激光器巴条解理的方法
CN110480161A (zh) * 2019-07-04 2019-11-22 大族激光科技产业集团股份有限公司 晶片的切割方法及装置
DE102019212944A1 (de) * 2019-08-28 2021-03-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, vorrichtung mit einem halbleiterbauelement und verfahren zur herstellung von halbleiterbauelementen
KR102178971B1 (ko) * 2019-08-30 2020-11-13 한국광기술원 웨이퍼 렌즈 어레이를 다이싱하기 위한 레이저 다이싱 장치 및 방법
CN113134784B (zh) * 2021-04-20 2022-03-29 厦门大学 一种半导体晶圆无线光电化学机械抛光的方法及装置
CN113345838B (zh) * 2021-08-05 2021-11-12 度亘激光技术(苏州)有限公司 半导体器件解理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676244A (ja) * 1992-08-28 1994-03-18 Tdk Corp 薄膜磁気ヘッドの製造方法
JPH11126763A (ja) * 1997-02-03 1999-05-11 Toshiba Corp 半導体デバイスの分離方法
JP2001156332A (ja) * 2000-10-04 2001-06-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643611B2 (ja) * 1973-03-22 1981-10-14
JPS5574158A (en) * 1978-11-29 1980-06-04 Mitsubishi Electric Corp Preparing semiconductor device
US5149338A (en) * 1991-07-22 1992-09-22 Fulton Kenneth W Superpolishing agent, process for polishing hard ceramic materials, and polished hard ceramics
JP2914014B2 (ja) * 1992-06-05 1999-06-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
KR970008386A (ko) * 1995-07-07 1997-02-24 하라 세이지 기판의 할단(割斷)방법 및 그 할단장치
US5900650A (en) * 1995-08-31 1999-05-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2987111B2 (ja) * 1995-08-31 1999-12-06 株式会社東芝 半導体装置及びその製造方法
JPH1034363A (ja) * 1996-07-25 1998-02-10 Souei Tsusho Kk 帯状熱源による脆性材料の割断加工方法
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
JP3449201B2 (ja) * 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2001203176A (ja) * 2000-01-19 2001-07-27 Hitachi Cable Ltd チップ部品の加工方法及びその装置
TW478182B (en) * 2000-11-09 2002-03-01 United Epitaxy Co Ltd Fabrication of light-emitting device
US7067849B2 (en) * 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6744009B1 (en) * 2002-04-02 2004-06-01 Seagate Technology Llc Combined laser-scribing and laser-breaking for shaping of brittle substrates
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US6960813B2 (en) * 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2004165227A (ja) * 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2004228290A (ja) * 2003-01-22 2004-08-12 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
TWI284580B (en) * 2002-11-05 2007-08-01 New Wave Res Method and apparatus for cutting devices from substrates
JP3938101B2 (ja) * 2003-05-15 2007-06-27 日亜化学工業株式会社 発光素子の製造方法
JP3928621B2 (ja) * 2004-01-19 2007-06-13 日亜化学工業株式会社 発光素子用ウエハー
JP2005244198A (ja) * 2004-01-26 2005-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676244A (ja) * 1992-08-28 1994-03-18 Tdk Corp 薄膜磁気ヘッドの製造方法
JPH11126763A (ja) * 1997-02-03 1999-05-11 Toshiba Corp 半導体デバイスの分離方法
JP2001156332A (ja) * 2000-10-04 2001-06-08 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096092A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096096A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096093A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096097A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
WO2012096094A1 (ja) * 2011-01-13 2012-07-19 浜松ホトニクス株式会社 レーザ加工方法
JP2012146875A (ja) * 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
JP2012146877A (ja) * 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
JP2012146876A (ja) * 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
JP2012146874A (ja) * 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
US9295969B2 (en) 2011-01-13 2016-03-29 Hamamatsu Photonics K.K. Laser processing method
US10532431B2 (en) 2011-01-13 2020-01-14 Hamamatsu Photonics K.K. Laser processing method

Also Published As

Publication number Publication date
JP2010199603A (ja) 2010-09-09
JP2010161422A (ja) 2010-07-22
JP4642137B2 (ja) 2011-03-02
EP1756857A4 (en) 2008-06-18
CN100517583C (zh) 2009-07-22
CN1965393A (zh) 2007-05-16
TW200605195A (en) 2006-02-01
KR100854986B1 (ko) 2008-08-28
JP2011082546A (ja) 2011-04-21
JP2006024914A (ja) 2006-01-26
KR20070028379A (ko) 2007-03-12
US20100233835A1 (en) 2010-09-16
JP4642138B2 (ja) 2011-03-02
JP4753628B2 (ja) 2011-08-24
EP1756857A1 (en) 2007-02-28
WO2005122223A1 (en) 2005-12-22
EP1756857B1 (en) 2013-08-14
US20080070380A1 (en) 2008-03-20
TWI318777B (en) 2009-12-21

Similar Documents

Publication Publication Date Title
JP4642138B2 (ja) 化合物半導体素子ウェハーの製造方法
JP5179068B2 (ja) 化合物半導体素子の製造方法
EP1738419B1 (en) Production method of compound semiconductor light-emitting device wafer
JP3904585B2 (ja) 半導体素子の製造方法
JP5556657B2 (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP2011129765A (ja) 半導体発光素子の製造方法
US7498184B2 (en) Production method for semiconductor device
JP4683989B2 (ja) 化合物半導体発光素子ウェハーの製造方法
JP2006203251A (ja) 半導体素子の製造方法
KR100674486B1 (ko) 질화물 반도체 발광 장치 및 그 제조 방법
JP2005252245A (ja) 窒化ガリウム系化合物半導体ウェハー

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Ref document number: 4642137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350