JP2010166216A

JP2010166216A - Preamplifier

Info

Publication number: JP2010166216A
Application number: JP2009005684A
Authority: JP
Inventors: Masamichi Nogami; 正道野上; Masaki Noda; 雅樹野田; Junichi Nakagawa; 潤一中川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-01-14
Filing date: 2009-01-14
Publication date: 2010-07-29
Anticipated expiration: 2029-01-14
Also published as: JP5305932B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a preamplifier excelling in environmental temperature resistance, and having wide dynamic range characteristics due to band expansion and high-speed AGC response. <P>SOLUTION: The preamplifier includes: a light reception element 1 for converting an optical burst signal transmitted from a plurality of subscriber-side devices via an optical transmission path to an electric signal; and a TIA for converting the electric signal to a voltage signal. The preamplifier includes a feedback resistance part 3 having: a series connection circuit where a first resistor 4 is serially connected to a second resistor 5, one end is connected to the input end of the TIA, and the other end is connected to the output end of the TIA; and a first transistor 6 connected in parallel to both ends of the second resistor 5. The feedback resistor part 3 is formed so that the first transistor 6 is subjected to ON/OFF control based on a rate changeover signal, and the TIA is formed so that its own open loop gain is changed over based on the rate changeover signal. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、光通信システムに関するものであり、特に、アクセス系光通信システムの一つの方式であるＰＯＮ（Passive Optical Network）システムの局側装置ＯＬＴ（Optical Line Terminal）に搭載される前置増幅器に関するものである。 The present invention relates to an optical communication system, and more particularly to a preamplifier mounted on a station side device OLT (Optical Line Terminal) of a PON (Passive Optical Network) system which is one method of an access optical communication system. Is.

従来、マルチメディアサービスを各家庭まで伝送するアクセス系ネットワークでは、光ファイバを用いた公衆回線網を実現する方式として、ＰＯＮシステムと呼ばれるポイント・トゥ・マルチポイントのアクセス系光通信システムが広く用いられる。 Conventionally, in an access network for transmitting a multimedia service to each home, a point-to-multipoint access optical communication system called a PON system is widely used as a method for realizing a public network using an optical fiber. .

ＰＯＮシステムは、多重分岐器である光スターカプラを介して接続される複数の加入者端末装置であるＯＮＵ（Optical Network Unit）と、局側装置である１台のＯＬＴとによって構成され、複数のＯＮＵに対して、伝送路である光ファイバとＯＬＴの大部分が共有できるため、ネットワーク構築に伴う運用コストの低減を期待できるとともに、受動部品である光スターカプラには給電が不要であり屋外設置が容易なため、信頼性も高いという利点があることから、ブロードバンドネットワークを実現する切り札として近年活発に導入が進められている。 The PON system includes an ONU (Optical Network Unit) that is a plurality of subscriber terminal devices connected via an optical star coupler that is a multi-branch unit, and one OLT that is a station side device. Since most of the optical fiber and OLT as the transmission path can be shared with the ONU, it can be expected to reduce the operation cost associated with network construction, and the optical star coupler, which is a passive component, does not require power supply and is installed outdoors. In recent years, it has been actively introduced as a trump card for realizing a broadband network.

例えば、ＩＥＥＥ（Institute of Electrical and Electronics Engineers,Inc.）８０２．３ａｈで規格化されている、伝送速度が１．２５Gbit/sのＧＥ−ＰＯＮ（Gigabit Ethernet（登録商標）−Passive Optical Network）システムでは、ＯＬＴからＯＮＵへの下り方向の通信に光波長1.49μm帯を用いた同報通信方式が採用され、各ＯＮＵは、割り当てられたタイムスロットの自局宛データのみ取り出す。一方、各ＯＮＵからＯＬＴへの上り方向の通信には、光波長１．３１μm帯を用いており、各ＯＮＵのデータが衝突しないように送出タイミングを制御する時分割多重通信方式が採用されている。 For example, in a GE-PON (Gigabit Ethernet (registered trademark) -Passive Optical Network) system with a transmission rate of 1.25 Gbit / s, which is standardized by IEEE (Institute of Electrical and Electronics Engineers, Inc.) 802.3ah. In addition, a broadcast communication system using an optical wavelength 1.49 μm band is adopted for downstream communication from the OLT to the ONU, and each ONU extracts only the data addressed to its own station in the assigned time slot. On the other hand, the upstream wavelength communication from each ONU to the OLT uses the optical wavelength 1.31 μm band, and adopts a time division multiplex communication system that controls the transmission timing so that the data of each ONU does not collide. .

また、ＩＥＥＥ８０２．３ａｖでは、伝送速度が１０．３Gbit/sの１０Ｇ−EＰＯＮ（10 Giga bit-Ethernet（登録商標）Passive Optical Network）システムの国際標準化仕様の検討が進められている。特に、既存のＧＥ−ＰＯＮシステムへのマイグレーションにおいては、各ＯＮＵからＯＬＴへの上りは、伝送速度が１．２５Gbit/sの場合も１０．３Gbit/sの場合も同じ光波長１．３１μm帯を用いるため、ＯＬＴ側の光受信部は異なる伝送速度に対して動作するマルチレート対応バースト前置増幅器（以下単に「前置増幅器」と称する）が必要である。 In IEEE 802.3av, an international standardization specification for a 10 G-EPON (10 Gigabit-Ethernet (registered trademark) Passive Optical Network) system having a transmission rate of 10.3 Gbit / s is being studied. In particular, when migrating to an existing GE-PON system, the upstream from each ONU to the OLT has the same optical wavelength band of 1.31 μm regardless of whether the transmission speed is 1.25 Gbit / s or 10.3 Gbit / s. Therefore, the optical receiver on the OLT side requires a multi-rate burst preamplifier (hereinafter simply referred to as “preamplifier”) that operates at different transmission rates.

また、ＧＥ−ＰＯＮと１０ＧＥ−ＰＯＮの標準化仕様の大きな差異として、第１に、当然ではあるが、伝送速度が異なる点が挙げられる。一般に伝送速度差と帰還抵抗値差は、比例する事から、ＧＥ−ＰＯＮと１０ＧＥ−ＰＯＮの伝送速度は、約８倍の差がある。そのため、それぞれの伝送速度で最適な帰還抵抗値とするには約８倍の抵抗値の変化が必要であり、前置増幅器においては、両方の伝送速度において瞬時に利得切替を完了すると共に、最適な帰還抵抗値が環境条件等により変動しにくい回路構成が必要となる。 Further, as a major difference between the standardized specifications of GE-PON and 10GE-PON, firstly, there is a point that the transmission speed is different as a matter of course. In general, since the transmission speed difference and the feedback resistance value difference are proportional, the transmission speeds of GE-PON and 10GE-PON have a difference of about 8 times. For this reason, it is necessary to change the resistance value by about 8 times to obtain the optimum feedback resistance value at each transmission speed. In the preamplifier, the gain switching is instantaneously completed at both transmission speeds, and the optimum feedback resistance value is obtained. Therefore, a circuit configuration in which a large feedback resistance value does not easily change due to environmental conditions or the like is required.

第２には、伝送路符号が異なる点が挙げられる。ＧＥ−ＰＯＮには、8B10B符号が適用され、１０ＧＥ−ＰＯＮでは、64B66B符号の適用が決まっている。この符号化の違いは、同符号連続の違いがポイントとなる。8B10Bでは最大５bit（4nsec）連続であるが、64B66Bでは最大６６bit（6.4nsec）の同符号連続が発生する事になり、マルチレート対応前置増幅器においても、同符号連続を考慮した回路構成が必要となる。 Second, the transmission line code is different. 8B10B code is applied to GE-PON, and 64B66B code is determined to be applied to 10GE-PON. The difference in coding is based on the difference in the same code continuity. The 8B10B has a maximum of 5 bits (4nsec) continuous, but the 64B66B generates a maximum of 66 bits (6.4nsec) of the same code continuity. It becomes.

マルチレートに対応した前置増幅器の構成として様々な方式が提案されているが、例えば下記特許文献１に示される前置増幅器においては、一の実施例としては、ビットレート判定回路を多数設け、判定結果（レート切替信号）に基づいて、Ｄ／Ａ変換器を用いて前置増幅回路の帰還抵抗部に接続したＭＯＳトランジスタのＯＮ抵抗をフィードバック制御することによって、伝送速度に応じて最適な受信感度を得る方式が開示されている。また、他の実施例としては、抵抗とＳＷの直列回路を、前置増幅回路の帰還抵抗と並列に多数接続し、多数のビットレート判定回路でＳＷのＯＮ／ＯＦＦをフィードバック制御することによって、伝送速度に応じて最適な受信感度を得る方式が開示されている。 Various schemes have been proposed as a multi-rate preamplifier configuration. For example, in the preamplifier shown in Patent Document 1 below, as one embodiment, a number of bit rate determination circuits are provided, Based on the determination result (rate switching signal), the D / A converter is used to feedback-control the ON resistance of the MOS transistor connected to the feedback resistor section of the preamplifier circuit, so that optimum reception is possible according to the transmission speed. A method for obtaining sensitivity is disclosed. As another embodiment, a large number of series circuits of resistors and SW are connected in parallel with the feedback resistors of the preamplifier circuit, and the ON / OFF of the SW is feedback controlled by a large number of bit rate determination circuits. A method for obtaining optimum reception sensitivity according to the transmission rate is disclosed.

ＷＯ２００５／０７８９６９号WO2005 / 078969

しかしながら、上記特許文献１に示された技術では、一の実施例において、帰還抵抗値を決定するＭＯＳトランジスタのゲート信号をＤ／Ａ変換によりコントロールしているが、このＭＯＳトランジスタのリニア領域は、温度に応じて変動するため、リニア領域の可変抵抗値を一定値に保つ事が課題であった。 However, in the technique disclosed in Patent Document 1, in one embodiment, the gate signal of the MOS transistor that determines the feedback resistance value is controlled by D / A conversion. Since it fluctuates according to temperature, it has been a problem to keep the variable resistance value in the linear region constant.

また、他の実施例において、抵抗とＳＷの直列回路が前置増幅回路の帰還抵抗と並列に多数接続されているが、この帰還抵抗の並列接続は、各抵抗に寄生する容量が発生するため、広帯域化が難しいという課題あった。更に、帰還抵抗値の変更により、トランスインピーダンス回路の位相余裕が不安定になる事や、ＡＧＣ（Automatic Gain Control）技術、ならびにそれらの時定数に関して開示も示唆もされていない。従って、上記特許文献１に示された技術を、ＯＬＴ側マルチレート対応前置増幅器として適用する場合には、利得切替が遅く、ダイナミックレンジが取れない等の問題が生じる場合があるという課題があった。 In another embodiment, a large number of series circuits of resistors and SW are connected in parallel with the feedback resistors of the preamplifier circuit. This parallel connection of feedback resistors generates a parasitic capacitance in each resistor. There was a problem that it was difficult to increase the bandwidth. Furthermore, there is no disclosure or suggestion regarding the phase margin of the transimpedance circuit becoming unstable due to the change of the feedback resistance value, the AGC (Automatic Gain Control) technique, and their time constants. Therefore, when the technique disclosed in Patent Document 1 is applied as an OLT-side multi-rate preamplifier, there is a problem that problems such as slow gain switching and a lack of dynamic range may occur. It was.

本発明は、上記に鑑みてなされたものであって、主にマルチレートＰＯＮシステムのＯＬＴ側バースト受信器に搭載する前置増幅器において、レート切替信号によってバースト的に利得切替を行っても、環境温度に対して安定な帰還抵抗回路を提供すると共に、広帯域化、高速ＡＧＣ応答による広ダイナミックレンジ化を実現する前置増幅器を得ることを目的とする。 The present invention has been made in view of the above, and in a preamplifier mainly mounted on an OLT burst receiver of a multirate PON system, even if gain switching is performed in bursts by a rate switching signal, An object of the present invention is to provide a preamplifier that provides a feedback resistor circuit that is stable with respect to temperature, and that realizes a wide dynamic range with a wide band and a high-speed AGC response.

上述した課題を解決し、目的を達成するために、本発明にかかる前置増幅器は、光伝送路を介して複数の加入者側装置から伝送された光バースト信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換するＴＩＡと、を備えた前置増幅器において、第１の抵抗と第２の抵抗とが直列接続され、一端が前記ＴＩＡの入力端に接続され、他端が前記ＴＩＡの出力端に接続された直列接続回路と、前記第２の抵抗の両端に並列接続された第１のトランジスタと、を有する帰還抵抗部を備え、前記帰還抵抗部は、前記光バースト信号の伝送速度に対応したレート切替信号に基づいて、前記第１のトランジスタがＯＮ／ＯＦＦ制御されるように構成され、前記ＴＩＡは、前記レート切替信号に基づいて自己のオープンループ利得が切り替えられるように構成されている、ことを特徴とする。 In order to solve the above-described problems and achieve the object, a preamplifier according to the present invention includes a light receiving element that converts an optical burst signal transmitted from a plurality of subscriber-side devices through an optical transmission line into a current signal. And a TIA that converts the current signal into a voltage signal, a first resistor and a second resistor are connected in series, one end is connected to the input end of the TIA, and the other end Includes a feedback resistor unit having a series connection circuit connected to the output terminal of the TIA and a first transistor connected in parallel to both ends of the second resistor, and the feedback resistor unit includes the optical burst. The first transistor is configured to be ON / OFF controlled based on a rate switching signal corresponding to a signal transmission speed, and the TIA switches its open loop gain based on the rate switching signal. Is configured to be, characterized in that.

本発明にかかる前置増幅器によれば、マルチレートＰＯＮシステムのＯＬＴ側バースト受信器に搭載する前置増幅器において、レート切替信号によってバースト的に利得切替を行っても、環境温度に対して安定な帰還抵抗回路を提供すると共に、広帯域化、高速ＡＧＣ応答による広ダイナミックレンジ化を実現することができるという効果を奏する。 According to the preamplifier of the present invention, the preamplifier mounted in the OLT burst receiver of the multi-rate PON system is stable against the environmental temperature even when the gain switching is performed in bursts by the rate switching signal. In addition to providing a feedback resistor circuit, there is an effect that it is possible to realize a wide dynamic range with a wide band and a high-speed AGC response.

以下に、添付図面を参照して、本発明にかかる前置増幅器の実施の形態を詳細に説明する。なお、この実施の形態によって本発明が限定されるものではない。 Embodiments of a preamplifier according to the present invention will be described below in detail with reference to the accompanying drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
（前置増幅器の構成）
図１は、実施の形態１にかかる前置増幅器の構成を示す図である。図１に示される前置増幅器は、主たる構成部として、カソードが電源に接続されアノードがプリアンプの入力端に接続されている受光素子１、利得可変型の反転増幅器（以下単に「反転増幅器」と称する）２、反転増幅器２の帰還抵抗部３、第１の抵抗である抵抗４、第２の抵抗である抵抗５、および第１のトランジスタであるＭＯＳトランジスタ６を有して構成されている。帰還抵抗部３は、抵抗４、抵抗５、およびＭＯＳトランジスタ６によって構成される。具体的には、帰還抵抗部３は、抵抗４と抵抗５とが直列接続され、一端が反転増幅器２の入力端に接続され、他端が反転増幅器２の出力端に接続された直列接続回路と、抵抗５の両端に並列接続されたＭＯＳトランジスタ６と、を有して構成されている。 Embodiment 1 FIG.
(Configuration of preamplifier)
FIG. 1 is a diagram illustrating a configuration of a preamplifier according to the first embodiment. The preamplifier shown in FIG. 1 includes, as main components, a light receiving element 1 having a cathode connected to a power source and an anode connected to an input terminal of a preamplifier, a variable gain type inverting amplifier (hereinafter simply referred to as “inverting amplifier”). 2), the feedback resistor section 3 of the inverting amplifier 2, the resistor 4 as the first resistor, the resistor 5 as the second resistor, and the MOS transistor 6 as the first transistor. The feedback resistor unit 3 includes a resistor 4, a resistor 5, and a MOS transistor 6. Specifically, the feedback resistor unit 3 includes a series connection circuit in which a resistor 4 and a resistor 5 are connected in series, one end is connected to the input end of the inverting amplifier 2, and the other end is connected to the output end of the inverting amplifier 2. And a MOS transistor 6 connected in parallel to both ends of the resistor 5.

光バースト信号の伝送速度に対応したレート切替信号は、２値信号であり、伝送速度が異なる各バースト信号を受信する直前または直後に、帰還抵抗部３全体の抵抗値を２値に制御すると共に、反転増幅器２の利得も２値の制御をおこなう。すなわち、帰還抵抗部３は、レート切替信号に基づいてＭＯＳトランジスタ６がＯＮ／ＯＦＦ制御されるように構成され、ＴＩＡは、レート切替信号に基づいて自己のオープンループ利得が切り替えられるように構成されている。 The rate switching signal corresponding to the transmission speed of the optical burst signal is a binary signal, and the resistance value of the entire feedback resistor unit 3 is controlled to be binary immediately before or after receiving each burst signal having a different transmission speed. The gain of the inverting amplifier 2 is also controlled in binary. That is, the feedback resistor unit 3 is configured such that the MOS transistor 6 is ON / OFF controlled based on the rate switching signal, and the TIA is configured so that its own open loop gain is switched based on the rate switching signal. ing.

（前置増幅器の動作）
つぎに、前置増幅器の動作について説明する。受光素子１は、受信した光バースト信号の受光レベルに応じた電流信号を出力する。受光素子１から出力された電流信号は、利得可変型の反転増幅器２と帰還抵抗部３により構成されるＴＩＡによって、帰還抵抗部３により決定される変換利得で、電気信号（電圧信号）に変換・出力される。 (Preamplifier operation)
Next, the operation of the preamplifier will be described. The light receiving element 1 outputs a current signal corresponding to the received light level of the received optical burst signal. A current signal output from the light receiving element 1 is converted into an electric signal (voltage signal) by a TIA configured by a variable gain type inverting amplifier 2 and a feedback resistor unit 3 with a conversion gain determined by the feedback resistor unit 3.・ Output.

図２は、受信バースト信号およびレート切替信号によって状態変化する利得可変型の反転増幅器の利得と帰還抵抗の抵抗値との関係を説明するタイミングチャートである。受信バースト光信号が１０．３Gbit/sの場合、レート切替信号はＨｉｇｈとなり、帰還抵抗部３を構成するＭＯＳトランジスタ６をＯＮとする。この時、抵抗４および抵抗５には、抵抗４＜抵抗５の関係があるため、抵抗５の両端がＭＯＳトランジスタ６によりショートし、帰還抵抗部３は、抵抗４とＭＯＳトランジスタ６のＯＮ抵抗の和となり、１０．３Gbit/sに最適な低抵抗値となる。 FIG. 2 is a timing chart for explaining the relationship between the gain of the variable gain inverting amplifier whose state is changed by the received burst signal and the rate switching signal and the resistance value of the feedback resistor. When the received burst optical signal is 10.3 Gbit / s, the rate switching signal becomes High, and the MOS transistor 6 constituting the feedback resistor unit 3 is turned on. At this time, since the resistance 4 and the resistance 5 have a relationship of resistance 4 <resistance 5, both ends of the resistance 5 are short-circuited by the MOS transistor 6, and the feedback resistance section 3 has an ON resistance of the resistance 4 and the MOS transistor 6. It becomes the sum and becomes the low resistance value optimal for 10.3 Gbit / s.

図３は、ＭＯＳトランジスタの可変抵抗値の温度特性を示す図である。図３に示されるように、ＭＯＳトランジスタ６のＯＮ抵抗の値は、リニア抵抗領域では温度に対して大きく変動するが、ＯＮ抵抗領域では殆ど変動しない。ＭＯＳトランジスタ６は、このＯＮ領域で動作するため、ＭＯＳトランジスタ６のＯＮ抵抗と抵抗４の和の値を１０．３Gbit/sに最適な値に設定することが可能となる。この時、反転増幅器２の利得も低くなることにより、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度が保たれる様に動作する。 FIG. 3 is a diagram showing the temperature characteristics of the variable resistance value of the MOS transistor. As shown in FIG. 3, the value of the ON resistance of the MOS transistor 6 varies greatly with temperature in the linear resistance region, but hardly varies in the ON resistance region. Since the MOS transistor 6 operates in this ON region, the sum of the ON resistance of the MOS transistor 6 and the resistance 4 can be set to an optimum value of 10.3 Gbit / s. At this time, the gain of the inverting amplifier 2 is also lowered, so that the loop stability of the TIA configured by the inverting amplifier 2 and the feedback resistor unit 3 is maintained.

一方、受信バースト光信号が１．２５Gbit/sの場合、レート切替信号はＬｏｗとなり、ＭＯＳトランジスタ６をＯＦＦとする。この時、抵抗５およびＭＯＳトランジスタ６がＯＦＦ時の抵抗値には、抵抗５≪ＭＯＳトランジスタ６の抵抗値の関係があるので、抵抗５およびＭＯＳトランジスタ６の並列抵抗は、ほぼ抵抗５により決定する。従って、帰還抵抗部３は、抵抗４と抵抗５の和の値となり、１．２５Gbit/sに最適な高抵抗値に変化する。この時、反転増幅器２の利得も高くなることにより、上述同様、ＴＩＡのループ安定度は保たれる様に動作する。 On the other hand, when the received burst optical signal is 1.25 Gbit / s, the rate switching signal is Low, and the MOS transistor 6 is turned OFF. At this time, since the resistance value when the resistor 5 and the MOS transistor 6 are OFF has a relationship of the resistance value 5 << the resistance value of the MOS transistor 6, the parallel resistance of the resistor 5 and the MOS transistor 6 is almost determined by the resistor 5. . Therefore, the feedback resistance unit 3 has the sum of the resistance 4 and the resistance 5 and changes to a high resistance value optimum for 1.25 Gbit / s. At this time, the gain of the inverting amplifier 2 is also increased, so that the TIA loop stability is maintained as described above.

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、抵抗４、５とＭＯＳトランジスタ６で構成された帰還抵抗部３を有し、ＭＯＳトランジスタ６をレート切替信号によって動作するように構成したので、１０．３Gbit/sまたは１．２５Gbit/sにおいて、環境温度耐性に優れた帰還抵抗回路を提供することができる。また、ＴＩＡの入力に、２個以上の帰還抵抗部３を用いていないため、帰還抵抗部３の寄生容量による帯域劣化や雑音劣化に対して最小の回路構成が可能となり、帰還抵抗部３の高速切替および高感度設計を実現可能である。 As explained above, the multi-rate burst preamplifier according to the present embodiment has the feedback resistor section 3 composed of the resistors 4 and 5 and the MOS transistor 6, and operates the MOS transistor 6 by the rate switching signal. Therefore, it is possible to provide a feedback resistor circuit excellent in environmental temperature resistance at 10.3 Gbit / s or 1.25 Gbit / s. In addition, since two or more feedback resistor units 3 are not used for the input of the TIA, a minimum circuit configuration can be achieved with respect to band degradation and noise degradation due to parasitic capacitance of the feedback resistor unit 3. High-speed switching and high-sensitivity design can be realized.

実施の形態２．
図４は、実施の形態２にかかるマルチレート対応バースト前置増幅器の構成を示す図である。図４において、前置増幅器は、図１に示す同番号の同一機能の構成要素に加えて、トランジスタのベースとコレクタを接続した一方向性素子７、第２のトランジスタであるＭＯＳトランジスタ８を有して構成されている。一方向性素子７は、帰還抵抗部３に並列接続されるように、ＴＩＡの入力端と出力端に接続される。ＭＯＳトランジスタ８は、一方向性素子７と同様、帰還抵抗部３に並列接続される。ＭＯＳトランジスタ８と反転増幅器２には、利得制御信号が入力される。なお、図４に示される一方向性素子７は、トランジスタによって構成されているが、これに限定されるものではない。以下、実施の形態１にかかる前置増幅器と同様の部分については、同じ符号を付して詳細な説明は省略する。 Embodiment 2. FIG.
FIG. 4 is a diagram illustrating a configuration of a multi-rate compatible burst preamplifier according to the second embodiment. 4, the preamplifier includes a unidirectional element 7 in which the base and collector of the transistor are connected, and a MOS transistor 8 as the second transistor, in addition to the same-numbered components having the same function shown in FIG. Configured. The unidirectional element 7 is connected to the input end and the output end of the TIA so as to be connected in parallel to the feedback resistor unit 3. Similar to the unidirectional element 7, the MOS transistor 8 is connected in parallel to the feedback resistor unit 3. A gain control signal is input to the MOS transistor 8 and the inverting amplifier 2. Note that the unidirectional element 7 shown in FIG. 4 is formed of a transistor, but is not limited thereto. Hereinafter, the same parts as those of the preamplifier according to the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

レート切替信号による帰還抵抗部３と反転増幅器２の利得動作は、実施の形態１で示した動作と同じであるので、以下、利得制御信号に対する動作について説明する。一般に増幅器は、入力振幅が大きくなると、内部回路のバイアス条件が崩れ、出力波形に歪みが生じる。ＰＯＮシステムにおいては、ダイナミックレンジ２０dB受信光を受信する必要があるため、電気振幅に換算すると１００倍の振幅差の信号を再生する必要がある。そのため、最大受信レベルのバースト光信号の再生には、帰還抵抗を小さくして反転増幅器２が歪まない様にする必要がある。ＭＯＳトランジスタ８は、ゲートに印加される利得制御信号によって、連続的にＭＯＳトランジスタ８のＯＮ抵抗を可変する動作を行う。また、同時に反転増幅器２のオープンループ利得を連続可変する事によって、ＴＩＡのループ安定度を保つ様に動作する。 Since the gain operation of the feedback resistor unit 3 and the inverting amplifier 2 by the rate switching signal is the same as the operation shown in the first embodiment, the operation for the gain control signal will be described below. In general, when the input amplitude of the amplifier increases, the bias condition of the internal circuit breaks down and the output waveform is distorted. In the PON system, since it is necessary to receive light with a dynamic range of 20 dB, it is necessary to reproduce a signal having an amplitude difference of 100 times when converted to electrical amplitude. Therefore, in order to reproduce the burst optical signal having the maximum reception level, it is necessary to reduce the feedback resistance so that the inverting amplifier 2 is not distorted. The MOS transistor 8 performs an operation of continuously varying the ON resistance of the MOS transistor 8 according to a gain control signal applied to the gate. At the same time, by continuously varying the open loop gain of the inverting amplifier 2, the TIA loop stability is maintained.

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、受光電力の大きなバーストパケットを受信した場合でも、利得制御信号によって瞬時に連続的にトランスインピーダンス増幅器の変換利得を変える事ができるため、高速ＡＧＣ応答による広ダイナミックレンジ化を実現することが可能である。 As described above, the multi-rate burst preamplifier according to the present embodiment changes the conversion gain of the transimpedance amplifier instantaneously and continuously by the gain control signal even when a burst packet having a large received light power is received. Therefore, it is possible to realize a wide dynamic range by high-speed AGC response.

実施の形態３．
図５は、実施の形態３にかかるマルチレート対応バースト前置増幅器の構成を示す図である。図５において、前置増幅器は、図４に示す同番号の同一機能の構成要素に加えて、検出回路である時定数切替型平均値検出回路（以下単に「検出回路」と称する）９、第１の演算回路である演算回路１０、および第２の演算回路である演算回路１１を有して構成され、検出回路９、演算回路１０、および演算回路１１によって、利得制御信号を生成することが可能である。以下、実施の形態１および２にかかる前置増幅器と同様の部分については、同じ符号を付して詳細な説明は省略する。 Embodiment 3 FIG.
FIG. 5 is a diagram illustrating a configuration of a multi-rate burst preamplifier according to the third embodiment. 5, the preamplifier includes a time constant switching type average value detection circuit (hereinafter simply referred to as “detection circuit”) 9 as a detection circuit, in addition to the same-numbered components having the same function shown in FIG. The arithmetic circuit 10 is a first arithmetic circuit and the arithmetic circuit 11 is a second arithmetic circuit. The detection circuit 9, the arithmetic circuit 10, and the arithmetic circuit 11 can generate a gain control signal. Is possible. Hereinafter, the same parts as those of the preamplifiers according to the first and second embodiments are denoted by the same reference numerals, and detailed description thereof is omitted.

実施の形態２において、利得制御信号による前置増幅器の利得制御動作は説明しているので、以下、利得制御信号の生成動作について説明する。検出回路９は、レート切替信号に基づいて時定数を変化するように動作し、前置増幅器の出力信号の平均電圧を検出する。演算回路１０は、検出回路９から出力された信号に基づいて、第１の利得制御信号を演算し、演算回路１１は、検出回路９から出力された信号に基づいて、第２の利得制御信号を演算する。そして、演算回路１０、１１は、連続的に帰還抵抗値を変化させるＭＯＳトランジスタ８のゲート電位と、反転増幅器２の利得とを、同時にフィードバック制御を行う。その結果、前置増幅器が受光電力の大きなバーストパケットを受信した場合、検出回路９は、出力振幅が歪まない様に反転増幅器２を動作させる共に、ＴＩＡのループ安定度を保つ様に動作させる。 Since the gain control operation of the preamplifier by the gain control signal has been described in the second embodiment, the operation of generating the gain control signal will be described below. The detection circuit 9 operates so as to change the time constant based on the rate switching signal, and detects the average voltage of the output signal of the preamplifier. The arithmetic circuit 10 calculates the first gain control signal based on the signal output from the detection circuit 9, and the arithmetic circuit 11 calculates the second gain control signal based on the signal output from the detection circuit 9. Is calculated. The arithmetic circuits 10 and 11 simultaneously perform feedback control on the gate potential of the MOS transistor 8 that continuously changes the feedback resistance value and the gain of the inverting amplifier 2. As a result, when the preamplifier receives a burst packet with large received light power, the detection circuit 9 operates the inverting amplifier 2 so that the output amplitude is not distorted, and operates so as to maintain the TIA loop stability.

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、検出回路９、演算回路１０、および演算回路１１によるＡＧＣ制御ループを構成する事によって、同符号連続に最適な平均値検出の時定数設定が可能となると共に、光受信レベルの広ダイナミックレンジ化を実現することが可能である。 As described above, the burst preamplifier according to the present embodiment includes an AGC control loop constituted by the detection circuit 9, the arithmetic circuit 10, and the arithmetic circuit 11, so that the optimum average for the same code sequence is obtained. It is possible to set a time constant for value detection and realize a wide dynamic range of the optical reception level.

実施の形態４．
図６は、実施の形態４にかかるマルチレート対応バースト前置増幅器の構成を示す図である。図６において、前置増幅器は、図５に示す同番号の同一機能の構成要素に加えて、反転増幅器２の負荷抵抗部１２、第３のトランジスタである連続抵抗可変型のＭＯＳトランジスタ１３、第４のトランジスタであるトランジスタ１５、第５のトランジスタであるＳＷ側のＭＯＳトランジスタ１４、バイアス発生回路１６、オペアンプによるボルテージフォロア１７を有して構成されている。 Embodiment 4 FIG.
FIG. 6 is a diagram of a configuration of a multirate-compatible burst preamplifier according to the fourth embodiment. In FIG. 6, the preamplifier includes, in addition to the same-numbered components of the same function shown in FIG. 5, the load resistance unit 12 of the inverting amplifier 2, the continuous resistance variable MOS transistor 13 as the third transistor, 4 includes a transistor 15 as a fourth transistor, a MOS transistor 14 on the SW side as a fifth transistor, a bias generation circuit 16, and a voltage follower 17 using an operational amplifier.

反転増幅器２は、トランジスタ５４のコレクタが正電源に接続され、抵抗５５を介して負電源に接続されたエミッタを出力端とするエミッタフォロア回路と、トランジスタ５１のエミッタが抵抗５２を介して負電源に接続され、コレクタ抵抗５３を介して正電源に接続されたコレクタが前述したエミッタフォロア回路の入力端に接続されるエミッタ接地回路と、負荷抵抗部１２とを有して構成されている。 The inverting amplifier 2 includes an emitter follower circuit in which the collector of the transistor 54 is connected to a positive power source and the emitter connected to the negative power source via the resistor 55 is an output terminal, and the emitter of the transistor 51 is a negative power source via the resistor 52. The collector connected to the positive power source via the collector resistor 53 has a grounded emitter circuit connected to the input terminal of the emitter follower circuit described above, and the load resistor unit 12.

負荷抵抗部１２は、コレクタ抵抗５３に並列接続されレート切替信号に基づいて動作するＭＯＳトランジスタ１３とコレクタ抵抗５３とによって構成されている。トランジスタ１５は、ＭＯＳトランジスタ１３とともにコレクタ抵抗５３に並列接続される。ＭＯＳトランジスタ１４は、第２の利得制御信号に基づいて、自己のＯＮ抵抗より生じた電圧によってＭＯＳトランジスタ１４を制御する。なお、図６において、負荷抵抗部１２は、点線で囲まれたコレクタ抵抗５３およびＭＯＳトランジスタ１３以外にも、トランジスタ１５およびＭＯＳトランジスタ１４を含む構成であってもよい。 The load resistance unit 12 includes a MOS transistor 13 and a collector resistor 53 which are connected in parallel to the collector resistor 53 and operate based on a rate switching signal. The transistor 15 is connected in parallel to the collector resistor 53 together with the MOS transistor 13. The MOS transistor 14 controls the MOS transistor 14 based on the voltage generated by its own ON resistance based on the second gain control signal. In FIG. 6, the load resistance unit 12 may include a transistor 15 and a MOS transistor 14 in addition to the collector resistance 53 and the MOS transistor 13 surrounded by a dotted line.

ＭＯＳトランジスタ１３は、ドレインが正電源に接続され、ソースがエミッタ接地回路のコレクタに接続され、ゲートにレート切替信号が入力される。トランジスタ１５は、コレクタが正電源に接続され、エミッタがエミッタ接地回路のコレクタに接続され、ベースにＭＯＳトランジスタ１４のドレインが接続される。ＭＯＳトランジスタ１４は、ドレインがボルテージフォロア１７の出力端に接続され、ソースがエミッタ接地回路のコレクタに接続され、ゲートが演算回路１１の出力端に接続される。 The MOS transistor 13 has a drain connected to the positive power supply, a source connected to the collector of the grounded emitter circuit, and a rate switching signal input to the gate. The transistor 15 has a collector connected to a positive power supply, an emitter connected to the collector of a grounded emitter circuit, and a base connected to the drain of the MOS transistor 14. The MOS transistor 14 has a drain connected to the output terminal of the voltage follower 17, a source connected to the collector of the grounded emitter circuit, and a gate connected to the output terminal of the arithmetic circuit 11.

バイアス発生回路１６は、トランジスタ６１、６４、抵抗６２、６３、６５、６６を有し、反転増幅器２と同じ回路乗数で構成されている。ボルテージフォロア１７は、バイアス発生回路１６の出力端に接続される。以下、実施の形態１〜３にかかる前置増幅器と同様の部分については、同じ符号を付して詳細な説明は省略する。 The bias generation circuit 16 includes transistors 61 and 64 and resistors 62, 63, 65 and 66, and is configured with the same circuit multiplier as that of the inverting amplifier 2. The voltage follower 17 is connected to the output terminal of the bias generation circuit 16. Hereinafter, the same parts as those of the preamplifiers according to the first to third embodiments are denoted by the same reference numerals, and detailed description thereof is omitted.

次に、本実施の形態にかかる前置増幅器で新たに追加された構成の動作について説明する。ＭＯＳトランジスタ１３は、レート切替信号でＯＮ／ＯＦＦ制御され、反転増幅器２のオープンループ利得を２値利得に制御する。ＭＯＳトランジスタ１４は、演算回路１１の出力信号によって、反転増幅器２の利得を連続的に可変する動作を行う。 Next, the operation of the configuration newly added in the preamplifier according to the present embodiment will be described. The MOS transistor 13 is ON / OFF controlled by a rate switching signal, and controls the open loop gain of the inverting amplifier 2 to a binary gain. The MOS transistor 14 performs an operation of continuously changing the gain of the inverting amplifier 2 according to the output signal of the arithmetic circuit 11.

バイアス回路１６のトランジスタ６１および抵抗６３の接続点電圧は、無入力光信号時のトランジスタ５１とコレクタ抵抗５３の接続点電圧と同一の電圧を出力し、ボルテージフォロア１７によって電圧バッファされた後、トランジスタ１５のベースとＭＯＳトランジスタ１４のドレインに印加され、ＡＧＣ動作時の基準電圧となる。 The voltage at the connection point between the transistor 61 and the resistor 63 of the bias circuit 16 is the same voltage as the voltage at the connection point between the transistor 51 and the collector resistor 53 in the case of a no-input optical signal. The voltage is applied to the base of 15 and the drain of the MOS transistor 14, and becomes a reference voltage during AGC operation.

図７は、受信バースト信号およびレート切替信号によって状態変化する時定数切替型平均値検出回路の時定数等の動作を説明するタイミングチャートである。図７には、受信バースト信号、レート切替信号によって状態変化する検出回路９の時定数、反転増幅器２の負荷抵抗部１２の抵抗値、帰還抵抗部３の抵抗値、ＭＯＳトランジスタ８の抵抗値、およびＭＯＳトランジスタ１４の抵抗値に関するタイミングチャートが示されている。 FIG. 7 is a timing chart for explaining the operation of the time constant and the like of the time constant switching type average value detection circuit whose state is changed by the received burst signal and the rate switching signal. In FIG. 7, the received burst signal, the time constant of the detection circuit 9 whose state is changed by the rate switching signal, the resistance value of the load resistance unit 12 of the inverting amplifier 2, the resistance value of the feedback resistance unit 3, the resistance value of the MOS transistor 8, A timing chart relating to the resistance value of the MOS transistor 14 is also shown.

受信バースト光信号が、＃１パケットで１０．３Gbit/sの場合、レート切替信号はＨｉｇｈとなり、帰還抵抗部３を構成するＭＯＳトランジスタ６と、負荷抵抗部１２を構成するＭＯＳトランジスタ１３がＯＮとなる。この時、抵抗４および抵抗５には、抵抗４＜抵抗５の関係があるため、抵抗５の両端がＭＯＳトランジスタ６によってショートし、帰還抵抗部３は、抵抗４とＭＯＳトランジスタ６のＯＮ抵抗の和となり、１０．３Gbit/sに最適な低抵抗値となる。また、負荷抵抗部１２は、コレクタ抵抗５３とＭＯＳトランジスタ１３による並列抵抗となるが、ＭＯＳトランジスタ１３がショートするため、負荷抵抗部１２は、殆どＭＯＳトランジスタ１３のＯＮ抵抗となり、反転増幅器２の利得が低くなる。更に、ＭＯＳトランジスタ６、１３は共にＯＮ領域で動作するため、図３に示すように、これらのＯＮ抵抗の値が環境温度に対して殆ど変動しない。そのため、ＭＯＳトランジスタ６のＯＮ抵抗と抵抗４の和の値を、１０．３Gbit/sに最適な値に設計が可能となる。この時、反転増幅器２の利得も前述の様に低くなるので、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度が保たれる様に動作する。 When the received burst optical signal is 10.3 Gbit / s in the # 1 packet, the rate switching signal is High, and the MOS transistor 6 constituting the feedback resistor unit 3 and the MOS transistor 13 constituting the load resistor unit 12 are turned on. Become. At this time, since the resistance 4 and the resistance 5 have a relationship of resistance 4 <resistance 5, both ends of the resistance 5 are short-circuited by the MOS transistor 6, and the feedback resistance section 3 has an ON resistance of the resistance 4 and the MOS transistor 6. It becomes the sum and becomes the low resistance value optimal for 10.3 Gbit / s. In addition, the load resistance unit 12 becomes a parallel resistance by the collector resistance 53 and the MOS transistor 13, but the MOS transistor 13 is short-circuited, so that the load resistance unit 12 becomes almost the ON resistance of the MOS transistor 13 and the gain of the inverting amplifier 2. Becomes lower. Further, since both the MOS transistors 6 and 13 operate in the ON region, as shown in FIG. 3, the values of these ON resistances hardly change with respect to the environmental temperature. Therefore, the sum of the ON resistance of the MOS transistor 6 and the resistance 4 can be designed to an optimum value for 10.3 Gbit / s. At this time, since the gain of the inverting amplifier 2 is also lowered as described above, the TIA configured by the inverting amplifier 2 and the feedback resistor unit 3 operates so as to maintain the loop stability.

また、受信バースト光信号のレベルが、出力振幅としてＡＧＣ動作閾値（図７参照）を超えた場合、検出回路９は、１０．３Gbit/sに対応する最適な時定数によって、ＭＯＳトランジスタ８と１４の制御応答時間を制御し、回路の飽和を防ぐ様にＡＧＣ動作すると共に、最適な同符号連続耐力となる様に動作する。すなわち、受信バースト光信号のレベルがＡＧＣ動作閾値を超えた場合、検出回路９は、時定数によって受光レベルを徐々に減少させる。 When the level of the received burst optical signal exceeds the AGC operation threshold value (see FIG. 7) as the output amplitude, the detection circuit 9 uses the MOS transistors 8 and 14 according to the optimum time constant corresponding to 10.3 Gbit / s. The control response time is controlled, and the AGC operation is performed so as to prevent the circuit from being saturated, and the operation is performed so that the optimum continuous resistance of the same sign is obtained. That is, when the level of the received burst optical signal exceeds the AGC operation threshold value, the detection circuit 9 gradually decreases the light reception level according to the time constant.

次に、受信バースト光信号が＃２パケットで１．２５Gbit/sの場合、レート切替信号はＬｏｗとなり帰還抵抗部３を構成するＭＯＳトランジスタ６と、負荷抵抗部１２を構成するＭＯＳトランジスタ１３がＯＦＦとなる。この時、ＭＯＳトランジスタ６がＯＦＦ時の抵抗値には、抵抗５≪ＭＯＳトランジスタ６の関係があるため、帰還抵抗部３の並列抵抗は、ほぼ抵抗５により決定する。また、ＭＯＳトランジスタ１３がＯＦＦ時の抵抗値は、コレクタ抵抗５３≪ＭＯＳトランジスタ１３の関係になるので、負荷抵抗部１２の並列抵抗は、ほぼコレクタ抵抗５３により決定する。従って、帰還抵抗部３は、抵抗４と抵抗５の和の値となり、１．２５Gbit/sに最適な高抵抗値（変換利得）に変化する。この時、前記のとおり、負荷抵抗部１２の利得も高くなる事により、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度は保たれる様に動作する。 Next, when the received burst optical signal is 1.25 Gbit / s in the # 2 packet, the rate switching signal becomes Low, and the MOS transistor 6 constituting the feedback resistor unit 3 and the MOS transistor 13 constituting the load resistor unit 12 are turned off. It becomes. At this time, since the resistance value when the MOS transistor 6 is OFF has a relationship of resistance 5 << MOS transistor 6, the parallel resistance of the feedback resistance unit 3 is almost determined by the resistance 5. Further, since the resistance value when the MOS transistor 13 is OFF is in the relationship of collector resistance 53 << MOS transistor 13, the parallel resistance of the load resistance unit 12 is almost determined by the collector resistance 53. Therefore, the feedback resistor unit 3 has a sum of the resistors 4 and 5 and changes to a high resistance value (conversion gain) optimal for 1.25 Gbit / s. At this time, as described above, the gain of the load resistor 12 is also increased, so that the loop stability of the TIA configured by the inverting amplifier 2 and the feedback resistor 3 is maintained.

また、＃２パケットにおける受信バースト光信号のレベルは、出力振幅としてＡＧＣ動作閾値を超えないので、回路の飽和を防ぐ必要がなく、検出回路９によるＡＧＣ動作は行われない。 Further, since the level of the received burst optical signal in the # 2 packet does not exceed the AGC operation threshold value as the output amplitude, it is not necessary to prevent circuit saturation, and the AGC operation by the detection circuit 9 is not performed.

次に、受信バースト光信号が＃３パケットで１．２５Gbit/sの場合、＃２パケット受信時と同様、レート切替信号はＬｏｗを維持し、ＭＯＳトランジスタ６およびＭＯＳトランジスタ１３がＯＦＦとなる。従って、帰還抵抗部３は、抵抗４と抵抗５の和の値となり、１．２５Gbit/sに最適な高抵抗値（変換利得）に変化する。この時、前記のとおり、負荷抵抗部１２の利得も高くなる事により、反転増幅器２と帰還抵抗部３により構成されるＴＩＡのループ安定度は保たれる様に動作する。 Next, when the received burst optical signal is # 3 packet and 1.25 Gbit / s, the rate switching signal is kept low as in the case of # 2 packet reception, and the MOS transistor 6 and the MOS transistor 13 are turned off. Therefore, the feedback resistor unit 3 has a sum of the resistors 4 and 5 and changes to a high resistance value (conversion gain) optimal for 1.25 Gbit / s. At this time, as described above, the gain of the load resistor 12 is also increased, so that the loop stability of the TIA configured by the inverting amplifier 2 and the feedback resistor 3 is maintained.

また、＃２パケットにおける受信バースト光信号のレベルは、出力振幅としてＡＧＣ動作閾値を超えないので、回路の飽和を防ぐ必要がなく、検出回路９によるＡＧＣ動作は行われない。また、＃３パケットにおける受光レベルは、ＡＧＣ動作閾値（図７参照）を超えているため、検出回路９は、１．２５Gbit/sに対応する最適な時定数によって、ＭＯＳトランジスタ８と１４の制御応答時間を制御し、回路の飽和を防ぐ様にＡＧＣ動作すると共に、最適な同符号連続耐力となる様に動作する。なお、図７において、＃３パケットに対応する時定数は、＃１パケットに対応する時定数に比して短く設定されていることが分かる。 Further, since the level of the received burst optical signal in the # 2 packet does not exceed the AGC operation threshold value as the output amplitude, it is not necessary to prevent circuit saturation, and the AGC operation by the detection circuit 9 is not performed. Further, since the light reception level in the # 3 packet exceeds the AGC operation threshold (see FIG. 7), the detection circuit 9 controls the MOS transistors 8 and 14 with the optimal time constant corresponding to 1.25 Gbit / s. The AGC operation is performed to control the response time and prevent the circuit from being saturated, and the operation is performed so as to achieve the optimum continuous resistance with the same sign. In FIG. 7, it can be seen that the time constant corresponding to the # 3 packet is set shorter than the time constant corresponding to the # 1 packet.

以上説明したように、本実施の形態にかかるマルチレート対応バースト前置増幅器は、１０．３Gbit/sと１．２５Gbit/sのレート切替があっても、ＭＯＳトランジスタ６と１３のＯＮ／ＯＦＦ制御により最適な帰還抵抗と負荷抵抗を環境温度によらずに実現できると共に、ＴＩＡの入力に、２個以上の帰還抵抗を接続しないため、帰還抵抗部３に寄生する容量による帯域劣化や雑音劣化に対して最小の回路構成が可能となり、帰還抵抗部３の高速切替、環境温度耐性、および高感度設計が実現可能である。 As described above, the multi-rate burst preamplifier according to the present embodiment controls the ON / OFF of the MOS transistors 6 and 13 even if the rate is switched between 10.3 Gbit / s and 1.25 Gbit / s. As a result, the optimum feedback resistance and load resistance can be realized regardless of the environmental temperature, and two or more feedback resistances are not connected to the input of the TIA. On the other hand, a minimum circuit configuration is possible, and high-speed switching of the feedback resistor unit 3, environmental temperature resistance, and high-sensitivity design can be realized.

なお、実施の形態１〜４に示した前置増幅器の構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。 The configuration of the preamplifier shown in the first to fourth embodiments shows an example of the contents of the present invention, and can be combined with another known technique, and departs from the gist of the present invention. Of course, it is possible to change and configure such as omitting a part within the range.

以上のように、本発明にかかる前置増幅器は、ＧＥ−ＰＯＮシステムと１０ＧＥＰＯＮシステムを混在収容するシステムに適用可能であり、特に、複数の受信バースト信号の伝送速度に対して、環境温度耐性に優れる共に、広帯域化、高速ＡＧＣ応答による広ダイナミックレンジ化を実現可能な発明として有用である。 As described above, the preamplifier according to the present invention is applicable to a system in which a GE-PON system and a 10GEPON system are mixedly accommodated, and in particular, is resistant to environmental temperature with respect to the transmission speed of a plurality of received burst signals. While being excellent, it is useful as an invention capable of realizing a wide band and a wide dynamic range by a high-speed AGC response.

実施の形態１にかかる前置増幅器の構成を示す図である。1 is a diagram illustrating a configuration of a preamplifier according to a first embodiment. FIG. 受信バースト信号およびレート切替信号によって状態変化する利得可変型の反転増幅器の利得と帰還抵抗の抵抗値との関係を説明するタイミングチャートである。6 is a timing chart for explaining the relationship between the gain of a variable gain type inverting amplifier whose state is changed by a received burst signal and a rate switching signal and the resistance value of a feedback resistor. ＭＯＳトランジスタの可変抵抗値の温度特性を示す図である。It is a figure which shows the temperature characteristic of the variable resistance value of a MOS transistor. 実施の形態２にかかるマルチレート対応バースト前置増幅器の構成を示す図である。FIG. 5 is a diagram illustrating a configuration of a multi-rate burst preamplifier according to a second exemplary embodiment; 実施の形態３にかかるマルチレート対応バースト前置増幅器の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a multi-rate burst preamplifier according to a third exemplary embodiment. 実施の形態４にかかるマルチレート対応バースト前置増幅器の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a multi-rate burst preamplifier according to a fourth exemplary embodiment. 受信バースト信号およびレート切替信号によって状態変化する時定数切替型平均値検出回路の時定数等の動作を説明するタイミングチャートである。5 is a timing chart for explaining operations such as a time constant of a time constant switching type average value detection circuit whose state is changed by a received burst signal and a rate switching signal.

１受光素子
２反転増幅器
３帰還抵抗部
４抵抗（第１の抵抗）
５抵抗（第２の抵抗）
６ＭＯＳトランジスタ（第１のトランジスタ）
７一方向性素子
８ＭＯＳトランジスタ（第２のトランジスタ）
９時定数切替型平均値検出回路（検出回路）
１０演算回路（第１の演算回路）
１１演算回路（第２の演算回路）
１２負荷抵抗部
１３ＭＯＳトランジスタ（第３のトランジスタ）
１４ＭＯＳトランジスタ（第５のトランジスタ）
１５トランジスタ（第４のトランジスタ）
１６バイアス発生回路
１７ボルテージフォロア
５１，５４，６１，６４トランジスタ
５２，５５，６２，６３，６５，６６抵抗
５３コレクタ抵抗 DESCRIPTION OF SYMBOLS 1 Light receiving element 2 Inverting amplifier 3 Feedback resistance part 4 Resistance (1st resistance)
5 Resistance (second resistance)
6 MOS transistor (first transistor)
7 Unidirectional element 8 MOS transistor (second transistor)
9 Time constant switching type average value detection circuit (detection circuit)
10 arithmetic circuit (first arithmetic circuit)
11 arithmetic circuit (second arithmetic circuit)
12 Load resistor 13 MOS transistor (third transistor)
14 MOS transistor (fifth transistor)
15 transistor (fourth transistor)
16 Bias generation circuit 17 Voltage follower 51, 54, 61, 64 Transistor 52, 55, 62, 63, 65, 66 Resistance 53 Collector resistance

Claims

A light receiving element that converts an optical burst signal transmitted from a plurality of subscriber side devices via an optical transmission line into a current signal, and a transimpedance amplifier (hereinafter referred to as “TIA”) that converts the current signal into a voltage signal. In a preamplifier with
A series connection circuit in which a first resistor and a second resistor are connected in series, one end is connected to the input end of the TIA, and the other end is connected to the output end of the TIA;
A first transistor connected in parallel across the second resistor;
A feedback resistor unit having
The feedback resistor unit is configured such that the first transistor is ON / OFF controlled based on a rate switching signal corresponding to a transmission speed of the optical burst signal.
The TIA is configured such that its own open loop gain is switched based on the rate switching signal.
A preamplifier characterized by that.

A unidirectional element connected in parallel to the feedback resistor section and connected between an input end and an output end of the TIA;
A second transistor connected in parallel to the feedback resistor section;
With
The second transistor continuously changes its own ON resistance based on a gain control signal,
The TIA is configured such that the open loop gain continuously changes based on the gain control signal.
The preamplifier according to claim 1.

The gain control signal comprises a first gain control signal for controlling the second transistor and a second gain control signal for controlling the TIA;
A detection circuit that changes a time constant based on the rate switching signal and detects an average voltage of the output signal of the TIA;
A first arithmetic circuit that calculates the first gain control signal based on an output signal output from the detection circuit;
A second arithmetic circuit that calculates the second gain control signal based on an output signal output from the detection circuit;
The preamplifier according to claim 2, further comprising:

The TIA is
An emitter follower circuit whose collector is connected to a positive power supply and whose output terminal is an emitter connected to a negative power supply through a resistor;
A grounded emitter circuit in which an emitter is connected to a negative power source via a resistor, and a collector connected to a positive power source via a collector resistor is connected to an input terminal of the emitter follower circuit;
A third transistor connected in parallel to the collector resistor and operating based on the rate switching signal;
A fourth transistor connected in parallel to the collector resistor with the third transistor;
A fifth transistor for controlling the fourth transistor by a voltage generated by its own ON resistance based on the second gain control signal;
The preamplifier according to claim 3, further comprising:

A bias generation circuit configured with the same circuit constant as the TIA;
A voltage follower connected to the output terminal of the bias generation circuit;
With
The third transistor has a drain connected to a positive power supply, a source connected to a collector of the grounded emitter circuit, and the rate switching signal input to a gate.
The fourth transistor has a collector connected to a positive power source, an emitter connected to the collector of the grounded emitter circuit, a base connected to the drain of the fifth transistor,
The fifth transistor has a drain connected to the output terminal of the voltage follower, a source connected to the collector of the grounded emitter circuit, and a gate connected to the output terminal of the second arithmetic circuit.
The preamplifier according to claim 4.