JP2010028810A - Ｃｍｏｓ増幅器からフリッカー・ノイズを低減するためのシステム及び方法 - Google Patents

Abstract

【課題】相関低周波ノイズの干渉を低減してデータを取得するためのデータ取得回路を提供する。
【解決手段】データ取得回路（１０）は、複数の増幅器（１４）を有する複数のデータ・チャンネル（１２）と、複数の増幅器（１４）にバイアス電圧を供給するバイアス回路（１６）とを含む。バイアス回路（１６）は、バイアス電圧を発生すると共に、複数の増幅器（１４）における相関低周波ノイズを低減するようにバイアス電圧間の関係を設定するように構成される。
【選択図】図１

Description

本発明は、一般的に云えば、ノイズ低減手法に関し、より具体的には、相補形金属酸化物半導体（ＣＭＯＳ）増幅器における相関低周波ノイズを低減するための手法に関するものである。

データ取得回路が、高品質のデータ取得及び処理を必要とする広範な用途に使用されている。例えば、医用イメージングの分野では、イメージング・パネルにより入射放射線を検出して、それらをセンサにより測定可能な電荷に変換することができる。データ取得回路により、その後のディジタル・データへの変換及び画像処理のためにセンサから電荷を読み取ることができる。

データ取得システムの第１段が、典型的には、低ノイズ増幅器（ＬＮＡ）であり、その主な機能は、その後の段のノイズを克服するのに充分な利得を提供し、且つ用途によってはその後の処理のために電荷を電圧に変換することである。この利得を提供することの他に、ＬＮＡは出来る限りノイズの付加を少なくすべきであり且つ出来る限り電力消費を少なくすべきである。更に、多チャンネル・データ取得システムでは、電力消費及びダイ寸法を最小にしながら、ＬＮＡに起因するノイズが相関しないようにすべきである。これを達成するために、典型的には、伝統的な差動増幅器の代わりに、シングル・エンド型増幅器が各チャンネルに使用される。ノイズ、電力及び面積を更に低減するために、全てのシングル・エンド型増幅器について共通のバイアス回路が使用される。しかしながら、この方式では、バイアス回路内のノイズが、該バイアス回路を共用する全てのチャンネルにわたって相関することになる。詳しく述べると、イメージング領域において、人の目が他の広帯域ノイズ源を平均化すると共に不快な低周波ノイズ源を強調することがあるので、フリッカー・ノイズのような相関低周波ノイズは厄介なものである。これは、取得された画像内に好ましくないアーティファクトを生じさせる。

例えば、ディジタルＸ線パネルのようなシステムでは、多数のセンサ（例えば、フォトダイオード）が単一の低ノイズ増幅器（ＬＮＡ）に多重化接続されて、リセットされる。この増幅器をピクセルに接続するスイッチが開放されるとき、該スイッチは低周波ノイズをそのピクセルに対してサンプリングする。これは、リセット後のＸ線照射によって発生される信号から区別できない。更に、多数のフォトダイオードが低周波ノイズをサンプリングしているので、全てのフォトダイオードからの信号は、人の目が容易に見分けるこのとのできるこの相関成分を持つ。

相関低周波ノイズを最小にするための現在の手法は、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）又は接合型電界効果トランジスタ（ＪＦＥＴ）をベースとした増幅器、差動増幅器、或いは共通バイアスの代わりに各々のチャンネル又は増幅器について別々のバイアスを用いることを含む。しかしながら、これらの手法の各々には１つ以上の制約がある。例えば、ＢｉＣＭＯＳ又はＪＦＥＴ増幅器は高価であり、これによって検出器回路の費用が高くなる。この代わりに、差動増幅器を使用すると、電力要件と他のノイズが増大する。更に、チャンネル毎に別々のバイアス回路を使用すると、電力及び面積要件が増大し、且つ高価になる。

米国特許第７１０６３６８号 米国特許第７１３３０７５号 米国特許出願公開第２００７０１５９２５３号

従って、相関低周波ノイズの干渉を最小にして、データ取得のために費用効果が高く且つ効率のよい低ノイズ増幅器を提供することが望ましい。

要約すると、本発明手法の一面によれば、データ取得回路を提供する。このデータ取得回路は、複数の増幅器を有する複数のデータ・チャンネルと、複数の増幅器にバイアス電圧を供給するバイアス回路とを含む。バイアス回路は、バイアス電圧を発生すると共に、複数の増幅器における相関低周波ノイズを低減するようにバイアス電圧間の関係を設定するように構成される。

本発明手法の別の面によれば、データ取得回路を提供する。このデータ取得回路は、複数の増幅器を有する複数のデータ・チャンネルと、複数の増幅器に第１のバイアス電圧及び第２のバイアス電圧を供給するバイアス回路とを含む。バイアス回路は、第１のバイアス電圧を発生する主バイアス発生器と、主バイアス発生器に結合されていて、複数の増幅器における相関低周波ノイズを低減するように第１のバイアス電圧に比例する第２のバイアス電圧を発生するバイアス・ノイズ補償器とを含む。

本発明手法の更に別の面によれば、データを取得する方法を提供する。この方法は、バイアス回路により複数の増幅器にバイアス電圧を印加する段階、及び関連した増幅器により複数のセンサから入力電荷を受け取る段階を含む。バイアス回路は、バイアス電圧を発生すると共に、複数の増幅器における相関低周波ノイズを低減するようにバイアス電圧間の関係を設定するように構成される。

本発明のこれらの及び他の特徴、側面及び利点は、添付の図面を参照して以下の詳しい説明を読めばより良く理解されよう。図面において、同じ参照数字は図面全体を通じて同じ部品を表す。

図１は、本発明手法の様々な面に従ったデータ取得回路の概略図である。 図２は、本発明手法の様々な面に従った図１のバイアス回路のより詳しい回路図である。 図３は、本発明手法の様々な面に従った図１の増幅器のより詳しい回路図である。

本発明の様々な実施形態は、一般に、相補形金属酸化物半導体（ＣＭＯＳ）増幅器における相関低周波ノイズ低減手法を対象とする。このような実施形態は、バイポーラ接合型トランジスタ（ＢＪＴ）をベースとした装置、電界効果トランジスタ（ＦＥＴ）をベースとした装置などのような、様々な半導体装置に用いることができる。更に、このような実施形態は、データ取得、データ受信及び／又は送信、データ変換、データ記憶などのような様々な用途に用いることができる。本書の説明ではデータ取得分野におけるＣＭＯＳ増幅器に関する例を提供するが、これらの実施形態の他の分野及び他の装置における応用も本発明の範囲内にある。

ここで図１について説明すると、本発明の様々な面に従った模範的なデータ取得回路１０の概略図が示されている。データ取得回路１０は、１つ以上の増幅器１４を有する複数のデータ・チャンネル１２（チャンネル１〜Ｎ）を含む。実施形態によっては、複数のチャンネル１２の各々の中の増幅器１４は、その後のディジタル・データへの変換及び処理のためにアナログ・データ（例えば、電荷）を取得するためのイメージング・パネル（図示せず）内のセンサ（例えば、フォトダイオード）に結合することができる。データ取得回路１０は更に、複数の増幅器１４にバイアス電圧（例えば、ＶＰ１及びＶＮ１）を供給するバイアス回路１６を含む。具体的に述べると、バイアス回路１６は、本発明の様々な面に従って、バイアス電圧を発生すると共に、複数の増幅器１４における相関低周波ノイズを低減するようにバイアス電圧間の関係を設定するように構成することができる。

バイアス回路１６は、典型的には、最初のバイアス電圧（例えば、Ｖｐ及びＶＮ１）を発生する主バイアス発生器１８と、主バイアス発生器１８に基準電流（Ｉｒｅｆ）を供給する基準電流発生器２０とを含む。その上、バイアス回路１６は、主バイアス発生器１８に結合されていて、本発明の様々な面に従って、最初のバイアス電圧（例えば、ＶＮ１）に基づいてバイアス電圧（例えば、ＶＰ１及びＶＮ１）を供給すると共に、複数の増幅器１４における相関低周波ノイズを低減するようにバイアス電圧間の関係を設定するバイアス・ノイズ補償器２２を含むことができる。実施形態によっては、データ取得回路１２はまた、バイアス回路１６の性能を最適化するチューニング回路（図示せず）を含むことができる。具体的に述べると、チューニング回路は、以下により詳しく述べるように最適な性能を得るために基準電流発生器２０及びバイアス・ノイズ補償器２２を調整することができる。

図１に示したバイアス回路１６が、図２により詳しく例示されている。図２において、基準電流発生器２０は電流源２４と電流ミラー構造２６を含む。実施形態によっては、電流源２４は抵抗ＲＲ０とＰＭＯＳ装置ＭＲ１及びＭＲ２とで構成することができる。抵抗ＲＲ０及びＰＭＯＳ装置ＭＲ２は正の電圧源ＡＶＤＤに接続することができる。電流ミラー構造２６は、電流源２４からの電流を複製して、基準電流Ｉｒｅｆを主バイアス発生器１８に供給する。前に述べたように、主バイアス発生器１８は、基準電流Ｉｒｅｆに基づいて最初のバイアス電圧Ｖｐ及びＶＮ１を発生する。図示の実施形態では、主バイアス発生器１８は、複数のＣＭＯＳ装置ＭＢ１、ＭＢ２及びＭＢ３を含む。ＭＢ１及びＭＢ２は、負の電圧源ＡＶＳＳに結合されたＮＭＯＳ装置であり、他方、ＭＢ３は、正の電圧源ＡＶＤＤに結合されたＰＭＯＳ装置である。ＭＢ１及びＭＢ２はＮＭＯＳ電流ミラーを形成して、ＶＮ１を発生する。ＭＢ２の出力がＭＢ３に接続されて、Ｖｐを発生させる。ここで、図２は基準電流発生器２０及び主バイアス発生器１８の各々についての１つの構成を例示していることに留意されたい。しかしながら、代わりに、基準電流発生器及び主バイアス発生器についての他の商業上利用可能な構成を用いることができる。

バイアス・ノイズ補償器２２が主バイアス発生器１８に結合されており、バイアス・ノイズ補償器２２は、典型的には、電流源２８及び複数のＣＭＯＳ装置を含む。実施形態によっては、電流源２８及び複数のＣＭＯＳ装置は、第１の組の複数のＣＭＯＳ装置におけるノイズ電流が少なくとも第２の組の複数のＣＭＯＳ装置のためのバイアス電圧を生じるように構成される。これは、複数のＣＭＯＳ装置のバイアス電圧間に比例関係を設定し、これにより複数の増幅器１４における相関低周波ノイズを低減する。

図示の実施形態では、電流源２８は低ノイズ電流源であり、抵抗ＲＣ０とＰＭＯＳ装置ＭＣ１及びＭＣ２とで構成される。抵抗ＲＣ０及びＰＭＯＳ装置ＭＣ２は正の電圧源ＡＶＤＤに接続することができる。負の電圧源ＡＶＳＳに結合されたＮＭＯＳ装置ＭＣ５が、ＰＭＯＳ装置ＭＣ２についてのバイアスとして作用する。バイアス・ノイズ補償器２２は更に、ＣＭＯＳ装置ＭＣ３及びＭＣ４を含む。第１のＣＭＯＳ装置ＭＣ３は、正の電圧源ＡＶＤＤに接続されたＰＭＯＳ装置であり、他方、第２のＣＭＯＳ装置ＭＣ４は、負の電圧源ＡＶＳＳに接続されたＮＭＯＳ装置である。ＶＮ１のゲート電圧及びＡＶＳＳのソース電圧を持つＮＭＯＳ装置ＭＣ４は、電流源２８に対して且つＰＭＯＳ装置ＭＣ３からの電流に対して電流シンクとして作用する。このようにして、ＭＣ３のバイアス電圧は、ＭＣ４によって発生されたノイズ電流を追跡する。これにより、第１のＣＭＯＳ装置ＭＣ３によって発生される第２のバイアス電圧ＶＰ１が第１のバイアス電圧ＶＮ１に大体比例することができ、もって複数の増幅器１４における相関低周波ノイズを低減する。ここで、ＭＣ３によって発生されるノイズ電流がＭＣ４におけるノイズ電流を実質的に追跡する限り、ＭＣ４における如何なるノイズ電流も容認できることに留意されたい。従って、バイアス補償器２２は、バイアス電圧ＶＮ１に大体比例するバイアス電圧ＶＰ１を生成する。更に、バイアス電圧ＶＰ１がバイアス電圧ＶＮ１を追跡して、ＶＮ１に変化が生じたときに、その変化が実質的に追跡されてＶＰ１に比例的な変化を生じさせることに留意されたい。

前に述べたように、基準電流発生器２０及びバイアス・ノイズ補償器２２の性能を最適化するために、チューニング回路を用いることができる。これは、抵抗ＲＲ０及びＲＣ０をそれぞれ調整することによって達成することができる。抵抗ＲＲ０及びＲＣ０の実際の値は、典型的には、処理及び温度ドリフトに起因して比較的大きな変化を示す。その結果、電流源２４及び２８によって発生される電流の絶対値は、半導体チップ毎に且つ時間につれて変化することがある。従って、チューニング回路は、相対的により正確であり且つ処理及び温度変化に対して相対的に敏感でない電流源と比較することによって、電流源２４及び２８からの電流を調節する。

図１に示した増幅器１４が、図３により詳しく例示されている。実施形態によっては、増幅器１４は積分増幅器とすることができる。更に、実施形態によっては、増幅器は、ＣＭＯＳをベースとした低ノイズ増幅器とすることができる。ＣＭＯＳをベースとした低ノイズ増幅器は、センサ（例えば、イメージング・パネル内のフォトダイオード）からの入力電荷を受け取る一次ＣＭＯＳ装置と、本発明手法の様々な面に従って、バイアス回路１６からバイアス電圧を受け取って、第１のＣＭＯＳ装置の両端間の電圧を実質的に一定に維持する複数の二次ＣＭＯＳ装置とを有する。ここで、第１のＣＭＯＳ装置の両端間の電圧を実質的に一定に維持するために、複数の二次ＣＭＯＳ装置におけるノイズ電流が実質的に等しく且つ互いに平衡していることに留意されたい。これは、バイアス回路１６により、比例したバイアス電圧を設定することによって可能になる。

例えば、図示の実施形態では、増幅器１４は、ＣＭＯＳをベースとした低ノイズ積分増幅器であり、センサから入力電荷Ｑｉｎを読み取るように構成される。ＣＭＯＳをベースとした低ノイズ積分増幅器は、センサ（図示せず）から入力電荷Ｑｉｎを受け取る第１のＣＭＯＳ装置Ｍｉｎを含む。Ｍｉｎは、基準電圧源Ａｓｅｎｓｅ（例えば、アース電圧）に接続されたＰＭＯＳ装置である。ＣＭＯＳをベースとした低ノイズ増幅器は更に、第２のＣＭＯＳ装置Ｍｐ及び第３のＣＭＯＳ装置Ｍｎを含む。第２のＣＭＯＳ装置Ｍｐは、正の電圧源ＡＶＤＤに接続されたＰＭＯＳ装置であり、他方、第３のＣＭＯＳ装置Ｍｎは、負の電圧源ＡＶＳＳに接続されたＮＭＯＳ装置である。第２のＣＭＯＳ装置Ｍｐ及び第３のＣＭＯＳ装置Ｍｎは、バイアス・ノイズ補償器２２から第２のバイアス電圧ＶＰ１及び第１のバイアス電圧ＶＮ１をそれぞれ受け取る。ＣＭＯＳをベースとした低ノイズ増幅器は更に、第２のＣＭＯＳ装置Ｍｐ及び第３のＣＭＯＳ装置Ｍｎを分離するためのカスコード装置Ｍｃｃを有する。カスコード装置Ｍｃｃは、別個のバイアスＡｃｃを持つＮＭＯＳ装置とすることができる。出力電圧Ｖｏｕｔは、第１のＣＭＯＳ装置Ｍｉｎのゲートと第２のＣＭＯＳ装置Ｍｐのドレインとの間に接続され出力コンデンサＣｖを介して発生することができる。出力電圧Ｖｏｕｔは、式Ｖｏｕｔ＝Ｑｉｎ／Ｃｖにより与えられる。

ここで、第２のＣＭＯＳ装置Ｍｐにおける相関ノイズ電流が第３のＣＭＯＳ装置Ｍｎにおいて比例したノイズ電流を生じさせ、またその逆も同様であることに留意されたい。典型的には、装置Ｍｉｎ上の電荷Ｑｉｎが２つのノイズ電流の差を無くすように変化した場合、それによりフリッカー・ノイズのような相関低周波ノイズを惹起する。従って、相関低周波ノイズを低減し、最小にし、さもなければ除くためには、電荷Ｑｉｎが変化せず、且つ第２及び第３のＣＭＯＳ装置におけるノイズ電流が互いに補償することが望ましい。

本発明手法の様々な面によれば、バイアスＶＮ１によってＭｎに惹起されるノイズ電流は、バイアスＶＰ１によってＭｐに惹起されるノイズ電流によって相殺され、これによりＱｉｎノードは攪乱されない状態に留まる。言い換えると、バイアス電圧ＶＰ１がバイアス電圧ＶＮ１に比例するので、第２のＣＭＯＳ装置Ｍｐにおける相関ノイズ電流が第３のＣＭＯＳ装置Ｍｎに実質的に等しいノイズ電流を生じさせ、またその逆も同様である。第２及び第３のＣＭＯＳ装置Ｍｐ及びＭｎにおける２つの等しい電流は互いに平衡し、これにより第１のＣＭＯＳ装置Ｍｉｎの両端間の電圧を実質的に一定に維持し、且つ増幅器から相関低周波ノイズを低減し、最小にし、又はさもなければ除去する。

これまで述べた実施形態において説明した相関低周波ノイズ（例えば、フリッカー・ノイズ）低減手法は、相関低周波ノイズを低減し又は無くして、費用効果のよい且つ電力効率のよいデータ取得を提供する。バイアス回路及び低ノイズ増幅器に低コストの通常のＣＭＯＳ装置を使用することにより費用を低減すると共に、共通のバイアスを使用することにより電力及び面積要件を低減し、これによってデータ取得回路をコンパクトにし、電力効率を良くし、且つ費用効果を高くする。更に、このノイズ低減手法により、データ取得回路は、ＢｉＣＭＯＳ又はＪＦＥＴをベースとした低ノイズ増幅器、電力集約型差動低ノイズ増幅器、又は電力及び面積集約型多重バイアス手法に匹敵するか又はそれらよりも良好なノイズ性能を達成することができる。

本発明の特定の特徴のみを例示し説明したが、当業者には多くの修正及び変更を為しえよう。従って、特許請求の範囲が本発明の真の精神の範囲内に入る全てのこのような修正及び変更を包含することを理解されたい。

１０ データ取得回路
１２ データ・チャンネル
１６ バイアス回路
２４ 電流源
２８ 電流源

Claims (10)

1. 複数の増幅器（１４）を有する複数のデータ・チャンネル（１２）と、
   前記複数の増幅器（１４）にバイアス電圧を供給するバイアス回路（１６）であって、バイアス電圧を発生すると共に、前記複数の増幅器（１４）における相関低周波ノイズを低減するようにバイアス電圧間の関係を設定するように構成されているバイアス回路（１６）と、
   を有するデータ取得回路（１０）。
2. 前記バイアス回路（１６）は、最初のバイアス電圧を発生する主バイアス発生器（１８）を有している、請求項１記載のデータ取得回路（１０）。
3. 前記複数の増幅器（１４）の各々は、ＣＭＯＳをベースとした低ノイズ増幅器を有している、請求項１記載のデータ取得回路（１０）。
4. 前記ＣＭＯＳをベースとした低ノイズ増幅器は、センサからの入力電荷を受け取る一次ＣＭＯＳ装置と、前記バイアス回路（１６）からバイアス電圧を受け取って、一次ＣＭＯＳ装置の両端間の電圧を実質的に一定に維持する複数の二次ＣＭＯＳ装置とを有している、請求項３記載のデータ取得回路（１０）。
5. 前記バイアス回路（１６）は、バイアス電圧を供給すると共に、前記バイアス電圧間の関係を設定するバイアス・ノイズ補償器（２２）を有している、請求項１記載のデータ取得回路（１０）。
6. 前記バイアス・ノイズ補償器（２２）は、低ノイズ電流源と複数のＣＭＯＳ装置とを有していて、少なくとも第１の組の複数のＣＭＯＳ装置におけるノイズ電流が少なくとも第２の組の複数のＣＭＯＳ装置のためのバイアス電圧を生じさせるように構成されている、請求項５記載のデータ取得回路（１０）。
7. 前記バイアス・ノイズ補償器（２２）は、前記バイアス電圧間の関係を比例関係に設定することによって、前記複数の増幅器（１４）における相関低周波ノイズを低減する、請求項５記載のデータ取得回路（１０）。
8. 複数の増幅器（１４）を有する複数のデータ・チャンネル（１２）と、
   前記複数の増幅器（１４）に第１のバイアス電圧及び第２のバイアス電圧を供給するバイアス回路（１６）であって、前記第１のバイアス電圧を発生する主バイアス発生器（１８）と、前記主バイアス発生器（１８）に結合されていて、前記複数の増幅器（１４）における相関低周波ノイズを低減するように前記第１のバイアス電圧に比例する前記第２のバイアス電圧を発生するバイアス・ノイズ補償器（２２）とを含んでいるバイアス回路（１６）と、
   を有するデータ取得回路（１０）。
9. 前記増幅器（１４）はＣＭＯＳをベースとした低ノイズ増幅器を有し、前記ＣＭＯＳをベースとした低ノイズ増幅器は、センサからの入力電荷を受け取る第１のＣＭＯＳ装置と、前記バイアス・ノイズ補償器（２２）から前記第１のバイアス電圧及び前記第２のバイアス電圧をそれぞれ受け取って、前記第１のＣＭＯＳ装置の両端間の電圧を実質的に一定に維持する第２及び第３のＣＭＯＳ装置とを有している、請求項８記載のデータ取得回路（１０）。
10. 前記バイアス・ノイズ補償器（２２）は低ノイズ電流源と第１及び第２のＣＭＯＳ装置とを有していて、前記第１のＣＭＯＳ装置のバイアス電圧が前記第２のＣＭＯＳ装置によって生じたノイズ電流を追跡するように構成されている、請求項８記載のデータ取得回路（１０）。

Images