JP2010080949A

JP2010080949A - 銅膜のアニール方法、アニールされた銅配線およびこの銅配線を有するデバイス

Info

Publication number: JP2010080949A
Application number: JP2009196372A
Authority: JP
Inventors: Shigeru Yomogida; 茂蓬田; Takashi Yada; 隆司矢田; Akiko Hashimoto; 亜紀子橋本; Kazuyoshi Ueno; 和良上野; Yushi Shimada; 裕至島田
Original assignee: Shibaura Institute of Technology; Kisco Ltd
Current assignee: Shibaura Institute of Technology; Kisco Ltd
Priority date: 2008-08-29
Filing date: 2009-08-27
Publication date: 2010-04-08

Abstract

【課題】銅配線の電気抵抗を低減し、安定化するとともに、不純物を除去することにより、銅配線の信頼性を向上させることが出来る銅膜のアニール方法を提供する。
【解決手段】バリア層が形成されたシリコン基板上にめっき法あるいは気相堆積法により銅膜を成膜する。これを２００℃〜３００℃、２〜３０ＭＰａの高温高圧の二酸化炭素、または不活性元素の気体中で、ないしは超臨界二酸化炭素中で、あるいはさらにこれらに水素を含有させた気体、流体中で処理する。
【選択図】図３

Description

本発明は、半導体装置の製造における銅配線膜形成工程に関するものであり、銅配線の電気抵抗低減および安定化技術に関するものである。

従来のＬＳＩやＵＬＳＩ等に代表される半導体装置における配線や電極の材料としては、主としてアルミニウム（Ａｌ）やその合金などが用いられている。しかし、近年の集積度の向上による微細化の進展や、動作スピードの向上等により、配線材料としてＣｕ（銅）が多く使用されるようになっている。ＣｕはＡｌよりも抵抗が低く、かつエレクトロマイグレーションやストレスマイグレーションいう配線を構成する金属原子の拡散挙動が支配する現象に対して、高い耐性を有する。

さらに、液晶表示装置等の表示装置の分野においても、表示面積の拡大による配線長の増加や、駆動用ドライバ回路や画素内メモリといった様々な付加機能を搭載するモノリシック化や、大容量・大画面・高精細化等の要求により半導体分野と同様に低抵抗な配線が要求されている。このため、これらの分野においても銅配線の重要性が増している。

ところで、銅の微細な配線加工は、Ａｌ配線と同様なフォトリソグラフィー等のマスキング技術と、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のエッチング技術とを単に組み合わせただけでは実現が困難である。銅のハロゲン化物の蒸気圧は、Ａｌに対して非常に低く、蒸発しにくいため、ＲＩＥ等のエッチング技術を用いる場合には、プロセス温度として２００〜３００℃の雰囲気下での処理が必要である等、種々の問題が多い。また、通常のフォトレジストマスクではなく、ＳｉＯ₂ やＳｉＮ_x によるマスクを使用する必要もある。

銅の配線加工技術として代表的なものは、例えば特許文献１や特許文献２に開示されているダマシン法である。このダマシン法による銅配線の形成は、次のような工程を経て行われる。まず、基板上の絶縁層に対して、予め所望の配線パターンの配線溝を形成する。次に、銅の酸化シリコン層中への拡散を防止するために銅薄層の下地層としてＴａＮ、Ｔａ、ＴｉＮ、等の銅拡散防止層を形成する。次いで、この銅拡散防止層上に銅薄層を形成する。この銅薄層は、配線溝を埋め込むようにスパッタリング法等のＰＶＤ（PHYSICAL VAPOR DEPOSITION）法、めっき法または、有機金属材料を用いたＣＶＤ（CHEMICAL VAPOR DEPOSITION：化学気相成長）法等の種々の手法を用いて、溝内部に埋め込み、かつ絶縁層上の全面にわたって形成する。その後、銅薄層を基板表面側から下層の絶縁層が露出する（溝部分の開口端面）までＣＭＰ（CHEMICAL MECHANICAL POLISING：化学的機械研磨法）等の研磨法やエッチバック等を用いて除去し、溝に埋め込まれた銅のみによる配線パターンを形成する。さらに、銅配線上に銅拡散防止能を有する絶縁層もしくは金属層を形成して銅配線層を覆う。

また、配線および接続孔の凹部パターンヘの銅による埋め込みについては、コストのかからない技術として電解銅めっき法による銅の埋め込みが広く採用されているが、予め、電極として拡散バリア用下地膜上にＣｕシード膜と呼ばれる第１の銅膜を形成しておく必要がある。

ところで、めっき法あるいはスパッタリング法で成膜された直後の銅膜は、結晶が不均一、不安定で抵抗値も高い。このため、例えば特開２００３−３２８１８４号公報（特許文献３）に記載されているような熱アニール処理が行われている。すなわち、不活性ガス中で高温処理(アニール）することによって銅が結晶化され、安定化し、抵抗値が減少する。

大気圧中で不活性ガスによりアニールし、安定化された通常の銅配線は結晶化した銅の粒子が積層−配列しているが、粒子が依然として小さく、また粒子間の界面（粒界)が多く存在しているため、単結晶の銅よりも高い比抵抗値を持つ。さらに、粒界を多く持つ従来の銅配線は、ストレスマイグレーション（ＳＭ）やエレク卜ロマイグレーシコン（ＥＭ）を起こし易く、これによりボイドが発生して抵抗値上昇や断線を引き起こしている。

半導体装置の微細化、高速化、低電力化が進み、比抵抗値のより低い銅が配線材として導入されたが、さらなる微細化が求められ、より安定した信頼性の高い銅配線が求められている。回路配線の微細化が進んで銅配線膜の断面積が減ることにより抵抗が増し、さらにＳＭまたはＥＭに対する耐性が低下するため、より粒子の結晶化、巨大化した銅配線膜が求められている。

一方、めっき時には均一にめっきを行うことなどを目的とした添加剤等がめっき液中に含まれており、これらが配線膜やデバイス構成材料中取り込まれる。特にめっき時に膜中に取り込まれた活性剤などの不純物や、多層配線形成におけるアッシング、エッチング工程によって、膜中に侵入、汚染した酸素やフッ素等の不純物は結果として配線膜の比抵抗値を上昇させ、さらには信頼性を低下させている。
特開２００１−１８９２９５公報特開平１１−１３５５０４号公報特開２００３−３２８１８４号公報

本発明の目的は、銅配線の電気抵抗低減および安定化を実現し、銅配線の信頼性を向上させることが可能な銅膜のアニール方法、アニールされた銅配線およびこの銅配線を有するデバイスを提供することである。また、配線構造を形成する過程で配線あるいはデバイス構成材料中に取り込まれた不純物を除去し、配線膜の比抵抗値の上昇を防止し、信頼性を高めることのできるアニール方法、アニールされた配線およびこの配線を有するデバイスを提供することである。

半導体集積回路用銅配線の特に１００nm以下の微細化に伴い、電子散乱効果による配線抵抗（比抵抗）の増加が顕著になってきた。電子散乱効果の原因は、粒界散乱と側面散乱であり、粒径の拡大が電子散乱効果を減らすのに有効であると考えられる。めっき法あるいはスバッタリング法で成膜された直後の銅膜は、結晶が不均一、不安定で抵抗値も高い。

不活性ガス中で高温処理(アニール）することによって銅が結晶化され、安定化し、抵抗値が減少する。熱アニールは、少なくともアニール条件を選定することで結晶粒構造をコントロールして電解めっき後の結晶粒成長を高めるために一般的に採用されてきた。このアニールは、例えば銅めっき後の基板を、１００から５００℃程度、好ましくは１５０から４００℃程度の温度に保持することにより行われる。

しかし、前記微細化等に伴い熱アニールだけでは不十分である。また、めっき時には均一にめっきを行うことなどを目的とした添加剤等がめっき液中に含まれており、これらが配線膜中取り込まれる。このような不純物も配線膜の比抵抗を上昇させる要因となるため、不純物を極力除去する必要がる。このため、本発明者らはさらに粒径の拡大等、低抵抗化に繋がる新たなアニール方法の検討を行った。

すなわち上記の目的は、以下の本発明の構成により解決される。
（１）半導体ウエハー上にめっき法あるいは気相堆積法により形成された銅膜を常温、常圧より高温、高圧の二酸化炭素または不活性元素の気体ないし流体中で処理する銅膜のアニール方法。
（２）前記高温、高圧は、２００〜４００℃、２〜３０ＭPaである上記（１）の銅膜のアニール方法。
（３）前記二酸化炭素または不活性元素の気体ないし流体中に、さらに０．０１質量%以上の水素を含有する上記（１）または（２）の銅膜のアニール方法。
（４）前記銅膜中の平均結晶粒径を増大させる上記（１）〜（３）のいずれかの銅膜のアニール方法。
（５）前記銅膜の表面もしくは膜中の不純物を除去あるいは減少させる上記（１）〜（４）のいずれかの銅膜のアニール方法。
（６）上記（１）〜（５）のいずれかの方法により処理されたアニールされた銅配線。
（７）上記（６）のアニールされた銅配線を有するデバイス。

本発明によれば、銅配線の電気抵抗低減および安定化実現し、銅配線の信頼性を向上させることが可能な銅膜のアニール方法、アニールされた銅配線およびこの銅配線を有するデバイスを提供することができる。

アニールを行う前のサンプルの結晶構造を示すＦＩＢ−ＳＩＭ図面代用写真である。ＣＯ₂ 雰囲気下でのアニールを行ったサンプルの結晶構造を示すＦＩＢ−ＳＩＭ図面代用写真である。ＣＯ₂ ＋Ｈ₂ 雰囲気下でのアニールを行ったサンプルの結晶構造を示すＦＩＢ−ＳＩＭ図面代用写真である。常圧Ｎ₂ 雰囲気でのアニールを行ったサンプルの結晶構造を示すＦＩＢ−ＳＩＭ図面代用写真である。

本発明の銅膜のアニール方法は、半導体ウエハー上にめっき法あるいは気相堆積法により形成された銅膜を常温、常圧より高温、高圧の二酸化炭素または不活性の気体ないし流体中で処理するものである。

このように、二酸化炭素、アルゴンなどの不活性元素のガス・流体、特に二酸化炭素ガス・流体雰囲気中で加熱加圧してアニール処理することで、銅膜中の結晶粒径が増大し、粒界中の不純物が減少する。このため、電子散乱効果が減少し、配線の比抵抗（＝抵抗率）ρが減少する。また、配線膜表面や膜中の不純物、特に銅の結晶粒界の不純物が減少し、配線の信頼性が増大するとともに、比抵抗も減少する。

本発明の銅膜は、半導体ウエハー上にめっき法あるいは気相堆積法により形成される。めっき法は、この種の配線膜形成に用いられている一般的なめっき方法であれば特に限定されるものではなく、電解めっきでも無電解めっきでもよい。また、気相体積法も銅配線膜形成が可能なものであれば特に限定されるものではなく、スパッタリング法等のＰＶＤ（PHYSICAL VAPOR DEPOSITION）法、有機金属材料を用いたＣＶＤ（CHEMICAL VAPOR DEPOSITION：化学気相成長）法、その他の気相体積法を用いることができる。これらの中でも、特に膜の密着性等の観点からめっき法が好ましい。具体的な銅配線の形成方法は、多くの半導体関連の文献に記載されているのでそれらを参照されたい。

アニールの雰囲気は、二酸化炭素、アルゴンなどの不活性元素のガス・流体である。ここで不活性元素とは、周期表第１８族の元素であり、具体的にはヘリウムＨｅ、ネオンＮｅ、アルゴンＡｒ、クリプトンＫｒ、キセノンＸｅ、ラドンＲｎである。これらの中でも、ヘリウムＨｅ、ネオンＮｅ、アルゴンＡｒが好ましい。また、アニール雰囲気は特に二酸化炭素が好ましい。これらの二酸化炭素あるいは元素は、気体でも液体でも、それらの中間的な状態でもよい。また、いわゆる超臨界状態となっていると特に好ましい結果が得られ、亜臨界状態が次いでよい。

処理条件としては、処理温度は１６０℃以上、さらには２００℃以上が好ましく、特に２００〜４００℃が好ましい。温度が低すぎるとアニール効果が薄れ、高すぎると半導体構造にダメージを与える恐れがある。処理時の圧力は、１．５ＭPa以上が好ましく、さらには２〜３０MPaが好ましい、特に超臨界状態となる７．４MPa以上であることが好ましい。処理時間としては１０min 以上、特に２０min 以上、さらには３０min 以上が好ましい。上限は特に限定されるものではないが、１２０min 以下、特に６０min 以下が好ましい。また、３０min 以下でも効果が得られる。

本発明のアニール処理は、上記のようにガス雰囲気中でも効果があるが、特に二酸化炭素を超臨界状態（31.1℃、7.4Mpa以上）にして行うことにより、より高い効果が得られる。また、いわゆる亜臨界状態であっても超臨界に準じた効果が得られる。

本発明のアニール方法では、上記二酸化炭素、不活性元素雰囲気下で優れた効果が得られるが、さらに水素を添加するとより効果的である。水素の添加量としては、前記に酸化炭素に対する割合で、好ましくは０．０１質量％以上、より好ましくは０．０４質量％以上、特に０．１質量％以上添加するとよい。水素を添加することで、さらに粒子の結晶化、巨大化を促進する。

本発明のアニール処理を行うことにより、従来の窒素雰囲気下での熱アニールと比較して格段に優れた効果を得ることができる。先ず、銅膜中の結晶粒径が増大ないし拡大し、粒界散乱に由来する電子散乱効果が減少して比抵抗が格段に減少する。具体的には、平均結晶粒径が好ましくは１μm 以上、さらには２μm 以上、特に、２．５μm 以上になる。この平均結晶粒径は、８０％以上の結晶粒の平均粒径を平均化したものであることが望ましい。また、シート抵抗は窒素雰囲気下での熱アニールに比べ、好ましくは２％以上、さらには５％以上、特に７％以上減少する。

上記のように本発明の銅配線は、めっき法により形成することが好ましい。めっき法により形成された銅膜に対して本発明のアニールはより効果的である。このようなめっき法による配線構造の形成は、従来微細回路パターンを有する基板の銅めっきに使用されてきた酸性銅めっきやアルカリ性銅めっきにより行うことができる。

この銅めっき浴の組成や、そのめっき条件も、従来から基板上の微細回路パターン（溝や孔）を埋め込むために用いられてきたものをそのまま利用することができ、例えば硫酸等のアニオン濃度が低いレベリング性の優れた組成を有するものが利用できる。

銅めっきとして好ましく用いられる酸性銅めっき浴について、以下にその組成および条件を例示する。
［電解めっき］
浴組成：硫酸銅１５０〜２５０g/L、硫酸１０〜２５０g/L、塩素３０〜９０mg/L、有機添加剤１〜２０mL/L
［めっき条件］
電流密度０．３〜５A/dm² 、めっき時間３０秒〜５分、温度２０〜３０℃

上記の銅めっきにより微細回路パターンが埋め込まれた基板は、アニールされた後、ＣＭＰにより不要な銅めっき部分を除去し、基板上に銅による微細回路配線が形成される。なお、ここでは代表的な酸性銅めっきである硫酸銅めっき浴について示したが、ピロりん酸銅めっき浴等のアルカリ性銅めっき浴を用いてもよい。上記のような銅配線は、特に半導体集積回路用銅配線として優れている。

ＳｉＯ₂ 層２００nmの酸化膜つきＳｉ基板上に、ＴａＮバリア層５nm／Ｔａバリア層１０nm／Ｃｕシード層５０nmをスパッタリング法にて堆積した後、電解めっきを用いてＣｕ膜を５００nm成膜した。その後、ＣＯ₂ およびＣＯ₂ ＋Ｈ₂ の超臨界流体によるアニールを行った。この時のアニール条件は、１５MPa 、３００℃、３０min であった。また、比較サンプルとして常圧Ｎ₂ 雰囲気下でのアニールも行った。この時のアニール条件は、常圧、３００℃、３０min であった。アニール前後のシート抵抗変化を四探針法により測定した。また、ＦＩＢ−ＳＩＭ〔集束イオンビーム(FIB)／走査イオン顕微鏡(SIM)〕により、アニール前のサンプル、ＣＯ₂ のみのアニールを行ったサンプル、ＣＯ₂ ＋Ｈ₂ のアニールを行ったサンプル、Ｎ₂ 雰囲気下でアニールを行ったサンプルの粒径の観察を行った。結果をそれぞれ図１〜４に示す。

ＣＯ₂ ＋Ｈ₂ アニール後のシート抵抗は、常圧窒素雰囲気中で３００℃のアニールを行った場合に比較して、約３％低減された。ＦＩＢ−ＳＩＭによる粒構造を比較すると、図４に示すように、常圧Ｎ₂ アニールの場合には、粒径にばらつきが見られ、形状がランダムである。これに対し。図２の超臨界アニール（ＣＯ₂ ）の場合は、ばらつきが少なく、揃った形状の粒構造が観察された。また、図３の水素を添加した方が、さらに揃った形状の粒構造で粒径が大きい傾向が見られた。これらの結果から、ＣＯ₂ 、またはＣＯ₂ ＋Ｈ₂ アニールによって、図１の常圧とは異なる粒構造が得られ、粒径の増大と均一化が図れることがわかる。また、特にＣＯ₂ ＋Ｈ₂ でのアニールが効果的であることがわかる。

本発明は、IC,LSI 等の半導体装置の製造における銅配線膜形成工程において、銅配線の電気抵抗低減および安定化図る上で極めて有用である。また、半導体のみならず、微細配線構造を有するデバイス、構造体等、種々の銅配線を有する構造に有効である。

Claims

半導体ウエハー上にめっき法あるいは気相堆積法により形成された銅膜を常温、常圧より高温、高圧の二酸化炭素または不活性元素の気体ないし流体中で処理する銅膜のアニール方法。
前記高温、高圧は、２００〜４００℃、２〜３０ＭPaである請求項１の銅膜のアニール方法。
前記二酸化炭素または不活性元素の気体ないし流体中に、さらに０．０１質量%以上の水素を含有する請求項１または２の銅膜のアニール方法。
前記銅膜中の平均結晶粒径を増大させる請求項１〜３のいずれかの銅膜のアニール方法。
前記銅膜の表面もしくは膜中の不純物を除去あるいは減少させる請求項１〜４のいずれかの銅膜のアニール方法。
請求項１〜５のいずれかの方法により処理されたアニールされた銅配線。
請求項６のアニールされた銅配線を有するデバイス。