JP2006100698A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】凹部内の配線におけるボイドを減少させることが可能であり、かつ配線の信頼性を確保することが可能な半導体装置の製造方法を提供する。
【解決手段】めっき膜４上に、めっき膜４を構成している金属の熱膨張率に対して６０％以下の熱膨張率を有する物質からなる圧縮応力印加膜５を形成し、圧縮応力印加膜５によりめっき膜４に圧縮応力を印加しながら熱処理を施す。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。

近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等のマイグレーションの耐性向上のために、Ａｌの代わりにＣｕが用いられている。

Ｃｕは、ＡｌのようなＲＩＥ（反応性イオンエッチング）による加工が困難であるため、Ｃｕで配線を形成するには、絶縁膜の表面に予め溝やホールからなる凹部を形成しておき、その溝やホールにＣｕを埋め込み、その後ＣＭＰ（化学的機械的研磨）により不要なＣｕを除去して配線を形成するダマシン法が用いられている。

ダマシン法におけるＣｕの埋め込み方法としては、主にめっき法が用いられている。現在、めっき法を使用したＣｕの埋め込みにおいては、微細構造をボイド（空隙）無く埋め込むために様々な努力がなされている。例えば、微細部分にめっきが優先的に施されるような添加剤をめっき液中に含ませることにより、溝やホールの底面から成長させている（いわゆるボトムアップ成長）。

しかしながら、Ｃｕの断面観察等により完全にＣｕが埋め込まれた場合であってもＣｕ中に微小な空孔が形成されており、めっき工程後の熱処理工程においてＣｕ粒径が大きくなるとともに空孔が集結してボイドが形成されることがある。ここで、熱処理温度を下げることや熱処理時間を短くすることにより、この現象を回避することが可能であるが、粒成長が十分に行われないため、信頼性試験において配線に不良が発生してしまう。

なお、めっき銅膜上にＴｉ，Ｚｒ，及びＷ等の異種元素を含んだバイアススパッタ銅含有金属膜を形成する技術が開示されている（例えば特許文献１参照）。ここで、バイアススパッタ銅含有金属膜に対する異種元素の含有率は極めて低く、また異種元素はめっき銅膜中に拡散させるために使用されるものである。
特開２００４−４００２２号公報

本発明は、上記課題を解決するためになされたものである。即ち、凹部内の配線におけるボイドを減少させることが可能であり、かつ配線の信頼性を確保することが可能な半導体装置の製造方法を提供することを目的とする。

本発明の一の態様によれば、表面に凹部を有する基板上に、前記凹部に埋め込まれるようにめっき法によりめっき膜を形成する工程と、前記めっき膜上に、前記めっき膜を構成している金属の熱膨張率に対して６０％以下の熱膨張率を有する物質からなる圧縮応力印加膜を形成する工程と、前記圧縮応力印加膜により前記めっき膜に圧縮応力を印加しながら熱処理を施す工程と、前記圧縮応力印加膜及び前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。

本発明の一の態様によれば、めっき膜上に圧縮応力印加膜を形成した状態で熱処理を施すことにより、凹部内の配線におけるボイドを減少させることができ、かつ配線の信頼性を確保することができる。

以下、図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一の部材には同一の符号を付している。図１は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図２（ａ）〜図３（ｃ）は本実施の形態に係る半導体装置の模式的な製造プロセス図である。

図１及び図２（ａ）に示されるように、図示しない半導体素子等が形成された半導体ウェハＷ（以下、単に「ウェハ」という。）上に、例えば化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）或いは塗布法により層間絶縁膜１を形成する（ステップ１）。層間絶縁膜１の構成材料としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜及びポーラスＳｉ酸化膜等の低誘電率絶縁膜、ＳｉＯ_２膜等が挙げられる。

層間絶縁膜１を形成した後、図２（ｂ）に示されるようにフォトリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）により層間絶縁膜１に、ビアホール１ａ及び配線溝１ｂからなる凹部を形成する（ステップ２）。

ビアホール１ａ及び配線溝１ｂを形成するには、まず、層間絶縁膜１上にレジストパターンを形成し、その後レジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１をエッチングし、層間絶縁膜１にビアホール１ａを形成する。層間絶縁膜１にビアホール１ａを形成した後、アッシング等によりレジストパターンを除去する。その後、同様の手順により配線溝１ｂを形成する。なお、このような手順により、配線溝１ｂを形成した後にビアホール１ａを形成することも可能である。

層間絶縁膜１にビアホール１ａ及び配線溝１ｂを形成した後、図２（ｃ）に示されるように層間絶縁膜１上に、例えばスパッタ法或いはＣＶＤ法により層間絶縁膜１への金属拡散を抑制するためのバリアメタル膜２を形成する（ステップ３）。バリアメタル膜２の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、或いはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜２を形成してもよい。

層間絶縁膜１上にバリアメタル膜２を形成した後、図２（ｄ）に示されるようにバリアメタル膜２上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜３を形成する（ステップ４）。シード膜３の構成材料としては、例えばＣｕ等の金属が挙げられる。

バリアメタル膜２上にシード膜３を形成した後、図３（ａ）に示されるようにシード膜３上に、例えば電解めっき法によりめっき膜４を形成する（ステップ５）。めっき膜４の構成材料としては、例えばＣｕ等の金属が挙げられる。めっき膜４はビアホール１ａ及び配線溝１ｂの全体に埋め込まれるように形成される。

めっき膜４の厚さは、ビアホール１ａ及び配線溝１ｂからなる凹部の外部で層間絶縁膜１上に形成されるめっき膜４の部分４ａ（以下、この部分を「積み増し部」と称する。）において、２００ｎｍ以上であることが好ましい。これは、めっき膜４の厚さが２００ｎｍ未満であると、ビアホール１ａ内及び配線溝１ｂ内のめっき膜４の部分４ｂ（以下、この部分を「配線構成部」と称する。）上における積み増し部４ａの体積が小さく、めっき膜４に圧縮応力を印加しても積み増し部４ａから配線構成部４ｂへの原子移動を促進する効果が小さくなるからである。

めっき膜４を形成した後、図３（ｂ）に示されるようにめっき膜４上に、例えばスパッタ法、めっき法、或いは蒸着法等の室温付近の温度或いは無加熱で行われる成膜方法によりめっき膜４に圧縮応力を印加する圧縮応力印加膜５を形成する（ステップ６）。圧縮応力印加膜５は、めっき膜４を構成している金属の熱膨張率に対して６０％以下の熱膨張率を有する物質から構成されている。

圧縮応力印加膜５は、このような熱膨張率を有するＴｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、及びそれらの炭化物、それらの窒化物、Ｓｉの炭化物、Ｓｉの窒化物、並びにＣ（炭素）等から構成することが可能である。具体的には、めっき膜４を構成する金属にもよるが、例えばめっき膜４をＣｕから構成した場合には、圧縮応力印加膜５を例えば、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、ＳｉＣ、及びＳｉＮの少なくともいずれかから構成することが可能である。ここで、圧縮応力印加膜５をＴａから構成した場合には、めっき膜４に対して拡散し難いという利点を有する。また、圧縮応力印加膜５をＳｉＣ及びＳｉＮのいずれかから構成した場合には、めっき膜４に対する密着性が高くかつ拡散し難いという利点を有する。なお、本実施の形態での「熱膨張率」とは室温〜４００℃における熱膨張率を意味する。圧縮応力印加膜５の厚さは、めっき膜４に圧縮応力を印加することができる厚さであれば十分であるが、膜厚が大き過ぎると後述する熱処理中に剥離するおそれが生じるため、２０ｎｍ以上１００ｎｍ以下程度が好ましい。

圧縮応力印加膜５を形成した後、めっき膜４及び圧縮応力印加膜５等に熱処理（アニール）を施し、シード膜３及びめっき膜４の結晶を成長させて、図３（ｃ）に示されるように配線膜６を形成する（ステップ７）。

ウェハＷに熱処理を施した後、例えば化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により研磨して、ビアホール１ａ及び配線溝１ｂ内に存在するバリアメタル膜２、配線膜６がそれぞれ残るように、圧縮応力印加膜５並びに層間絶縁膜１上の不要なバリアメタル膜２及び配線膜６をそれぞれ除去する（ステップ８）。具体的には、ウェハＷを研磨パッド（図示せず）に接触させた状態で、ウェハＷ及び研磨パッドを回転させるとともにウェハＷ上にスラリ（図示せず）を供給して、配線膜６等を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、図３（ｄ）に示されるようにビアホール１ａ及び配線溝１ｂ内に配線６ａが形成される。

本実施の形態では、めっき膜４を構成している金属の熱膨張率に対して６０％以下の熱膨張率を有する物質から構成された圧縮応力印加膜５をめっき膜４上に形成した状態で、めっき膜４及び圧縮応力印加膜５に熱処理を施すので、配線６ａにおけるボイドを減少させることができるとともに配線６ａの信頼性を確保することができる。即ち、めっき膜４上に圧縮応力印加膜５を形成した状態で、めっき膜４及び圧縮応力印加膜５に熱処理を施すと、めっき膜４を構成している金属と圧縮応力印加膜５を構成している物質の熱膨張率の差から積み増し部４ａに圧縮応力が印加され、積み増し部４ａを構成している原子が配線構成部４ｂに拡散しようとする。これにより、配線構成部４ｂに存在する空孔が押し出され、積み増し部４ａに向かって排出される。それ故、配線６ａにおけるボイドを減少させることができる。

ここで、この効果は、めっき膜４を構成している金属の熱膨張率に対して６０％以下の熱膨張率を有する物質から圧縮応力印加膜５を構成した場合に顕著に得られる。さらに、熱処理を高い温度で行った場合は、この効果を格別顕著に得ることができるので、本実施の形態では熱処理を、めっき膜４を構成している金属の結晶成長を進行させるうえで最適な温度、例えば２００℃以上で好ましくは４００℃以下の温度で行うことができる。これにより、配線６ａの信頼性を確保することができる。なお、特許文献１に記載されているように異種元素を含むバイアススパッタ銅含有金属膜をめっき膜４上に形成した場合には、バイアススパッタ銅含有金属膜に対する異種元素の含有率が極めて低いために、めっき膜４に有効な圧縮応力を印加することができないものと考えられる。

本実施の形態では、めっき膜４はビアホール１ａ及び配線溝１ｂ全体に埋め込まれるように形成されるので、熱処理時にめっき膜４に圧縮応力印加膜５を構成している物質が拡散した場合であっても、配線構成部４ｂ中に到達し難い。これにより、配線抵抗の上昇を抑制することができる。

本実施の形態では、圧縮応力印加膜５が室温付近の温度或いは無加熱で形成されるので、より大きな圧縮応力をめっき膜４に印加することができる。即ち、熱処理温度におけるめっき膜４と圧縮応力印加膜５の熱膨張差が大きいほど、めっき膜４に印加される圧縮応力は大きくなる。一方、温度を上昇させると、圧縮応力印加膜５は圧縮応力印加膜５を構成している物質の熱膨張率に基づいて膨張していくので、圧縮応力印加膜５の成膜温度が低いほど熱処理温度におけるめっき膜４との熱膨張差は大きくなる。従って、圧縮応力印加膜５の成膜温度が低いほど、熱処理時にめっき膜４に印加される圧縮応力は大きくなる。本実施の形態では、圧縮応力印加膜５を室温付近の温度或いは無加熱で形成するので、圧縮応力印加膜５を高い温度で形成するよりも、より大きな圧縮応力をめっき膜４に印加することができる。

（実施例１）
以下、実施例１について説明する。本実施例においては、上記実施の形態の手法により形成され、かつ異なる熱処理温度で熱処理された配線を有するウェハを熱処理温度毎にそれぞれ３枚ずつ用意し、それぞれについて配線中の欠陥密度を欠陥検査装置により測定するとともに配線の信頼性試験を行った。本実施例においては、めっき膜をＣｕから構成し、圧縮応力印加膜をＴａから構成した。圧縮応力印加膜はスパッタ法により５０ｎｍの厚さに形成された。Ｃｕの室温における熱膨張率は１６．７×１０^−６／℃であり、Ｔａの室温における熱膨張率は７．１×１０^−６／℃であるので、Ｃｕの熱膨張率に対しＴａの熱膨張率は４２．５％となっている。熱処理は、１５０℃、２００℃、２５０℃、及び３００℃でそれぞれ１時間行われた。なお、実施例と比較するために比較例として、圧縮応力印加膜を形成せずに配線を形成した例についても実施例と同様に欠陥密度を測定するとともに信頼性試験を行った。

以下、結果を述べる。表１は実施例及び比較例に係る熱処理温度と配線中の欠陥密度を表したものである。なお、表１中における数値は、ウェハ１枚あたりの欠陥密度の平均値である。

表１に示されるように比較例においては熱処理温度が上昇するほど、欠陥密度が増大していたが、実施例においては熱処理温度が上昇しても、欠陥密度はほぼ変化しなかった。一方、信頼性試験は配線が不良となるまで行われたが、実施例及び比較例とともに熱処理温度が上昇するほど、不良となるまでの時間が長かった。これらの結果から、めっき膜上にＴａから構成された圧縮応力印加膜を形成した場合には、欠陥数の減少と信頼性の確保との両立が可能であることが確認された。

（実施例２）
以下、実施例２について説明する。本実施例においても、実施例１と同様の手法により配線中の欠陥密度を測定するとともに配線の信頼性試験を行った。本実施例においては、めっき膜をＣｕから構成し、圧縮応力印加膜をＳｉＣから構成し、スパッタ法により形成した。ＳｉＣの室温における熱膨張率は４．９×１０^−６／℃であるので、Ｃｕの熱膨張率に対してＳｉＣの熱膨張率は２９．３％となっている。

以下、結果について述べる。本実施例においても、実施例１と同様に熱処理温度が上昇しても、欠陥密度はほぼ変化しなかった。また、実施例１と同様に熱処理温度が上昇するほど、不良となるまでの時間が長かった。これらの結果から、めっき膜上にＳｉＣから構成された圧縮応力印加膜を形成した場合には、欠陥数の減少と信頼性の確保との両立が可能であることが確認された。

（実施例３）
以下、実施例３について説明する。本実施例においても、実施例１と同様の手法により配線中の欠陥密度を測定するとともに配線の信頼性試験を行った。本実施例においては、めっき膜をＣｕから構成し、圧縮応力印加膜をＴｉから構成した。Ｔｉの室温における熱膨張率は８．６×１０^−６／℃であるので、Ｃｕの熱膨張率に対してＴｉの熱膨張率は５１．５％となっている。

以下、結果について述べる。本実施例においても、実施例１と同様に熱処理温度が上昇しても、欠陥密度はほぼ変化しなかった。また、実施例１と同様に熱処理温度が上昇するほど、不良となるまでの時間が長かった。これらの結果から、めっき膜上にＴｉから構成された圧縮応力印加膜を形成した場合には、欠陥数の減少と信頼性の確保との両立が可能であることが確認された。

なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。

実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートである。 （ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。 （ａ）〜（ｃ）は実施の形態に係る半導体装置の模式的な製造プロセス図である。

符号の説明

Ｗ…ウェハ、１ａ…ビアホール、１ｂ…配線溝、４…めっき膜、５…圧縮応力印加膜、６ａ…配線。

Claims (5)

1. 表面に凹部を有する基板上に、前記凹部に埋め込まれるようにめっき法によりめっき膜を形成する工程と、
   前記めっき膜上に、前記めっき膜を構成している金属の熱膨張率に対して６０％以下の熱膨張率を有する物質からなる圧縮応力印加膜を形成する工程と、
   前記圧縮応力印加膜により前記めっき膜に圧縮応力を印加しながら熱処理を施す工程と、
   前記圧縮応力印加膜及び前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程と
   を具備することを特徴とする半導体装置の製造方法。
2. 前記めっき膜は、前記凹部の全体に埋め込まれるように形成されることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記めっき膜は、前記凹部の外部で前記基板上に形成される厚さが２００ｎｍ以上であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記圧縮応力印加膜の膜厚は、２０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
5. 前記圧縮応力印加膜は、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、及びそれらの炭化物、それらの窒化物、Ｓｉの炭化物、Ｓｉの窒化物、並びにＣの少なくともいずれかを含んでいることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。

Images