JP2010050280A - 窒化物半導体装置 - Google Patents
窒化物半導体装置 Download PDFInfo
- Publication number
- JP2010050280A JP2010050280A JP2008213193A JP2008213193A JP2010050280A JP 2010050280 A JP2010050280 A JP 2010050280A JP 2008213193 A JP2008213193 A JP 2008213193A JP 2008213193 A JP2008213193 A JP 2008213193A JP 2010050280 A JP2010050280 A JP 2010050280A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- layer
- semiconductor device
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 304
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 263
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 69
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 21
- 239000000758 substrate Substances 0.000 description 12
- 230000005533 two-dimensional electron gas Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- -1 GaN nitride Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/477—Vertical HEMTs or vertical HHMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ノーマリオフ特性を備えている窒化物半導体装置２を提供する。
【解決手段】 窒化物半導体装置２では、アンドープのＧａＮを材料とする窒化物半導体下層８の表面に、アンドープのＡｌＧａＮを材料とする窒化物半導体層１０が積層されている。窒化物半導体層１０は、窒化物半導体下層８よりも大きなバンドギャップを備えており、窒化物半導体下層８に対してヘテロ接合している。窒化物半導体層１０の表面にはゲート絶縁膜１６が形成されている。ゲート絶縁膜１６は、窒化アルミニウム膜１５で形成されている部分と、酸素又はシリコンを含む絶縁物質１４で形成されている部分を含んでいる。窒化アルミニウム膜１５が形成されている範囲Ｗ２はゲート電極１８が形成されている範囲Ｗ１に含まれる関係にある。
【選択図】 図１
【解決手段】 窒化物半導体装置２では、アンドープのＧａＮを材料とする窒化物半導体下層８の表面に、アンドープのＡｌＧａＮを材料とする窒化物半導体層１０が積層されている。窒化物半導体層１０は、窒化物半導体下層８よりも大きなバンドギャップを備えており、窒化物半導体下層８に対してヘテロ接合している。窒化物半導体層１０の表面にはゲート絶縁膜１６が形成されている。ゲート絶縁膜１６は、窒化アルミニウム膜１５で形成されている部分と、酸素又はシリコンを含む絶縁物質１４で形成されている部分を含んでいる。窒化アルミニウム膜１５が形成されている範囲Ｗ２はゲート電極１８が形成されている範囲Ｗ１に含まれる関係にある。
【選択図】 図１
Description
本発明は、窒化物半導体装置に関する。
窒化物半導体層と、窒化物半導体層の表面を被覆しているゲート絶縁膜と、ゲート絶縁膜の表面に形成されているゲート電極を備えている窒化物半導体装置が開発されている。
ゲート電極を備えている窒化物半導体装置の場合、ゲート電極に正のゲート電圧を印加しなければゲート電極に対向する範囲の窒化物半導体層に電流が流れず、ゲート電極に正のゲート電圧を印加するとゲート電極に対向する範囲の窒化物半導体層に電流が流れる特性を備えていることが好ましい。以下ではその特性をノーマリオフという。これに対して、ゲート電極に０Ｖのゲート電圧を印加してもゲート電極に対向する範囲の窒化物半導体層に電流が流れ、ゲート電極に閾値電圧以下の負のゲート電圧を印加するとゲート電極に対向する範囲の窒化物半導体層に電流が流れなくなる特性をノーマリオンという。ノーマリオフの半導体装置は、ノーマリオンの半導体装置よりも利用しやすい。
窒化物半導体装置の一例に、絶縁ゲート型のＨＥＭＴ（High Electron Mobility Transistor）構造を備えた半導体装置が知られている。窒化物半導体で形成されている絶縁ゲート型のＨＥＭＴは、窒化物半導体下層と、窒化物半導体下層の表面に積層されている窒化物半導体層と、窒化物半導体層の表面を被覆しているゲート絶縁膜と、ゲート絶縁膜の表面に形成されているゲート電極を備えている。窒化物半導体層のバンドギャップと窒化物半導体下層のバンドギャップは相違し、窒化物半導体層は窒化物半導体下層に対してヘテロ接合している。窒化物半導体層の表面には、間隔を隔てて配置されている一対の電極が形成されており、一対の電極の間隔内に位置している窒化物半導体層の表面がゲート絶縁膜で被覆されており、一対の電極の間隔内にゲート電極が配置されている。
バンドギャップが相違する窒化物半導体層がヘテロ接合していると、ヘテロ接合面に２次元電子ガス層が形成されて電流が流れる。通常のＨＥＭＴは、ゲート電極に正のゲート電圧を印加しなくても電流が流れ、ゲート電極に閾値電圧以下の負のゲート電圧を印加すると電流が流れなくなるノーマリオンの特性を備えている。
バンドギャップが相違する窒化物半導体層がヘテロ接合しているＨＥＭＴにおいて、表面側の窒化物半導体層の不純物濃度を下げ、厚みを薄くすると、通常の状態ではヘテロ接合面に２次元電子ガス層が形成されず、ゲート電極にゲート電圧を印加することによって２次元電子ガス層が形成される現象を得ることができる。表面側の窒化物半導体層の不純物濃度と厚みを調整することによって、ノーマリオフの特性を発現させることができる。
図４は、従来の窒化物半導体装置６２を示している。窒化物半導体装置６２は、基板６４と、その表面に積層されているバッファ層６６と、その表面に積層されている窒化物半導体下層６８と、その表面に積層されている窒化物半導体層７０を備えている。窒化物半導体層７０はＡｌＧａＮ層で形成されており、窒化物半導体下層６８はＧａＮ層が形成されており、両者はヘテロ接合している。窒化物半導体層７０のバンドギャップと窒化物半導体下層６８のバンドギャップは相違する。
窒化物半導体層７０の表面には、一対の電極７２，８０が形成されている。一対の電極７２，８０は間隔を隔てて配置されており、その間隔内に存在している窒化物半導体層７０の表面はゲート絶縁層７６で被覆されている。ゲート絶縁層７６は、ＳｉＯ２で形成されている。ゲート絶縁層７６の表面の一部に、ゲート電極７８が形成されている。
窒化物半導体層７０の不純物濃度と厚みを調整すると、ゲート電極７８に正のゲート電圧を印加しないと、ＡｌＧａＮの窒化物半導体層７０とＧａＮの窒化物半導体下層６８のヘテロ接合面に２次元電子ガス層が形成されず、ゲート電極７８に正のゲート電圧を印加すると、そのヘテロ接合面に２次元電子ガス層が形成される関係を得ることができる。
実際に、図４の構造を製造すると、ゲート電極７８に正のゲート電圧を印加しない間は、一対の電極７２，８０間の抵抗が高い半導体装置を実現することができる。
実際に、図４の構造を製造すると、ゲート電極７８に正のゲート電圧を印加しない間は、一対の電極７２，８０間の抵抗が高い半導体装置を実現することができる。
しかしながら実際に使用する窒化物半導体装置６２を製造する場合には、図４の構造を製造した後に熱処理を加える。熱処理を加えると、ゲート電極７８にゲート電圧を印加しない条件下における一対の電極７２，８０間の抵抗が低下してしまう。窒化物半導体層７０の不純物濃度と厚みを調整することによってノーマリオフの特性が得られるようにしておいても、熱処理して半導体装置６２を完成すると、ノーマリオフの特性が得られなくなってしまう。
上記では窒化物半導体でＨＥＭＴを実現する場合を例示したが、窒化物半導体でＭＯＳ（Metal-Oxide-Semiconductor）を実現する場合も同様の問題が生じる。すなわち、ｐ型の窒化物半導体層に、ｎ型不純物を高濃度に含むとともに間隔を隔てて形成されている一対の不純物高濃度領域を形成し、一対の不純物高濃度領域の間隔に位置しているｐ型の窒化物半導体層の表面をゲート絶縁膜で被覆し、ゲート絶縁膜の表面にゲート電極を形成してＭＯＳ構造を実現する。この場合、ｎｐｎ構造が得られてノーマリオフ特性が得られるはずであるが、熱処理してＭＯＳ構造の半導体装置を完成するとノーマリオン特性に変化してしまうことがある。
そこで本発明では、熱処理して半導体装置を完成しても、ノーマリオフ特性が維持される半導体構造を提供する。本発明は、熱処理する前はノーマリオフ特性であった半導体装置を熱処理するとノーマリオン特性に変化してしまう原因を追究したことから得られた。
その原因を種々に検討した結果、熱処理すると、窒化物半導体層に接して形成されているゲート絶縁膜から、ゲート絶縁膜の形成物質が窒化物半導体層に拡散し、その拡散物質が窒化物半導体層の不純物濃度に影響してノーマリオフ特性からノーマリオン特性に変化させてしまうことが見出された。より具体的にいうと、ゲート絶縁膜にはＳｉＯ２またはＳｉＮが一般的に用いられる。熱処理すると、シリコンが窒化物半導体層に拡散する。窒化物半導体に対してシリコンはｎ型の不純物であり、シリコンが窒化物半導体層に拡散するとｎ型の不純物濃度が上昇してしまう。ゲート絶縁膜がＳｉＯ２である場合は、酸素も窒化物半導体層に拡散する。窒化物半導体に対して酸素もｎ型の不純物であり、酸素が窒化物半導体層に拡散するとｎ型の不純物濃度が上昇してしまう。ゲート絶縁膜に利用可能な材料の多くはシリコンまたは酸素の少なくとも一方を含んでおり、そのために熱処理することで窒化物半導体層のｎ型不純物濃度が変化してしまう。通常に使用されるゲート絶縁膜は、例えばＳｉＯ２膜、ＳｉＮ膜、ＨｆＯ（酸化ハフニウム）膜等であり、酸素又はシリコンを含んでいる。ＡｌＮ（窒化アルミニウム）以外の絶縁膜は、酸素又はシリコンを含んでいる。
その原因を種々に検討した結果、熱処理すると、窒化物半導体層に接して形成されているゲート絶縁膜から、ゲート絶縁膜の形成物質が窒化物半導体層に拡散し、その拡散物質が窒化物半導体層の不純物濃度に影響してノーマリオフ特性からノーマリオン特性に変化させてしまうことが見出された。より具体的にいうと、ゲート絶縁膜にはＳｉＯ２またはＳｉＮが一般的に用いられる。熱処理すると、シリコンが窒化物半導体層に拡散する。窒化物半導体に対してシリコンはｎ型の不純物であり、シリコンが窒化物半導体層に拡散するとｎ型の不純物濃度が上昇してしまう。ゲート絶縁膜がＳｉＯ２である場合は、酸素も窒化物半導体層に拡散する。窒化物半導体に対して酸素もｎ型の不純物であり、酸素が窒化物半導体層に拡散するとｎ型の不純物濃度が上昇してしまう。ゲート絶縁膜に利用可能な材料の多くはシリコンまたは酸素の少なくとも一方を含んでおり、そのために熱処理することで窒化物半導体層のｎ型不純物濃度が変化してしまう。通常に使用されるゲート絶縁膜は、例えばＳｉＯ２膜、ＳｉＮ膜、ＨｆＯ（酸化ハフニウム）膜等であり、酸素又はシリコンを含んでいる。ＡｌＮ（窒化アルミニウム）以外の絶縁膜は、酸素又はシリコンを含んでいる。
そこで本発明者らは、ゲート絶縁膜をＡｌＮとＳｉＯ２の積層構造とする試みをおこなった。図５がそれを示し、ゲート絶縁膜９６を、ＡｌＮ膜９５とＳｉＯ２膜９４で形成した。なお図５において、図４の参照番号に２０を加えた番号を持つ部材は、図４で説明した部材と同じ部材であり、重複説明を省略する。
図５の場合、窒化物半導体層９０とＳｉＯ２膜９４の間にＡｌＮ膜９５が形成されている。熱処理によってゲート絶縁膜９６から拡散したシリコンと酸素はＡｌＮ膜９５内に蓄積される。ＡｌＮ膜９５内のシリコンと酸素の活性化率は非常に小さいため、ＡｌＮ膜９５は高抵抗が維持される。そのためＡｌＮ膜９５は、シリコンと酸素拡散障壁層として機能する。窒化物半導体層９０とＳｉＯ２膜９４の間にＡｌＮ膜９５を形成すると、熱処理することによってノーマリオフの特性からノーマリオンの特性に変化することを防止できる。
図５の場合、窒化物半導体層９０とＳｉＯ２膜９４の間にＡｌＮ膜９５が形成されている。熱処理によってゲート絶縁膜９６から拡散したシリコンと酸素はＡｌＮ膜９５内に蓄積される。ＡｌＮ膜９５内のシリコンと酸素の活性化率は非常に小さいため、ＡｌＮ膜９５は高抵抗が維持される。そのためＡｌＮ膜９５は、シリコンと酸素拡散障壁層として機能する。窒化物半導体層９０とＳｉＯ２膜９４の間にＡｌＮ膜９５を形成すると、熱処理することによってノーマリオフの特性からノーマリオンの特性に変化することを防止できる。
しかしながら、図５の構造ではターンオンさせることができないことがわかってきた。図５の場合、ノーマリオフの特性を得るために、ゲート電極９８にゲート電圧を印加しないと、ＡｌＧａＮの窒化物半導体層９０とＧａＮの窒化物半導体下層８８のヘテロ接合面に２次元電子ガス層が形成されないように、窒化物半導体層９０の不純物濃度と厚みを調整する。図５の場合、ＡｌＮ層９５が形成されているために、熱処理することでノーマリオン特性に変化することはない。しかしながら、Ｗ１３，Ｗ１４に示す範囲では、ゲート電極９８にゲート電圧を印加しても、２次元電子ガス層が形成されない。ノーマリオフの半導体装置のゲート絶縁膜にＡｌＮ層９５を利用すると、熱処理することによってノーマリオンの特性に変化することを防止できるが、ターンオンしないという問題が生じてしまう。
図６は、特許文献１に開示されている半導体装置を示す。なお図６において、図４の参照番号に４０を加えた番号を持つ部材は、図４で説明した部材と同じ部材であり、重複説明を省略する。
図６の半導体装置１０２では、窒化物半導体下層１０８をｎ型のＡｌＧａＮで形成し、窒化物半導体層１１０をｎ型のＧａＮで形成している。窒化物半導体下層１０８と窒化物半導体層１１０がｎ型で形成されているために、ノーマリオンの特性を持つ。ゲート電極１１８にマイナス電圧を印加することで、一対の電極１１２，１２０間に電流が流れない状態に切換えることができる。
図６の半導体装置１０２では、ＳｉＯ２膜１１４から窒化物半導体層１１０にｎ型不純物が拡散するのを防止する必要がない。ＡｌＮ膜１１５は拡散防止のためでなく、高い絶縁破壊電圧を備えていることからＡｌＮ膜１１５が用いられている。
図６の半導体装置１０２は、ｎ型の窒化物半導体層１１０を利用しており、ｎ型の窒化物半導体層１１０を利用しているためにゲート絶縁膜１１６にＡｌＮの膜１１５を利用することができる。ノーマリオフを達成する構造を実現した場合、ゲート電極１１８に正のゲート電圧を印加しても、一対の電極１１２、１２０とゲート電極１１８の各々の間には電子が発生しないため、ゲート電極１１８にゲート電圧を印加しても半導体装置１０２がターンオンしなくなってしまう。
図６の半導体装置１０２では、窒化物半導体下層１０８をｎ型のＡｌＧａＮで形成し、窒化物半導体層１１０をｎ型のＧａＮで形成している。窒化物半導体下層１０８と窒化物半導体層１１０がｎ型で形成されているために、ノーマリオンの特性を持つ。ゲート電極１１８にマイナス電圧を印加することで、一対の電極１１２，１２０間に電流が流れない状態に切換えることができる。
図６の半導体装置１０２では、ＳｉＯ２膜１１４から窒化物半導体層１１０にｎ型不純物が拡散するのを防止する必要がない。ＡｌＮ膜１１５は拡散防止のためでなく、高い絶縁破壊電圧を備えていることからＡｌＮ膜１１５が用いられている。
図６の半導体装置１０２は、ｎ型の窒化物半導体層１１０を利用しており、ｎ型の窒化物半導体層１１０を利用しているためにゲート絶縁膜１１６にＡｌＮの膜１１５を利用することができる。ノーマリオフを達成する構造を実現した場合、ゲート電極１１８に正のゲート電圧を印加しても、一対の電極１１２、１２０とゲート電極１１８の各々の間には電子が発生しないため、ゲート電極１１８にゲート電圧を印加しても半導体装置１０２がターンオンしなくなってしまう。
図６の半導体装置１０２は、ｎ型のＡｌＧａＮの窒化物半導体下層１０８とｎ型のＧａＮの窒化物半導体層１１０を用いており、ノーマリオン特性であることから、ゲート絶縁膜にＡｌＮ膜１１５を利用しても、適正に動作することができる。
前述のように、図５で説明した同じ理由により、ゲート電極９８にゲート電圧を印加しても半導体装置８２がオンしなくなる。ゲート電極９８にゲートオン電圧を印加しても、ゲート電極９８に対向する範囲のヘテロ接合面に２次元電子ガス層が形成されるに過ぎず、ゲート電極９８に対向しない範囲Ｗ１３，Ｗ１４のヘテロ接合面には２次元電子ガス層が形成されなからである（２次元電子ガス層が形成されないように、窒化物半導体層９０の不純物濃度と厚みが調整されている）。
前述のように、図５で説明した同じ理由により、ゲート電極９８にゲート電圧を印加しても半導体装置８２がオンしなくなる。ゲート電極９８にゲートオン電圧を印加しても、ゲート電極９８に対向する範囲のヘテロ接合面に２次元電子ガス層が形成されるに過ぎず、ゲート電極９８に対向しない範囲Ｗ１３，Ｗ１４のヘテロ接合面には２次元電子ガス層が形成されなからである（２次元電子ガス層が形成されないように、窒化物半導体層９０の不純物濃度と厚みが調整されている）。
上記を要約すると、下記のように説明できる。
（１）窒化物半導体層の不純物濃度と厚みを調整すると、ノーマリオフ特性が得られる。
（２）しかしながら、その半導体装置を熱処理すると、ノーマリオン特性に変化してしまう。
（３）窒化物半導体層の表面に接するゲート絶縁膜をＡｌＮで形成すると、半導体装置を熱処理することによってノーマリオン特性に変化してしまう現象の発生を抑制することができる。
（４）しかしながら窒化物半導体層の表面に接するゲート絶縁膜をＡｌＮで形成すると、ゲート電極に対向していない範囲の窒化物半導体層にシリコン又は酸素の拡散層が形成されないため、ゲート電極にゲートオン電圧を印加してもターンオンしなくなってしまう。
（１）窒化物半導体層の不純物濃度と厚みを調整すると、ノーマリオフ特性が得られる。
（２）しかしながら、その半導体装置を熱処理すると、ノーマリオン特性に変化してしまう。
（３）窒化物半導体層の表面に接するゲート絶縁膜をＡｌＮで形成すると、半導体装置を熱処理することによってノーマリオン特性に変化してしまう現象の発生を抑制することができる。
（４）しかしながら窒化物半導体層の表面に接するゲート絶縁膜をＡｌＮで形成すると、ゲート電極に対向していない範囲の窒化物半導体層にシリコン又は酸素の拡散層が形成されないため、ゲート電極にゲートオン電圧を印加してもターンオンしなくなってしまう。
本発明では、上記の課題を解決する技術を提供する。本発明の半導体装置は、窒化物半導体層と、窒化物半導体層の表面を被覆しているゲート絶縁膜と、ゲート絶縁膜の表面に形成されているゲート電極を備えている。
ゲート電極は、ゲート絶縁膜の表面の第１範囲に形成されている。ゲート絶縁膜は、窒化アルミニウムで形成されている部分と、酸素又はシリコンを含む絶縁物質で形成されている部分を含んでいる。窒化物半導体層に窒化アルミニウムが接している範囲を第２範囲とし、ゲート電極が形成されている範囲を第１範囲とすると、第２範囲は第１範囲に含まれる関係にある。すなわち、第２範囲は第１範囲に等しいか、あるいは第１範囲よりも小さい。
本発明の半導体装置は、窒化アルミニウムに接している第２範囲内の窒化物半導体層の表面近傍がｉ型またはｐ型であり、第２範囲外の窒化物半導体層の表面近傍がｎ型であることを特徴としている。
窒化物半導体装置は横型であってもよいし、縦型であってもよい。
ゲート電極は、ゲート絶縁膜の表面の第１範囲に形成されている。ゲート絶縁膜は、窒化アルミニウムで形成されている部分と、酸素又はシリコンを含む絶縁物質で形成されている部分を含んでいる。窒化物半導体層に窒化アルミニウムが接している範囲を第２範囲とし、ゲート電極が形成されている範囲を第１範囲とすると、第２範囲は第１範囲に含まれる関係にある。すなわち、第２範囲は第１範囲に等しいか、あるいは第１範囲よりも小さい。
本発明の半導体装置は、窒化アルミニウムに接している第２範囲内の窒化物半導体層の表面近傍がｉ型またはｐ型であり、第２範囲外の窒化物半導体層の表面近傍がｎ型であることを特徴としている。
窒化物半導体装置は横型であってもよいし、縦型であってもよい。
本発明の半導体装置がノーマリオフのＨＥＭＴである場合は、窒化物半導体層にヘテロ接合している窒化物半導体下層をも備えている。窒化物半導体層のバンドギャップと窒化物半導体下層のバンドギャップは相違している。
本発明の半導体装置がノーマリオフのＨＥＭＴである場合、ゲート電極に正のゲート電圧を印加しないと、窒化物半導体層と窒化物半導体下層のヘテロ接合面に２次元電子ガス層が形成されないように、窒化物半導体層の不純物濃度と厚みを調整する。
この状態に調整しておいても、普通に熱処理をすると、ゲート絶縁膜から窒化物半導体層に酸素又はシリコンが拡散するためにノーマリオフ特性が失われてしまう。この現象は、図４を参照して先に説明した。ゲート絶縁膜に窒化アルミニウムを用いれば、その問題に対処することができるが、こんどは、ゲート電極に電圧を加えてもターンオンしなくなってしまう。この現象は、図５を参照して先に説明した。ゲート絶縁膜に窒化アルミニウムを用いる場合には、図６に示したように、ノーマリオンの特性を備えていなければならない。
この状態に調整しておいても、普通に熱処理をすると、ゲート絶縁膜から窒化物半導体層に酸素又はシリコンが拡散するためにノーマリオフ特性が失われてしまう。この現象は、図４を参照して先に説明した。ゲート絶縁膜に窒化アルミニウムを用いれば、その問題に対処することができるが、こんどは、ゲート電極に電圧を加えてもターンオンしなくなってしまう。この現象は、図５を参照して先に説明した。ゲート絶縁膜に窒化アルミニウムを用いる場合には、図６に示したように、ノーマリオンの特性を備えていなければならない。
本発明の半導体装置は、窒化アルミニウムの形成範囲がゲート電極の形成範囲に含まれているという関係を導入することによって、前述の各種問題に対応する。
すなわち、ゲート電極の形成範囲内に窒化アルミニウムが形成されていることから、ゲート電極に対向する範囲の窒化物半導体の全部がｎ型に変化することがなく、窒化アルミニウムの形成範囲内の窒化物半導体はｉ型を維持する。それによってノーマリオフ特性を維持する。
その反面、ゲート電極の形成範囲外に窒化アルミニウムが形成されていないことから、熱処理することによってゲート絶縁膜から窒化物半導体に酸素またはシリコンが拡散しており、窒化物半導体がｎ型となっている。ゲート電極の形成範囲外では、ゲート電極に電圧を印加しても２次元電子ガス層を誘起することができないが、本発明の半導体装置ではもともとｎ型化しているので、ターンオンすることができる。
本発明の半導体装置では、窒化アルミニウムの形成範囲がゲート電極の形成範囲に等しくてもよいし、前者が後者よりも小さくてもよい。窒化アルミニウムの形成範囲がゲート電極の形成範囲よりも小さい場合、ゲート電極の形成範囲内にｎ型化領域が形成されるが、ゲート電極の形成範囲内にｉ型領域が残存していればよく、ｎ型化領域が形成されること自体は問題とならない。一部にｎ型化領域が形成されても、ゲート電極に対向する範囲内にｉ型領域が残存していれば、ノーマリオフ特性を維持することができる。
すなわち、ゲート電極の形成範囲内に窒化アルミニウムが形成されていることから、ゲート電極に対向する範囲の窒化物半導体の全部がｎ型に変化することがなく、窒化アルミニウムの形成範囲内の窒化物半導体はｉ型を維持する。それによってノーマリオフ特性を維持する。
その反面、ゲート電極の形成範囲外に窒化アルミニウムが形成されていないことから、熱処理することによってゲート絶縁膜から窒化物半導体に酸素またはシリコンが拡散しており、窒化物半導体がｎ型となっている。ゲート電極の形成範囲外では、ゲート電極に電圧を印加しても２次元電子ガス層を誘起することができないが、本発明の半導体装置ではもともとｎ型化しているので、ターンオンすることができる。
本発明の半導体装置では、窒化アルミニウムの形成範囲がゲート電極の形成範囲に等しくてもよいし、前者が後者よりも小さくてもよい。窒化アルミニウムの形成範囲がゲート電極の形成範囲よりも小さい場合、ゲート電極の形成範囲内にｎ型化領域が形成されるが、ゲート電極の形成範囲内にｉ型領域が残存していればよく、ｎ型化領域が形成されること自体は問題とならない。一部にｎ型化領域が形成されても、ゲート電極に対向する範囲内にｉ型領域が残存していれば、ノーマリオフ特性を維持することができる。
本発明の半導体装置は、ｎ型不純物を高濃度に含むとともに間隔を隔てて形成されている一対の不純物高濃度領域が窒化物半導体層に形成されており、一対の不純物高濃度領域の間隔内に位置している窒化物半導体層の表面をゲート絶縁膜が被覆している形態をとることもある。
窒化物半導体装置は横型であってもよいし、縦型であってもよい。
窒化物半導体装置は横型であってもよいし、縦型であってもよい。
本発明の半導体装置は、ＨＥＭＴに限られず、ＭＯＳであることもある。この場合は、熱処理後に、ゲート電極に対向する範囲内にｉ型又はｐ型の窒化ガリウムが残存していれば、ノーマリオフ特性を維持することができる。そのために、ゲート電極の形成範囲内に窒化アルミニウムを形成するという本発明の手法が有効である。本発明をＭＯＳに具現化した半導体装置は、ゲート電極に対向する範囲内にｉ型又はｐ型の窒化物半導体層が残存する。
一対の不純物高濃度領域は、窒化物半導体層の表面に沿って配置されていてもよいし、窒化物半導体層の深さ方向に配置されていてもよい。後者の場合、窒化物半導体層にトレンチを形成することによって、一対の不純物高濃度領域の間隔内に位置している窒化物半導体層がトレンチの壁に露出する構造を得ることができる。したがってその表面をゲート絶縁膜で被覆することができる。この場合も、ゲート電極の形成範囲内に窒化アルミニウムを配置することによって、ノーマリオフの特性を維持し、しかもゲート電極に正のゲート電圧を印加するとオンするＭＯＳを提供することができる。この場合の窒化物半導体装置も、横型であってもよいし縦型であってもよい。
一対の不純物高濃度領域は、窒化物半導体層の表面に沿って配置されていてもよいし、窒化物半導体層の深さ方向に配置されていてもよい。後者の場合、窒化物半導体層にトレンチを形成することによって、一対の不純物高濃度領域の間隔内に位置している窒化物半導体層がトレンチの壁に露出する構造を得ることができる。したがってその表面をゲート絶縁膜で被覆することができる。この場合も、ゲート電極の形成範囲内に窒化アルミニウムを配置することによって、ノーマリオフの特性を維持し、しかもゲート電極に正のゲート電圧を印加するとオンするＭＯＳを提供することができる。この場合の窒化物半導体装置も、横型であってもよいし縦型であってもよい。
本発明によると、窒化物半導体層を利用するとともにゲート電極によってオン・オフを切換える窒化物半導体装置に、ノーマリオフの特性を実現させることが可能となる。
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴） 窒化物半導体層は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である。
（第２特徴） ＡｌＮ膜がゲート電極に達しない厚みで形成されている。
（第３特徴） ＡｌＮ膜の幅が、窒化物半導体層中でシリコン又は酸素が拡散する距離の２倍よりも大きい。
（第１特徴） 窒化物半導体層は、一般式がAlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）である。
（第２特徴） ＡｌＮ膜がゲート電極に達しない厚みで形成されている。
（第３特徴） ＡｌＮ膜の幅が、窒化物半導体層中でシリコン又は酸素が拡散する距離の２倍よりも大きい。
（第１実施例）
図１に、本発明の第１実施例である窒化物半導体装置２の断面図を示す。窒化物半導体装置２は、ＨＥＭＴ構造を有するｎチャネル型の横型の半導体装置である。窒化物半導体装置２は、サファイア基板４を備えている。サファイア基板４の表面には、バッファ層６が積層されている。バッファ層６は、ＧａＮ（窒化ガリウム）で形成されている。バッファ層６の厚みは５０ｎｍである。バッファ層６の表面には窒化物半導体下層８が積層されている。窒化物半導体下層８は、ｉ型（アンドープ）のＧａＮで形成されている。窒化物半導体下層８の厚みは２μｍである。窒化物半導体下層８の表面には、窒化物半導体層１０が積層されている。窒化物半導体層１０は、ｉ型のＡｌＧａＮ（窒化アルミニウムガリウム）で形成されている。窒化物半導体層１０の厚みは５ｎｍである。窒化物半導体層１０は、窒化物半導体下層８よりもバンドギャップが大きい。窒化物半導体層１０は窒化物半導体下層８に対してヘテロ接合している。
図１に、本発明の第１実施例である窒化物半導体装置２の断面図を示す。窒化物半導体装置２は、ＨＥＭＴ構造を有するｎチャネル型の横型の半導体装置である。窒化物半導体装置２は、サファイア基板４を備えている。サファイア基板４の表面には、バッファ層６が積層されている。バッファ層６は、ＧａＮ（窒化ガリウム）で形成されている。バッファ層６の厚みは５０ｎｍである。バッファ層６の表面には窒化物半導体下層８が積層されている。窒化物半導体下層８は、ｉ型（アンドープ）のＧａＮで形成されている。窒化物半導体下層８の厚みは２μｍである。窒化物半導体下層８の表面には、窒化物半導体層１０が積層されている。窒化物半導体層１０は、ｉ型のＡｌＧａＮ（窒化アルミニウムガリウム）で形成されている。窒化物半導体層１０の厚みは５ｎｍである。窒化物半導体層１０は、窒化物半導体下層８よりもバンドギャップが大きい。窒化物半導体層１０は窒化物半導体下層８に対してヘテロ接合している。
窒化物半導体層１０の表面の一部には、ソース電極１２と、ドレイン電極２０が形成されている。ソース電極１２とドレイン電極２０は、間隔Ｗ０を隔てて形成されている。間隔Ｗ０内に位置している窒化物半導体層１０の表面は、ゲート絶縁膜１６で被覆されている。ゲート絶縁膜１６は、ＳｉＯ２膜１４とＡｌＮ膜１５で形成されている。ゲート絶縁膜１６の表面にはゲート電極１８が形成されている。
ゲート電極１８の形成範囲を第１範囲Ｗ１とし、ＡｌＮ膜１５の形成範囲を第２範囲Ｗ２とすると、第２範囲Ｗ２は第１範囲Ｗ１に含まれる関係にある。ＡｌＮ膜１５の膜厚Ｔ２は１０ｎｍであり、ゲート絶縁膜１６の厚みＴ２は５０ｎｍである。
ゲート電極１８の形成範囲を第１範囲Ｗ１とし、ＡｌＮ膜１５の形成範囲を第２範囲Ｗ２とすると、第２範囲Ｗ２は第１範囲Ｗ１に含まれる関係にある。ＡｌＮ膜１５の膜厚Ｔ２は１０ｎｍであり、ゲート絶縁膜１６の厚みＴ２は５０ｎｍである。
ゲート絶縁膜１６は以下に示す方法で形成することができる。
まず、窒化物半導体層１０の表面の全面に、マグネトロンスタッパ法を利用してＡｌＮ膜１５を形成する。次に、フォトリソグラフィーとＲＩＥを利用して、第２範囲Ｗ２内のＡｌＮ膜１５が残るように加工する。次に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、ＡｌＮ膜１５の表面と窒化物半導体層１０の表面に、ＳｉＯ２膜１４を形成する。窒化物半導体装置２は、図１の構造を製造した後に、熱処理して完成する。熱処理することによって、ＳｉＯ２膜１４から窒化物半導体層１０に向けて酸素とシリコンが拡散するが、ＡｌＮ膜１５は酸素とシリコンの拡散障壁層として機能するため、酸素およびシリコンは窒化物半導体層１０には拡散しない。熱処理後の窒化物半導体装置２では、ＡｌＮ膜１５が形成されている第２範囲Ｗ２以外では、ＳｉＯ２膜１４から窒化物半導体層１０に向けて酸素とシリコンが拡散している。第２範囲Ｗ２以外の窒化物半導体層１０はｎ型に変化している。
まず、窒化物半導体層１０の表面の全面に、マグネトロンスタッパ法を利用してＡｌＮ膜１５を形成する。次に、フォトリソグラフィーとＲＩＥを利用して、第２範囲Ｗ２内のＡｌＮ膜１５が残るように加工する。次に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、ＡｌＮ膜１５の表面と窒化物半導体層１０の表面に、ＳｉＯ２膜１４を形成する。窒化物半導体装置２は、図１の構造を製造した後に、熱処理して完成する。熱処理することによって、ＳｉＯ２膜１４から窒化物半導体層１０に向けて酸素とシリコンが拡散するが、ＡｌＮ膜１５は酸素とシリコンの拡散障壁層として機能するため、酸素およびシリコンは窒化物半導体層１０には拡散しない。熱処理後の窒化物半導体装置２では、ＡｌＮ膜１５が形成されている第２範囲Ｗ２以外では、ＳｉＯ２膜１４から窒化物半導体層１０に向けて酸素とシリコンが拡散している。第２範囲Ｗ２以外の窒化物半導体層１０はｎ型に変化している。
窒化物半導体装置２の第２範囲Ｗ２内の窒化物半導体層１０は、熱処理後もｉ型に維持されており、ゲート電極１８に正の電圧を印加しない限り、第２範囲Ｗ２内の窒化物半導体層１０に電流が流れることがない。ソース電極１２とドレイン電極２０間に電圧を印加しておいても、ゲート電極１８に正の電圧を印加しない限り、ソース電極１２とドレイン電極２０間に電流が流れることがない。窒化物半導体装置２はノーマリオフ特性を維持している。
ソース電極１２とドレイン電極２０の間隔Ｗ０内にあってゲート電極１８が形成されていない範囲Ｗ３では、ゲート電極１８に電圧を印加してもゲート電圧の影響を受けない。
その範囲Ｗ３の窒化物半導体層１０がｉ型であると、ゲート電極１８に電圧を印加しても窒化物半導体装置２はターンオンしない。窒化物半導体装置２では、第２範囲Ｗ２以外の窒化物半導体層１０はｎ型に変化しており、当然に範囲Ｗ３内の窒化物半導体層１０はｎ型に変化している。ゲート電極１８に電圧を印加すれば、窒化物半導体装置２はターンオンする。
ゲート電極１８が形成されている第１範囲Ｗ１内にあってＡｌＮ膜１５が形成されていない範囲Ｗ４では、窒化物半導体層１０がｎ型に変化している。範囲Ｗ４の窒化物半導体層１０がｎ型に変化していることは、窒化物半導体装置２がノーマリオフの特性を維持することを妨げないし、窒化物半導体装置２がターンオンすることを妨げない。
ソース電極１２とドレイン電極２０の間隔Ｗ０内にあってゲート電極１８が形成されていない範囲Ｗ３では、ゲート電極１８に電圧を印加してもゲート電圧の影響を受けない。
その範囲Ｗ３の窒化物半導体層１０がｉ型であると、ゲート電極１８に電圧を印加しても窒化物半導体装置２はターンオンしない。窒化物半導体装置２では、第２範囲Ｗ２以外の窒化物半導体層１０はｎ型に変化しており、当然に範囲Ｗ３内の窒化物半導体層１０はｎ型に変化している。ゲート電極１８に電圧を印加すれば、窒化物半導体装置２はターンオンする。
ゲート電極１８が形成されている第１範囲Ｗ１内にあってＡｌＮ膜１５が形成されていない範囲Ｗ４では、窒化物半導体層１０がｎ型に変化している。範囲Ｗ４の窒化物半導体層１０がｎ型に変化していることは、窒化物半導体装置２がノーマリオフの特性を維持することを妨げないし、窒化物半導体装置２がターンオンすることを妨げない。
次に、窒化物半導体装置２の動作を説明する。窒化物半導体装置２は、ソース電極１２とドレイン電極２０間に電圧を印加して用いる。ゲート電極１８に正の電圧が印加されていなければ、窒化アルミニウム膜１５の下方に位置するヘテロ接合界面１０ａには２次元電子ガス（以下では２ＤＥＧという）が形成されない。そのため、窒化物半導体装置２は、オフ状態を維持する。ゲート電極に正の電圧を印加すると、窒化アルミニウム膜１５の下方に位置するヘテロ接合界面１０ａに２ＤＥＧが形成される。窒化物半導体層１０の範囲Ｗ３および範囲Ｗ４に相当する領域には、酸素およびシリコンが拡散するためｎ型の導電領域が形成されている。その結果、窒化物半導体装置２はターンオンする。窒化物半導体装置２は、２ＤＥＧを利用して電子を移動させる。電子の移動度が高く、高速動作を実現することができる。
本発明の窒化物半導体装置２では、窒化物半導体下層８と窒化物半導体層１０の一般式が、AlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）であることが好ましい。窒化物半導体下層８と窒化物半導体層１０では組成が異なり、バンドギャップが異なり、窒化物半導体下層８と窒化物半導体層１０の間にヘテロ接合界面１０ａが形成されるものであることが必要とされる。
（第２実施例）
図２に、本発明の第２実施例である窒化物半導体装置２２の断面図を示す。窒化物半導体装置２２は、ＨＥＭＴ構造を有するｎチャネル型の縦型の半導体装置である。すなわち、裏面側にドレイン電極４０が形成されており、表面側に一対のソース電極３２ａ，３２ｂが形成されており、電流が縦方向に流れる。
窒化物半導体装置２２は、ドレイン電極４０を備えている。ドレイン電極４０の表面には、単結晶窒化物半導体基板２６が積層されている。単結晶窒化物半導体基板２６は、ｎ型のＧａＮ（窒化ガリウム）で形成されている。単結晶窒化物半導体基板２６の厚みは３００μｍである。単結晶窒化物半導体基板２６の表面には窒化物半導体下層２８が積層されている。窒化物半導体下層２８は、ｎ型のＧａＮで形成されている。窒化物半導体下層２８の厚みは５μｍである。窒化物半導体下層２８の表面に近傍には、一対のｐ型のＧａＮ層２９ａ，２９ｂが埋め込まれている。一対のｐ型のＧａＮ層２９ａ，２９ｂは、間隔Ｗ７だけ離間している。一対のｐ型のＧａＮ層２９ａ，２９ｂの表面は、窒化物半導体下層２８で被覆されている。窒化物半導体下層２８の表面に、窒化物半導体層３０が積層されている。窒化物半導体層３０は、ｉ型のＡｌＧａＮ（窒化アルミニウムガリウム）で形成されている。窒化物半導体層３０の厚みは５ｎｍである。窒化物半導体層３０は、窒化物半導体下層２８よりもバンドギャップが大きい。窒化物半導体層３０は、窒化物半導体下層２８に対してヘテロ接合している。ｉ型のＡｌＧａＮ層３０の一部の上方にソース電極３２ａが形成されており、ｉ型のＡｌＧａＮ層３０の他の一部の上方にソース電極３２ｂが形成されている。ソース電極３２ａ，３２ｂは、窒化物半導体下層２８とｉ型のＡｌＧａＮ層３０に導通している。
図２に、本発明の第２実施例である窒化物半導体装置２２の断面図を示す。窒化物半導体装置２２は、ＨＥＭＴ構造を有するｎチャネル型の縦型の半導体装置である。すなわち、裏面側にドレイン電極４０が形成されており、表面側に一対のソース電極３２ａ，３２ｂが形成されており、電流が縦方向に流れる。
窒化物半導体装置２２は、ドレイン電極４０を備えている。ドレイン電極４０の表面には、単結晶窒化物半導体基板２６が積層されている。単結晶窒化物半導体基板２６は、ｎ型のＧａＮ（窒化ガリウム）で形成されている。単結晶窒化物半導体基板２６の厚みは３００μｍである。単結晶窒化物半導体基板２６の表面には窒化物半導体下層２８が積層されている。窒化物半導体下層２８は、ｎ型のＧａＮで形成されている。窒化物半導体下層２８の厚みは５μｍである。窒化物半導体下層２８の表面に近傍には、一対のｐ型のＧａＮ層２９ａ，２９ｂが埋め込まれている。一対のｐ型のＧａＮ層２９ａ，２９ｂは、間隔Ｗ７だけ離間している。一対のｐ型のＧａＮ層２９ａ，２９ｂの表面は、窒化物半導体下層２８で被覆されている。窒化物半導体下層２８の表面に、窒化物半導体層３０が積層されている。窒化物半導体層３０は、ｉ型のＡｌＧａＮ（窒化アルミニウムガリウム）で形成されている。窒化物半導体層３０の厚みは５ｎｍである。窒化物半導体層３０は、窒化物半導体下層２８よりもバンドギャップが大きい。窒化物半導体層３０は、窒化物半導体下層２８に対してヘテロ接合している。ｉ型のＡｌＧａＮ層３０の一部の上方にソース電極３２ａが形成されており、ｉ型のＡｌＧａＮ層３０の他の一部の上方にソース電極３２ｂが形成されている。ソース電極３２ａ，３２ｂは、窒化物半導体下層２８とｉ型のＡｌＧａＮ層３０に導通している。
ｐ型のＧａＮ層２９ａの上方にボディ電極３１ａが形成されており、ｐ型のＧａＮ層２９ｂの上方にボディ電極３１ｂが形成されている。ボディ電極３１ａ，３１ｂは、窒化物半導体下層２８と窒化物半導体層３０とｐ型のＧａＮ層２９ａ，２９ｂに導通している。
一対のソース電極３２ａ，３２ｂの間隔Ｗ１０内に位置している窒化物半導体層３０の表面は、ゲート絶縁膜３６で被覆されている。ゲート絶縁膜３６は、ＳｉＯ２膜３４とＡｌＮ膜３５で形成されている。ゲート絶縁膜３６の表面にはゲート電極３８が形成されている。
ゲート電極３８が形成されている第１範囲Ｗ８ａと、ＡｌＮ膜３５が形成されている第２範囲Ｗ８は等しい。ゲート電極３８の形成範囲Ｗ８ａとＡｌＮ膜３５の形成範囲Ｗ８は、一対のｐ型のＧａＮ層２９ａ、２９ｂの間隔Ｗ７よりも大きく、間隔Ｗ７を含んでいる。
ＡｌＮ膜３５の膜厚は１０ｎｍであり、ゲート絶縁膜３６の厚みは５０ｎｍである。
一対のソース電極３２ａ，３２ｂの間隔Ｗ１０内に位置している窒化物半導体層３０の表面は、ゲート絶縁膜３６で被覆されている。ゲート絶縁膜３６は、ＳｉＯ２膜３４とＡｌＮ膜３５で形成されている。ゲート絶縁膜３６の表面にはゲート電極３８が形成されている。
ゲート電極３８が形成されている第１範囲Ｗ８ａと、ＡｌＮ膜３５が形成されている第２範囲Ｗ８は等しい。ゲート電極３８の形成範囲Ｗ８ａとＡｌＮ膜３５の形成範囲Ｗ８は、一対のｐ型のＧａＮ層２９ａ、２９ｂの間隔Ｗ７よりも大きく、間隔Ｗ７を含んでいる。
ＡｌＮ膜３５の膜厚は１０ｎｍであり、ゲート絶縁膜３６の厚みは５０ｎｍである。
ゲート絶縁膜３６は以下に示す方法で形成することができる。
まず、窒化物半導体層３０の表面の全面に、マグネトロンスタッパ法を利用してＡｌＮ膜３５を形成する。次に、フォトリソグラフィーとＲＩＥを利用して、第２範囲Ｗ８内のＡｌＮ膜３５が残るように加工する。次に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、ＡｌＮ膜３５の表面と窒化物半導体層３０の表面に、ＳｉＯ２膜３４を形成する。窒化物半導体装置２２は、図２の構造を製造した後に、熱処理して完成する。熱処理することによって、ＳｉＯ２膜３４から窒化物半導体層３０に向けて酸素とシリコンが拡散するが、ＡｌＮ膜３５は酸素とシリコンの拡散障壁層として機能するため、酸素およびシリコンは窒化物半導体層３０には拡散しない。熱処理後の窒化物半導体装置２２では、ＡｌＮ膜３５が形成されている第２範囲Ｗ８以外では、ＳｉＯ２膜３４から窒化物半導体層３０に向けて酸素とシリコンが拡散している。第２範囲Ｗ８以外の窒化物半導体層３０はｎ型に変化している。
まず、窒化物半導体層３０の表面の全面に、マグネトロンスタッパ法を利用してＡｌＮ膜３５を形成する。次に、フォトリソグラフィーとＲＩＥを利用して、第２範囲Ｗ８内のＡｌＮ膜３５が残るように加工する。次に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、ＡｌＮ膜３５の表面と窒化物半導体層３０の表面に、ＳｉＯ２膜３４を形成する。窒化物半導体装置２２は、図２の構造を製造した後に、熱処理して完成する。熱処理することによって、ＳｉＯ２膜３４から窒化物半導体層３０に向けて酸素とシリコンが拡散するが、ＡｌＮ膜３５は酸素とシリコンの拡散障壁層として機能するため、酸素およびシリコンは窒化物半導体層３０には拡散しない。熱処理後の窒化物半導体装置２２では、ＡｌＮ膜３５が形成されている第２範囲Ｗ８以外では、ＳｉＯ２膜３４から窒化物半導体層３０に向けて酸素とシリコンが拡散している。第２範囲Ｗ８以外の窒化物半導体層３０はｎ型に変化している。
窒化物半導体装置２２の第２範囲Ｗ８内の窒化物半導体層３０は、熱処理後もｉ型に維持されており、ゲート電極３８に電圧を印加しない限り、一対のソース電極３２ａ，３２ｂから間隔Ｗ７内に位置している窒化物半導体層３０に向けて電流が流れることがない。すなわち、図示の間隔Ｗ６内の窒化物半導体層３０はｉ型であり、ソース電極３２ａ，３２ｂとドレイン電極４０間に電圧を印加しておいても、ゲート電極３８に電圧を印加しない限り、ソース電極３２ａ，３２ｂとドレイン電極４０の間に電流が流れることがない。窒化物半導体装置２２はノーマリオフの特性を維持している。
一対のソース電極３２ａ，３２ｂの間隔Ｗ１０内にあってゲート電極３８が形成されていない範囲Ｗ９ａでは、ゲート電極３８に電圧を印加してもゲート電圧の影響を受けない。その範囲Ｗ９ａの窒化物半導体層３０がｉ型であると、ゲート電極３８に電圧を印加しても窒化物半導体装置２２はターンオンしない。窒化物半導体装置２２では、第２範囲Ｗ８以外の窒化物半導体層３０はｎ型に変化しており、当然に範囲Ｗ９内の窒化物半導体層３０はｎ型に変化している。ゲート電極３８に電圧を印加すれば、窒化物半導体装置２２はターンオンする。
一対のソース電極３２ａ，３２ｂの間隔Ｗ１０内にあってゲート電極３８が形成されていない範囲Ｗ９ａでは、ゲート電極３８に電圧を印加してもゲート電圧の影響を受けない。その範囲Ｗ９ａの窒化物半導体層３０がｉ型であると、ゲート電極３８に電圧を印加しても窒化物半導体装置２２はターンオンしない。窒化物半導体装置２２では、第２範囲Ｗ８以外の窒化物半導体層３０はｎ型に変化しており、当然に範囲Ｗ９内の窒化物半導体層３０はｎ型に変化している。ゲート電極３８に電圧を印加すれば、窒化物半導体装置２２はターンオンする。
次に、窒化物半導体装置２２の動作を説明する。窒化物半導体装置２２は、ソース電極３２ａ，３２ｂとドレイン電極４０間に電圧を印加して用いる。ゲート電極３８に正の電圧が印加されていなければ、間隔Ｗ６内に位置するヘテロ接合界面３０ａに２ＤＥＧが形成されない。そのため、窒化物半導体装置２２は、オフ状態を維持する。ゲート電極５０に正電圧を印加すると、間隔Ｗ６内に位置するヘテロ接合界面３０ａに２ＤＥＧが形成される。その結果、一対のソース電極３２ａ，３２ｂから間隔Ｗ７内に位置している窒化物半導体層３０に向けて電流が流れる。間隔Ｗ７内の窒化物半導体層３０に流れた電流は、一対のｐ型のＧａＮ層２９ａ，２９ｂの間隔Ｗ７を充填しているｎ型のＧａＮ層２８を経てドレイン電極４０に流れる。窒化物半導体装置２２はターンオンする。窒化物半導体装置２２は、２ＤＥＧを利用して電子を移動させる。電子の移動度が高く、高速動作を実現することができる。
本発明の窒化物半導体装置２２では、窒化物半導体下層２８と窒化物半導体下層３０の一般式が、AlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）であることが好ましい。窒化物半導体下層２８と窒化物半導体層３０では組成が異なり、バンドギャップが異なり、窒化物半導体下層２８と窒化物半導体層３０の間にヘテロ接合界面３０ａが形成されるものであることが必要とされる。
（第３実施例）
図３に、本発明の第３実施例である窒化物半導体装置４２の断面図を示す。窒化物半導体装置４２は、ＭＯＳ構造を有するｎチャネル型の横型の半導体装置である。
窒化物半導体装置４２は、サファイア基板４４を備えている。サファイア基板４４の表面にはバッファ層４６が形成されている。バッファ層４６は、ＧａＮで形成されている。バッファ層４６の表面には、窒化物半導体層４８が形成されている。窒化物半導体層４８はｐ型のＧａＮで形成されている。窒化物半導体層４８の表面には、凸部４８ａが形成されている。第１窒化物半導体領域４８の表面のうちの凸部４８ａを除く範囲には、不純物高濃度領域５０ａ、５０ｂが形成されている。不純物高濃度領域５０ａ，５０ｂは、ｎ＋型のＧａＮで形成されている。不純物高濃度領域５０ａ、５０ｂは、窒化物半導体層４８の一部にＳｉを注入することによって形成したものである。窒化物半導体層４８の凸部４８ａは、不純物高濃度領域５０ａ、５０ｂに挟まれている。
図３に、本発明の第３実施例である窒化物半導体装置４２の断面図を示す。窒化物半導体装置４２は、ＭＯＳ構造を有するｎチャネル型の横型の半導体装置である。
窒化物半導体装置４２は、サファイア基板４４を備えている。サファイア基板４４の表面にはバッファ層４６が形成されている。バッファ層４６は、ＧａＮで形成されている。バッファ層４６の表面には、窒化物半導体層４８が形成されている。窒化物半導体層４８はｐ型のＧａＮで形成されている。窒化物半導体層４８の表面には、凸部４８ａが形成されている。第１窒化物半導体領域４８の表面のうちの凸部４８ａを除く範囲には、不純物高濃度領域５０ａ、５０ｂが形成されている。不純物高濃度領域５０ａ，５０ｂは、ｎ＋型のＧａＮで形成されている。不純物高濃度領域５０ａ、５０ｂは、窒化物半導体層４８の一部にＳｉを注入することによって形成したものである。窒化物半導体層４８の凸部４８ａは、不純物高濃度領域５０ａ、５０ｂに挟まれている。
不純物高濃度領域５０ａの表面の一部には、ソース電極５２が形成されている。不純物高濃度領域５０ｂの表面の一部には、ドレイン電極６０が形成されている。不純物高濃度領域５０ａ、５０ｂの表面のうちのソース電極５２、ドレイン電極６０が形成されていない範囲と凸部４８ａの表面には、ゲート絶縁膜５６が形成されている。ゲート絶縁膜５６の表面の一部には、ゲート電極５８が形成されている。ゲート絶縁膜５６はＳｉＯ２膜５４とＡｌＮ膜５５で形成されている。
ゲート電極５８の形成範囲を第１範囲Ｗ１２とし、ＡｌＮ膜１５の形成範囲を第２範囲Ｗ１３とし、一対の不純物高濃度領域５０ａ，５０ｂの間隔を第３範囲Ｗ１１とすると、第２範囲Ｗ１３は第１範囲Ｗ１２より狭く、第３範囲Ｗ１１は、第１範囲Ｗ１２よりも狭い。
ＡｌＮ膜５５とＳｉＯ２膜５４は、第１実施例で記載した方法と同様の手順で形成することができる。
ゲート電極５８の形成範囲を第１範囲Ｗ１２とし、ＡｌＮ膜１５の形成範囲を第２範囲Ｗ１３とし、一対の不純物高濃度領域５０ａ，５０ｂの間隔を第３範囲Ｗ１１とすると、第２範囲Ｗ１３は第１範囲Ｗ１２より狭く、第３範囲Ｗ１１は、第１範囲Ｗ１２よりも狭い。
ＡｌＮ膜５５とＳｉＯ２膜５４は、第１実施例で記載した方法と同様の手順で形成することができる。
次に、窒化物半導体装置４２の動作を説明する。窒化物半導体装置４２は、ソース電極５２に導通しているｎ型領域５０ａと、ドレイン電極６０に導通しているｎ型領域５０ｂの間にｐ型の窒化物半導体層４８の凸部４８ａが入り込んでおり、ｎｐｎトランジスタ構造となっている。凸部４８ａの頂面はＡｌＮ層５５で被覆されており、窒化物半導体装置４２を熱処理してもＳｉＯ２膜５４から凸部４８ａに向けて酸素やシリコンが拡散することはない。窒化物半導体装置４２を熱処理しても凸部４８ａはｐ型に維持され、ノーマリオフ特性を維持する。
ソース電極５２とドレイン電極６０の間に電圧を加えた状態でゲート電極５８に正電圧を印加すると、窒化物半導体層４８のうちのゲート電極５８と対向する範囲（凸部４８ａの表面近傍）に反転層を形成することができる。その結果、窒化物半導体装置４２のソース電極５２とドレイン電極６０の間を電流が流れる。窒化物半導体装置４２がターンオンする。
第１〜第３実施例の窒化物半導体装置２，２２，４２では、ＡｌＮ膜１５、３５、５５がゲート電極１８、３８、５８に達しない厚みで形成されていることが好ましい。ＡｌＮ膜１５、３５、５５がゲート電極１８、３８、５８にまで達していると、ゲート電極１８、３８、５８に正電圧を印加したときに、ゲート電極１８、３８、５８からＡｌＮ膜１８、３８、５８を介して、窒化物半導体層１０、３０、４８ａにリーク電流が流れることがある。ＡｌＮ膜１５、３５、５５の上方をＳｉＯ２膜１４、３４、５４で被覆することによって、リーク電流の発生を防止することができる。
本実施例の窒化物半導体装置２では、ＡｌＮ膜１５の幅Ｗ２が、窒化物半導体層１０内でシリコン又は酸素が拡散する距離の２倍よりも大きいことが好ましい。ＡｌＮ膜１５の幅が、Ｓｉ又はＯが拡散する距離の２倍よりも小さい場合、ＡｌＮ膜１５の下方に位置する窒化物半導体層１０にまでＳｉ又はＯが拡散してしまうことがある。その結果、ＡｌＮ膜１５の下方に位置するヘテロ接合界面１０ａに安定的に２ＤＥＧ層が形成されてしまうことがある。その場合、ノーマリオフ特性を確保することができない。ＡｌＮ膜１５の幅Ｗ２を、窒化物半導体層１０内でＳｉ又はＯが拡散する距離の２倍よりも大きくすることによって、確実にノーマリオフ特性を確保することができる。
図２の場合も同様であり、図示Ｗ６の幅を窒化物半導体層１０内でＳｉ又はＯが拡散する距離の２倍よりも大きくすることによって、確実にノーマリオフ特性を確保することができる。
図２の場合も同様であり、図示Ｗ６の幅を窒化物半導体層１０内でＳｉ又はＯが拡散する距離の２倍よりも大きくすることによって、確実にノーマリオフ特性を確保することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２、２２、４２、６２、８２、１０２：窒化物半導体装置
４、４４：サファイア基板
６、４６、６６、８６、１０６：バッファ層
８、２８、４８、６８、８８、１０８：窒化物半導体下層
１０、３０、７０、９０、１１０：窒化物半導体層
１０ａ、３０ａ：ヘテロ接合面
１２、３２ａ、３２ｂ、５２、７２、９２、１１２：ソース電極
１４、３４、５４、９４、１１４：ＳｉＯ２膜
１５、３５、５５、９５、１１５：窒化アルミニウム膜
１６、３６，５６、７６、９６、１１６：ゲート絶縁膜
１８、３８、５８、７８、９８、１１８：ゲート電極
２０，４０、６０、８０、１００、１２０：ドレイン電極
２６：単結晶窒化物半導体基板
３１ａ、３１ｂ：ボディ電極
５０ａ、５０ｂ：不純物高濃度領域
６４、８４、１０４：基板
４、４４：サファイア基板
６、４６、６６、８６、１０６：バッファ層
８、２８、４８、６８、８８、１０８：窒化物半導体下層
１０、３０、７０、９０、１１０：窒化物半導体層
１０ａ、３０ａ：ヘテロ接合面
１２、３２ａ、３２ｂ、５２、７２、９２、１１２：ソース電極
１４、３４、５４、９４、１１４：ＳｉＯ２膜
１５、３５、５５、９５、１１５：窒化アルミニウム膜
１６、３６，５６、７６、９６、１１６：ゲート絶縁膜
１８、３８、５８、７８、９８、１１８：ゲート電極
２０，４０、６０、８０、１００、１２０：ドレイン電極
２６：単結晶窒化物半導体基板
３１ａ、３１ｂ：ボディ電極
５０ａ、５０ｂ：不純物高濃度領域
６４、８４、１０４：基板
Claims (3)
- 窒化物半導体層と、
その窒化物半導体層の表面を被覆しているゲート絶縁膜と、
そのゲート絶縁膜の表面に形成されているゲート電極を備えており、
前記ゲート電極は、前記ゲート絶縁膜の表面の第１範囲に形成されており、
前記第１範囲に含まれる第２範囲において前記窒化物半導体層に接する部分の前記ゲート絶縁膜は、窒化アルミニウムで形成されており、前記部分以外の前記ゲート絶縁膜は、酸素又はシリコンを含む絶縁物質で形成されており、
前記第２範囲内の前記窒化物半導体層の表面近傍が、ｉ型またはｐ型であり、
前記第２範囲外の前記窒化物半導体層の表面近傍が、ｎ型であることを特徴とする半導体装置。 - さらに窒化物半導体下層を備えており、
前記窒化物半導体層が前記窒化物半導体下層の表面にヘテロ接合しており、
前記窒化物半導体層のバンドギャップと前記窒化物半導体下層のバンドギャップが相違することを特徴とする請求項１の半導体装置。 - 前記窒化物半導体層に、ｎ型不純物を高濃度に含むとともに間隔を隔てて形成されている一対の不純物高濃度領域が形成されており、
前記ゲート絶縁膜が、一対の不純物高濃度領域の間隔内に位置している窒化物半導体層の表面を被覆していることを特徴とする請求項１の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008213193A JP2010050280A (ja) | 2008-08-21 | 2008-08-21 | 窒化物半導体装置 |
| US12/544,451 US8222675B2 (en) | 2008-08-21 | 2009-08-20 | Nitride semiconductor device including gate insulating portion containing AIN |
| EP09168410.0A EP2157612B1 (en) | 2008-08-21 | 2009-08-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008213193A JP2010050280A (ja) | 2008-08-21 | 2008-08-21 | 窒化物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010050280A true JP2010050280A (ja) | 2010-03-04 |
Family
ID=41217641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008213193A Pending JP2010050280A (ja) | 2008-08-21 | 2008-08-21 | 窒化物半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8222675B2 (ja) |
| EP (1) | EP2157612B1 (ja) |
| JP (1) | JP2010050280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012029292A1 (ja) * | 2010-08-31 | 2012-03-08 | 住友化学株式会社 | 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法 |
| US10964802B2 (en) | 2018-07-23 | 2021-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130008281A (ko) * | 2011-07-12 | 2013-01-22 | 삼성전자주식회사 | 파워소자의 제조방법 |
| JP2013074069A (ja) * | 2011-09-27 | 2013-04-22 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| KR101963227B1 (ko) * | 2012-09-28 | 2019-03-28 | 삼성전자주식회사 | 파워 스위칭 소자 및 그 제조방법 |
| EP2922093B1 (en) * | 2014-03-19 | 2017-05-10 | Nxp B.V. | Hemt temperature sensor |
| US10134732B2 (en) | 2014-04-07 | 2018-11-20 | International Business Machines Corporation | Reduction of negative bias temperature instability |
| CN104299999B (zh) * | 2014-10-11 | 2018-01-12 | 电子科技大学 | 一种具有复合栅介质层的氮化镓基异质结场效应晶体管 |
| US9865725B2 (en) * | 2015-04-14 | 2018-01-09 | Hrl Laboratories, Llc | III-nitride transistor with trench gate |
| JP6523885B2 (ja) * | 2015-09-11 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
| JP7021034B2 (ja) * | 2018-09-18 | 2022-02-16 | 株式会社東芝 | 半導体装置 |
| US20200411647A1 (en) * | 2019-06-28 | 2020-12-31 | Fuji Electric Co., Ltd. | Nitride semiconductor device |
| CN111863960A (zh) * | 2020-07-24 | 2020-10-30 | 北京大学东莞光电研究院 | 基于高K材料的品型栅AlGaN/GaN高电子迁移率晶体管及制作方法 |
| CN112382662B (zh) * | 2020-11-13 | 2022-06-21 | 宁波铼微半导体有限公司 | 氮化镓增强型器件及其制造方法 |
| CN213905363U (zh) * | 2020-12-17 | 2021-08-06 | 苏州晶湛半导体有限公司 | 一种增强型半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237565A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | 半導体素子の製造方法 |
| JP2005527102A (ja) * | 2001-07-24 | 2005-09-08 | クリー インコーポレイテッド | 高電子移動度トランジスタ及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4224737B2 (ja) | 1999-03-04 | 2009-02-18 | ソニー株式会社 | 半導体素子 |
| JP2007227621A (ja) | 2006-02-23 | 2007-09-06 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート構造体を有する半導体装置とその製造方法 |
| JP2007250727A (ja) | 2006-03-15 | 2007-09-27 | Toyota Central Res & Dev Lab Inc | 電界効果トランジスタ |
| JP5179023B2 (ja) * | 2006-05-31 | 2013-04-10 | パナソニック株式会社 | 電界効果トランジスタ |
| JP5088325B2 (ja) * | 2006-09-29 | 2012-12-05 | 富士通株式会社 | 化合物半導体装置およびその製造方法 |
-
2008
- 2008-08-21 JP JP2008213193A patent/JP2010050280A/ja active Pending
-
2009
- 2009-08-20 US US12/544,451 patent/US8222675B2/en not_active Expired - Fee Related
- 2009-08-21 EP EP09168410.0A patent/EP2157612B1/en not_active Not-in-force
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237565A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | 半導体素子の製造方法 |
| JP2005527102A (ja) * | 2001-07-24 | 2005-09-08 | クリー インコーポレイテッド | 高電子移動度トランジスタ及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012029292A1 (ja) * | 2010-08-31 | 2012-03-08 | 住友化学株式会社 | 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法 |
| US8803197B2 (en) | 2010-08-31 | 2014-08-12 | Sumitomo Chemical Company, Limited | Semiconductor wafer, insulated gate field effect transistor, and method for producing semiconductor wafer |
| US10964802B2 (en) | 2018-07-23 | 2021-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2157612B1 (en) | 2017-11-08 |
| EP2157612A1 (en) | 2010-02-24 |
| US20100044753A1 (en) | 2010-02-25 |
| US8222675B2 (en) | 2012-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010050280A (ja) | 窒化物半導体装置 | |
| US9837519B2 (en) | Semiconductor device | |
| US10074728B2 (en) | Semiconductor device | |
| JP5654512B2 (ja) | 窒化物半導体装置 | |
| JP5954831B2 (ja) | 半導体装置の製造方法 | |
| JP4955292B2 (ja) | 半導体装置 | |
| JP2008277640A (ja) | 窒化物半導体素子 | |
| JP6462456B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20120016046A (ko) | 역확산 억제 구조 | |
| TWI650861B (zh) | 半導體裝置及其製造方法 | |
| JP2008034411A (ja) | 窒化物半導体素子 | |
| CN102623498A (zh) | 半导体元件 | |
| JP2014078537A (ja) | 横型半導体装置 | |
| JP2023052520A (ja) | 窒化物半導体装置 | |
| JP2011071307A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP7097708B2 (ja) | 窒化物半導体装置 | |
| JP2024138119A (ja) | 電界効果トランジスタ | |
| JP2008263140A (ja) | 窒化物半導体素子 | |
| CN111712925B (zh) | 半导体装置 | |
| JP2020021881A (ja) | 半導体装置 | |
| CN116964753A (zh) | 场效应晶体管 | |
| JP7194120B2 (ja) | 窒化物半導体装置 | |
| WO2019116481A1 (ja) | ワイドギャップ半導体装置 | |
| JP6150322B2 (ja) | 窒化物半導体素子 | |
| JP5947233B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |